JP6010169B2 - Semiconductor light emitting device - Google Patents

Semiconductor light emitting device Download PDF

Info

Publication number
JP6010169B2
JP6010169B2 JP2015072412A JP2015072412A JP6010169B2 JP 6010169 B2 JP6010169 B2 JP 6010169B2 JP 2015072412 A JP2015072412 A JP 2015072412A JP 2015072412 A JP2015072412 A JP 2015072412A JP 6010169 B2 JP6010169 B2 JP 6010169B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor layer
layer
light emitting
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015072412A
Other languages
Japanese (ja)
Other versions
JP2015156498A (en
JP2015156498A5 (en
Inventor
弘 勝野
弘 勝野
康夫 大場
康夫 大場
三木　聡
聡 三木
山田　真嗣
真嗣 山田
光弘 櫛部
光弘 櫛部
桂 金子
桂 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015072412A priority Critical patent/JP6010169B2/en
Publication of JP2015156498A publication Critical patent/JP2015156498A/en
Publication of JP2015156498A5 publication Critical patent/JP2015156498A5/ja
Application granted granted Critical
Publication of JP6010169B2 publication Critical patent/JP6010169B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

本発明の実施形態は、半導体発光素子に関する。   Embodiments described herein relate generally to a semiconductor light emitting device.

ＬＥＤ（Light Emitting Diode）などの半導体発光素子として、例えばサファイア基板上に形成した結晶層を導電性基板に接合し、サファイア基板を除去する構造がある。この構造では、光取り出し効率を高めるため、サファイア基板を除去することで露出した結晶層の表面に、凹凸加工を施している。また、光取り出し面となる結晶層の表面には電極を形成せず、サファイア基板を除去した面とは逆側の結晶面にｐ側電極及びｎ側電極を形成する構造もある。このような半導体発光素子において、さらなる光取り出し効率の改善が求められている。   As a semiconductor light emitting element such as an LED (Light Emitting Diode), for example, there is a structure in which a crystal layer formed on a sapphire substrate is bonded to a conductive substrate and the sapphire substrate is removed. In this structure, in order to improve the light extraction efficiency, the surface of the crystal layer exposed by removing the sapphire substrate is subjected to uneven processing. In addition, there is a structure in which electrodes are not formed on the surface of the crystal layer serving as a light extraction surface, and a p-side electrode and an n-side electrode are formed on the crystal surface opposite to the surface from which the sapphire substrate is removed. In such a semiconductor light emitting device, further improvement in light extraction efficiency is required.

T.Fujii, Y.Gao, R.Sharma, E.L.Hu, S.P.DenBaars, and S.Nakamura, Applied Physics Letters vol.84 No.6, pp.855-857 (2004)T.Fujii, Y.Gao, R.Sharma, E.L.Hu, S.P.DenBaars, and S.Nakamura, Applied Physics Letters vol.84 No.6, pp.855-857 (2004)

本発明の実施形態は、光取り出し効率を改善した半導体発光素子を提供する。   Embodiments of the present invention provide a semiconductor light emitting device with improved light extraction efficiency.

実施形態によれば、第１面と、前記第１面とは反対側の第２面と、を有する第１導電形の第１半導体層と、前記第１半導体層の前記第２面の側に設けられた第２導電形の第２半導体層と、前記第１半導体層の前記第２面のうちの第１領域と、前記第２半導体層と、の間に設けられ、発光光を放出する発光層と、前記第１半導体層の前記第２面のうちの、前記第１領域とは異なる第２領域において前記第１半導体層と接する第１電極と、前記第２半導体層の前記発光層とは反対側で前記第２半導体層と接する第２電極と、前記第２半導体層の前記発光層とは反対側に設けられ前記第１電極と導通する支持基板と、前記第１電極と前記発光層との間、前記第１電極と前記第２半導体層との間、前記第１電極と前記第２電極との間、及び、前記第２電極と前記支持基板との間に設けられた絶縁層と、前記支持基板と前記第１電極との間、及び、前記絶縁層と前記支持基板との間に設けられた金属部と、を備えた半導体発光素子が提供される。前記第１電極は、前記絶縁層と前記金属部との間に設けられた領域と、前記第１半導体層と前記金属部との間に設けられた領域と、を含む。前記第１面は、前記発光光のピーク波長よりも長いピッチの凹凸を有する凹凸部分と、前記凹凸部分よりも平坦な平坦部分と、を有する。前記平坦部分は、前記第１半導体層から前記第２半導体層へ向かう積層方向にみたときに前記接触部と重なる。前記積層方向に見たときの前記平坦部分の外縁は、前記積層方向にみたときの前記第１電極と前記第１半導体層との接触面の外縁よりも外側に位置する。前記平坦部分の外形の面積は、前記接触面の外形の面積よりも大きい。前記平坦部分は、前記発光光を幾何光学に従って反射する。
実施形態によれば、第１面と、前記第１面とは反対側の第２面と、を有する第１導電形の第１半導体層と、前記第１半導体層の前記第２面の側に設けられた第２導電形の第２半導体層と、前記第１半導体層の前記第２面のうちの第１領域と、前記第２半導体層と、の間に設けられ、発光光を放出する発光層と、前記第１半導体層の前記第２面のうちの、前記第１領域とは異なる第２領域において前記第１半導体層と接する第１電極と、前記第２半導体層の前記発光層とは反対側で前記第２半導体層と接する第２電極と、前記第２半導体層の前記発光層とは反対側に設けられ前記第１電極と導通する支持基板と、前記第１電極と前記発光層との間、前記第１電極と前記第２半導体層との間、前記第１電極と前記第２電極との間、及び、前記第２電極と前記支持基板との間に設けられた絶縁層と、前記支持基板と前記第１電極との間、及び、前記絶縁層と前記支持基板との間に設けられた金属部と、前記絶縁層と前記金属部との間に設けられた領域と前記第１電極と前記金属部との間に設けられた領域とを含む金属層と、を備えた半導体発光素子が提供される。前記第１面は、前記発光光のピーク波長よりも長いピッチの凹凸を有する凹凸部分と、前記凹凸部分よりも平坦な平坦部分と、を有する。前記平坦部分は、前記第１半導体層から前記第２半導体層へ向かう積層方向にみたときに前記接触部と重なる。前記積層方向に見たときの前記平坦部分の外縁は、前記積層方向にみたときの前記第１電極と前記第１半導体層との接触面の外縁よりも外側に位置する。前記平坦部分の外形の面積は、前記接触面の外形の面積よりも大きい。前記平坦部分は、前記発光光を幾何光学に従って反射する。 According to the embodiment, a first semiconductor layer of a first conductivity type having a first surface and a second surface opposite to the first surface, and the second surface side of the first semiconductor layer. The second semiconductor layer of the second conductivity type provided in the first semiconductor layer, the first region of the second surface of the first semiconductor layer, and the second semiconductor layer, and emits emitted light. A light emitting layer, a first electrode in contact with the first semiconductor layer in a second region different from the first region of the second surface of the first semiconductor layer, and the light emission of the second semiconductor layer A second electrode in contact with the second semiconductor layer on the opposite side of the layer, a support substrate provided on the opposite side of the light emitting layer of the second semiconductor layer and electrically connected to the first electrode, and the first electrode, Between the light emitting layer, between the first electrode and the second semiconductor layer, between the first electrode and the second electrode, and the second An insulating layer provided between a pole and the support substrate; a metal portion provided between the support substrate and the first electrode; and between the insulating layer and the support substrate. A semiconductor light emitting device is provided. The first electrode includes a region provided between the insulating layer and the metal part, and a region provided between the first semiconductor layer and the metal part. The first surface has an uneven portion having unevenness with a pitch longer than the peak wavelength of the emitted light, and a flat portion flatter than the uneven portion. The flat portion overlaps the contact portion when viewed in the stacking direction from the first semiconductor layer toward the second semiconductor layer. The outer edge of the flat portion when viewed in the stacking direction is located outside the outer edge of the contact surface between the first electrode and the first semiconductor layer when viewed in the stacking direction. The area of the outer shape of the flat portion is larger than the area of the outer shape of the contact surface. The flat portion reflects the emitted light according to geometric optics.
According to the embodiment, a first semiconductor layer of a first conductivity type having a first surface and a second surface opposite to the first surface, and the second surface side of the first semiconductor layer. The second semiconductor layer of the second conductivity type provided in the first semiconductor layer, the first region of the second surface of the first semiconductor layer, and the second semiconductor layer, and emits emitted light. A light emitting layer, a first electrode in contact with the first semiconductor layer in a second region different from the first region of the second surface of the first semiconductor layer, and the light emission of the second semiconductor layer A second electrode in contact with the second semiconductor layer on the opposite side of the layer, a support substrate provided on the opposite side of the light emitting layer of the second semiconductor layer and electrically connected to the first electrode, and the first electrode, Between the light emitting layer, between the first electrode and the second semiconductor layer, between the first electrode and the second electrode, and the second An insulating layer provided between a pole and the support substrate, a metal part provided between the support substrate and the first electrode, and between the insulating layer and the support substrate, and the insulation There is provided a semiconductor light emitting device including a metal layer including a region provided between a layer and the metal part and a region provided between the first electrode and the metal part. The first surface has an uneven portion having unevenness with a pitch longer than the peak wavelength of the emitted light, and a flat portion flatter than the uneven portion. The flat portion overlaps the contact portion when viewed in the stacking direction from the first semiconductor layer toward the second semiconductor layer. The outer edge of the flat portion when viewed in the stacking direction is located outside the outer edge of the contact surface between the first electrode and the first semiconductor layer when viewed in the stacking direction. The area of the outer shape of the flat portion is larger than the area of the outer shape of the contact surface. The flat portion reflects the emitted light according to geometric optics.

半導体発光素子を示す模式図である。It is a schematic diagram which shows a semiconductor light-emitting device. 半導体発光素子を示す模式的平面図である。It is a typical top view showing a semiconductor light emitting element. 半導体発光素子の部分拡大図である。It is the elements on larger scale of a semiconductor light emitting element. 参考例に係る半導体発光素子を示す模式的断面図である。It is typical sectional drawing which shows the semiconductor light-emitting device concerning a reference example. 発光光の反射を示す模式的断面図である。It is typical sectional drawing which shows reflection of emitted light. 発光光の反射を示す模式的断面図である。It is typical sectional drawing which shows reflection of emitted light. 半導体発光素子の製造方法を示す模式的断面図である。It is typical sectional drawing which shows the manufacturing method of a semiconductor light-emitting device. 半導体発光素子の製造方法を示す模式的断面図である。It is typical sectional drawing which shows the manufacturing method of a semiconductor light-emitting device. 半導体発光素子の製造方法を示す模式的断面図である。It is typical sectional drawing which shows the manufacturing method of a semiconductor light-emitting device. 半導体発光素子を例示する模式的断面図である。It is a typical sectional view which illustrates a semiconductor light emitting element. 半導体発光素子を示す模式的断面図である。It is a typical sectional view showing a semiconductor light emitting element. 半導体発光素子を示す模式的断面図である。It is a typical sectional view showing a semiconductor light emitting element. 半導体発光素子を示す模式的平面図である。It is a typical top view showing a semiconductor light emitting element. 半導体発光装置を示す模式的断面図である。It is typical sectional drawing which shows a semiconductor light-emitting device.

以下、本発明の実施形態を図に基づき説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
Note that the drawings are schematic or conceptual, and the relationship between the thickness and width of each part, the ratio coefficient of the size between the parts, and the like are not necessarily the same as actual ones. Further, even when the same part is represented, the dimensions and ratio coefficient may be represented differently depending on the drawing.
Further, in the present specification and each drawing, the same reference numerals are given to the same elements as those described above with reference to the previous drawings, and detailed description thereof will be omitted as appropriate.

（第１の実施形態）
図１は、第１の実施形態に係る半導体発光素子の構成を例示する模式図である。
すなわち、図１（ａ）は図２のＡ−Ａ’線矢視の模式的断面図、図１（ｂ）は部分拡大図である。
図２は、第１の実施形態に係る半導体発光素子の構成を例示する模式的平面図である。
図３は、第１の実施形態に係る半導体発光素子の部分拡大図である。
すなわち、図３（ａ）は模式的断面図、図３（ｂ）は模式的平面図である。 (First embodiment)
FIG. 1 is a schematic view illustrating the configuration of the semiconductor light emitting element according to the first embodiment.
1A is a schematic cross-sectional view taken along the line AA ′ in FIG. 2, and FIG. 1B is a partially enlarged view.
FIG. 2 is a schematic plan view illustrating the configuration of the semiconductor light emitting element according to the first embodiment.
FIG. 3 is a partially enlarged view of the semiconductor light emitting device according to the first embodiment.
3A is a schematic cross-sectional view, and FIG. 3B is a schematic plan view.

図１（ａ）に表したように、第１の実施形態に係る半導体発光素子１１０は、積層構造体１００と、第１電極５０と、第２電極６０と、を備える。   As illustrated in FIG. 1A, the semiconductor light emitting device 110 according to the first embodiment includes a stacked structure 100, a first electrode 50, and a second electrode 60.

積層構造体１００は、第１導電形の第１半導体層１０と、第１半導体層１０の一部と対向する第２導電形の第２半導体層２０と、第１半導体層１０の一部と第２半導体層２０とのあいだに設けられた発光層３０と、を有する。   The stacked structure 100 includes a first semiconductor layer 10 of a first conductivity type, a second semiconductor layer 20 of a second conductivity type facing a part of the first semiconductor layer 10, and a part of the first semiconductor layer 10. And a light emitting layer 30 provided between the second semiconductor layer 20.

第１導電形は、例えばｎ形である。第２導電形は、例えばｐ形である。なお、第１導電形はｐ形、第２導電形はｎ形であってもよい。本実施形態では、第１導電形がｎ形、第２導電形がｐ形である場合を例として説明する。   The first conductivity type is, for example, n-type. The second conductivity type is, for example, a p-type. The first conductivity type may be p-type, and the second conductivity type may be n-type. In the present embodiment, a case where the first conductivity type is n-type and the second conductivity type is p-type will be described as an example.

積層構造体１００は、第１半導体層１０側の第１主面１００ａと、第２半導体層２０側の第２主面１００ｂと、有する。また、第１半導体層１０の一部は、第２主面１００ｂ側に露出している。この一部は第１半導体層１０の露出部分１０ｅである。   The laminated structure 100 includes a first main surface 100a on the first semiconductor layer 10 side and a second main surface 100b on the second semiconductor layer 20 side. A part of the first semiconductor layer 10 is exposed to the second main surface 100b side. This part is an exposed portion 10 e of the first semiconductor layer 10.

第１電極５０は、露出部分１０ｅで第１半導体層１０と接する接触部（第１接触部）５１を有する。第２電極６０は、第２主面１００ｂで第２半導体層２０と接する。   The first electrode 50 includes a contact portion (first contact portion) 51 that contacts the first semiconductor layer 10 at the exposed portion 10e. The second electrode 60 is in contact with the second semiconductor layer 20 at the second major surface 100b.

第１半導体層１０の第１主面１００ａの側の表面は、第１部分１１と、第２部分１２と、を有する。
第１部分１１は、第１半導体層１０から第２半導体層２０へ向かう方向（積層方向）にみたとき、第１電極５０の接触部５１における第１半導体層１０との接触面５０ｃと重なる部分を有する。ここで、本実施形態では、第１半導体層１０と第２半導体層２０とをむすぶ方向をＺ軸方向、Ｚ軸方向と直交する方向のうち１つをＸ軸方向、Ｚ軸方向及びＸ軸方向と直交する方向をＹ軸方向ということにする。積層方向は、Ｚ軸方向である。 The surface of the first semiconductor layer 10 on the first main surface 100 a side has a first portion 11 and a second portion 12.
The first portion 11 overlaps the contact surface 50c of the contact portion 51 of the first electrode 50 with the first semiconductor layer 10 when viewed in the direction from the first semiconductor layer 10 toward the second semiconductor layer 20 (stacking direction). Have Here, in the present embodiment, the direction connecting the first semiconductor layer 10 and the second semiconductor layer 20 is the Z-axis direction, and one of the directions orthogonal to the Z-axis direction is the X-axis direction, the Z-axis direction, and the X-axis. A direction orthogonal to the direction is referred to as a Y-axis direction. The stacking direction is the Z-axis direction.

第２部分１２は、積層方向（Ｚ軸方向）にみたときに、第２半導体層２０と重なる部分を有する。第２部分１２は、凹凸部１２ｐを有している。凹凸部１２ｐの凹凸は、発光層３０から放射される発光光のピーク波長よりも長いピッチを有する。   The second portion 12 has a portion that overlaps the second semiconductor layer 20 when viewed in the stacking direction (Z-axis direction). The second portion 12 has an uneven portion 12p. The unevenness of the uneven portion 12 p has a pitch longer than the peak wavelength of the emitted light emitted from the light emitting layer 30.

第１部分１１は、第２部分１２の凹凸よりも平坦である。例えば、第１部分１１に凹凸がある場合、この凹凸のピッチは、発光層３０から放射される発光光のピーク波長よりも短い。   The first portion 11 is flatter than the unevenness of the second portion 12. For example, when the first portion 11 has irregularities, the pitch of the irregularities is shorter than the peak wavelength of the emitted light emitted from the light emitting layer 30.

このような半導体発光素子１１０では、第１部分１１が第２部分の凹凸よりも平坦であるため、第１電極５０の接触面５０ｃと、第１半導体層１０の第１主面１００ａと、のあいだでの発光光の反射の繰り返しを抑制することができる。   In such a semiconductor light emitting device 110, since the first portion 11 is flatter than the unevenness of the second portion, the contact surface 50c of the first electrode 50 and the first main surface 100a of the first semiconductor layer 10 are Repeated reflection of the emitted light can be suppressed.

次に、本実施形態に係る半導体発光素子１１０の具体例について説明する。   Next, a specific example of the semiconductor light emitting device 110 according to this embodiment will be described.

本実施形態に係る半導体発光素子１１０において、積層構造体１００に含まれる第１半導体層１０、第２半導体層２０及び発光層３０は、例えば窒化物半導体である。第１半導体層１０、第２半導体層２０及び発光層３０は、サファイア等の成長用基板の上に、例えば有機金属気相成長法を用いて積層される。   In the semiconductor light emitting device 110 according to this embodiment, the first semiconductor layer 10, the second semiconductor layer 20, and the light emitting layer 30 included in the multilayer structure 100 are, for example, nitride semiconductors. The first semiconductor layer 10, the second semiconductor layer 20, and the light emitting layer 30 are stacked on a growth substrate such as sapphire by using, for example, a metal organic chemical vapor deposition method.

なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電型などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。 In this specification, “nitride semiconductor” means B x In y Al z Ga 1-xyz N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1, x + y + z ≦ 1) Semiconductors having all compositions in which the composition ratios x, y, and z are changed within the respective ranges are included. Furthermore, in the above chemical formula, those further containing a group V element other than N (nitrogen), those further containing various elements added for controlling various physical properties such as conductivity type, and unintentionally Those further including various elements included are also included in the “nitride semiconductor”.

図１（ｂ）に表したように、積層構造体１００には、第２主面１００ｂから第１半導体層１０に達する凹部１００ｔが設けられている。この凹部１００ｔの底面には、第１半導体層１０の露出部分１０ｅが含まれる。   As illustrated in FIG. 1B, the stacked structure 100 is provided with a recess 100 t that reaches the first semiconductor layer 10 from the second major surface 100 b. An exposed portion 10e of the first semiconductor layer 10 is included in the bottom surface of the recess 100t.

第１電極５０は、露出部分１０ｅとの接触面５０ｃを含む接触部５１と、接触部５１と導通し、積層構造体１００の第２主面１００ｂの側に設けられた接合用金属部（第１接合用金属部）５３と、を有する。接合用金属部５３は、積層方向（Ｚ軸方向）にみたときに、第２半導体層２０と重なる部分を有する。   The first electrode 50 includes a contact portion 51 including a contact surface 50c with the exposed portion 10e, and a bonding metal portion (first contact) provided on the second main surface 100b side of the multilayer structure 100, and is electrically connected to the contact portion 51. 1 joining metal part) 53. The bonding metal portion 53 has a portion that overlaps the second semiconductor layer 20 when viewed in the stacking direction (Z-axis direction).

接触部５１には、第１半導体層１０との良好なコンタクトを得ることができる材料が用いられる。接触部５１としては、例えばＡｌ／Ｎｉ／Ａｕの積層膜が用いられる。積層膜は、接触面５０ｃ側からＡｌ／Ｎｉ／Ａｕの順に積層され、例えば３００ナノメートル（ｎｍ）の厚さで形成される。   For the contact portion 51, a material capable of obtaining a good contact with the first semiconductor layer 10 is used. As the contact portion 51, for example, a laminated film of Al / Ni / Au is used. The laminated film is laminated in the order of Al / Ni / Au from the contact surface 50c side, and is formed with a thickness of, for example, 300 nanometers (nm).

接合用金属部５３には、後述する支持基板７０と良好な接続を得ることができる材料が用いられる。接合用金属部５３としては、例えばＴｉ／Ａｕの積層膜が用いられる。積層膜は、第２主面１００ｂ側からＴｉ／Ａｕの順に積層され、例えば８００ｎｍの厚さで形成される。   The bonding metal part 53 is made of a material that can obtain good connection with the support substrate 70 described later. As the bonding metal portion 53, for example, a Ti / Au laminated film is used. The laminated film is laminated in the order of Ti / Au from the second main surface 100b side, and is formed with a thickness of, for example, 800 nm.

第２電極６０は、第２主面１００ｂに沿って設けられた反射部６１と、反射部６１から積層構造体１００の外側に伸びる引き出し部６３と、を有する。反射部６１には、発光層３０から放射された発光光を効率良く反射することができる材料が用いられる。反射部６１としては、例えばＡｇ／Ｐｔの積層膜が用いられる。積層膜は、第２主面１００ｂ側からＡｇ／Ｐｔの順に積層され、例えば２００ｎｍの厚さで形成される。   The second electrode 60 includes a reflective portion 61 provided along the second main surface 100 b and a lead-out portion 63 extending from the reflective portion 61 to the outside of the multilayer structure 100. A material that can efficiently reflect the emitted light emitted from the light emitting layer 30 is used for the reflecting portion 61. As the reflection part 61, for example, a laminated film of Ag / Pt is used. The laminated film is laminated in the order of Ag / Pt from the second main surface 100b side, and is formed with a thickness of, for example, 200 nm.

引き出し部６３は、積層構造体１００の外側において露出している。引き出し部６３は、例えば反射部６１と同じ材料で、一体的に設けられている。引き出し部６３の露出している部分には、パッド６５が設けられている。   The lead portion 63 is exposed outside the laminated structure 100. The lead-out part 63 is integrally provided with the same material as the reflection part 61, for example. A pad 65 is provided on the exposed portion of the drawer portion 63.

第２電極６０と、接合用金属部５３（第１電極５０）と、のあいだには、絶縁層４０が設けられている。絶縁層４０は、積層構造体１００の第２主面１００ｂ側から凹部１００ｔの内側面まで設けられる。この絶縁層４０によって第１電極５０と、第２電極６０と、のあいだの電気的な絶縁が保たれる。また、凹部１００ｔの内側面に露出している発光層３０を覆うことで、発光層３０をパッシベーションしている。絶縁層４０としては、例えばＳｉＯ２が用いられる。絶縁層４０の厚さは、例えば８００ｎｍである。 An insulating layer 40 is provided between the second electrode 60 and the bonding metal portion 53 (first electrode 50). The insulating layer 40 is provided from the second main surface 100b side of the laminated structure 100 to the inner surface of the recess 100t. The insulating layer 40 maintains electrical insulation between the first electrode 50 and the second electrode 60. Further, the light emitting layer 30 is passivated by covering the light emitting layer 30 exposed on the inner surface of the recess 100t. For example, SiO 2 is used as the insulating layer 40. The thickness of the insulating layer 40 is, for example, 800 nm.

半導体発光素子１１０には、積層構造体１００等を支持する支持基板７０が設けられる。支持基板７０は、接合用金属部５３によって積層構造体１００等と接続される。支持基板７０には、導電性を有する例えばＧｅが用いられる。支持基板７０は、例えばＡｕＳｕ合金によるはんだを介して接合用金属部５３と接合される。   The semiconductor light emitting device 110 is provided with a support substrate 70 that supports the laminated structure 100 and the like. The support substrate 70 is connected to the laminated structure 100 and the like by the bonding metal portion 53. For the support substrate 70, for example, Ge having conductivity is used. The support substrate 70 is joined to the joining metal portion 53 via, for example, solder made of AuSu alloy.

半導体発光素子１１０において、第１電極５０は、ｎ側電極である。したがって、第１電極５０と導通する支持基板７０によって、ｎ側電極（第１電極５０）と外部との電気的な導通を得る。   In the semiconductor light emitting device 110, the first electrode 50 is an n-side electrode. Therefore, the n-side electrode (first electrode 50) is electrically connected to the outside by the support substrate 70 that is electrically connected to the first electrode 50.

また、半導体発光素子１１０において、第２電極６０は、ｐ側電極である。したがって、パッド６５にボンディングワイヤ等を接続することにより、ｐ側電極（第２電極６０）と外部との電気的な導通を得る。   In the semiconductor light emitting device 110, the second electrode 60 is a p-side electrode. Therefore, by connecting a bonding wire or the like to the pad 65, electrical conduction between the p-side electrode (second electrode 60) and the outside is obtained.

図２に表したように、半導体発光素子１１０には、例えば複数の第１電極５０が設けられている。複数の第１電極５０は、Ｚ軸方向に見たとき、Ｘ−Ｙ平面に沿ってマトリクス状に配置されている。第１電極５０の個数やレイアウトは、適宜選択される。複数の第１電極５０が設けられていると、各第１電極５０から第２電極６０へ電流が拡がり、Ｘ−Ｙ平面内での良好な発光分布を得ることができる。   As illustrated in FIG. 2, the semiconductor light emitting element 110 is provided with, for example, a plurality of first electrodes 50. The plurality of first electrodes 50 are arranged in a matrix along the XY plane when viewed in the Z-axis direction. The number and layout of the first electrodes 50 are appropriately selected. When the plurality of first electrodes 50 are provided, the current spreads from each first electrode 50 to the second electrode 60, and a good light emission distribution in the XY plane can be obtained.

図３（ａ）に表したように、第２部分１２の凹凸部１２ｐには、複数の突起が設けられている。突起のＸ軸方向に沿った最大幅ΔＷは、発光層３０から放射される発光光の第１半導体層１０中のピーク波長よりも長い。   As shown in FIG. 3A, the uneven portion 12 p of the second portion 12 is provided with a plurality of protrusions. The maximum width ΔW along the X-axis direction of the protrusion is longer than the peak wavelength in the first semiconductor layer 10 of the emitted light emitted from the light emitting layer 30.

これにより、第１半導体層１０と外界との界面における発光光の反射はランバート反射と見なすことができ、光取り出し効率の向上効果がより高くなる。ここで、ピーク波長とは、発光層３０から放射される発光光のうち、最も強度の高い光の波長である。ピーク波長は、発光光のスペクトル分布のピーク値に対応する波長である。ノイズレベルではない極大値が２つ以上あるスペクトルの場合、そのどちらのピーク値の波長を選んでも良い。   Thereby, the reflection of the emitted light at the interface between the first semiconductor layer 10 and the outside can be regarded as Lambertian reflection, and the effect of improving the light extraction efficiency becomes higher. Here, the peak wavelength is the wavelength of light having the highest intensity among the emitted light emitted from the light emitting layer 30. The peak wavelength is a wavelength corresponding to the peak value of the spectrum distribution of the emitted light. In the case of a spectrum having two or more local maximum values that are not noise levels, the wavelength of either peak value may be selected.

図３（ｂ）に表したように、例えば、第１半導体層１０として窒化物半導体を用いた場合、Ｚ軸方向にみたときの突起の平面形状が略六角形となるときは、最大幅ΔＷは、六角形の対角する頂点間の幅となる。   As shown in FIG. 3B, for example, when a nitride semiconductor is used as the first semiconductor layer 10, when the planar shape of the protrusion when viewed in the Z-axis direction is substantially hexagonal, the maximum width ΔW Is the width between the diagonal vertices of the hexagon.

一例として、第１半導体層１０内での発光光のピーク波長が１５５ｎｍである場合、凹凸部１２ｐの最大幅ΔＷが１５５ｎｍを超えて、３マイクロメートル（μｍ）程度に達するまで光取り出し効率の向上効果を得ることができる。このことから、凹凸部１２ｐの最大幅ΔＷは、好ましくは発光光のピーク波長の２倍以上、さらに好ましくは１０倍以上であるとよい。   As an example, when the peak wavelength of the emitted light in the first semiconductor layer 10 is 155 nm, the light extraction efficiency is improved until the maximum width ΔW of the concavo-convex portion 12p exceeds 155 nm and reaches about 3 micrometers (μm). An effect can be obtained. From this, the maximum width ΔW of the concavo-convex portion 12p is preferably at least twice the peak wavelength of the emitted light, and more preferably at least 10 times.

このような半導体発光素子１１０では、積層構造体１００の第１主面１００ａ側にｎ側電極及びｐ側電極のいずれも配置されない。したがって、第１主面１００ａ側に電極が配置された場合に比べて、第１主面１００ａ側での光取り出し効率が向上する。しかも、第１主面１００ａに設けられた第２部分１２によって、第１半導体層１０と外界との界面における光取り出し効率の向上効果をより高めることができる。   In such a semiconductor light emitting device 110, neither the n-side electrode nor the p-side electrode is disposed on the first main surface 100 a side of the multilayer structure 100. Therefore, the light extraction efficiency on the first main surface 100a side is improved as compared with the case where the electrode is arranged on the first main surface 100a side. In addition, the second portion 12 provided on the first major surface 100a can further enhance the effect of improving the light extraction efficiency at the interface between the first semiconductor layer 10 and the outside.

発明者らは、光取り出し面の１つである第１主面１００ａに、第２部分１２の凹凸よりも平坦な第１部分１１を設けることによって、第１部分１１を設けない場合に比べて光取り出し効率を向上できることを新たに見出した。   The inventors provide the first portion 11 that is flatter than the unevenness of the second portion 12 on the first main surface 100a that is one of the light extraction surfaces, as compared with the case where the first portion 11 is not provided. It was newly found that the light extraction efficiency can be improved.

ここで、上記の新たに見出した知見について、本実施形態に係る半導体発光素子１１０と、参考例に係る半導体発光素子と、の比較を例に説明する。   Here, the newly found knowledge will be described by taking a comparison between the semiconductor light emitting device 110 according to the present embodiment and the semiconductor light emitting device according to the reference example as an example.

図４は、参考例に係る半導体発光素子の構成を例示する模式的断面図である。
図４に表したように、参考例に係る半導体発光素子１９０では、第１半導体層１０の第１主面１００ａに第２部分１２のみが設けられている。すなわち、本実施形態に係る半導体発光素子１１０は、第１部分１１を備えているのに対し、参考例に係る半導体発光素子１９０は、第１部分１１を備えていない。 FIG. 4 is a schematic cross-sectional view illustrating the configuration of a semiconductor light emitting element according to a reference example.
As shown in FIG. 4, in the semiconductor light emitting device 190 according to the reference example, only the second portion 12 is provided on the first main surface 100 a of the first semiconductor layer 10. That is, the semiconductor light emitting device 110 according to the present embodiment includes the first portion 11, whereas the semiconductor light emitting device 190 according to the reference example does not include the first portion 11.

発明者らは、このような第１部分１１を設けた半導体発光素子１１０及び第１部分１１を設けていない半導体発光素子１９０について、時間領域有限差分法（FDTD法）によるシミュレーションを行い、光取り出し効率の計算を行った。その結果、第１部分１１を設けることで光取り出し効率を向上できる新たな知見を見出した。   The inventors perform simulation by a time domain finite difference method (FDTD method) on the semiconductor light emitting device 110 provided with the first portion 11 and the semiconductor light emitting device 190 not provided with the first portion 11 to extract light. Efficiency calculations were performed. As a result, the present inventors have found new knowledge that the light extraction efficiency can be improved by providing the first portion 11.

図５及び図６は、発光光の反射について例示する模式的断面図である。
図５（ａ）では、本実施形態に係る半導体発光素子での発光光の反射の様子を模式的に示している。図５（ｂ）では、参考例に係る半導体発光素子での発光光の反射の様子を模式的に示している。図６は、本実施形態に係る半導体発光素子での発光光の別の反射の様子を模式的に示している。いずれの図も、発光層３０からある角度で放射された発光光の進行及び反射の状態を模式的に示している。 5 and 6 are schematic cross-sectional views illustrating the reflection of emitted light.
FIG. 5A schematically shows how the emitted light is reflected by the semiconductor light emitting device according to this embodiment. FIG. 5B schematically shows how the emitted light is reflected by the semiconductor light emitting device according to the reference example. FIG. 6 schematically shows another reflection state of the emitted light in the semiconductor light emitting device according to this embodiment. In both figures, the progress and reflection states of the emitted light emitted from the light emitting layer 30 at an angle are schematically shown.

図５（ｂ）に表したように、参考例に係る半導体発光素子１９０において、発光層３０から第１主面１００ａに向かって放射された発光光Ｃ２０は、統計的にランバート反射するとみなされる。第２部分１２の凹凸部１２ｐでランバート反射した光の一部（光Ｃ２１）は、第１電極５０（接触部５１）の接触面５０ｃで反射し、再び第２部分１２の凹凸部１２ｐに向かう。光Ｃ２１は凹凸部１２ｐで再びランバート反射する（光Ｃ２２）。   As shown in FIG. 5B, in the semiconductor light emitting device 190 according to the reference example, the emitted light C20 emitted from the light emitting layer 30 toward the first main surface 100a is considered to be statistically Lambertian reflected. Part of the light (light C21) that is Lambert-reflected by the uneven portion 12p of the second portion 12 is reflected by the contact surface 50c of the first electrode 50 (contact portion 51) and travels toward the uneven portion 12p of the second portion 12 again. . The light C21 is Lambert-reflected again by the uneven portion 12p (light C22).

ここで、ランバート反射による光Ｃ２１の一部は第１電極５０（接触部５１）の接触面５０ｃに向かう。接触面５０ｃに向かった光Ｃ２１の一部は接触面５０ｃで吸収され、一部は反射する。すなわち、発光光Ｃ２０のうち凹凸部１２ｐと第１電極５０（接触部５１）の接触面５０ｃとのあいだに伝搬した光は、凹凸部１２ｐでのランバート反射及び接触面５０ｃでの反射を繰り返す。この光の反射の繰り返しによって、第１主面１００ａと第１電極５０（接触部５１）の接触面５０ｃとのあいだで光の溜まりが発生しやすい。半導体発光素子１９０では、このような光の溜まりによって、発光光の外部への放出効率が低下する。   Here, a part of the light C21 due to Lambertian reflection is directed to the contact surface 50c of the first electrode 50 (contact portion 51). A part of the light C21 directed toward the contact surface 50c is absorbed by the contact surface 50c, and a part thereof is reflected. That is, the light propagating between the uneven portion 12p and the contact surface 50c of the first electrode 50 (contact portion 51) in the emitted light C20 repeats Lambertian reflection at the uneven portion 12p and reflection at the contact surface 50c. By repeating this light reflection, light accumulation is likely to occur between the first main surface 100a and the contact surface 50c of the first electrode 50 (contact portion 51). In the semiconductor light emitting device 190, the emission efficiency of the emitted light to the outside decreases due to such accumulation of light.

一方、図５（ａ）に表したように、本実施形態に係る半導体発光素子１１０において、発光層３０から第１主面１００ａに向かって放射された発光光Ｃ１０は、第１部分１１で反射する。反射した光Ｃ１１は、第１電極５０（接触部５１）の接触面５０ｃで反射し、再び第１部分１１に向かう（光Ｃ１２）。光Ｃ１１は、第１部分で再び反射する（光Ｃ１３）。光Ｃ１３は、第２電極６０の反射部６１に向かう。反射部６１で反射した光Ｃ１４は、第２部分１２の凹凸部１２ｐへ向かう。光Ｃ１４は第２部分１２の凹凸部１２ｐでランバート反射して外部に放出される。   On the other hand, as shown in FIG. 5A, in the semiconductor light emitting device 110 according to the present embodiment, the emitted light C <b> 10 emitted from the light emitting layer 30 toward the first main surface 100 a is reflected by the first portion 11. To do. The reflected light C11 is reflected by the contact surface 50c of the first electrode 50 (contact portion 51) and travels again toward the first portion 11 (light C12). The light C11 is reflected again by the first portion (light C13). The light C13 travels toward the reflecting portion 61 of the second electrode 60. The light C14 reflected by the reflecting portion 61 travels to the uneven portion 12p of the second portion 12. The light C14 is Lambert-reflected by the concavo-convex portion 12p of the second portion 12 and emitted to the outside.

ここで、第１部分１１は第２部分１２に比べて平坦なため、第１部分１１に入射した発光光Ｃ１０の散乱は少ない。所定の角度で第１部分１１に入射した発光光Ｃ１０は、第１部分１１でその多くが反射する。このため、第１主面１００ａと第１電極５０（接触部５１）の接触面５０ｃとのあいだで幾何光学に従った反射を起こしやすく、発光光Ｃ１０は、第１主面１００ａと第１電極５０（接触部５１）の接触面５０ｃとのあいだで溜まりにくい。すなわち、半導体発光素子１１０では、第１部分１１と接触面５０ｃとの隙間で反射を繰り返した光が、この隙間を素早く通り抜け、第２電極６０の反射部６１で効率良く反射して外部に放出されることになる。   Here, since the first part 11 is flatter than the second part 12, the scattering of the emitted light C10 incident on the first part 11 is small. Most of the emitted light C10 incident on the first portion 11 at a predetermined angle is reflected by the first portion 11. Therefore, reflection according to geometric optics is likely to occur between the first main surface 100a and the contact surface 50c of the first electrode 50 (contact portion 51), and the emitted light C10 is emitted from the first main surface 100a and the first electrode. 50 (contact portion 51) is difficult to collect between the contact surface 50c. That is, in the semiconductor light emitting device 110, light repeatedly reflected in the gap between the first portion 11 and the contact surface 50c quickly passes through the gap, is efficiently reflected by the reflecting portion 61 of the second electrode 60, and is emitted to the outside. Will be.

この場合、接触面５０ｃにおける反射回数を減らすほど光の損失が減るため、光取り出し効率を高めやすい。例えば、接触面５０ｃの面積を減らすことで反射回数を減らすことができる。また、発明者は、シミュレーションを行った結果、発光層３０から放射される発光光の積層構造体１００内部での強度分布は、第２部分１２と第２電極６０の反射部６１との間で反射を繰り返す場合、発光層３０に対して３０度傾いた角度で最大強度を持つことを見出した。   In this case, since the loss of light decreases as the number of reflections on the contact surface 50c decreases, it is easy to increase the light extraction efficiency. For example, the number of reflections can be reduced by reducing the area of the contact surface 50c. Further, as a result of the simulation, the inventor found that the intensity distribution of the emitted light emitted from the light emitting layer 30 inside the stacked structure 100 is between the second portion 12 and the reflective portion 61 of the second electrode 60. It has been found that when reflection is repeated, the maximum intensity is obtained at an angle inclined by 30 degrees with respect to the light emitting layer 30.

これを利用して、発明者は、光損失を最小限に抑える条件を求めた。すなわち、接触面５０ｃを含む平坦部５０Ｄ（図６参照）と、第１部分１１と、がＺ軸方向からみた時に同心円であり、平坦部５０Ｄの半径ｄと、接触面５０ｃから第１部分１１までの積層構造体１００の厚さをｈとして、ｔａｎ−１（ｈ／ｄ）＞３０度を満たす場合、第１部分１１に３０度で入射する光は、接触面５０ｃに入射することなく平坦部５０Ｄを通り抜けることができる。これにより、光損失を最小限に抑えることができる。 Using this, the inventor has sought conditions for minimizing optical loss. That is, the flat portion 50D (see FIG. 6) including the contact surface 50c and the first portion 11 are concentric when viewed from the Z-axis direction, and the first portion 11 extends from the radius d of the flat portion 50D and the contact surface 50c. When the thickness of the laminated structure 100 is h and tan −1 (h / d)> 30 degrees is satisfied, light incident on the first portion 11 at 30 degrees is flat without entering the contact surface 50c. It can pass through the part 50D. Thereby, optical loss can be minimized.

また、図６に表したように、本実施形態に係る半導体発光素子１１０において、発光層３０から凹部１００ｔの内側面に向かって放射された発光光Ｃ３０は、凹部１００ｔの内側面で反射する。反射した光Ｃ３１は第1部分１１で外に取り出される光Ｃ３４と、反射される光Ｃ３２と、に分かれる。光Ｃ３２は第２電極６０の反射部６１に向かう。反射部６１で反射した光Ｃ３３は、第２部分１２の凹凸部１２ｐへ向かう。光Ｃ３３は第２部分１２の凹凸部１２ｐでランバート反射して外部に放出される。   As shown in FIG. 6, in the semiconductor light emitting device 110 according to the present embodiment, the emitted light C30 emitted from the light emitting layer 30 toward the inner surface of the recess 100t is reflected by the inner surface of the recess 100t. The reflected light C31 is divided into light C34 that is extracted outside by the first portion 11 and reflected light C32. The light C32 travels toward the reflecting portion 61 of the second electrode 60. The light C33 reflected by the reflecting portion 61 travels to the uneven portion 12p of the second portion 12. The light C33 is Lambert-reflected by the concavo-convex portion 12p of the second portion 12 and emitted to the outside.

第１部分１１は第２部分１２に比べて平坦なため、第１部分１１に入射した発光光Ｃ３１の散乱は少ない。所定の角度で第１部分１１に入射した発光光ｃ３１は、第１部分１１で透過（Ｃ３４）または反射（Ｃ３２）する。凹部１００ｔの内側面の角度を選ぶことで、光Ｃ３２は接触面５０ｃ側ではなく、第２電極６０側へ反射する。第２電極６０側へ反射した光Ｃ３２は、接触面５０ｃに入射することなく、第２電極６０の反射部６１で効率良く反射して外部に放出されることになる。   Since the first portion 11 is flatter than the second portion 12, the scattering of the emitted light C31 incident on the first portion 11 is small. The emitted light c31 incident on the first portion 11 at a predetermined angle is transmitted (C34) or reflected (C32) by the first portion 11. By selecting the angle of the inner surface of the recess 100t, the light C32 is reflected not on the contact surface 50c side but on the second electrode 60 side. The light C32 reflected to the second electrode 60 side is efficiently reflected by the reflecting portion 61 of the second electrode 60 and emitted to the outside without entering the contact surface 50c.

特に、凹部１００ｔの第１主面１００ａに対する角度が６０度だった場合、凹部１００ｔの内側面に３０度で入射して反射した光Ｃ３１は第１部分１１に対して９０度で入射するため、その成分のほぼすべての光が外部に取り出される（Ｃ３４）。これによって、第２電極６０と比較して光損失の大きい接触面５０ｃに入射する光を最小限に抑えつつ、発光光を外に取り出すことができる。   In particular, when the angle of the recess 100t with respect to the first main surface 100a is 60 degrees, the light C31 that is incident and reflected by 30 degrees on the inner surface of the recess 100t is incident on the first portion 11 at 90 degrees. Almost all the light of the component is extracted outside (C34). Accordingly, it is possible to extract emitted light to the outside while minimizing light incident on the contact surface 50c having a larger optical loss than that of the second electrode 60.

具体的なシミュレーションの条件を以下に示す。
接触面５０ｃのＺ軸方向からみた直径は１０μｍとした。接触面５０ｃは、６４μｍピッチで正方形に並べた。接触面５０ｃから第１部分１１の第１主面１００ａまでの距離は６μｍとした。発光層３０から第２部分１２の凹凸部１２ｐの下までの距離は４μｍとした。後述するアルカリ処理で形成した凹凸部１２ｐの最大高さは１μｍ、凹部１００ｔの角度は７５度とした。残りのパラメータは後述する構造として、第１部分１１の半分の幅Ｗをパラメータとして光取り出し効率を計算した。 Specific simulation conditions are shown below.
The diameter of the contact surface 50c viewed from the Z-axis direction was 10 μm. The contact surfaces 50c were arranged in a square with a pitch of 64 μm. The distance from the contact surface 50c to the first main surface 100a of the first portion 11 was 6 μm. The distance from the light emitting layer 30 to the bottom of the concavo-convex portion 12p of the second portion 12 was 4 μm. The maximum height of the concavo-convex portion 12p formed by alkali treatment to be described later was 1 μm, and the angle of the concave portion 100t was 75 degrees. The remaining parameters were structured as described later, and the light extraction efficiency was calculated using the half width W of the first portion 11 as a parameter.

その結果、幅Ｗが約９μｍを超えると参考例に係る半導体発光素子１９０よりも高い光取り出し効率が高くなる傾向にあった。なお、必要以上に幅Ｗを増やしていくと、光取り出し効率は減少すると考えられる。上記のシミュレーションの条件に基づく構造では、参考例と比較して光取り出し効率を１．１％向上、または光損失（＝１−光取り出し効率）を８．２％減少させることができた。   As a result, when the width W exceeds about 9 μm, the light extraction efficiency higher than that of the semiconductor light emitting device 190 according to the reference example tends to be high. If the width W is increased more than necessary, the light extraction efficiency is considered to decrease. In the structure based on the above simulation conditions, the light extraction efficiency was improved by 1.1% or the light loss (= 1-light extraction efficiency) was decreased by 8.2% compared to the reference example.

ここで、積層方向にみたときの第１部分１１の外縁は、積層方向にみたときの接触面５０ｃの外縁よりも大きいことが望ましい。すなわち、図２に表したように、第１部分１１の外形の面積Ｓ１を、接触面５０ｃの外形の面積Ｓ２よりも大きくする。また、第１部分１１の外縁の形状は、接触面５０ｃの外縁の形状と相似している。これにより、積層方向にみたとき、第１部分１１は接触面５０ｃを内包することになる。面積Ｓ１を面積Ｓ２よりも大きくすることで、第１主面１００ａと接触面５０ｃとのあいだでの光の溜まりを効果的に抑制できる。   Here, the outer edge of the first portion 11 when viewed in the stacking direction is desirably larger than the outer edge of the contact surface 50c when viewed in the stacking direction. That is, as shown in FIG. 2, the outer area S1 of the first portion 11 is made larger than the outer area S2 of the contact surface 50c. Further, the shape of the outer edge of the first portion 11 is similar to the shape of the outer edge of the contact surface 50c. Thereby, when viewed in the stacking direction, the first portion 11 includes the contact surface 50c. By making the area S1 larger than the area S2, it is possible to effectively suppress the accumulation of light between the first main surface 100a and the contact surface 50c.

光の溜まりは、第１部分１１の外形の面積Ｓ１が広いほど少なくなる。したがって、第１部分１１の外形の面積Ｓ１を広くすれば、光取り出し効率が向上する。一方、面積Ｓ１が面積Ｓ２に対して十分大きくなると、それ以上の改善は見込めなくなる。また、面積Ｓ１が広すぎると、第２部分１２に設けた凹凸部１２ｐによる光取り出し効率の向上を妨げるようになる。第１部分１１の外形及び面積Ｓ１は、これらを考慮して設定される。   The light pool decreases as the area S1 of the outer shape of the first portion 11 increases. Therefore, if the area S1 of the outer shape of the first portion 11 is increased, the light extraction efficiency is improved. On the other hand, when the area S1 is sufficiently larger than the area S2, no further improvement can be expected. On the other hand, if the area S1 is too large, the improvement of the light extraction efficiency by the concavo-convex portion 12p provided in the second portion 12 is hindered. The outer shape and area S1 of the first portion 11 are set in consideration of these.

また、第１電極５０の接触部５１には、第１半導体層１０との良好なコンタクトを得られる材料が用いられる。一方、第２電極６０の反射部６１には、発光光を良好に反射できる材料が用いられる。このような材料の相違から、接触面５０ｃの発光光に対する反射率が、反射部６１の発光光に対する反射率よりも低くなることがある。接触面５０ｃの上記反射率が、反射部６１の上記反射率よりも低い場合、図５（ｂ）に表した参考例に係る半導体発光素子１９０では、接触面５０ｃと第１主面１００ａとのあいだでの光の溜まりによる光損失の影響が大きくなる。   The contact portion 51 of the first electrode 50 is made of a material that can provide good contact with the first semiconductor layer 10. On the other hand, a material capable of satisfactorily reflecting emitted light is used for the reflecting portion 61 of the second electrode 60. Due to the difference in material, the reflectance of the contact surface 50c with respect to the emitted light may be lower than the reflectance of the reflective portion 61 with respect to the emitted light. When the reflectance of the contact surface 50c is lower than the reflectance of the reflective portion 61, in the semiconductor light emitting device 190 according to the reference example illustrated in FIG. 5B, the contact surface 50c and the first main surface 100a The effect of light loss due to the accumulation of light between them increases.

これに対し、図５（ａ）に表した本実施形態に係る半導体発光素子１１０では、第１部分１１で発光光Ｃ１０及びＣ３０が幾何光学に従った反射を起こしやすく、接触面５０ｃでの上記反射率が低い場合にも、接触面５０ｃに対して最小限の反射回数または入射すること無しで第２部分１２へ発光光を導くことができる。その結果、半導体発光素子１１０では、半導体発光素子１９０に比べて発光光の外部への放出効率を高めることができる。   On the other hand, in the semiconductor light emitting device 110 according to this embodiment shown in FIG. 5A, the emitted light C10 and C30 is likely to be reflected according to geometric optics in the first portion 11, and the above-described contact surface 50c is the above. Even when the reflectance is low, the emitted light can be guided to the second portion 12 with the minimum number of reflections or without entering the contact surface 50c. As a result, in the semiconductor light emitting device 110, the emission efficiency of the emitted light to the outside can be increased as compared with the semiconductor light emitting device 190.

次に、半導体発光素子１１０の製造方法の一例について説明する。
図７〜図９は、半導体発光素子の製造方法の一例を順に説明する模式的断面図である。
先ず、図７（ａ）に表したように、サファイア等の成長用基板８０の上に、第１半導体層１０、発光層３０及び第２半導体層２０を順に結晶成長させる。これにより、成長用基板８０の上に、積層構造体１００を形成する。 Next, an example of a method for manufacturing the semiconductor light emitting device 110 will be described.
7 to 9 are schematic cross-sectional views for sequentially explaining an example of a method for manufacturing a semiconductor light emitting element.
First, as illustrated in FIG. 7A, the first semiconductor layer 10, the light emitting layer 30, and the second semiconductor layer 20 are grown in order on a growth substrate 80 such as sapphire. Thereby, the laminated structure 100 is formed on the growth substrate 80.

積層構造体１００は、例えば有機金属気相成長法を用いて形成される。一例として、積層構造体１００は、次のように形成される。
先ず、表面がサファイアｃ面からなる成長用基板８０の上に、バッファ層として、高炭素濃度の第１ＡｌＮバッファ層（例えば、炭素濃度が３×１０１８ｃｍ−３以上、５×１０２０ｃｍ−３以下で、例えば、厚さが３ｎｍ以上、２０ｎｍ以下）、高純度の第２ＡｌＮバッファ層（例えば、炭素濃度が１×１０１６ｃｍ−３以上３×１０１８ｃｍ−３以下で、厚さが２μｍ）、及びノンドープＧａＮバッファ層（例えば、厚さが２μｍ）が、この順に形成される。上記の第１ＡｌＮバッファ層、及び、第２ＡｌＮバッファ層は、単結晶の窒化アルミニウム層である。第１及び第２ＡｌＮバッファ層として単結晶の窒化アルミニウム層を用いることで、後述する結晶成長において高品質な半導体層を形成することができ、結晶に対するダメージが大幅に軽減される。 The laminated structure 100 is formed using, for example, a metal organic chemical vapor deposition method. As an example, the laminated structure 100 is formed as follows.
First, a high carbon concentration first AlN buffer layer (for example, a carbon concentration of 3 × 10 18 cm −3 or more, 5 × 10 20 cm − is used as a buffer layer on the growth substrate 80 whose surface is a sapphire c-plane. 3 or less, for example, a thickness of 3 nm or more and 20 nm or less, and a high-purity second AlN buffer layer (for example, a carbon concentration of 1 × 10 16 cm −3 or more and 3 × 10 18 cm −3 or less and a thickness of 2 μm) and a non-doped GaN buffer layer (for example, 2 μm in thickness) are formed in this order. The first AlN buffer layer and the second AlN buffer layer are single crystal aluminum nitride layers. By using single crystal aluminum nitride layers as the first and second AlN buffer layers, a high-quality semiconductor layer can be formed in the crystal growth described later, and damage to the crystal is greatly reduced.

次に、その上に、Ｓｉドープｎ形ＧａＮコンタクト層（例えば、Ｓｉ濃度が１×１０１８ｃｍ−３以上５×１０１９ｃｍ−３以下で、厚さが６μｍ）、及びＳｉドープｎ形Ａｌ０．１０Ｇａ０．９０Ｎクラッド層（例えば、Ｓｉ濃度が１×１０１８ｃｍ−３で、厚さが０．０２μｍ）が、この順番で順次形成される。Ｓｉドープｎ形ＧａＮコンタクト層、及びＳｉドープｎ形Ａｌ０．１０Ｇａ０．９０Ｎクラッド層は、第１半導体層１０である。なお、便宜上、上記ＧａＮバッファ層の全部または一部を第１半導体層１０に含めてもよい。 Next, an Si-doped n-type GaN contact layer (for example, an Si concentration of 1 × 10 18 cm −3 or more and 5 × 10 19 cm −3 or less and a thickness of 6 μm), and Si-doped n-type Al A 0.10 Ga 0.90 N cladding layer (for example, Si concentration is 1 × 10 18 cm −3 and thickness is 0.02 μm) is sequentially formed in this order. The Si-doped n-type GaN contact layer and the Si-doped n-type Al 0.10 Ga 0.90 N cladding layer are the first semiconductor layer 10. For convenience, all or part of the GaN buffer layer may be included in the first semiconductor layer 10.

ここで、成長用基板８０上に形成されるバッファ層としては、上記ＡｌＮに限定されない。例えば、バッファ層に低温成長のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）薄膜を用いても良い。 Here, the buffer layer formed on the growth substrate 80 is not limited to the AlN. For example, a low-temperature grown Al x Ga 1-x N (0 ≦ x ≦ 1) thin film may be used for the buffer layer.

次に、その上に、発光層３０として、Ｓｉドープｎ形Ａｌ０．１１Ｇａ０．８９Ｎバリア層と、ＧａＩｎＮ井戸層と、が交互に３周期積層され、さらに、多重量子井戸の最終Ａｌ０．１１Ｇａ０．８９Ｎバリア層がさらに積層される。Ｓｉドープｎ形Ａｌ０．１１Ｇａ０．８９Ｎバリア層においては、例えばＳｉ濃度が１．１×１０１９ｃｍ−３以上１．５×１０１９ｃｍ−３以下とされる。最終Ａｌ０．１１Ｇａ０．８９Ｎバリア層においては、例えばＳｉ濃度が１．１×１０１９ｃｍ−３以上１．５×１０１９ｃｍ−３以下で、例えば厚さが０．０１μｍとされる。このような多重量子井戸構造の厚さは、例えば０．０７５μｍとされる。この後、Ｓｉドープｎ型Ａｌ０．１１Ｇａ０．８９Ｎ層（例えば、Ｓｉ濃度が０．８×１０１９ｃｍ−３以上１．０×１０１９ｃｍ−３以下で、例えば、厚さがを０．０１μｍ）を形成する。なお、発光層３０における発光光の波長は、例えば３７０ｎｍ以上、４８０ｎｍ以下、または３７０ｎｍ以上、４００ｎｍ以下である。 Next, as the light-emitting layer 30, a Si-doped n-type Al 0.11 Ga 0.89 N barrier layer and a GaInN well layer are alternately stacked in three periods, and further, the final Al of the multiple quantum well is formed. A 0.11 Ga 0.89 N barrier layer is further stacked. In the Si-doped n-type Al 0.11 Ga 0.89 N barrier layer, for example, the Si concentration is 1.1 × 10 19 cm −3 or more and 1.5 × 10 19 cm −3 or less. In the final Al 0.11 Ga 0.89 N barrier layer, for example, the Si concentration is 1.1 × 10 19 cm −3 or more and 1.5 × 10 19 cm −3 or less, and the thickness is, for example, 0.01 μm. The The thickness of such a multiple quantum well structure is, for example, 0.075 μm. Thereafter, a Si-doped n-type Al 0.11 Ga 0.89 N layer (for example, the Si concentration is 0.8 × 10 19 cm −3 or more and 1.0 × 10 19 cm −3 or less, for example, the thickness is 0.01 μm). In addition, the wavelength of the emitted light in the light emitting layer 30 is 370 nm or more and 480 nm or less, or 370 nm or more and 400 nm or less, for example.

さらに、第２半導体層２０として、ノンドープＡｌ０．１１Ｇａ０．８９Ｎスペーサ層（例えば厚さが０．０２μｍ）、Ｍｇドープｐ形Ａｌ０．２８Ｇａ０．７２Ｎクラッド層（例えば、Ｍｇ濃度が１×１０１９ｃｍ−３で、例えば、厚さが０．０２μｍ）、Ｍｇドープｐ形ＧａＮコンタクト層（例えば、Ｍｇ濃度が１×１０１９ｃｍ−３で、厚さが０．４μｍ）、及び、高濃度Ｍｇドープｐ形ＧａＮコンタクト層（例えば、Ｍｇ濃度が５×１０１９ｃｍ−３で、例えば、厚さが０．０２μｍ）が、この順で順次形成される。
なお、上記の組成、組成比、不純物の種類、不純物濃度及び厚さは一例であり、種々の変形が可能である。 Furthermore, as the second semiconductor layer 20, a non-doped Al 0.11 Ga 0.89 N spacer layer (for example, a thickness of 0.02 μm), a Mg-doped p-type Al 0.28 Ga 0.72 N cladding layer (for example, Mg Concentration is 1 × 10 19 cm −3 , for example, thickness is 0.02 μm), Mg-doped p-type GaN contact layer (for example, Mg concentration is 1 × 10 19 cm −3 , thickness is 0.4 μm) And a high-concentration Mg-doped p-type GaN contact layer (for example, the Mg concentration is 5 × 10 19 cm −3 and the thickness is, for example, 0.02 μm) are sequentially formed in this order.
Note that the above composition, composition ratio, impurity type, impurity concentration, and thickness are merely examples, and various modifications are possible.

なお、高濃度Ｍｇドープｐ形ＧａＮコンタクト層のＭｇ濃度を約１×１０２０ｃｍ−３と高めに設定することで、第２電極６０とのオーミック特性を向上させることができる。ただし、半導体発光ダイオードの場合、半導体レーザダイオードとは異なり、高濃度Ｍｇドープｐ形ＧａＮコンタクト層と発光層３０との距離が近いため、Ｍｇ拡散による特性の劣化が懸念される。そこで、第２電極６０と高濃度Ｍｇドープｐ形ＧａＮコンタクト層との接触面積が広く、動作時の電流密度が低いことを利用して、電気特性を大きく損ねることなく高濃度Ｍｇドープｐ形ＧａＮコンタクト層のＭｇ濃度を約１×１０１９ｃｍ−３に抑えることで、Ｍｇの拡散を防ぐことができ、発光特性を改善させることができる。 The ohmic characteristics with the second electrode 60 can be improved by setting the Mg concentration of the high-concentration Mg-doped p-type GaN contact layer to a high value of about 1 × 10 20 cm −3 . However, in the case of a semiconductor light emitting diode, unlike the semiconductor laser diode, since the distance between the high-concentration Mg-doped p-type GaN contact layer and the light emitting layer 30 is short, there is a concern about deterioration of characteristics due to Mg diffusion. Therefore, by utilizing the fact that the contact area between the second electrode 60 and the high-concentration Mg-doped p-type GaN contact layer is wide and the current density during operation is low, the high-concentration Mg-doped p-type GaN is not greatly impaired. By suppressing the Mg concentration of the contact layer to about 1 × 10 19 cm −3 , Mg diffusion can be prevented and light emission characteristics can be improved.

また、高炭素濃度の第１ＡｌＮバッファ層は成長用基板８０との結晶型の差異を緩和する働きをし、特に螺旋転位を低減する。また、高純度第２ＡｌＮバッファ層の表面は、原子レベルで平坦化される。そのため、この上に成長するノンドープＧａＮバッファ層の結晶欠陥が低減される。なお、結晶欠陥を十分に低減するには、第２ＡｌＮバッファ層の膜厚を、１μｍよりも厚くすることが好ましい。また、歪みによる反りを防止のためには、膜厚を、４μｍ以下にすることが望ましい。高純度第２ＡｌＮバッファ層は、ＡｌＮに限定されず、ＡｌxＧａ１−ｘＮ(０．８≦ｘ≦１）でもよく、成長用基板８０の反りを補償することができる。 In addition, the first AlN buffer layer having a high carbon concentration serves to alleviate the difference in crystal type from the growth substrate 80, and particularly reduces screw dislocations. Further, the surface of the high purity second AlN buffer layer is planarized at the atomic level. Therefore, crystal defects in the non-doped GaN buffer layer grown on this are reduced. In order to sufficiently reduce crystal defects, it is preferable to make the thickness of the second AlN buffer layer thicker than 1 μm. In order to prevent warping due to distortion, the film thickness is desirably 4 μm or less. The high-purity second AlN buffer layer is not limited to AlN, and may be Al x Ga 1-x N (0.8 ≦ x ≦ 1), and can compensate for the warp of the growth substrate 80.

また、ノンドープＧａＮバッファ層は、高純度第２ＡｌＮバッファ層の上で、３次元島状に成長する。これにより、ノンドープＧａＮバッファ層は、結晶欠陥低減の役割を果たす。成長表面の平坦化のためには、ノンドープＧａＮバッファ層の平均膜厚を２μｍ以上にすることが望ましい。再現性とそり低減の観点からノンドープＧａＮバッファ層の総膜厚は、２μｍ以上、１０μｍ以下が好ましい。
これらのバッファ層を採用することで、低温成長ＡｌＮバッファ層を採用する場合と比較して、結晶欠陥を約１／１０に低減することができる。この技術によって、ｎ形ＧａＮコンタクト層への高濃度Ｓｉドーピングや、紫外帯域発光でありながらも高効率な半導体発光素子が製造される。また、ノンドープＧａＮバッファ層における結晶欠陥を低減することにより、ノンドープＧａＮバッファ層での光の吸収も抑制される。 The non-doped GaN buffer layer grows in a three-dimensional island shape on the high purity second AlN buffer layer. Thereby, the non-doped GaN buffer layer plays a role of reducing crystal defects. In order to planarize the growth surface, it is desirable that the average film thickness of the non-doped GaN buffer layer be 2 μm or more. From the viewpoint of reproducibility and warpage reduction, the total film thickness of the non-doped GaN buffer layer is preferably 2 μm or more and 10 μm or less.
By employing these buffer layers, crystal defects can be reduced to about 1/10 compared to the case of employing a low-temperature grown AlN buffer layer. With this technique, a highly efficient semiconductor light emitting device is manufactured while being highly concentrated Si doping to the n-type GaN contact layer and emitting light in the ultraviolet band. Further, by reducing crystal defects in the non-doped GaN buffer layer, light absorption in the non-doped GaN buffer layer is also suppressed.

次に、図７（ｂ）に表したように、積層構造体１００の一部に凹部１００ｔを形成する。凹部１００ｔは、積層構造体１００の第２主面１００ｂから第１半導体層１０にまで達する。これにより、凹部１００ｔの底部に第１半導体層１０が露出する（露出部分１０ｅ）。   Next, as shown in FIG. 7B, a recess 100 t is formed in a part of the laminated structure 100. The recess 100 t reaches the first semiconductor layer 10 from the second major surface 100 b of the multilayer structure 100. As a result, the first semiconductor layer 10 is exposed at the bottom of the recess 100t (exposed portion 10e).

凹部１００ｔを形成するには、積層構造体１００の第２主面１００ｂ上に図示しないマスクを形成し、例えばドライエッチングを行う。すなわち、マスクには、凹部１００ｔを形成する部分に開口が設けられていて、エッチングによって積層構造体１００が第２主面１００ｂから第１半導体層１０まで除去される。これにより、凹部１００ｔが形成される。凹部１００ｔの内側面の角度は、特に限定されるものではないが、発光層３０からの発光光が最大強度を持つ３０度の光を進行方向とは逆方向に反射させる角度として、６０度以上が好ましい。   In order to form the recess 100t, a mask (not shown) is formed on the second main surface 100b of the laminated structure 100, and, for example, dry etching is performed. That is, the mask is provided with an opening in a portion where the recess 100t is formed, and the stacked structure 100 is removed from the second main surface 100b to the first semiconductor layer 10 by etching. Thereby, the recessed part 100t is formed. The angle of the inner surface of the recess 100t is not particularly limited, but the angle at which the emitted light from the light emitting layer 30 reflects 30 degrees of light having the maximum intensity in the direction opposite to the traveling direction is 60 degrees or more. Is preferred.

次に、第２半導体層２０と接する第２電極６０を形成する。第２電極６０としては、先ず、第２半導体層２０の表面に、オーミック電極となるＡｇ／Ｐｔの積層膜を例えば２００ｎｍの膜厚で形成し、酸素雰囲気中で約４００℃、１分でシンター処理を行う。次に、オーミック電極の上に、電流拡散用および後で述べるパッド６５への接合金属用及び後述する絶縁層４０への接着金属として、例えば、Ｔｉ／Ａｕ／Ｔｉの積層膜を例えば４００ｎｍの膜厚で形成する。   Next, the second electrode 60 in contact with the second semiconductor layer 20 is formed. As the second electrode 60, first, an Ag / Pt laminated film serving as an ohmic electrode is formed on the surface of the second semiconductor layer 20 with a film thickness of, for example, 200 nm, and sintered in an oxygen atmosphere at about 400 ° C. for 1 minute. Process. Next, on the ohmic electrode, for example, a laminated film of Ti / Au / Ti, for example, a 400 nm film is used as a current diffusion and bonding metal to the pad 65 described later and an adhesive metal to the insulating layer 40 described later. Form with thickness.

ここで、第２電極６０は、少なくともＡｇまたはその合金を含む。通常の金属単層膜の可視光帯域に対する反射効率は、４００ｎｍ以下の紫外域では波長が短くなるほど低下する傾向にある。Ａｇは３７０ｎｍ以上４００ｎｍ以下の紫外帯域の光に対しても高い反射効率特性を有する。そのため、紫外発光の半導体発光素子で、かつ第２電極６０がＡｇを含む合金の場合、半導体界面側の第２電極６０は、Ａｇの成分比が大きいほうが望ましい。第２電極６０の膜厚は、光に対する反射効率を確保するため、１００ｎｍ以上であることが好ましい。   Here, the second electrode 60 includes at least Ag or an alloy thereof. The reflection efficiency with respect to the visible light band of a normal metal single layer film tends to decrease as the wavelength becomes shorter in the ultraviolet region of 400 nm or less. Ag has high reflection efficiency characteristics even for light in the ultraviolet band of 370 nm or more and 400 nm or less. Therefore, in the case of a semiconductor light emitting element that emits ultraviolet light and the second electrode 60 is an alloy containing Ag, it is desirable that the second electrode 60 on the semiconductor interface side has a larger component ratio of Ag. The film thickness of the second electrode 60 is preferably 100 nm or more in order to ensure the light reflection efficiency.

次に、図７（ｃ）に表したように、第２電極６０及び凹部１００ｔを覆うように、絶縁層４０を形成する。絶縁層４０として、例えばＳｉＯ２を８００ｎｍの膜厚で形成する。 Next, as illustrated in FIG. 7C, the insulating layer 40 is formed so as to cover the second electrode 60 and the recess 100 t. As the insulating layer 40, for example, SiO 2 is formed with a film thickness of 800 nm.

次に、オーミック特性を有するｎ側電極を形成するため、凹部１００ｔ内の露出部分１０ｅの上にある絶縁層４０を除去する。そして、そこに、例えば、Ａｌ／Ｎｉ／Ａｕの積層膜を例えば３００ｎｍの膜厚で形成する。これにより、接触部５１が形成される。   Next, in order to form an n-side electrode having ohmic characteristics, the insulating layer 40 on the exposed portion 10e in the recess 100t is removed. Then, for example, an Al / Ni / Au laminated film is formed with a film thickness of 300 nm, for example. Thereby, the contact part 51 is formed.

接触部５１の第１層に例えばＡｌを用いると、ｎ型コンタクト層と良好なオーミック特性及び低コンタクト特性を得られる。また、接触部５１は反射電極にもなり得るため、Ａｌを第１層とすることで、光取り出し効率やｎ側電極の設計自由度が向上する。Ａｌは耐環境性が低いため、例えばＳｉをわずかに含有したＡｌ合金を採用することで、信頼性や密着性を向上させることができる。なお、接触部５１の材料は上記に限定されない。例えば、より低コンタクト特性を得るために、Ｔｉ／Ａｌ／Ｎｉ／Ａｕの積層膜を例えば３２０ｎｍの膜厚で形成し、窒素雰囲気中で６００℃、１分のシンター処理を行ってもよい。その場合、第２電極６０よりも前にｎ側電極を形成し、絶縁層４０を形成した後にｎ側電極上の絶縁層４０に穴を開ける工程を追加すればよい。   When, for example, Al is used for the first layer of the contact portion 51, an n-type contact layer and good ohmic characteristics and low contact characteristics can be obtained. Moreover, since the contact part 51 can also become a reflective electrode, the light extraction efficiency and the design freedom of the n-side electrode are improved by using Al as the first layer. Since Al has low environmental resistance, reliability and adhesion can be improved by employing an Al alloy containing a slight amount of Si, for example. In addition, the material of the contact part 51 is not limited to the above. For example, in order to obtain lower contact characteristics, a Ti / Al / Ni / Au laminated film may be formed with a film thickness of 320 nm, for example, and a sintering process may be performed at 600 ° C. for 1 minute in a nitrogen atmosphere. In that case, a process of forming a hole in the insulating layer 40 on the n-side electrode after forming the n-side electrode before the second electrode 60 and forming the insulating layer 40 may be added.

次に、図８（ａ）に表したように、接触部５１及び絶縁層４０が露出した面全体に、接合用金属部５３として、例えばＴｉ／Ａｕの積層膜を８００ｎｍの膜厚で形成する。   Next, as illustrated in FIG. 8A, a Ti / Au laminated film, for example, having a thickness of 800 nm is formed as the bonding metal portion 53 on the entire surface where the contact portion 51 and the insulating layer 40 are exposed. .

次に、例えばＧｅからなる支持基板７０を用意する。支持基板７０の主面には、例えば膜厚３μｍのＡｕＳｎ合金によるはんだ（図示せず）が設けられている。そして、接合用金属部５３と、はんだと、を対向させて、はんだの共晶点以上の温度、例えば３００℃に加熱する。これにより、支持基板７０を積層構造体１００の第２主面１００ｂの側に接合する。   Next, a support substrate 70 made of, for example, Ge is prepared. On the main surface of the support substrate 70, for example, solder (not shown) made of AuSn alloy having a film thickness of 3 μm is provided. Then, the bonding metal portion 53 and the solder are opposed to each other, and heated to a temperature equal to or higher than the eutectic point of the solder, for example, 300 ° C. Accordingly, the support substrate 70 is bonded to the second main surface 100b side of the multilayer structure 100.

そして、図８（ｂ）に表したように、積層構造体１００に対して成長用基板８０の側から、例えばＹＶＯ４の固体レーザの三倍高調波（３５５ｎｍ）または四倍高調波（２６６ｎｍ）のレーザ光ＬＳＲを照射する。レーザ光ＬＳＲは、ＧａＮバッファ層（例えば、上記のノンドープＧａＮバッファ層）のＧａＮの禁制帯幅に基づく禁制帯幅波長よりも短い波長を有する。すなわち、レーザ光ＬＳＲは、ＧａＮの禁制帯幅よりも高いエネルギーを有する。 8B, from the growth substrate 80 side with respect to the stacked structure 100, for example, the third harmonic (355 nm) or the fourth harmonic (266 nm) of a solid laser of YVO 4. The laser beam LSR is irradiated. The laser light LSR has a wavelength shorter than the forbidden bandwidth wavelength based on the forbidden bandwidth of GaN of the GaN buffer layer (for example, the above-described non-doped GaN buffer layer). That is, the laser light LSR has energy higher than the forbidden band width of GaN.

このレーザ光ＬＳＲは、ＧａＮバッファ層（ノンドープＧａＮバッファ層）のうち、単結晶ＡｌＮバッファ層（この例では第２ＡｌＮバッファ層）の側の領域において効率的に吸収される。これにより、ＧａＮバッファ層のうち単結晶ＡｌＮバッファ層の側のＧａＮは、発熱により分解する。   This laser light LSR is efficiently absorbed in a region of the GaN buffer layer (non-doped GaN buffer layer) on the side of the single crystal AlN buffer layer (in this example, the second AlN buffer layer). As a result, the GaN on the single crystal AlN buffer layer side of the GaN buffer layer is decomposed by heat generation.

ここで、成長用基板８０上の積層構造体１００と支持基板７０とを接着させる工程や、レーザ光でＧａＮを分解して成長用基板８０を剥離する工程では、積層構造体１００の結晶に欠陥等の影響が及ぶ可能性がある。すなわち、積層構造体１００は、支持基板７０と成長用基板８０またはＧａＮとの熱膨張係数差、局所的に加熱されることによる熱、ＧａＮが分解することにより発生する生成物、等によって影響を受ける可能性がある。   Here, in the process of bonding the stacked structure 100 and the support substrate 70 on the growth substrate 80 or the process of decomposing GaN with a laser beam and peeling the growth substrate 80, the crystal of the stacked structure 100 is defective. May be affected. That is, the laminated structure 100 is affected by a difference in thermal expansion coefficient between the support substrate 70 and the growth substrate 80 or GaN, heat due to local heating, products generated by decomposition of GaN, and the like. There is a possibility of receiving.

本実施形態では、ＡｌＮバッファ層として単結晶ＡｌＮバッファ層を用いることから、高品質な積層構造体１００を形成することができる。これにより、結晶に対する欠陥等の発生を大幅に軽減することができる。   In the present embodiment, since a single crystal AlN buffer layer is used as the AlN buffer layer, a high-quality multilayer structure 100 can be formed. Thereby, generation | occurrence | production of the defect etc. with respect to a crystal | crystallization can be reduced significantly.

また、単結晶ＡｌＮバッファ層は高熱伝導特性を有する。このため、ＧａＮをレーザ光で分解する際、ＧａＮのすぐそばにあるＡｌＮバッファ層に熱が拡散し、局所的な加熱によるダメージを受けにくい。   In addition, the single crystal AlN buffer layer has high thermal conductivity characteristics. For this reason, when GaN is decomposed with laser light, heat diffuses into the AlN buffer layer adjacent to GaN and is not easily damaged by local heating.

そして、塩酸処理などによって、分解されたＧａＮを除去し、成長用基板８０を積層構造体１００から剥離する。これにより、成長用基板８０と、積層構造体１００と、が分離する。   Then, the decomposed GaN is removed by hydrochloric acid treatment or the like, and the growth substrate 80 is peeled off from the laminated structure 100. Thereby, the growth substrate 80 and the laminated structure 100 are separated.

次に、露出した積層構造体１００の第１主面１００ａへの凹凸の形成およびパッド６５の形成を行う。
先ず、図９（ａ）に表したように、積層構造体１００の一部をドライエッチングで除去し、第２電極６０の一部（引き出し部６３）を露出させる。次に、積層構造体１００の第１主面１００ａの全面に誘電体４５を形成し、一部に開口を設ける。誘電体４５としては、例えばＳｉＯ２が用いられる。誘電体４５の膜厚は、例えば８００ｎｍである。誘電体４５の開口からは、例えばノンドープＧａＮバッファ層の表面が露出する。 Next, the unevenness and the pad 65 are formed on the first main surface 100 a of the exposed laminated structure 100.
First, as shown in FIG. 9A, a part of the laminated structure 100 is removed by dry etching, and a part of the second electrode 60 (extracting part 63) is exposed. Next, the dielectric 45 is formed on the entire surface of the first main surface 100a of the multilayer structure 100, and an opening is provided in a part thereof. For example, SiO 2 is used as the dielectric 45. The film thickness of the dielectric 45 is, for example, 800 nm. From the opening of the dielectric 45, for example, the surface of the non-doped GaN buffer layer is exposed.

次に、図９（ｂ）に表したように、開口が設けられた誘電体４５をマスクとして、ノンドープＧａＮバッファ層の表面を、例えばＫＯＨ溶液によるアルカリエッチングにより加工して、凹凸部１２ｐを形成する。エッチング条件としては、例えば１モル（ｍｏｌ）／リットル（Ｌ）のＫＯＨ溶液を８０℃に加熱して、２０分間のエッチングを行う。その後、第１部分１１上に残った誘電体４５は除去してもよい。   Next, as shown in FIG. 9B, the surface of the non-doped GaN buffer layer is processed by, for example, alkaline etching with a KOH solution, using the dielectric 45 provided with an opening as a mask, to form the uneven portion 12p. To do. As an etching condition, for example, a 1 mol (mol) / liter (L) KOH solution is heated to 80 ° C., and etching is performed for 20 minutes. Thereafter, the dielectric 45 remaining on the first portion 11 may be removed.

このように、誘電体４５の開口が設けられた部分には凹凸部１２ｐが形成される。すなわち、凹凸部１２ｐを含む第２部分１２が形成される。一方、誘電体４５が設けられた部分には凹凸部１２ｐが形成されない。すなわち、第１主面１００ａにおいて誘電体４５が設けられた部分は、第２部分１２よりも平坦な第１部分１１となる。なお、第１部分１１及び第２部分１２は、Ｓｉドープｎ形ＧａＮコンタクト層に設けられてもよい。   Thus, the uneven part 12p is formed in the part in which the opening of the dielectric 45 is provided. That is, the second portion 12 including the uneven portion 12p is formed. On the other hand, the uneven portion 12p is not formed in the portion where the dielectric 45 is provided. That is, the portion where the dielectric 45 is provided on the first main surface 100 a becomes the first portion 11 which is flatter than the second portion 12. The first portion 11 and the second portion 12 may be provided in the Si-doped n-type GaN contact layer.

ここで、凹凸部１２ｐの形成方法は、上記のようなウェットエッチングでもよいし、ドライエッチングでもよい。ＫＯＨ溶液などによるアルカリエッチングでは、ＧａＮ結晶の面方位（主に｛１０−１−１｝）に沿って異方性エッチングされ、その結果として六角錐の構造が形成される。また、エッチング温度、エッチング時間、別の物質を添加することで調整される水素イオン指数（ｐＨ）、濃度、紫外線（ＵＶ）光及びＵＶレーザ照射の有無などで、エッチングレート、六角錐の大きさ及び密度が大きく変化する。   Here, the method of forming the uneven portion 12p may be wet etching as described above or dry etching. In alkaline etching using a KOH solution or the like, anisotropic etching is performed along the plane orientation (mainly {10-1-1}) of the GaN crystal, and as a result, a hexagonal pyramid structure is formed. Etching rate, size of hexagonal pyramid, etc., depending on etching temperature, etching time, hydrogen ion index (pH) adjusted by adding another substance, concentration, ultraviolet (UV) light and UV laser irradiation And the density changes greatly.

一般的に、エッチング量（エッチング前の表面から、エッチング後にできた凹凸部１２ｐの最も深い所までの深さ）が大きいほど、凹凸部１２ｐは大きく、かつ、密に形成される。ＧａＮをドライエッチングで加工する場合、Ｎ面は、Ｇａ面とは異なり、結晶方位や転移の影響を受けやすく、異方性エッチングされやすい。ｃ面サファイア基板上に成長させたＧａＮの表面は、通常Ｇａ面であり、本実施形態のようにサファイア基板を除去することで露出したＧａＮの表面はＮ面となっている。したがって、ドライエッチングによる異方性エッチングによって凹凸部１２ｐを形成することは容易である。また、マスクを用いたドライエッチングにより凹凸部１２ｐを形成してもよい。これにより、設計どおりの凹凸部１２ｐを形成できるため、光取り出し効率を高めやすい。   In general, the larger the etching amount (the depth from the surface before etching to the deepest portion of the uneven portion 12p formed after etching), the larger the uneven portion 12p is formed densely. In the case of processing GaN by dry etching, the N plane is different from the Ga plane and is easily affected by crystal orientation and transition, and is easily etched anisotropically. The surface of GaN grown on the c-plane sapphire substrate is usually a Ga plane, and the surface of GaN exposed by removing the sapphire substrate as in this embodiment is an N plane. Accordingly, it is easy to form the uneven portion 12p by anisotropic etching by dry etching. Further, the uneven portion 12p may be formed by dry etching using a mask. Thereby, since the uneven | corrugated | grooved part 12p as designed can be formed, it is easy to improve light extraction efficiency.

凹凸部１２ｐは、例えば入射した発光光を有効に取り出すため、または入射角度を変えるために設けられる。このため、その大きさは結晶層内における発光光の波長以上であることが好ましい。凹凸部１２ｐが発光光の波長よりも小さいと、凹凸部１２ｐに入射した発光光は凹凸部１２ｐの界面で散乱や回折等の波動光学で説明される挙動を示す。これにより、本来透過していた発光光も一部取り出されなくなる。また、凹凸部１２ｐが発光光の波長よりも十分小さいと、凹凸部１２ｐは連続的に屈折率が変化する層として見なされる。このため、凹凸のない平坦な面と同様になり、光取り出し効率は改善されない。   The concavo-convex portion 12p is provided, for example, to effectively extract incident emitted light or to change the incident angle. For this reason, it is preferable that the magnitude | size is more than the wavelength of the emitted light in a crystal layer. When the uneven portion 12p is smaller than the wavelength of the emitted light, the emitted light incident on the uneven portion 12p exhibits a behavior explained by wave optics such as scattering and diffraction at the interface of the uneven portion 12p. Thereby, part of the emitted light that was originally transmitted is not extracted. Further, when the uneven portion 12p is sufficiently smaller than the wavelength of the emitted light, the uneven portion 12p is regarded as a layer whose refractive index continuously changes. For this reason, it becomes the same as a flat surface without unevenness, and the light extraction efficiency is not improved.

本実施形態で作製した発光光の波長３９０ｎｍの半導体発光素子（結晶層内の発光波長は約１５５ｎｍ）を用いた実験結果では、凹凸部１２ｐの大きさが大きくなるほど光出力が増加する傾向を示した。この増加傾向は、凹凸部１２ｐの大きさが３μｍ程度になるまで緩やかに続いた。このことから、凹凸部１２ｐの大きさは、好ましくは結晶層内の発光波長の２倍以上、さらに好ましくは１０倍以上であるほうがよいことが分かった。   The experimental results using the semiconductor light emitting device with a wavelength of 390 nm of the emitted light produced in the present embodiment (the emission wavelength in the crystal layer is about 155 nm) show a tendency that the light output increases as the size of the uneven portion 12p increases. It was. This increasing tendency continued gradually until the size of the uneven portion 12p reached about 3 μm. From this, it was found that the size of the concavo-convex portion 12p is preferably at least twice the emission wavelength in the crystal layer, more preferably at least 10 times.

そして、引き出し部６３を被覆している誘電体４５の一部を除去し、その領域にパッド６５を形成する。パッド６５としては、例えばＴｉ／Ａｕの積層膜が用いられる。パッド６５の膜厚は、例えば８００ｎｍである。このパッド６５にはボンディングワイヤが接続される。ボンディング特性を向上させるため、パッド６５の表面に例えばめっきによってＡｕを厚く（例えば１０μｍ）形成することが望ましい。   Then, a part of the dielectric 45 covering the lead portion 63 is removed, and a pad 65 is formed in that region. As the pad 65, for example, a laminated film of Ti / Au is used. The film thickness of the pad 65 is, for example, 800 nm. A bonding wire is connected to the pad 65. In order to improve bonding characteristics, it is desirable to form Au thick (for example, 10 μm) on the surface of the pad 65 by plating, for example.

その後、誘電体４５を除去し、必要に応じて劈開またはダイヤモンドブレード等により、支持基板７０を切断する。これにより、半導体発光素子１１０が完成する。   Thereafter, the dielectric 45 is removed, and the support substrate 70 is cut by cleavage or a diamond blade as necessary. Thereby, the semiconductor light emitting device 110 is completed.

上記のように、凹凸部１２ｐの形成にＫＯＨなどのアルカリ溶液による異方性エッチングを利用した場合、わずかな構造や電荷状態の揺らぎでエッチングレートが変化する。このため、エッチング量の制御が難しい。図４に表した参考例に係る半導体発光素子１９０のように、接触面５０ｃの上の第１主面１００ａに凹凸部１２ｐを形成する場合、エッチング量の余裕度を考慮して、接触面５０ｃ上の第１半導体層１０の厚さをある程度厚く設計する必要がある。これにより、接触面５０ｃと第１主面１００ａとの隙間に多くの発光光が伝播する結果となり、光取り出し効率がより低下する。   As described above, when anisotropic etching using an alkaline solution such as KOH is used to form the concavo-convex portion 12p, the etching rate changes due to slight fluctuations in structure and charge state. For this reason, it is difficult to control the etching amount. When the uneven portion 12p is formed on the first main surface 100a on the contact surface 50c as in the semiconductor light emitting device 190 according to the reference example illustrated in FIG. 4, the contact surface 50c is considered in consideration of the allowance of the etching amount. It is necessary to design the upper first semiconductor layer 10 to be thick to some extent. As a result, a large amount of emitted light propagates through the gap between the contact surface 50c and the first main surface 100a, and the light extraction efficiency is further reduced.

一方、接触面５０ｃ上の第１主面１００ａに凹凸部１２ｐが設けられていない本実施形態の半導体発光素子１１０では、接触面５０ｃ上の第１半導体層１０の厚さを薄く設計することができる。これにより、接触面５０ｃと第１主面１００ａとの隙間に発光光が入り込みにくい構造になる。
また、積層構造体１００において、上記の隙間は構造上最も薄い部分である。この部分に凹凸部１２ｐを設けないことで、半導体発光素子１１０の機械的な強度を向上できることになる。 On the other hand, in the semiconductor light emitting device 110 according to this embodiment in which the first main surface 100a on the contact surface 50c is not provided with the uneven portion 12p, the thickness of the first semiconductor layer 10 on the contact surface 50c can be designed to be thin. it can. Thereby, it becomes a structure where emitted light does not enter easily into the clearance gap between the contact surface 50c and the 1st main surface 100a.
In the laminated structure 100, the gap is the thinnest part in terms of structure. By not providing the uneven portion 12p in this portion, the mechanical strength of the semiconductor light emitting device 110 can be improved.

なお、上記に説明した製造方法では、凹凸部１２ｐを形成したあと、図９（ｂ）に表した第１部分１１上の誘電体４５を除去しているが、第１部分１１上の誘電体４５を除去せずに残しておくようにしてもよい。これにより、誘電体４５を除去する工程を省略することができ、製造工程の簡素化を図ることができる。また、アルカリ処理などの薬液処理で、第１半導体層１０内に含まれる貫通転移を通ってｎ側電極が侵されることが無いよう、第２半導体層２０及び発光層３０が除去された領域を誘電体４５で覆うことで、電気特性、光取り出し効率、及び信頼性を向上させることができる。   In the manufacturing method described above, the dielectric 45 on the first portion 11 shown in FIG. 9B is removed after forming the uneven portion 12p. However, the dielectric on the first portion 11 is removed. 45 may be left without being removed. Thereby, the process of removing the dielectric 45 can be omitted, and the manufacturing process can be simplified. In addition, a region where the second semiconductor layer 20 and the light emitting layer 30 are removed is prevented by chemical treatment such as alkali treatment so that the n-side electrode is not attacked through the threading transition included in the first semiconductor layer 10. By covering with the dielectric 45, electrical characteristics, light extraction efficiency, and reliability can be improved.

（第２の実施形態）
図１０は、第２の実施形態に係る半導体発光素子の構成を例示する模式的断面図である。
すなわち、図１０（ａ）は、第２の実施形態に係る半導体発光素子（その１）を例示し、図１０（ｂ）は、第２の実施形態に係る半導体発光素子（その２）を例示している。 (Second Embodiment)
FIG. 10 is a schematic cross-sectional view illustrating the configuration of the semiconductor light emitting element according to the second embodiment.
That is, FIG. 10A illustrates the semiconductor light emitting device (part 1) according to the second embodiment, and FIG. 10B illustrates the semiconductor light emitting device according to the second embodiment (part 2). doing.

図１０（ａ）及び（ｂ）に表したように、半導体発光素子１２０及び１２１では、第１電極５０における接触部５１及び接合用金属部５３が一体的に設けられている。
すなわち、半導体発光素子１２０及び１２１では、接触部５１及び接合用金属部５３が同じ材料によって一体的に形成されている。接触部５１及び接合用金属部５３には、例えばＡｌを含む材料が用いられる。 As shown in FIGS. 10A and 10B, in the semiconductor light emitting devices 120 and 121, the contact portion 51 and the bonding metal portion 53 in the first electrode 50 are integrally provided.
That is, in the semiconductor light emitting devices 120 and 121, the contact portion 51 and the bonding metal portion 53 are integrally formed of the same material. For the contact part 51 and the bonding metal part 53, for example, a material containing Al is used.

図１０（ａ）に表した半導体発光素子１２０と、図１０（ｂ）に表した半導体発光素子１２１とは、積層構造体１００に設けられた凹部１００ｔ及び１００ｔ’の深さが相違する。半導体発光素子１２０の凹部１００ｔは、半導体発光素子１１０の凹部１００ｔと同様である。接触部５１及び接合用金属部５３を一体的に設けた第１電極５０は、この凹部１００ｔ内に埋め込まれるとともに、絶縁層４０を介して第２主面１００ｂの側に、第２主面１００ｂに沿って形成される。   The semiconductor light emitting device 120 shown in FIG. 10A and the semiconductor light emitting device 121 shown in FIG. 10B are different in the depths of the recesses 100t and 100t ′ provided in the multilayer structure 100. The recess 100 t of the semiconductor light emitting device 120 is the same as the recess 100 t of the semiconductor light emitting device 110. The first electrode 50 integrally provided with the contact portion 51 and the bonding metal portion 53 is embedded in the recess 100t, and on the second main surface 100b side through the insulating layer 40, the second main surface 100b. Formed along.

また、図１０（ｂ）に表した半導体発光素子１２１の凹部１００ｔ’は、凹部１００ｔよりも浅い。すなわち、凹部１００ｔ’の底部は、発光層３０と第１半導体層１０との境界付近に設けられている。凹部１００ｔ’を浅くすることで、第１電極５０の埋め込みが容易となる。また、第１電極５０の厚さを薄くすることもでき、半導体発光素子１２１の全体の薄型化を図ることができる。   Further, the recess 100t 'of the semiconductor light emitting element 121 shown in FIG. 10B is shallower than the recess 100t. That is, the bottom of the recess 100 t ′ is provided near the boundary between the light emitting layer 30 and the first semiconductor layer 10. By making the recess 100t 'shallow, the first electrode 50 can be easily embedded. In addition, the thickness of the first electrode 50 can be reduced, and the overall thickness of the semiconductor light emitting element 121 can be reduced.

（第３の実施形態）
図１１は、第３の実施形態に係る半導体発光素子の構成を例示する模式的断面図である。
すなわち、図１１（ａ）は、第３の実施形態に係る半導体発光素子（その１）を例示し、図１１（ｂ）は、第３の実施形態に係る半導体発光素子（その２）を例示している。 (Third embodiment)
FIG. 11 is a schematic cross-sectional view illustrating the configuration of a semiconductor light emitting element according to the third embodiment.
That is, FIG. 11A illustrates the semiconductor light emitting device (part 1) according to the third embodiment, and FIG. 11B illustrates the semiconductor light emitting device according to the third embodiment (part 2). doing.

図１１（ａ）及び（ｂ）に表したように、半導体発光素子１３０及び１３１では、第１電極５０として、接合用金属部５３と、絶縁層４０と、のあいだに中間金属層５５が設けられている。   As shown in FIGS. 11A and 11B, in the semiconductor light emitting devices 130 and 131, an intermediate metal layer 55 is provided as the first electrode 50 between the bonding metal portion 53 and the insulating layer 40. It has been.

図１１（ａ）に表した半導体発光素子１３０では、中間金属層５５が接触部５１から絶縁層４０に沿って延在するように設けられている。接触部５１は、中間金属層５５の一部である。接合用金属部５３は、この中間金属層５５を介して設けられている。中間金属層５５には、第１半導体層１０及び接合用金属部５３と良好なコンタクトを得られる材料が用いられる。   In the semiconductor light emitting device 130 illustrated in FIG. 11A, the intermediate metal layer 55 is provided so as to extend along the insulating layer 40 from the contact portion 51. The contact portion 51 is a part of the intermediate metal layer 55. The joining metal portion 53 is provided via the intermediate metal layer 55. For the intermediate metal layer 55, a material capable of obtaining a good contact with the first semiconductor layer 10 and the bonding metal portion 53 is used.

中間金属層５５は、図７（ｃ）に表したように、絶縁層４０を形成し、露出部分１００ｅに開口を形成した後、絶縁層４０及び露出部分１００ｅを覆うように形成される。その後、中間金属層５５の上に接合用金属部５３が形成される。   As shown in FIG. 7C, the intermediate metal layer 55 is formed so as to cover the insulating layer 40 and the exposed portion 100e after forming the insulating layer 40 and forming an opening in the exposed portion 100e. Thereafter, the bonding metal portion 53 is formed on the intermediate metal layer 55.

図１１（ｂ）に表した半導体発光素子１３１では、中間金属層５５の一部が接触部５１に接触している。中間金属層５５は、接触部５１との接触位置から絶縁層４０に沿って延在するように設けられている。接合用金属部５３は、この中間金属層５５を介して設けられている。中間金属層５５には、接触部５１及び接合用金属部５３と良好なコンタクトを得られる材料が用いられる。   In the semiconductor light emitting device 131 shown in FIG. 11B, a part of the intermediate metal layer 55 is in contact with the contact portion 51. The intermediate metal layer 55 is provided so as to extend along the insulating layer 40 from the contact position with the contact portion 51. The joining metal portion 53 is provided via the intermediate metal layer 55. For the intermediate metal layer 55, a material capable of obtaining a good contact with the contact portion 51 and the bonding metal portion 53 is used.

中間金属層５５は、図７（ｃ）に表したように、接触部５１を形成した後、絶縁層４０及び接触部５１を覆うように形成される。その後、中間金属層５５の上に接合用金属部５３が形成される。   As shown in FIG. 7C, the intermediate metal layer 55 is formed so as to cover the insulating layer 40 and the contact portion 51 after forming the contact portion 51. Thereafter, the bonding metal portion 53 is formed on the intermediate metal layer 55.

半導体発光素子１３０及び１３１では、中間金属層５５が設けられていることから、接触部５１と、接合用金属部５３と、のあいだの電気的な導通性及び機械的な接合性を向上させることが可能になる。   In the semiconductor light emitting devices 130 and 131, since the intermediate metal layer 55 is provided, the electrical continuity and the mechanical bondability between the contact portion 51 and the bonding metal portion 53 are improved. Is possible.

（第４の実施形態）
図１２及び図１３は、第４の実施形態に係る半導体発光素子の構成を例示する模式的断面図である。
図１２は、図１３のＢ−Ｂ’線矢視の模式的断面図である。
図１３は、第４の実施形態に係る半導体発光素子の模式的平面図である。 (Fourth embodiment)
12 and 13 are schematic cross-sectional views illustrating the configuration of the semiconductor light emitting element according to the fourth embodiment.
FIG. 12 is a schematic cross-sectional view taken along the line BB ′ in FIG.
FIG. 13 is a schematic plan view of the semiconductor light emitting element according to the fourth embodiment.

図１２及び図１３に表したように、本実施形態に係る半導体発光素子１４０においては、第２電極６０は、支持基板７０上に第２電極６０の一部である接合用金属部（第２接合用金属部）６７と、積層構造体１００の第２半導体層２０と接触する接触部（第２接触部）６９とを有する。   As shown in FIGS. 12 and 13, in the semiconductor light emitting device 140 according to this embodiment, the second electrode 60 is formed on the support substrate 70 with a bonding metal part (second electrode) that is a part of the second electrode 60. A bonding metal portion) 67 and a contact portion (second contact portion) 69 that contacts the second semiconductor layer 20 of the multilayer structure 100.

積層構造体１００の第２主面１００ｂにおける凹部１００ｔには第１電極５０が設けられている。第１電極５０は積層構造体１００の外側に延びて一部が露出している。この露出した部分にパッド６５が設けられている。 A first electrode 50 is provided in the recess 100 t in the second main surface 100 b of the multilayer structure 100. The first electrode 50 extends outside the laminated structure 100 and is partially exposed. Pad 6 5 is provided in the exposed portion.

第２電極６０の接合用金属部６７の一部は第１電極５０と重なる。接合用金属部６７と第１電極５０との間には絶縁層４０が設けられている。本実施形態においては、第１電極５０のうち第１半導体層１０と接する側を接触部（第１接触部）とする。なお、図１３においては誘電体４５を省略して示している。   A part of the joining metal portion 67 of the second electrode 60 overlaps the first electrode 50. An insulating layer 40 is provided between the bonding metal portion 67 and the first electrode 50. In the present embodiment, the side of the first electrode 50 that is in contact with the first semiconductor layer 10 is a contact portion (first contact portion). In FIG. 13, the dielectric 45 is omitted.

このような半導体発光素子１４０の製造方法の一例を説明する。
先ず、成長用基板８０上に積層構造体１００を形成する。ここまでは、第１の実施形態と同じである。 An example of a method for manufacturing such a semiconductor light emitting device 140 will be described.
First, the laminated structure 100 is formed on the growth substrate 80. Up to this point, the process is the same as in the first embodiment.

次に、積層構造体１００の一部に凹部１００ｔを形成する。凹部１００ｔは、積層構造体１００の第２主面１００ｂから第１半導体層１０にまで達する。これにより、凹部１００ｔの底部に第１半導体層１０が露出する。   Next, a recess 100 t is formed in a part of the laminated structure 100. The recess 100 t reaches the first semiconductor layer 10 from the second major surface 100 b of the multilayer structure 100. As a result, the first semiconductor layer 10 is exposed at the bottom of the recess 100t.

次に、第１半導体層１０と接する第１電極５０を形成する。第１電極５０としては、先ず、露出した第１半導体層１０の表面に、オーミック電極となるＴｉ／Ａｌ／Ｎｉ／Ａｕの積層膜を、例えば３００ｎｍの膜厚で形成し、窒素雰囲気中で６００℃、５分でシンター処理を行う。次に、オーミック電極の上に、電流拡散用及びパッドへの接合金属用、並びに絶縁層への接着金属として、例えば、Ｔｉ／Ａｕ／Ｔｉの積層膜を、例えば４００ｎｍの膜厚で形成する。   Next, the first electrode 50 in contact with the first semiconductor layer 10 is formed. As the first electrode 50, first, a Ti / Al / Ni / Au laminated film serving as an ohmic electrode is formed on the exposed surface of the first semiconductor layer 10 with a film thickness of, for example, 300 nm, and 600 in a nitrogen atmosphere. Sintering is performed at 5 ° C. for 5 minutes. Next, for example, a Ti / Au / Ti laminated film having a thickness of 400 nm is formed on the ohmic electrode as a current diffusion, a bonding metal to the pad, and an adhesive metal to the insulating layer.

次に、第１電極５０及び凹部１００ｔを覆うように、絶縁層４０を形成する。絶縁層４０として、例えばＳｉＯ２を８００ｎｍの膜厚で形成する。 Next, the insulating layer 40 is formed so as to cover the first electrode 50 and the recess 100t. As the insulating layer 40, for example, SiO 2 is formed with a film thickness of 800 nm.

次に、オーミック特性を有するp電極を形成するため、第２半導体層２０の上にある絶縁層４０を除去する。そして、そこに、オーミック電極となるＡｇ／Ｐｔの積層膜を、例えば２００ｎｍの膜厚で形成し、酸素雰囲気中で約４００℃、１分でシンター処理を行い、第２電極６０の接触部６９を形成する。   Next, in order to form a p-electrode having ohmic characteristics, the insulating layer 40 on the second semiconductor layer 20 is removed. Then, an Ag / Pt laminated film serving as an ohmic electrode is formed thereon with a film thickness of 200 nm, for example, and subjected to sintering treatment in an oxygen atmosphere at about 400 ° C. for 1 minute, and the contact portion 69 of the second electrode 60 is formed. Form.

次に、接触部６９及び絶縁層４０が露出した面全体に、接合用金属部６７として、例えばＴｉ／Ｐｔ／Ａｕの積層膜を、例えば８００ｎｍの膜厚で形成する。   Next, a Ti / Pt / Au laminated film, for example, with a film thickness of 800 nm, for example, is formed as the bonding metal portion 67 on the entire surface where the contact portion 69 and the insulating layer 40 are exposed.

次に、例えばＧｅからなる支持基板７０を用意する。支持基板７０の主面には、例えば膜厚３μｍのＡｕＳｎ合金によるはんだ（図示せず）が設けられている。そして、接合用金属部６７と、はんだと、を対向させて、はんだの共晶点以上の温度、例えば３００℃に加熱する。これにより、支持基板７０を積層構造体１００の第２主面１００ｂの側に接合する。   Next, a support substrate 70 made of, for example, Ge is prepared. On the main surface of the support substrate 70, for example, solder (not shown) made of AuSn alloy having a film thickness of 3 μm is provided. Then, the bonding metal part 67 and the solder are made to face each other and heated to a temperature equal to or higher than the eutectic point of the solder, for example, 300 ° C. Accordingly, the support substrate 70 is bonded to the second main surface 100b side of the multilayer structure 100.

そして、積層構造体１００に対して成長用基板８０の側から、例えばＹＶＯ４の固体レーザの三倍高調波（３５５ｎｍ）または四倍高調波（２６６ｎｍ）のレーザ光ＬＳＲを照射する。 Then, for example, the third harmonic (355 nm) or the fourth harmonic (266 nm) laser light LSR of a YVO 4 solid-state laser is irradiated onto the stacked structure 100 from the growth substrate 80 side.

そして、塩酸処理などによって、分解されたＧａＮを除去し、成長用基板８０を積層構造体１００から剥離する。これにより、成長用基板８０と、積層構造体１００と、が分離する。   Then, the decomposed GaN is removed by hydrochloric acid treatment or the like, and the growth substrate 80 is peeled off from the laminated structure 100. Thereby, the growth substrate 80 and the laminated structure 100 are separated.

次に、露出した積層構造体１００の第１主面１００ａへの凹凸の形成およびパッド６５の形成を行う。
先ず、積層構造体１００の一部をドライエッチングで除去し、第１電極５０の一部（引き出し部６３）を露出させる。次に、積層構造体１００の第１主面１００ａの全面に誘電体４５を形成し、一部に開口を設ける。誘電体４５としては、例えばＳｉＯ２が用いられる。誘電体４５の膜厚は、例えば８００ｎｍである。誘電体４５の開口からは、例えばノンドープＧａＮバッファ層の表面が露出する。 Next, the unevenness and the pad 65 are formed on the first main surface 100 a of the exposed laminated structure 100.
First, a part of the laminated structure 100 is removed by dry etching, and a part of the first electrode 50 (extracting part 63) is exposed. Next, the dielectric 45 is formed on the entire surface of the first main surface 100a of the multilayer structure 100, and an opening is provided in a part thereof. For example, SiO 2 is used as the dielectric 45. The film thickness of the dielectric 45 is, for example, 800 nm. From the opening of the dielectric 45, for example, the surface of the non-doped GaN buffer layer is exposed.

次に、開口が設けられた誘電体４５をマスクとして、ノンドープＧａＮバッファ層の表面を、例えばＫＯＨ溶液によるアルカリエッチングにより加工して、凹凸部１２ｐを形成する。エッチング条件としては、例えば１ｍｏｌ／ＬのＫＯＨ溶液を８０℃に加熱して、２０分間のエッチングを行う。その後、第１部分１１上に残った誘電体４５は除去してもよい。   Next, using the dielectric 45 provided with the opening as a mask, the surface of the non-doped GaN buffer layer is processed by, for example, alkaline etching using a KOH solution to form the uneven portion 12p. As an etching condition, for example, a 1 mol / L KOH solution is heated to 80 ° C., and etching is performed for 20 minutes. Thereafter, the dielectric 45 remaining on the first portion 11 may be removed.

このように、誘電体４５の開口が設けられた部分には凹凸部１２ｐが形成される。すなわち、凹凸部１２ｐを含む第２部分１２が形成される。一方、誘電体４５が設けられた部分には凹凸部１２ｐが形成されない。すなわち、第１主面１００ａにおいて誘電体４５が設けられた部分は、第２部分１２よりも平坦な第１部分１１となる。なお、第１部分１１及び第２部分１２は、Ｓｉドープｎ形ＧａＮコンタクト層に設けられてもよい。   Thus, the uneven part 12p is formed in the part in which the opening of the dielectric 45 is provided. That is, the second portion 12 including the uneven portion 12p is formed. On the other hand, the uneven portion 12p is not formed in the portion where the dielectric 45 is provided. That is, the portion where the dielectric 45 is provided on the first main surface 100 a becomes the first portion 11 which is flatter than the second portion 12. The first portion 11 and the second portion 12 may be provided in the Si-doped n-type GaN contact layer.

そして、引き出し部を被覆している誘電体４５の一部を除去し、その領域にパッド６５を形成する。パッド６５としては、例えばＴｉ／Ｐｔ／Ａｕの積層膜が用いられる。パッド６５の膜厚は、例えば８００ｎｍである。このパッド６５にはボンディングワイヤが接続される。ボンディング特性を向上させるため、パッド６５の表面に例えばめっきによってＡｕを厚く（例えば１０μｍ）形成することが望ましい。 Then, to remove a portion of the dielectric 45 covering the lead portions to form a pad 6 5 in the region. The pad 6 5, for example, a stacked film of Ti / Pt / Au is used. The film thickness of the pad 65 is, for example, 800 nm. Bonding wire is connected to the pad 6 5. To improve the bonding properties, thick Au for example by plating the surface of the pad 6 5 (e.g. 10 [mu] m) it is desirable to form.

その後、必要に応じて劈開またはダイヤモンドブレード等により、支持基板７０を切断する。これにより、半導体発光素子１４０が完成する。   Thereafter, the support substrate 70 is cut by cleavage or a diamond blade as necessary. Thereby, the semiconductor light emitting device 140 is completed.

第４の実施形態に係る半導体発光素子１４０では、第２電極６０と支持基板７０とが金属層で接続されているため、発光層３０で発生した熱は、金属層を介して支持基板７０へ放熱される。そのため、放熱性に優れており、熱抵抗が低いため、電流増大による温度上昇を抑えることができる。これにより、素子あたりの投入電力を増やせることや、放熱部材を簡素化できることから、この半導体発光素子１４０を用いた半導体発光装置の小型、軽量化、低コスト化が可能になる。   In the semiconductor light emitting device 140 according to the fourth embodiment, since the second electrode 60 and the support substrate 70 are connected by a metal layer, the heat generated in the light emitting layer 30 is transferred to the support substrate 70 through the metal layer. Heat is dissipated. Therefore, the heat dissipation is excellent and the thermal resistance is low, so that the temperature rise due to the increase in current can be suppressed. As a result, the input power per element can be increased and the heat dissipating member can be simplified, so that the semiconductor light emitting device using the semiconductor light emitting element 140 can be reduced in size, weight, and cost.

なお、第１電極５０と第２電極６０の層間絶縁層として形成する絶縁層４０は、金属層（第１実施形態では第２電極６０、第４実施例では第１電極５０）全体を覆う必要がある。金属層に段差がある場合、なるべく高温で誘電体膜を形成したほうが金属層に対するカバレージは良くなる。   The insulating layer 40 formed as an interlayer insulating layer between the first electrode 50 and the second electrode 60 needs to cover the entire metal layer (the second electrode 60 in the first embodiment and the first electrode 50 in the fourth embodiment). There is. In the case where there is a step in the metal layer, the coverage with respect to the metal layer is better when the dielectric film is formed as high as possible.

また、第４の実施形態に係る半導体発光素子１４０では、比較的高温でシンター処理をした第１電極５０に層間絶縁層となる絶縁層４０を形成するため、十分温度を上げて誘電体膜を形成することができる。これにより、カバレージに対する設計マージンを広く取ることができるため、歩留りの改善やコストを下げることができる。   Further, in the semiconductor light emitting device 140 according to the fourth embodiment, the dielectric layer is formed by raising the temperature sufficiently to form the insulating layer 40 as the interlayer insulating layer on the first electrode 50 that is sintered at a relatively high temperature. Can be formed. As a result, a wide design margin for coverage can be obtained, so that yield improvement and cost reduction can be achieved.

図１４は、実施形態に係る半導体発光素子を用いた半導体発光装置の構成を例示する模式的断面図である。
本具体例では、第１の実施形態に係る半導体発光素子１１０が用いられているが、半導体発光装置には他の実施形態に係る半導体発光素子１２０、１２１、１３０及び１３１を用いることもできる。
半導体発光装置５００は、半導体発光素子１１０と、蛍光体と、を組み合わせた白色ＬＥＤである。すなわち、本実施形態に係る半導体発光装置５００は、半導体発光素子１１０と、半導体発光素子１１０から放出された光を吸収し、前記光とは異なる波長の光を放出する蛍光体と、を備える。 FIG. 14 is a schematic cross-sectional view illustrating the configuration of a semiconductor light emitting device using the semiconductor light emitting element according to the embodiment.
In this specific example, the semiconductor light emitting device 110 according to the first embodiment is used. However, the semiconductor light emitting devices 120, 121, 130, and 131 according to other embodiments can also be used in the semiconductor light emitting device.
The semiconductor light emitting device 500 is a white LED that combines the semiconductor light emitting element 110 and a phosphor. That is, the semiconductor light emitting device 500 according to the present embodiment includes the semiconductor light emitting element 110 and a phosphor that absorbs light emitted from the semiconductor light emitting element 110 and emits light having a wavelength different from that of the light.

図１４に表したように、本実施形態に係る半導体発光装置５００では、セラミック等からなる容器７２の内面に反射膜７３が設けられている。反射膜７３は、容器７２の内側面と底面に分離して設けられている。反射膜７３は、例えばアルミニウムからなるものである。このうち容器７２の底部に設けられた反射膜７３の上に、半導体発光素子１１０がサブマウント７４を介して設置されている。   As shown in FIG. 14, in the semiconductor light emitting device 500 according to this embodiment, a reflective film 73 is provided on the inner surface of a container 72 made of ceramic or the like. The reflective film 73 is provided separately on the inner side surface and the bottom surface of the container 72. The reflective film 73 is made of aluminum, for example. Among these, on the reflective film 73 provided on the bottom of the container 72, the semiconductor light emitting device 110 is installed via a submount 74.

半導体発光素子１１０は、第１主面１００ａ側を上に向け、例えば、低温はんだを用いて、サブマウント７４に支持基板７０の裏面が固定されている。これら半導体発光素子１１０、サブマウント７４及び反射膜７３の固定には、接着剤による接着を用いることも可能である。   The semiconductor light emitting device 110 has the first main surface 100a facing upward, and the back surface of the support substrate 70 is fixed to the submount 74 using, for example, low-temperature solder. For fixing the semiconductor light emitting element 110, the submount 74, and the reflective film 73, it is also possible to use adhesion by an adhesive.

サブマウント７４の半導体発光素子１１０側の表面には電極７５が設けられている。半導体発光素子１１０の支持基板７０は、電極７５の上にマウントされる。これにより、電極７５は、支持基板７０を介して第１電極５０と導通する。パッド６５は、容器７２側に設けられた図示しない電極に対してボンディングワイヤ７６により接続されている。これらの接続は、内側面の反射膜７３と、底面の反射膜７３と、の間の部分において行われている。   An electrode 75 is provided on the surface of the submount 74 on the semiconductor light emitting element 110 side. The support substrate 70 of the semiconductor light emitting device 110 is mounted on the electrode 75. Thereby, the electrode 75 is electrically connected to the first electrode 50 via the support substrate 70. The pad 65 is connected to an electrode (not shown) provided on the container 72 side by a bonding wire 76. These connections are made at a portion between the reflective film 73 on the inner surface and the reflective film 73 on the bottom surface.

また、半導体発光素子１１０及びボンディングワイヤ７６を覆うように赤色蛍光体を含む第１蛍光体層８１が設けられている。また、この第１蛍光体層８１の上には青色、緑色または黄色の蛍光体を含む第２蛍光体層８２が形成されている。この蛍光体層の上にはシリコーン樹脂等の蓋部７７が設けられている。   A first phosphor layer 81 including a red phosphor is provided so as to cover the semiconductor light emitting device 110 and the bonding wire 76. On the first phosphor layer 81, a second phosphor layer 82 containing a blue, green or yellow phosphor is formed. A lid 77 made of silicone resin or the like is provided on the phosphor layer.

第１蛍光体層８１は、樹脂及びこの樹脂中に分散された赤色蛍光体を含む。
赤色蛍光体としては、例えばＹ２Ｏ３、ＹＶＯ４、Ｙ２（Ｐ,Ｖ）Ｏ４を母材として用いることができ、これに３価のＥｕ（Ｅｕ３＋）を付活物質として含ませる。すなわち、Ｙ２Ｏ３：Ｅｕ３＋、ＹＶＯ４：Ｅｕ３＋等を赤色蛍光体として用いることができる。Ｅｕ３＋の濃度は、モル濃度で１％〜１０％とすることができる。 The first phosphor layer 81 includes a resin and a red phosphor dispersed in the resin.
As the red phosphor, for example, Y 2 O 3 , YVO 4 , Y 2 (P, V) O 4 can be used as a base material, and trivalent Eu (Eu 3+ ) is included as an activator in this. . That is, Y 2 O 3 : Eu 3+ , YVO 4 : Eu 3+ and the like can be used as the red phosphor. The concentration of Eu 3+ can be 1% to 10% in terms of molar concentration.

赤色蛍光体の母材としては、Ｙ２Ｏ３、ＹＶＯ４の他に、ＬａＯＳやＹ２（Ｐ, Ｖ）Ｏ４等を用いることができる。また、Ｅｕ３＋の他にＭｎ４＋等を利用することもできる。特に、ＹＶＯ４母体に、３価のＥｕと共に少量のＢｉを添加することにより、３８０ｎｍの吸収が増大するので、さらに発光効率を高くすることができる。また、樹脂としては、例えば、シリコーン樹脂を用いることができる。 As a base material of the red phosphor, LaOS, Y 2 (P, V) O 4 or the like can be used in addition to Y 2 O 3 and YVO 4 . In addition to Eu 3+ , Mn 4+ or the like can be used. In particular, by adding a small amount of Bi together with trivalent Eu to the YVO 4 matrix, absorption at 380 nm increases, so that the luminous efficiency can be further increased. Moreover, as resin, a silicone resin can be used, for example.

また、第２蛍光体層８２は、樹脂、並びに、この樹脂中に分散された青色、緑色及び黄色の少なくともいずれかの蛍光体、を含む。例えば、青色蛍光体と緑色蛍光体を組み合わせた蛍光体を用いても良く、また、青色蛍光体と黄色蛍光体とを組み合わせた蛍光体を用いても良く、青色蛍光体、緑色蛍光体及び黄色蛍光体を組み合わせた蛍光体を用いても良い。   The second phosphor layer 82 includes a resin and at least one of blue, green, and yellow phosphors dispersed in the resin. For example, a phosphor combining a blue phosphor and a green phosphor may be used, or a phosphor combining a blue phosphor and a yellow phosphor may be used, and a blue phosphor, a green phosphor and a yellow phosphor may be used. You may use the fluorescent substance which combined the fluorescent substance.

青色蛍光体としては、例えば（Ｓｒ，Ｃａ）１０（ＰＯ４）６Ｃｌ２：Ｅｕ２＋やＢａＭｇ２Ａｌ１６Ｏ２７：Ｅｕ２＋を用いることができる。
緑色蛍光体としては、例えば３価のＴｂを発光中心とするＹ２ＳｉＯ５：Ｃｅ３＋，Ｔｂ３＋を用いることができる。この場合、ＣｅイオンからＴｂイオンへエネルギーが伝達されることにより励起効率が向上する。緑色蛍光体としては、例えば、Ｓｒ４Ａｌ１４Ｏ２５：Ｅｕ２＋を用いることができる。 As the blue phosphor, for example, (Sr, Ca) 10 (PO 4 ) 6 Cl 2 : Eu 2+ and BaMg 2 Al 16 O 27 : Eu 2+ can be used.
As the green phosphor, for example, Y 2 SiO 5 : Ce 3+ , Tb 3+ having trivalent Tb as the emission center can be used. In this case, energy is transferred from Ce ions to Tb ions, so that the excitation efficiency is improved. For example, Sr 4 Al 14 O 25 : Eu 2+ can be used as the green phosphor.

黄色蛍光体としては、例えばＹ３Ａｌ５：Ｃｅ３＋を用いることができる。
また、樹脂として、例えば、シリコーン樹脂を用いることができる。特に、３価のＴｂは、視感度が最大となる５５０ｎｍ付近に鋭い発光を示すので、３価のＥｕの鋭い赤色発光と組み合わせると発光効率が著しく向上する。 For example, Y 3 Al 5 : Ce 3+ can be used as the yellow phosphor.
As the resin, for example, a silicone resin can be used. In particular, trivalent Tb exhibits sharp light emission near 550 nm where the visibility is maximized. Therefore, when combined with sharp red light emission of trivalent Eu, the light emission efficiency is significantly improved.

本実施形態に係る半導体発光装置５００によれば、半導体発光素子１１０から発生した例えば波長３８０ｎｍの紫外光は、半導体発光素子１１０の上方および側方に放出される。さらに、反射膜７３で反射した紫外光によって、各蛍光体層に含まれる上記蛍光体は効率良く励起される。例えば、第１蛍光体層８１に含まれる３価のＥｕを発光中心とする上記蛍光体は、６２０ｎｍ付近の波長分布の狭い光に変換される。これにより、赤色可視光を効率良く得ることが可能である。   According to the semiconductor light emitting device 500 according to the present embodiment, for example, ultraviolet light having a wavelength of 380 nm generated from the semiconductor light emitting element 110 is emitted above and to the side of the semiconductor light emitting element 110. Further, the phosphors included in each phosphor layer are efficiently excited by the ultraviolet light reflected by the reflecting film 73. For example, the phosphor having the emission center of trivalent Eu contained in the first phosphor layer 81 is converted into light having a narrow wavelength distribution around 620 nm. Thereby, it is possible to obtain red visible light efficiently.

また、第２蛍光体層８２に含まれる青色、緑色、黄色の蛍光体が励起されることによって、青色、緑色、黄色の可視光を効率良く得ることができる。さらに、これらの混色として、白色光やその他様々な色の光を、高効率でかつ演色性良く得ることが可能である。
半導体発光装置５００によれば、高効率で所望を色の光を得ることができる。 In addition, blue, green, and yellow phosphors included in the second phosphor layer 82 are excited, so that blue, green, and yellow visible light can be efficiently obtained. Furthermore, as these mixed colors, white light and various other colors of light can be obtained with high efficiency and good color rendering.
According to the semiconductor light emitting device 500, desired color light can be obtained with high efficiency.

以上説明したように、実施形態に係る半導体発光素子１１０、１２０、１２１、１３０及び１３１によれば、光取り出し効率を改善することができる。   As described above, according to the semiconductor light emitting devices 110, 120, 121, 130, and 131 according to the embodiment, the light extraction efficiency can be improved.

上記に本実施の形態およびその変形例を説明したが、本発明はこれらの例に限定されるものではない。
例えば、積層構造体１００の形成方法としては、有機金属気相成長法のほか、分子線エピタキシャル成長法等の他の技術を用いることができる。
また、支持基板７０は、導電性を有する材料であって、上記に示したＧｅに限定されない。支持基板７０としては、Ｓｉなどの半導体基板、Ｃｕ、ＣｕＷなどの金属板を用いることができる。また、支持基板７０の全体で導電性を有する必要はなく、樹脂などの絶縁性の基材の表面に金属配線等の導体が形成されているものでもよい。
量子井戸層の発光波長は、上記に限定されない。量子井戸層に、例えば、ＧａＩｎＮの窒化ガリウム系化合物半導体を用いる場合は３７５ｎｍから７００ｎｍの発光が得られる。 Although this Embodiment and its modification were demonstrated above, this invention is not limited to these examples.
For example, as a method of forming the laminated structure 100, other techniques such as a molecular beam epitaxial growth method can be used in addition to the metal organic vapor phase growth method.
Further, the support substrate 70 is a conductive material, and is not limited to Ge described above. As the support substrate 70, a semiconductor substrate such as Si or a metal plate such as Cu or CuW can be used. Further, the entire support substrate 70 does not need to have conductivity, and a conductor such as metal wiring may be formed on the surface of an insulating base material such as resin.
The emission wavelength of the quantum well layer is not limited to the above. For example, when a GaInN gallium nitride compound semiconductor is used for the quantum well layer, light emission of 375 nm to 700 nm can be obtained.

なお、上記に本実施の形態およびその変形例を説明したが、本発明はこれらの例に限定されるものではない。例えば、前述の各実施の形態またはその変形例に対して、当業者が適宜、構成要素の追加、削除、設計変更を行ったものもや、各実施の形態の特徴を適宜組み合わせたものも、本発明の要旨を備えている限り、本発明の範囲に含有される。   In addition, although this Embodiment and its modification were demonstrated above, this invention is not limited to these examples. For example, for each of the above-described embodiments or modifications thereof, those in which those skilled in the art appropriately added, deleted, and changed the design of the embodiments, and those that appropriately combined the features of each embodiment, As long as the gist of the present invention is provided, it is included in the scope of the present invention.

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。   Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.

１０…第１半導体層、１１…第１部分、１２…第２部分、１２ｐ…凹凸部、２０…第２半導体層、３０…発光層、４０…絶縁層、４５…誘電体、５０…第１電極、５０ｃ…接触面、５１…接触部、５３…接合用金属部、５５…パッド、６０…第２電極、６１…反射部、６３…引き出し部、６５…パッド、６７…接合用金属部、６９…接触部、７０…支持基板、７２…容器、７３…反射膜、７４…サブマウント、７５…電極、７６…ボンディングワイヤ、７７…蓋部、８０…成長用基板、８１，８２…蛍光体層、１００…積層構造体、１００ａ…第１主面、１００ｂ…第２主面、１００ｔ…凹部、１１０，１２０，１２１，１３０，１３１，１４０，１９０…半導体発光素子   DESCRIPTION OF SYMBOLS 10 ... 1st semiconductor layer, 11 ... 1st part, 12 ... 2nd part, 12p ... Uneven part, 20 ... 2nd semiconductor layer, 30 ... Light emitting layer, 40 ... Insulating layer, 45 ... Dielectric, 50 ... 1st Electrode, 50c ... contact surface, 51 ... contact part, 53 ... joining metal part, 55 ... pad, 60 ... second electrode, 61 ... reflecting part, 63 ... leading part, 65 ... pad, 67 ... joining metal part, 69 ... contact portion, 70 ... support substrate, 72 ... container, 73 ... reflection film, 74 ... submount, 75 ... electrode, 76 ... bonding wire, 77 ... lid portion, 80 ... substrate for growth, 81,82 ... phosphor Layer, 100 ... stacked structure, 100a ... first main surface, 100b ... second main surface, 100t ... concave portion, 110, 120, 121, 130, 131, 140, 190 ... semiconductor light emitting device

Claims (12)

第１面と、前記第１面とは反対側の第２面と、を有する第１導電形の第１半導体層と、
前記第１半導体層の前記第２面の側に設けられた第２導電形の第２半導体層と、
前記第１半導体層の前記第２面のうちの第１領域と、前記第２半導体層と、の間に設けられ、発光光を放出する発光層と、
前記第１半導体層の前記第２面のうちの、前記第１領域とは異なる第２領域において前記第１半導体層と接する第１電極と、
前記第２半導体層の前記発光層とは反対側で前記第２半導体層と接する第２電極と、
前記第２半導体層の前記発光層とは反対側に設けられ前記第１電極と導通する支持基板と、
前記第１電極と前記発光層との間、前記第１電極と前記第２半導体層との間、前記第１電極と前記第２電極との間、及び、前記第２電極と前記支持基板との間に設けられた絶縁層と、
前記支持基板と前記第１電極との間、及び、前記絶縁層と前記支持基板との間に設けられた金属部と、
を備え、
前記第１電極は、前記絶縁層と前記金属部との間に設けられた領域と、前記第１半導体層と前記金属部との間に設けられた領域と、を含み、
前記第１面は、前記発光光のピーク波長よりも長いピッチの凹凸を有する凹凸部分と、前記凹凸部分よりも平坦な平坦部分と、を有し、
前記平坦部分は、前記第１半導体層から前記第２半導体層へ向かう積層方向にみたときに前記接触部と重なり、
前記積層方向に見たときの前記平坦部分の外縁は、前記積層方向にみたときの前記第１電極と前記第１半導体層との接触面の外縁よりも外側に位置し、
前記平坦部分の外形の面積は、前記接触面の外形の面積よりも大きく、
前記平坦部分は、前記発光光を幾何光学に従って反射する、半導体発光素子。 A first semiconductor layer of a first conductivity type having a first surface and a second surface opposite to the first surface;
A second semiconductor layer of a second conductivity type provided on the second surface side of the first semiconductor layer;
A light emitting layer provided between the first region of the second surface of the first semiconductor layer and the second semiconductor layer and emitting emitted light;
A first electrode in contact with the first semiconductor layer in a second region different from the first region of the second surface of the first semiconductor layer;
A second electrode in contact with the second semiconductor layer on a side opposite to the light emitting layer of the second semiconductor layer;
A support substrate provided on a side opposite to the light emitting layer of the second semiconductor layer and electrically connected to the first electrode;
Between the first electrode and the light emitting layer, between the first electrode and the second semiconductor layer, between the first electrode and the second electrode, and between the second electrode and the support substrate, An insulating layer provided between
A metal part provided between the support substrate and the first electrode, and between the insulating layer and the support substrate;
With
The first electrode includes a region provided between the insulating layer and the metal part, viewed contains a region provided, the between the first semiconductor layer and the metal part,
The first surface has an uneven portion having unevenness with a pitch longer than the peak wavelength of the emitted light, and a flat portion flatter than the uneven portion,
The flat portion overlaps the contact portion when viewed in the stacking direction from the first semiconductor layer to the second semiconductor layer,
The outer edge of the flat portion when viewed in the stacking direction is located outside the outer edge of the contact surface between the first electrode and the first semiconductor layer when viewed in the stacking direction,
The area of the outer shape of the flat portion is larger than the area of the outer shape of the contact surface,
The flat portion is a semiconductor light emitting device that reflects the emitted light according to geometric optics . 第１面と、前記第１面とは反対側の第２面と、を有する第１導電形の第１半導体層と、
前記第１半導体層の前記第２面の側に設けられた第２導電形の第２半導体層と、
前記第１半導体層の前記第２面のうちの第１領域と、前記第２半導体層と、の間に設けられ、発光光を放出する発光層と、
前記第１半導体層の前記第２面のうちの、前記第１領域とは異なる第２領域において前記第１半導体層と接する第１電極と、
前記第２半導体層の前記発光層とは反対側で前記第２半導体層と接する第２電極と、
前記第２半導体層の前記発光層とは反対側に設けられ前記第１電極と導通する支持基板と、
前記第１電極と前記発光層との間、前記第１電極と前記第２半導体層との間、前記第１電極と前記第２電極との間、及び、前記第２電極と前記支持基板との間に設けられた絶縁層と、
前記支持基板と前記第１電極との間、及び、前記絶縁層と前記支持基板との間に設けられた金属部と、
前記絶縁層と前記金属部との間に設けられた領域と前記第１電極と前記金属部との間に設けられた領域とを含む金属層と、
を備え、
前記第１面は、前記発光光のピーク波長よりも長いピッチの凹凸を有する凹凸部分と、前記凹凸部分よりも平坦な平坦部分と、を有し、
前記平坦部分は、前記第１半導体層から前記第２半導体層へ向かう積層方向にみたときに前記接触部と重なり、
前記積層方向に見たときの前記平坦部分の外縁は、前記積層方向にみたときの前記第１電極と前記第１半導体層との接触面の外縁よりも外側に位置し、
前記平坦部分の外形の面積は、前記接触面の外形の面積よりも大きく、
前記平坦部分は、前記発光光を幾何光学に従って反射する、半導体発光素子。 A first semiconductor layer of a first conductivity type having a first surface and a second surface opposite to the first surface;
A second semiconductor layer of a second conductivity type provided on the second surface side of the first semiconductor layer;
A light emitting layer provided between the first region of the second surface of the first semiconductor layer and the second semiconductor layer and emitting emitted light;
A first electrode in contact with the first semiconductor layer in a second region different from the first region of the second surface of the first semiconductor layer;
A second electrode in contact with the second semiconductor layer on a side opposite to the light emitting layer of the second semiconductor layer;
A support substrate provided on a side opposite to the light emitting layer of the second semiconductor layer and electrically connected to the first electrode;
Between the first electrode and the light emitting layer, between the first electrode and the second semiconductor layer, between the first electrode and the second electrode, and between the second electrode and the support substrate, An insulating layer provided between
A metal part provided between the support substrate and the first electrode, and between the insulating layer and the support substrate;
A metal layer including a region provided between the insulating layer and the metal part and a region provided between the first electrode and the metal part;
Equipped with a,
The first surface has an uneven portion having unevenness with a pitch longer than the peak wavelength of the emitted light, and a flat portion flatter than the uneven portion,
The flat portion overlaps the contact portion when viewed in the stacking direction from the first semiconductor layer to the second semiconductor layer,
The outer edge of the flat portion when viewed in the stacking direction is located outside the outer edge of the contact surface between the first electrode and the first semiconductor layer when viewed in the stacking direction,
The area of the outer shape of the flat portion is larger than the area of the outer shape of the contact surface,
The flat portion is a semiconductor light emitting device that reflects the emitted light according to geometric optics . 前記第２電極の前記第２半導体層と接する部分は、反射性である請求項１または２記載の半導体発光素子。   The semiconductor light emitting element according to claim 1, wherein a portion of the second electrode that contacts the second semiconductor layer is reflective. 前記金属部は、ＡｕＳｎ合金を含む請求項１〜３のいずれか１つに記載の半導体発光素子。   The semiconductor light emitting element according to claim 1, wherein the metal part includes an AuSn alloy. 前記支持基板は、Ｇｅ基板である請求項１〜４のいずれか１つに記載の半導体発光素子。   The semiconductor light-emitting element according to claim 1, wherein the support substrate is a Ge substrate. 前記第１半導体層から前記第２半導体層へ向かう積層方向にみて前記第１及び前記第２半導体層並びに前記発光層と重ならない位置にパッドが設けられ、前記パッド部は前記第２電極と導通されている請求項１〜５のいずれか１つに記載の半導体発光素子。   A pad is provided at a position that does not overlap the first and second semiconductor layers and the light emitting layer as viewed in the stacking direction from the first semiconductor layer to the second semiconductor layer, and the pad portion is electrically connected to the second electrode. The semiconductor light-emitting device according to claim 1. 前記平坦部分は、前記発光光のピーク波長よりも短いピッチの凹凸を有する請求項１〜６のいずれか１つに記載の半導体発光素子。 The semiconductor light emitting element according to claim 1, wherein the flat portion has irregularities having a pitch shorter than a peak wavelength of the emitted light. 前記接触面の前記発光光に対する反射率は、前記第２電極の前記第２半導体層に対向する面の前記発光光に対する反射率よりも低い請求項１〜７のいずれか１つに記載の半導体発光素子。 Reflectivity for the emitted light of said contact surface, a semiconductor according to any one of lower claims 1-7 than the reflectance with respect to the emitted light of said second surface opposed to the semiconductor layer of the second electrode Light emitting element. 前記平坦部分を覆う誘電体層をさらに備えた請求項１〜８のいずれか1つに記載の半導体発光素子。 The device according to any one of the flat portions claims 1 to 8, further comprising a dielectric layer covering. 前記第１半導体層は、前記第２面に設けられた凹部を有し、
前記第１電極は、前記凹部の底面において前記第１半導体層と接する請求項１〜９のいずれか１つに記載の半導体発光素子。 The first semiconductor layer has a recess provided in the second surface,
The first electrode, the semiconductor light emitting device according to any one of claims 1 to 9 in which the bottom surface of the recess in contact with said first semiconductor layer. 前記第１半導体層、前記発光層及び前記第２半導体層は、窒化物半導体を含む請求項１〜１０のいずれか１つに記載の半導体発光素子。 The semiconductor light emitting device according to any one of claims 1 to 10 , wherein the first semiconductor layer, the light emitting layer, and the second semiconductor layer include a nitride semiconductor. 前記発光光のピーク波長は、３７０ナノメートル以上、４００ナノメートル以下である請求項１〜１１のいずれか１つに記載の半導体発光素子。 The peak wavelength of the emission light is 370 nm or more, the semiconductor light emitting device according to any one of claims 1 to 1 1 is 400 nm or less.
JP2015072412A 2015-03-31 2015-03-31 Semiconductor light emitting device Expired - Fee Related JP6010169B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015072412A JP6010169B2 (en) 2015-03-31 2015-03-31 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015072412A JP6010169B2 (en) 2015-03-31 2015-03-31 Semiconductor light emitting device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014076811A Division JP5788046B2 (en) 2014-04-03 2014-04-03 Semiconductor light emitting device

Publications (3)

Publication Number Publication Date
JP2015156498A JP2015156498A (en) 2015-08-27
JP2015156498A5 JP2015156498A5 (en) 2016-01-07
JP6010169B2 true JP6010169B2 (en) 2016-10-19

Family

ID=54775615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015072412A Expired - Fee Related JP6010169B2 (en) 2015-03-31 2015-03-31 Semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP6010169B2 (en)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5318353B2 (en) * 2007-02-14 2013-10-16 三菱化学株式会社 GaN-based LED element and light emitting device
KR100891761B1 (en) * 2007-10-19 2009-04-07 삼성전기주식회사 Semiconductor light emitting device, manufacturing method thereof and semiconductor light emitting device package using the same
US7985979B2 (en) * 2007-12-19 2011-07-26 Koninklijke Philips Electronics, N.V. Semiconductor light emitting device with light extraction structures
JP5181758B2 (en) * 2008-03-19 2013-04-10 日亜化学工業株式会社 Semiconductor light emitting device and manufacturing method thereof
DE102008032318A1 (en) * 2008-03-31 2009-10-01 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip and method for producing such
KR101134810B1 (en) * 2009-03-03 2012-04-13 엘지이노텍 주식회사 Light emitting device and method for fabricating the same
JP2011029612A (en) * 2009-06-24 2011-02-10 Toyoda Gosei Co Ltd Group iii nitride semiconductor light emitting element

Also Published As

Publication number Publication date
JP2015156498A (en) 2015-08-27

Similar Documents

Publication Publication Date Title
JP5050109B2 (en) Semiconductor light emitting device
JP5788046B2 (en) Semiconductor light emitting device
JP4989773B1 (en) Semiconductor light emitting device
JP5052636B2 (en) Semiconductor light emitting device
JP5032171B2 (en) Semiconductor light emitting device, method for manufacturing the same, and light emitting device
JP5740350B2 (en) Semiconductor light emitting device
JP5174067B2 (en) Semiconductor light emitting device
JP2010056322A (en) Semiconductor light-emitting element and manufacturing method thereof
JP5514283B2 (en) Semiconductor light emitting device and semiconductor light emitting device
JP5715593B2 (en) Semiconductor light emitting device
JP5608762B2 (en) Semiconductor light emitting device
KR20110132161A (en) Semiconductor light emitting diode and method of manufacturing thereof
JP6010169B2 (en) Semiconductor light emitting device
JP4982625B1 (en) Semiconductor light emitting device
JP5543946B2 (en) Semiconductor light emitting element and light emitting device
JP2014099663A (en) Semiconductor light emitting element
JP2014220539A (en) Semiconductor light-emitting element
JP2013229638A (en) Semiconductor light-emitting element and light-emitting device
JP2014170977A (en) Light-emitting device
JP5372220B2 (en) Semiconductor light emitting device and semiconductor light emitting device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160915

R151 Written notification of patent or utility model registration

Ref document number: 6010169

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees