JP6006523B2 - 接続構造体、配線基板ユニット、電子回路部品ユニット、及び電子装置 - Google Patents

接続構造体、配線基板ユニット、電子回路部品ユニット、及び電子装置 Download PDF

Info

Publication number
JP6006523B2
JP6006523B2 JP2012103130A JP2012103130A JP6006523B2 JP 6006523 B2 JP6006523 B2 JP 6006523B2 JP 2012103130 A JP2012103130 A JP 2012103130A JP 2012103130 A JP2012103130 A JP 2012103130A JP 6006523 B2 JP6006523 B2 JP 6006523B2
Authority
JP
Japan
Prior art keywords
post
pad
width
wiring board
connection structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012103130A
Other languages
English (en)
Other versions
JP2013232486A (ja
JP2013232486A5 (ja
Inventor
村山　啓
啓 村山
信司 中澤
信司 中澤
美樹 鈴木
美樹 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2012103130A priority Critical patent/JP6006523B2/ja
Priority to US13/867,188 priority patent/US9105989B2/en
Publication of JP2013232486A publication Critical patent/JP2013232486A/ja
Publication of JP2013232486A5 publication Critical patent/JP2013232486A5/ja
Application granted granted Critical
Publication of JP6006523B2 publication Critical patent/JP6006523B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R4/00—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
    • H01R4/02—Soldered or welded connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、接続構造体、配線基板ユニット、電子回路部品ユニット、及び電子装置に関する。
従来より、ＩＣ（Integrated Circuit：集積回路）チップの端子電極と、基板のランド上に形成される金属接合部とをはんだによって接続した電子装置があった（例えば、特許文献１の図１参照）。
特開平０９−０５１０１６号公報
ところで、従来の電子装置では、基板のランドの幅に対して、金属接合部の高さが十分でないために、ランドから金属接合部に向かって電子が流れる場合に、金属接合部の内部において電子密度（電流密度）に偏りが生じる。
このような電子密度（電流密度）の偏りが生じると、金属接合部とはんだとの界面において、はんだのエレクトロマイグレーションが生じるという問題があった。はんだのエレクトロマイグレーションが生じると、はんだと金属接合部との間の電気的な接続状態が劣化し、電子装置の信頼性が低下する虞があるという問題があった。
そこで、信頼性の高い、接続構造体、配線基板ユニット、電子回路部品ユニット、及び電子装置を提供することを目的とする。
本発明の実施の形態の電子装置は、電子回路部品と、配線基板と、一端が前記電子回路部品に接続され、前記電子回路部品に形成される第１パッドと、一端が前記第１パッドの他端に接続される第１柱状電極と、一端が前記第１柱状電極の他端にはんだによって接続される第２柱状電極と、一端が前記第２柱状電極の他端に接続され、他端が前記配線基板に接続され、前記配線基板に形成される第２パッドと、一端が前記配線基板に接続され、前記配線基板に形成される第３パッドと、一端が前記第３パッドの他端に接続される第３柱状電極と、一端が前記第３柱状電極の他端にはんだによって接続される第４柱状電極と、一端が前記第４柱状電極の他端に接続され、他端が前記電子回路部品に接続され、前記電子回路部品に形成される第４パッドとを含み、前記第１柱状電極の高さは、前記第１パッドの幅以上であり、前記第３柱状電極の高さは、前記第３パッドの幅以上であり、前記第１柱状電極の幅は、前記第２柱状電極の幅よりも広く、前記第３柱状電極の幅は、前記第４柱状電極の幅より広い。
信頼性の高い、接続構造体、配線基板ユニット、電子回路部品ユニット、及び電子装置を提供することができる。
比較例の電子装置１０を示す図である。 比較例の他の電子装置５０を示す図である。 実施の形態１の電子装置１００の断面構造を示す図である。 実施の形態１の接続構造体１４０のポスト１２３の内部における電流密度を示す特性図である。 実施の形態２の電子装置２００の断面構造を示す図である。 実施の形態３の電子装置３００を示す図である。
以下、本発明の接続構造体、配線基板ユニット、電子回路部品ユニット、及び電子装置を適用した実施の形態１、２について説明するにあたり、まず、図１及び図２を用いて比較例の接続構造体及び電子装置について説明する。
＜比較例＞
図１は、比較例の電子装置１０を示す図である。図１（Ａ）は比較例の電子装置１０の断面構造を示し、図１（Ｂ）は、比較例の電子装置１０の接続構造体４０の断面構造を示し、図１（Ｃ）は比較例の電子装置１０の接続構造体４０を示す斜視図である。
図１（Ａ）に示すように、比較例の電子装置１０は、ＩＣ（Integrated Circuit：集積回路）チップ２０と配線基板３０とを接続した構造を有する。
ＩＣチップ２０は、下面にパッド２１及びパッシベーション膜２２が形成されている。また、パッド２１の下側にはポスト２３が接続されている。パッド２１は、例えば、ニッケルめっき層と銅めっき層を積層した積層構造を有する。
ポスト２３は、例えば、銅製であり、パッド２１の下面にめっき処理によって形成される。また、パッシベーション膜２２は、例えば、ポリイミド膜であり、ＩＣチップ２０の下面のうち、パッド２１が形成されていない部分を保護するために形成されている。
配線基板３０の表面（主面）には、パッド３１及びソルダーレジスト３２が形成されている。パッド３１は、例えば、銅めっき層とニッケルめっき層を積層した積層構造を有する。配線基板３０の表面のうち、パッド３１が形成されていない部分は、ソルダーレジスト３２によって覆われている。
電子装置１０は、ＩＣチップ２０のパッド２１に接合されたポスト２３の下面と、配線基板３０のパッド３１の上面とをはんだ（図示せず）で接合することによって作製される。なお、パッド２１とポスト２３を接合した後に、ＩＣチップ２０と配線基板３０との間に、アンダーフィル樹脂を充填してもよい。以上のようにして、電子装置１０は、配線基板３０にＩＣチップ２０をフリップチップ実装することによって作製される。
図１（Ａ）には、電子装置１０に含まれる２組のパッド２１、ポスト２３、及びパッド３１を示すが、実際には、パッド２１、ポスト２３、及びパッド３１の組は多数存在する。
また、実際には多数存在するパッド２１、ポスト２３、及びパッド３１の組には、図１（Ａ）において、ＩＣチップ２０から配線基板３０の方向、及び、配線基板３０からＩＣチップ２０の方向の両方向に電流が流れる。
ここで、図１（Ａ）に示す２組のパッド２１、ポスト２３、及びパッド３１には、ＩＣチップ２０から配線基板３０に電流が流れることとする。すなわち、図１（Ａ）に示す２組のパッド２１、ポスト２３、及びパッド３１には、配線基板３０からＩＣチップ２０に電子が流れることとする。電子の流れる方向は電流の流れる方向とは逆方向である。
また、このような電子装置１０において、パッド２１、ポスト２３、及びはんだ（図示せず）が構築する構造体を接続構造体４０と称する。
図１（Ｂ）及び（Ｃ）には、図１（Ａ）に示す比較例の電子装置１０の接続構造体４０を図１（Ａ）とは天地を逆にした状態で模式的に示す。図１（Ｂ）の断面は、図１（Ｃ）の斜視図のＡ−Ａ矢視断面に相当する。また、図１（Ｂ）及び（Ｃ）では、パッド２１に配線２５が接続されている。なお、図１（Ｂ）ではパッド２１と配線２５との境界を破線で示す。
図１（Ｂ）及び（Ｃ）に示すように、接続構造体４０は、パッド２１、ポスト２３、及びはんだ層２４を含む。この接続構造体４０には、パッド２１からはんだ層２４の方向に電子が流れる。
図１（Ｃ）に示すように、パッド２１は、平面視で円形であり、配線２５が接続されている。このため、パッド２１には、配線２５から電子が流入する。
ここで、図１（Ｂ）に示すように、パッド２１の幅（直径）をｄ、ポスト２３の高さをｈとする。
通常は、製造し易い構造にするために、ｈ＜ｄに設定される。また、パッド２１の幅ｄは、ポスト２３の幅より広く設定される。これは、パッド２１とポスト２３の接続強度を稼ぎやすい構造にするためである。
しかしながら、パッド２１の幅ｄの方がポスト２３の高さｈよりも大きいと、図１（Ｂ）に矢印で示すように、配線２５からパッド２１に流入する電子は、パッド２１とポスト２３との接続部においては、配線２５に近い方に集中し、ポスト２３とはんだ層２４の接続部においてはポスト２３の中心部を流れる。
このため、電子は、ポスト２３の中を均等に流れずに、ポスト２３の内部における電子密度に偏りが生じる。
このように電子密度（電流密度）に偏りが生じると、ポスト２３からはんだ層２４に流入する電子に、ポスト２３とはんだ層２４との接続面内において電子密度（電流密度）の偏りが生じるため、はんだ層２４に局所的なエレクトロマイグレーションが生じ、はんだ層２４が局所的に損傷する虞があった。
すなわち、電子密度の高い部位において、はんだ層２４が局所的に損傷する虞があった。
図２は、比較例の他の電子装置５０を示す図であり、（Ａ）は電子装置５０の全体の断面構造を示す図であり、（Ｂ）は電子装置５０に含まれる接続構造体の断面構造を示す図である。図２において、図１に示す電子装置１０と同様の構成要素には同一符号を付し、その説明を省略する。
図２（Ａ）に示す電子装置５０では、ＩＣチップ２０が配線基板３０にフリップチップ実装されている。ＩＣチップ２０のパッド２１は、ビア６１を介してポスト６２に接続されている。ビア６１及びポスト６２は、例えば、銅製である。パッド２１とビア６１はパッシベーション膜２２によって覆われている。ビア６１の下面はパッシベーション膜２２から露出しており、ポスト６２に接続されている。ビア６１及びポスト６２は、めっき処理によって形成される。
配線基板３０のソルダーレジスト３２には、パッド３１を露出させる孔部３２Ａが形成されており、ポスト６２の下面は、はんだ層６３によって、ソルダーレジスト３２の孔部３２Ａから露出するパッド３１の上面に接続されている。
パッシベーション膜２２とソルダーレジスト３２との間には、アンダーフィル樹脂６４が充填されており、ポスト６２とはんだ層６３は、アンダーフィル樹脂６４によって覆われている。
なお、図２（Ａ）に示す配線基板３０は、配線層３０Ａ、３０Ｂと絶縁層３０Ｃを熱圧着して形成される多層基板である。配線層３０Ａ、３０Ｂは、例えば、銅箔をパターニングしたものであり、図示しないビア等によってパッド３１と接続される。また、絶縁層３０Ｃは、例えば、エポキシ樹脂のような熱硬化性のある有機材料性の樹脂を用いることができる。
このような電子装置５０に含まれる接続構造体７０は、図２（Ｂ）に示すように、パッド２１、ビア６１、ポスト６２、及びはんだ層６３によって構築されている。図２（Ｂ）には、はんだ層６３の下に接続されるパッド３１も示す。
ここで、ビア６１の幅ｄ１は、ポスト６２の高さｈ１よりも大きく設定される。すなわち、ｈ１＜ｄ１である。
このため、ビア６１からポスト６２に電子が流れる場合には、ポスト６２の内部において電子密度（電流密度）に偏りが生じ、はんだ層６３にエレクトロマイグレーションを加速させる虞がある。
また、パッド３１からはんだ層６３に電子が流入する場合は、配線（図示せず）からパッド３１に流入した電子が直接的にはんだ層６３に流入することになるため、パッド２１からビア６１及びポスト６２を経てはんだ層６３に電子が流入する場合よりも、さらに電子密度に偏りが生じると考えられる。従って、パッド３１からはんだ層６３に電子が流入する場合に、はんだ層６３にエレクトロマイグレーションを加速させる虞がある。
以上のように、図１（Ａ）、（Ｂ）、（Ｃ）に示す接続構造体１０では、パッド２１の幅ｄがポスト２３の高さｈよりも大きいため、ポスト２３の内部における電子密度に偏りが生じ、はんだ層２４にエレクトロマイグレーションを加速させる虞がある。
また、図２（Ａ）、（Ｂ）に示す接続構造体７０では、ビア６１の幅ｄ１がポスト６２の高さｈ１よりも大きいため、ポスト６２の内部において電子密度（電流密度）に偏りが生じ、はんだ層６３にエレクトロマイグレーションを加速させる虞がある。これは、ビア６１からポスト６２に流入した電子がポスト６２の中で均等に拡がる前に、はんだ層６３に到達するためである。
また、パッド３１から直接的にはんだ層６３に電子が流入する場合においても、はんだ層６３にエレクトロマイグレーションを加速させる虞がある。
すなわち、はんだ層６３に電子が流入する前に、電子の分布に偏りが生じると、はんだ層６３にエレクトロマイグレーションを加速させる虞がある。これは、銅製のポスト２３、６２、及びパッド３１よりも、はんだ層６３の方が比抵抗が高く、電子による損傷を受け易いためである。
従って、以下で説明する実施の形態１、２では、上述のような課題を解決した接続構造体、配線基板ユニット、電子回路部品ユニット、及び電子装置を提供することを目的とする。
＜実施の形態１＞
図３は、実施の形態１の電子装置１００の断面構造を示す図である。図３（Ａ）は実施の形態１の電子装置１００の断面構造を示し、図３（Ｂ）は、実施の形態１の電子装置１００の接続構造体１４０の断面構造を示す図である。以下、比較例の電子装置１０と同様の構成要素には同一符号を付し、その説明を省略する。
図３（Ａ）に示すように、実施の形態１の電子装置１００は、ＩＣチップ２０と配線基板３０とを接続した構造を有する。
ＩＣチップ２０は、下面にパッド１２１及びパッシベーション膜１２２が形成されている。また、パッド１２１の下側にはポスト１２３が接続されている。パッド１２１は、例えば、ニッケルめっき層と銅めっき層を積層した積層構造を有する。パッド１２１は、第１接続部の一例である。
ポスト１２３は、例えば、銅製であり、パッド１２１の下面にめっき処理によって形成されている。ポスト１２３は、柱状電極の一例である。また、パッシベーション膜１２２は、例えば、ポリイミド膜であり、ＩＣチップ２０の下面のうち、パッド１２１が形成されていない部分を保護するために形成されている。
配線基板３０の表面（主面）には、パッド１３１及びソルダーレジスト１３２が形成されている。パッド１３１は、例えば、銅めっき層とニッケルめっき層を積層した積層構造を有する。パッド１３１は、第２接続部の一例である。配線基板３０の表面のうち、パッド１３１が形成されていない部分は、ソルダーレジスト１３２によって覆われている。
電子装置１００は、ＩＣチップ２０のパッド１２１に接合されたポスト１２３の下面と、配線基板３０のパッド１３１の上面とをはんだ（図示せず）で接合することによって作製される。なお、パッド１２１とポスト１２３を接合した後に、ＩＣチップ２０と配線基板３０との間に、アンダーフィル樹脂を注入してもよい。以上のようにして、電子装置１００は、配線基板３０にＩＣチップ２０をフリップチップ実装することによって作製される。
図３（Ａ）には、電子装置１００に含まれる２組のパッド１２１、ポスト１２３、及びパッド１３１を示すが、実際には、パッド１２１、ポスト１２３、及びパッド１３１の組は多数存在する。
また、実際には多数組存在するパッド１２１、ポスト１２３、及びパッド１３１の各々の組には、図３（Ａ）において、ＩＣチップ２０から配線基板３０の方向、又は、配線基板３０からＩＣチップ２０の方向のいずれかの方向に電流が流れる。電流の方向は、それぞれの組の接続先（ＩＣチップ２０の電源端子、グランド端子、又は、信号端子等）によって決まる。
ここで、図３（Ａ）に示す２組のパッド１２１、ポスト１２３、及びパッド１３１には、ＩＣチップ２０から配線基板３０に電流が流れることとする。すなわち、図３（Ａ）に示す２組のパッド１２１、ポスト１２３、及びパッド１３１には、配線基板３０からＩＣチップ２０に電子が流れることとする。電子の流れる方向は電流の流れる方向とは逆方向である。
また、このような電子装置１００において、パッド１２１、ポスト１２３、及びはんだ（図示せず）が構築する構造体を接続構造体１４０と称する。
図３（Ｂ）には、図３（Ａ）に示す実施の形態１の電子装置１００の接続構造体１４０を図３（Ａ）とは天地を逆にした状態で模式的に示す。
図３（Ｂ）に示すように、接続構造体１４０は、パッド１２１、ポスト１２３、及びはんだ層２４を含む。この接続構造体１４０には、パッド１２１からはんだ層２４の方向に電子が流れる。
パッド１２１は、平面視で円形であり、図１（Ｃ）に示す配線２５と同様の配線が接続されている。このため、パッド１２１には、配線から電子が流入する。
ここで、図３（Ｂ）に示すように、パッド１２１の幅（直径）をｄ１０、ポスト１２３の高さをｈ１０とする。
実施の形態１の接続構造体１４０では、ポスト１２３の高さｈ１０は、パッド１２１の幅ｄ１０以上に設定されている。すなわち、ｈ１０≧ｄ１０が成立する。
このように、ポスト１２３の高さｈ１０をパッド１２１の幅ｄ１０以上にするのは、パッド１２１からポスト１２３に流入する電子の密度をポスト１２３の内部で均等化するためである。
実施の形態１では、例えば、図３（Ｂ）に示すパッド１２１に右側から電子が流入した場合に、３本の破線の矢印で示すように、電子はポスト１２３の内部に均等に流入するようにする。
図４は、実施の形態１の接続構造体１４０のポスト１２３の内部における電流密度を示す特性図である。図４に示す電流密度は、ポスト１２３と、はんだ層２４との界面における電流密度をシミュレーションによって導出したものである。図４における横軸は、ポスト１２３の幅方向を示し、中心の０μｍは、ポスト１２３の幅方向の中心を表す。ここでは、電流密度は、電子密度を表すものとして取り扱う。
また、ポスト１２３の高さｈ１０と、パッド１２１の幅ｄ１０との比（ｈ１０／ｄ１０）が１．０と１．３の３種類の接続構造体１４０についてシミュレーションを行い、比較用にパッド１２１の幅ｄ１０との比（ｈ１０／ｄ１０）が０．４の接続構造体の電流密度を求めた。
図４に示すように、ポスト１２３とはんだ層２４との界面における電流密度は、ポスト１２３の高さｈ１０と、パッド１２１の幅ｄ１０との比（ｈ１０／ｄ１０）が０．４の場合は、破線で示すように、ポスト１２３の幅方向の中心において最大値（約４．８×１０８（Ａ／ｍ２）をとった。ポスト１２３の高さｈ１０と、パッド１２１の幅ｄ１０との比（ｈ１０／ｄ１０）は、中心から離れるに従って大きく低下し、±１０μｍの点では、約３．７×１０８（Ａ／ｍ２）であった。
このように、ポスト１２３の幅方向の中心における電流密度は、ポスト１２３の幅方向の±１０μｍの点における電流密度に対して、約３０％高い値を示した。
これに対して、ポスト１２３の高さｈ１０と、パッド１２１の幅ｄ１０との比（ｈ１０／ｄ１０）が１．０の場合は、実線で示すように、ポスト１２３の幅方向の中心において最大値（約４．１×１０８（Ａ／ｍ２）をとり、中心から±１０μｍの点で約３．９５×１０８（Ａ／ｍ２）であった。
このように、ポスト１２３の高さｈ１０と、パッド１２１の幅ｄ１０との比（ｈ１０／ｄ１０）が１．０の場合は、ポスト１２３の幅方向の中心における電流密度は、ポスト１２３の幅方向の±１０μｍの点における電流密度に対して、約３〜４％高いだけであった。
また、ポスト１２３の高さｈ１０と、パッド１２１の幅ｄ１０との比（ｈ１０／ｄ１０）が１．３の場合は、一点鎖線で示すように、ポスト１２３の幅方向の中心において最大値（約４．０５×１０８（Ａ／ｍ２）をとり、中心から±１０μｍの点で約４．０×１０８（Ａ／ｍ２）であった。
このように、ポスト１２３の高さｈ１０と、パッド１２１の幅ｄ１０との比（ｈ１０／ｄ１０）が１．３の場合は、ポスト１２３の幅方向の中心における電流密度は、ポスト１２３の幅方向の±１０μｍの点における電流密度に対して、約１％高いだけであった。
なお、ポスト１２３の高さｈ１０と、パッド１２１の幅ｄ１０との比（ｈ１０／ｄ１０）が１．３より高い場合においても、同様の傾向を示し、ポスト１２３の幅方向の中心における電流密度と、ポスト１２３の幅方向の±１０μｍの点における電流密度との差が少ないことが分かった。
また、ポスト１２３の高さｈ１０と、パッド１２１の幅ｄ１０との比（ｈ１０／ｄ１０）が１．０より低い場合には、ポスト１２３の幅方向の中心における電流密度と、ポスト１２３の幅方向の±１０μｍの点における電流密度との差は、比（ｈ１０／ｄ１０）が０．４に近づくにつれて、徐々に増大する傾向があることが分かった。
以上のように、ポスト１２３の高さｈ１０と、パッド１２１の幅ｄ１０との比（ｈ１０／ｄ１０）が１．０以上の場合は、ポスト１２３の内部における電流密度が均等化され、約３〜４％以下になることが分かった。
すなわち、ポスト１２３の高さｈ１０と、パッド１２１の幅ｄ１０との比（ｈ１０／ｄ１０）を１．０以上にすれば、ポスト１２３の内部における電子密度を均等化でき、この結果、ポスト１２３から電流の流入を受けるはんだ層２４のエレクトロマイグレーションを抑制できる。
以上、実施の形態１によれば、はんだ層２４のエレクトロマイグレーションを抑制することにより、信頼性の向上を図った、接続構造体１４０及び電子装置１００を提供することができる。
一般に、はんだ層２４の寿命は、経験則に基づくBlackの式から、電流密度が１．２倍になり、寿命は０．７倍になると言われている。
実施の形態１によれば、電流密度の分布を大幅に改善することができるので、はんだ層２４の寿命を延長することができ、信頼性の向上を図った、接続構造体１４０及び電子装置１００を提供することができる。
＜実施の形態２＞
図５は、実施の形態２の電子装置２００の断面構造を示す図である。図５において、図３に示す電子装置１００と同様の構成要素には同一符号を付し、その説明を省略する。
電子装置２００は、ＩＣチップ２０、パッド２２１、パッシベーション膜２２２、ビア２６１、ポスト２６２、はんだ層２６３、ポスト２６４、ビア２６５、アンダーフィル樹脂２６６、パッド２３１、ソルダーレジスト２３２、及び配線基板２７０を含む。
図５（Ａ）に示す電子装置２００では、ＩＣチップ２０が配線基板２７０にフリップチップ実装されている。ＩＣチップ２０のパッド２２１は、ビア２６１を介してポスト２６２に接続されている。パッド２２１は、例えば、ニッケルめっき層と銅めっき層を積層した積層構造を有する。
ビア２６１及びポスト２６２は、例えば、銅製である。パッド２２１とビア２６１はパッシベーション膜２２２によって覆われている。ビア２６１の下面はパッシベーション膜２２２から露出しており、ポスト２６２に接続されている。ビア２６１及びポスト２６２は、めっき処理によって形成される。
配線基板２７０のソルダーレジスト２３２には、パッド２３１を露出させる孔部２３２Ａが形成されており、ポスト２６２の下面は、はんだ層２６３によって、ポスト２６４の上面に接続されている。なお、パッド２３１は、例えば、ニッケルめっき層と銅めっき層を積層した積層構造を有する。
ポスト２６４は、ビア２６５の上面に接続されており、ビア２６５は、ソルダーレジスト２３２の孔部２３２Ａから露出するパッド２３１の上面に接続されている。ビア２６５及びポスト２６４は、例えば、銅製であり、パッド２３１の上面に、めっき処理によって形成される。
ここで、ポスト２６２の幅は、ポスト２６４の幅より大きく設定されている。このため、ポスト２６２とポスト２６４とを接続するはんだ層２６３は、図５において、上側の幅が広く、下側の幅が狭いテーパ状に形成されている。
パッシベーション膜２２２とソルダーレジスト２３２との間には、アンダーフィル樹脂２６６が充填されており、ポスト２６２、はんだ層２６３、及びポスト２６４は、アンダーフィル樹脂２６６によって覆われている。
配線基板２７０は、配線２７１、絶縁層２７２、ビア２７３、配線２７４、絶縁層２７５、ビア２７６、配線２７７、絶縁層２７８、ビア２７９、及びソルダーレジスト２８０を含む。
配線基板２７０は、ビルドアップ基板であり、配線２７１、絶縁層２７２、ビア２７３、配線２７４、絶縁層２７５、ビア２７６、配線２７７、絶縁層２７８、及びビア２７９は、この順に形成される。
配線層２７１は、ビア２７３によって配線層２７４に接続され、配線層２７４はビア２７６によって配線層２７７に接続され、配線層２７７はビア２７９によってパッド２３１に接続される。
配線２７１、絶縁層２７２、配線２７４、絶縁層２７５、配線２７７、及び絶縁層２７８は、ビア２７３、２７６、２７９を形成しながら、熱圧着を行うことによって形成される多層基板であり、所謂ビルドアップ基板である。
配線２７１、２７４、２７７は、例えば、銅箔をパターニングすることによって形成されており、絶縁層２７２、２７５、２７８は、例えば、エポキシ樹脂のような熱硬化性のある有機材料性の樹脂を用いることができる。
ビア２７３、２７６、２７９は、それぞれ、絶縁層２７２、２７５、２７８に、例えば、レーザ加工によって形成されるスルーホールの内部に、セミアディティブ法で形成される。
ここで、ビア２６１、ポスト２６２、はんだ層２６３、ポスト２６４、及びビア２６５は、接続構造体２４０を構築する。図５には、５組の接続構造体２４０を示す。
また、ＩＣチップ２０に、パッド２２１、パッシベーション膜２２２、ビア２６１、及びポスト２６２を接続したものを電子回路部品ユニットと称す。また、配線基板２７０に、パッド２３１、ソルダーレジスト２３２、ビア２６５、及びポスト２６４を接続したものを配線基板ユニットと称す。
なお、ここでは、ＩＣチップ２０に、パッド２２１、パッシベーション膜２２２、ビア２６１、及びポスト２６２を接続したものを電子回路部品ユニットと称すが、電子回路部品ユニットは、ＩＣチップ２０以外の電子回路部品（例えば、配線基板に抵抗器、アンプ等が実装されたもの）を含んでもよい。
実施の形態２の電子装置２００は、電子回路部品ユニットのポスト２６２と、配線基板ユニットのポスト２６４とをはんだ層２６３で接続し、パッシベーション膜２２２とソルダーレジスト２３２との間にアンダーフィル樹脂２６６を充填することによって作製される。
このような実施の形態２の電子装置２００において、ビア２６１の幅ｄ２１とポスト２６２の高さｈ２１は、ｈ２１≧ｄ２１が成立するように、幅及び高さが設定されている。
従って、ビア２６１からポスト２６２に電子が流入するように、ビア２６１及びポスト２６２が接続される場合に、ポスト２６２の内部における電流密度（電子密度）を均等化でき、ポスト２６２から電流の流入を受けるはんだ層２６３のエレクトロマイグレーションを抑制できる。
なお、ビア２６１からポスト２６２に電子が流入する場合は、ビア２６１は第１接続部の一例であり、ポスト２６２は第１柱状電極の一例であり、ポスト２６４は第２柱状電極の一例であり、ビア２６５は第２接続部の一例である。
また、ビア２６５の幅ｄ２２とポスト２６４の高さｈ２２は、ｈ２２≧ｄ２２が成立するように、幅及び高さが設定されている。
従って、ビア２６５からポスト２６４に電子が流入するように、ビア２６５及びポスト２６４が接続される場合に、ポスト２６４の内部における電流密度（電子密度）を均等化でき、ポスト２６４から電流の流入を受けるはんだ層２６３のエレクトロマイグレーションを抑制できる。
なお、ビア２６５からポスト２６４に電子が流入する場合は、ビア２６５は第３接続部の一例であり、ポスト２６４は第３柱状電極の一例であり、ポスト２６２は第４柱状電極の一例であり、ビア２６１は第４接続部の一例である。
以上、実施の形態２によれば、実施の形態１と同様に、はんだ層２６３のエレクトロマイグレーションを抑制することにより、信頼性の向上を図った、接続構造体２４０、配線基板ユニット、電子回路部品ユニット、及び電子装置２００を提供することができる。
なお、図５に５組示すパッド２２１、ビア２６１、ポスト２６２、はんだ層２６３、ポスト２６４、ビア２６５、及びパッド２３１には、ＩＣチップ２０と配線基板２７０との間で、どちらの方向に電流が流れるように接続してもよい。
ここで、各層の例示的な幅及び厚さについて説明する。ここに記載する幅及び厚さは一例にすぎない。パッド２２１の幅（直径）２５．２μｍ、厚さは１．５μｍ、ビア２６１の幅（直径）１２μｍ、厚さは１μｍ、ポスト２６２の幅（直径）２５．２μｍ、厚さは１２μｍ、はんだ層２６３の厚さは１２μｍである。また、ポスト２６４の幅（直径）２５．２μｍ、厚さは１２μｍ、ビア２６５の幅（直径）１２μｍ、厚さは１μｍ、パッド２３１の幅（直径）２５．２μｍ、厚さは１．５μｍである。
＜実施の形態３＞
図６は、実施の形態３の電子装置３００を示す図であり、（Ａ）は断面図、（Ｂ）は接続構造体２４０、３４０を示す図、（Ｃ）は変形例の接続構造体２４０Ａを示す図である。
実施の形態３の電子装置３００は、実施の形態２の電子装置２００の５組の接続構造体２４０のうちの中央の１組を接続構造体３４０に入れ替えた構成を有する。
接続構造体３４０は、ポスト２６２、はんだ層２６３、ポスト２６４を含む接続構造体２４０のうちのポスト２６２とポスト２６４の幅を入れ替えた構成を有する。
このため、図６（Ａ）、（Ｂ）、（Ｃ）において、図５に示す電子装置２００と同様の構成要素には同一符号を付し、その説明を省略する。以下、相違点を中心に説明する。
電子装置３００は、ＩＣチップ２０、パッド２２１、パッシベーション膜２２２、ビア２６１、ポスト２６２、はんだ層２６３、ポスト２６４、ビア２６５、アンダーフィル樹脂２６６、パッド２３１、ソルダーレジスト２３２、及び配線基板２７０を含む。
また、電子装置３００は、さらに、ポスト３６２、はんだ層３６３、及びポスト３６４を含む。
ここで、ビア２６１、ポスト２６２、はんだ層２６３、ポスト２６４、及びビア２６５は、接続構造体２４０を構築する。図６（Ａ）には、４組の接続構造体２４０を示す。また、ビア２６１、ポスト３６２、はんだ層３６３、ポスト３６４、及びビア２６５は、接続構造体３４０を構築する。図６（Ａ）に示す１組の接続構造体３４０は、４組の接続構造体２４０の中央に配置されている。
図６（Ｂ）に示すように、接続構造体２４０のビア２６１の幅ｄ２１とポスト２６２の高さｈ２１は、ｈ２１≧ｄ２１が成立するように、幅及び高さが設定されている。また、ビア２６５の幅ｄ２２とポスト２６４の高さｈ２２は、ｈ２２≧ｄ２２が成立するように、幅及び高さが設定されている。
また、接続構造体２４０では、ポスト２６２の幅ｄ２３は、ポスト２６４の幅ｄ２４より広く設定されている。このため、ポスト２６２とポスト２６４とを接続するはんだ層２６３は、図６（Ｂ）において、上側の幅が広く、下側の幅が狭いテーパ状に形成されている。
一方、接続構造体３４０のビア２６１の幅ｄ２１とポスト３６２の高さｈ２１は、ｈ２１≧ｄ２１が成立するように、幅及び高さが設定されている。また、ビア２６５の幅ｄ２２とポスト３６４の高さｈ２２は、ｈ２２≧ｄ２２が成立するように、幅及び高さが設定されている。
これは、接続構造体２４０と同様であり、ポスト３６２の高さｈ２１は、ポスト２６２の高さｈ２１と等しい。また、ポスト３６４の高さｈ２２は、ポスト２６４の高さｈ２２と等しい。
また、ポスト３６２の幅ｄ３３は、ポスト３６４の幅ｄ３４より狭く設定されている。このため、ポスト３６２とポスト３６４とを接続するはんだ層３６３は、図６（Ｂ）において、上側の幅が狭く、下側の幅が広いテーパ状に形成されている。
このように、接続構造体２４０と接続構造体３４０では、ポスト２６２、２６４と、ポスト３６２、３６４の幅が入れ替えられており、接続構造体２４０では上側（ポスト２６２側）の幅が広く、接続構造体３４０では下側（ポスト３６４側）の幅が広い。
接続構造体２４０のように、はんだ層２６３の上下でポスト２６２、２６４の幅が異なる場合は、はんだ層２６３の幅が広い方から電子がはんだ層２６３に流入して、はんだ層２６３の幅が狭くなる方向から電子が流れ出るようにする方が、はんだ層２６３の入り口側において電子の集中を抑制でき、エレクトロマイグレーションを抑制できる。
従って、接続構造体２４０は、電子が上から下の方向に（電子がＩＣチップ２０から配線基板２７０側に）流れるように、すなわち、電流が配線基板２７０からＩＣチップ２０に流れるように用いることが好適である。
なお、ビア２６１からポスト２６２に電子が流入する場合（すなわち、電子がＩＣチップ２０から配線基板２７０側に流れる場合）は、ビア２６１は第１接続部の一例であり、ポスト２６２は第１柱状電極の一例であり、ポスト２６４は第２柱状電極の一例であり、ビア２６５は第２接続部の一例である。この場合に、第１柱状電極の一例であるポスト２６２の幅は、第２柱状電極の一例であるポスト２６４の幅より広い。
このため、接続構造体２４０は、例えば、ＩＣチップ２０への電源供給用の配線、又は、ＩＣチップ２０に伝送する信号用の配線に用いればよい。
一方、接続構造体３４０のように、はんだ層３６３の上下でポスト３６２、３６４の幅が異なる場合は、はんだ層３６３の幅が広い方から、はんだ層３６３の幅が狭くなる方向に電子が流れるようにする方が、電子の流れにおけるはんだ層３６３の出口側において電子の集中を抑制でき、エレクトロマイグレーションを抑制できる。
従って、接続構造体３４０は、電子が下から上の方向に（電子が配線基板２７０からＩＣチップ２０側に）流れるように、すなわち、電流がＩＣチップ２０から配線基板２７０に流れるように用いることが好適である。
なお、ビア２６５からポスト３６４に電子が流入する場合（すなわち、電子が配線基板２７０からＩＣチップ２０側に流れる場合）は、ビア２６５は第３接続部の一例であり、ポスト３６４は第３柱状電極の一例であり、ポスト３６２は第４柱状電極の一例であり、ビア２６１は第４接続部の一例である。この場合に、第３柱状電極の一例であるポスト３６４の幅は、第４柱状電極の一例であるポスト３６２の幅よりも広い。
このため、接続構造体２４０は、例えば、グランド用の配線、又は、ＩＣチップ２０から配線基板２７０に伝送する信号用の配線に用いればよい。
従って、図６（Ａ）に示す電子装置３００では、４組の接続構造体２４０を、例えば、グランド用の配線、又は、ＩＣチップ２０から配線基板２７０に伝送する信号用の配線に用いればよく、１組の接続構造体３４０を、例えば、ＩＣチップ２０への電源供給用の配線、又は、ＩＣチップ２０に伝送する信号用の配線に用いればよい。
以上のように、接続構造体２４０を用いることにより、ポスト２６４とはんだ層２６３との界面におけるエレクトロマイグレーションを抑制できるとともに、はんだ層２６３の内部におけるエレクトロマイグレーションを抑制できる。
同様に、以上のように、接続構造体３４０を用いることにより、ポスト３６２とはんだ層３６３との界面におけるエレクトロマイグレーションを抑制できるとともに、はんだ層３６３の内部におけるエレクトロマイグレーションを抑制できる。
なお、接続構造体２４０に電子が上から下の方向に流れるようにする場合は、はんだ層２６３よりも電子の流れの下流側にあるポスト２６４とビア２６５については、ｈ２２≧ｄ２２を成立させなくてもよい。従って、ポスト２６４とビア２６５の高さと幅は、どうのように設定されてもよい。
この場合には、デザイン上の制約を緩和し、製造工程の効率化が可能になる。
同様に、接続構造体３４０に電子が下から上の方向に流れるようにする場合は、はんだ層３６３よりも電子の流れの下流側にあるポスト３６２とビア２６１については、ｈ２１≧ｄ２１を成立させなくてもよい。従って、ポスト３６２とビア２６１の高さと幅は、どうのように設定されてもよい。
この場合には、デザイン上の制約を緩和し、製造工程の効率化が可能になる。
また、ビア２６１からポスト２６２に電子が流れる場合には、ビア２６１の幅ｄ２１よりもポスト２６２の幅ｄ２３が広いことが好ましい。これは、電子が流れ込む側のポスト２６２の幅ｄ２３が、電子が流れ出す側のビア２６１の幅ｄ２１より広い方が、ポスト２６２の内部における電流密度の偏りを抑制でき、電流密度が均一になるからである。
これは、ビア２６５とポスト２６４、ビア２６１とポスト３６２、ビア２６５とポスト３６４の間においても同様である。
なお、図６（Ｃ）に示す接続構造体２４０Ａのように、ポスト２６２とはんだ層２６３との間に、バリアメタル層３４１を設けてもよい。同様に、ポスト２６４とはんだ層２６３との間に、バリアメタル層３４２を設けてもよい。
バリアメタル層３４１、３４２としては、例えば、ニッケル層を用いることができる。バリアメタル層３４１、３４２としてのニッケル層は、例えば、それぞれ、ポスト２６２の下面、ポスト２６４の上面にニッケルめっき処理を施すことによって形成することができる。
このようなバリアメタル層３４１、３４２を用いれば、はんだ層２６３のエレクトロマイグレーションをさらに効果的に抑制することができる。
なお、バリアメタル層３４１、３４２は、どちらか一方だけであってもよい。
以上、本発明の例示的な実施の形態の接続構造体、配線基板ユニット、電子回路部品ユニット、及び電子装置について説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
１００、２００、３００ 電子装置
２０ ＩＣチップ
３０ 配線基板
１２１ パッド
１２３ ポスト
１３１ パッド
１４０、２４０、３４０ 接続構造体
２２１ パッド
２６１ ビア
２６２ ポスト
２６４ ポスト
２６５ ビア
２３１ パッド
２７０ 配線基板
３６２ ポスト
３６４ ポスト

Claims (4)

  1. 電子回路部品と、
    配線基板と、
    一端が前記電子回路部品に接続され、前記電子回路部品に形成される第１パッドと、
    一端が前記第１パッドの他端に接続される第１柱状電極と、
    一端が前記第１柱状電極の他端にはんだによって接続される第２柱状電極と、
    一端が前記第２柱状電極の他端に接続され、他端が前記配線基板に接続され、前記配線基板に形成される第２パッドと、
    一端が前記配線基板に接続され、前記配線基板に形成される第３パッドと、
    一端が前記第３パッドの他端に接続される第３柱状電極と、
    一端が前記第３柱状電極の他端にはんだによって接続される第４柱状電極と、
    一端が前記第４柱状電極の他端に接続され、他端が前記電子回路部品に接続され、前記電子回路部品に形成される第４パッドと
    を含み、前記第１柱状電極の高さは、前記第１パッドの幅以上であり、前記第３柱状電極の高さは、前記第３パッドの幅以上であり、
    前記第１柱状電極の幅は、前記第２柱状電極の幅よりも広く、前記第３柱状電極の幅は、前記第４柱状電極の幅より広い、電子装置。
  2. 前記第１柱状電極、前記第２柱状電極、前記第３柱状電極、及び前記第４柱状電極には、前記一端側から前記他端側に電子が流れる、請求項１記載の電子装置。
  3. 前記第１柱状電極の高さは、前記第１パッドの幅の１．３倍以下である、請求項１又は２記載の電子装置。
  4. 前記第１パッドは、平面視で円形であり、第１パッドの幅は、平面視で円形の前記第１パッドの直径である、請求項１乃至３のいずれか一項記載の電子装置。
JP2012103130A 2012-04-27 2012-04-27 接続構造体、配線基板ユニット、電子回路部品ユニット、及び電子装置 Active JP6006523B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012103130A JP6006523B2 (ja) 2012-04-27 2012-04-27 接続構造体、配線基板ユニット、電子回路部品ユニット、及び電子装置
US13/867,188 US9105989B2 (en) 2012-04-27 2013-04-22 Connection structure, wiring substrate unit, electronic circuit part unit, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012103130A JP6006523B2 (ja) 2012-04-27 2012-04-27 接続構造体、配線基板ユニット、電子回路部品ユニット、及び電子装置

Publications (3)

Publication Number Publication Date
JP2013232486A JP2013232486A (ja) 2013-11-14
JP2013232486A5 JP2013232486A5 (ja) 2015-05-14
JP6006523B2 true JP6006523B2 (ja) 2016-10-12

Family

ID=49476354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012103130A Active JP6006523B2 (ja) 2012-04-27 2012-04-27 接続構造体、配線基板ユニット、電子回路部品ユニット、及び電子装置

Country Status (2)

Country Link
US (1) US9105989B2 (ja)
JP (1) JP6006523B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015017902A1 (en) 2013-08-09 2015-02-12 Weir Minerals Australia Ltd Cyclone separator apparatus and methods of production
JP2015072996A (ja) * 2013-10-02 2015-04-16 新光電気工業株式会社 半導体装置
JP6282454B2 (ja) * 2013-12-10 2018-02-21 新光電気工業株式会社 半導体パッケージの製造方法
DE102016107792B4 (de) * 2016-04-27 2022-01-27 Infineon Technologies Ag Packung und halbfertiges Produkt mit vertikaler Verbindung zwischen Träger und Klammer sowie Verfahren zum Herstellen einer Packung und einer Charge von Packungen
JP2017224736A (ja) * 2016-06-15 2017-12-21 富士電機株式会社 半導体装置、製造方法、及び導電性ポスト
JP6534700B2 (ja) * 2017-04-28 2019-06-26 アオイ電子株式会社 半導体装置の製造方法
CN111564414B (zh) * 2019-12-12 2021-09-24 奥特斯(中国)有限公司 部件承载件及制造部件承载件的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58197857A (ja) * 1982-05-14 1983-11-17 Hitachi Ltd 半導体装置とその製造方法
US5334804A (en) * 1992-11-17 1994-08-02 Fujitsu Limited Wire interconnect structures for connecting an integrated circuit to a substrate
JP3378334B2 (ja) * 1994-01-26 2003-02-17 株式会社東芝 半導体装置実装構造体
JP3285294B2 (ja) 1995-08-08 2002-05-27 太陽誘電株式会社 回路モジュールの製造方法
JP4119866B2 (ja) * 2004-05-12 2008-07-16 富士通株式会社 半導体装置
JP4908750B2 (ja) * 2004-11-25 2012-04-04 ローム株式会社 半導体装置
US7999379B2 (en) * 2005-02-25 2011-08-16 Tessera, Inc. Microelectronic assemblies having compliancy
US20060223313A1 (en) * 2005-04-01 2006-10-05 Agency For Science, Technology And Research Copper interconnect post for connecting a semiconductor chip to a substrate and method of fabricating the same
US20080185705A1 (en) * 2005-12-23 2008-08-07 Tessera, Inc. Microelectronic packages and methods therefor
JP2008098210A (ja) * 2006-10-06 2008-04-24 Matsushita Electric Ind Co Ltd 突起電極形成方法、並びに半導体装置の製造方法、および半導体装置
JP5043743B2 (ja) * 2008-04-18 2012-10-10 ラピスセミコンダクタ株式会社 半導体装置の製造方法
JP4799606B2 (ja) * 2008-12-08 2011-10-26 株式会社東芝 光半導体装置及び光半導体装置の製造方法
US9035459B2 (en) * 2009-04-10 2015-05-19 International Business Machines Corporation Structures for improving current carrying capability of interconnects and methods of fabricating the same

Also Published As

Publication number Publication date
JP2013232486A (ja) 2013-11-14
US9105989B2 (en) 2015-08-11
US20130284509A1 (en) 2013-10-31

Similar Documents

Publication Publication Date Title
JP6006523B2 (ja) 接続構造体、配線基板ユニット、電子回路部品ユニット、及び電子装置
KR101562705B1 (ko) 금속 범프 및 그 제조 방법
US9793199B2 (en) Circuit board with via trace connection and method of making the same
TWI573229B (zh) 配線基板
US7737563B2 (en) Semiconductor chip with reinforcement structure
JP5581933B2 (ja) パッケージ基板及びこれを用いたモジュール並びに電気・電子機器
US20110110061A1 (en) Circuit Board with Offset Via
JP2005294383A (ja) キャパシタ実装配線基板及びその製造方法
TWI794775B (zh) 安裝部件、其製造方法及電子裝置
TWI543676B (zh) 印刷電路板及其製造方法
US8350390B2 (en) Wiring substrate and semiconductor device
US20150305155A1 (en) Wiring board
JP2015149325A (ja) 配線基板及び半導体装置と配線基板の製造方法及び半導体装置の製造方法
JP7301919B2 (ja) 制約されたはんだ相互接続パッドを備える回路基板
JP2004134679A (ja) コア基板とその製造方法、および多層配線基板
JP6191805B2 (ja) 樹脂基板および電子機器
JP2010232616A (ja) 半導体装置及び配線基板
WO2011125434A1 (ja) 電子装置
JP2013211426A (ja) 部品内蔵配線板、及びその製造方法
JP2009071157A (ja) 配線基板及びその製造方法ならびに半導体装置
JP2014165483A (ja) 配線基板、これを用いた実装構造体および配線基板の製造方法
JP2014007210A (ja) 配線基板
JP2001345525A (ja) 配線基板
JP2019096809A (ja) 配線基板
JP2014132603A (ja) 多層配線基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150325

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150325

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160331

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160909

R150 Certificate of patent or registration of utility model

Ref document number: 6006523

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150