JP6004343B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP6004343B2
JP6004343B2 JP2013190620A JP2013190620A JP6004343B2 JP 6004343 B2 JP6004343 B2 JP 6004343B2 JP 2013190620 A JP2013190620 A JP 2013190620A JP 2013190620 A JP2013190620 A JP 2013190620A JP 6004343 B2 JP6004343 B2 JP 6004343B2
Authority
JP
Japan
Prior art keywords
compound semiconductor
substrate
semiconductor substrate
bonding
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013190620A
Other languages
Japanese (ja)
Other versions
JP2015056602A (en
Inventor
悠太 白鳥
悠太 白鳥
典秀 柏尾
典秀 柏尾
井田　実
実 井田
栄治 日暮
栄治 日暮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
University of Tokyo NUC
Original Assignee
Nippon Telegraph and Telephone Corp
University of Tokyo NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp, University of Tokyo NUC filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2013190620A priority Critical patent/JP6004343B2/en
Publication of JP2015056602A publication Critical patent/JP2015056602A/en
Application granted granted Critical
Publication of JP6004343B2 publication Critical patent/JP6004343B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体装置の製造方法に関し、より詳細には、化合物半導体素子の放熱性を向上させることが可能な半導体装置の製造方法に関する。 The present invention relates to a method of manufacturing a semiconductor equipment, and more particularly, to a method of manufacturing a semiconductor equipment capable of improving the heat radiation property of the compound semiconductor device.

ヘテロ接合バイポーラトランジスタ（ＨＢＴ）、高電子移動度トランジスタ（ＨＥＭＴ）などの化合物半導体素子は、高い電子移動度、電子飽和速度を利用して高速・高出力動作が可能であり、光通信、無線通信などの分野におけるアナログ回路に利用されている。回路の高性能化の観点から、化合物半導体素子に対してさらなる高速・高出力動作が求められている。しかし、ＩｎＰ、ＧａＡｓなどの化合物半導体は、熱伝導率が低いため、化合物半導体素子の内部温度が上昇し、素子寿命の低下、素子特性の低下が問題となる。   Compound semiconductor devices such as heterojunction bipolar transistors (HBT) and high electron mobility transistors (HEMT) are capable of high-speed and high-power operation by utilizing high electron mobility and electron saturation speed, and can be used for optical and wireless communications. It is used for analog circuits in such fields. From the viewpoint of improving the performance of the circuit, higher speed and higher output operation is required for the compound semiconductor element. However, since compound semiconductors such as InP and GaAs have low thermal conductivity, the internal temperature of the compound semiconductor element rises, which causes problems such as reduction in element lifetime and element characteristics.

このような問題を受けて、化合物半導体素子からの放熱性を向上させる手法が考えられており、放熱経路の違いにより大別して２種類の手法がある。１番目の手法は、化合物半導体素子の周辺部に放熱ビアを形成しておき、素子電極から放熱を促進させる構造が提案されている（例えば、非特許文献１参照）。   In response to such a problem, a method for improving the heat dissipation from the compound semiconductor element has been considered. There are two types of methods depending on a difference in heat dissipation path. As a first technique, a structure in which heat dissipation vias are formed in the periphery of a compound semiconductor element to promote heat dissipation from the element electrode has been proposed (see, for example, Non-Patent Document 1).

図１に、従来の放熱ビアを用いた化合物半導体素子の放熱構造を示す。実装基板１１上に金属層１２を介して、化合物半導体基板１３が形成されている。化合物半導体基板１３上には、化合物半導体素子１４と、これに接続される素子電極１５が形成され、層間絶縁膜１８で覆われている。化合物半導体素子１４に隣接するように貫通孔が形成され、その内部に金属が充填されるか、または貫通孔の側壁に金属が堆積された放熱ビア１６が設けられている。放熱ビア１６は、素子電極１５と金属配線１７を介して接続され、化合物半導体基板１３の直下にある接着金属１２とも接続されている。   FIG. 1 shows a heat dissipation structure of a compound semiconductor element using a conventional heat dissipation via. A compound semiconductor substrate 13 is formed on the mounting substrate 11 via the metal layer 12. A compound semiconductor element 14 and an element electrode 15 connected to the compound semiconductor element 14 are formed on the compound semiconductor substrate 13 and covered with an interlayer insulating film 18. A through hole is formed so as to be adjacent to the compound semiconductor element 14, and a heat radiating via 16 in which the metal is filled or the metal is deposited on the side wall of the through hole is provided. The heat radiating via 16 is connected to the element electrode 15 through the metal wiring 17 and is also connected to the adhesive metal 12 immediately below the compound semiconductor substrate 13.

化合物半導体素子１４で発生した熱は、素子電極１５から熱伝導率の高い金属配線１７と放熱ビア１６を介して、金属層１２から実装基板１１に逃がすことができる。このため、化合物半導体素子１４の素子温度を効率よく低下させることができる。この手法では、化合物半導体基板１３の厚さが１００μｍ程度と比較的厚くても、放熱ビア１６を形成できるので、化合物半導体基板１３の機械強度を低下させずに放熱性を向上させることができる。   Heat generated in the compound semiconductor element 14 can be released from the metal layer 12 to the mounting substrate 11 through the element electrode 15 through the metal wiring 17 having high thermal conductivity and the heat dissipation via 16. For this reason, the element temperature of the compound semiconductor element 14 can be reduced efficiently. In this method, even if the thickness of the compound semiconductor substrate 13 is relatively thick, such as about 100 μm, the heat dissipation via 16 can be formed, so that the heat dissipation can be improved without reducing the mechanical strength of the compound semiconductor substrate 13.

しかしながら、１番目の手法には以下の３つの問題がある。１つ目は、素子面積が増大する点である。基板の厚さに対して開口部が小さい高アスペクト比な貫通孔を形成することは困難である。例えば、１００μｍ厚の化合物半導体基板であれば、放熱ビアは、少なくとも２０〜５０μｍの開口幅が必要である。従って、素子面積が大きい化合物半導体素子であって、高出力用途の利用に限定されてしまう。   However, the first method has the following three problems. The first is that the element area increases. It is difficult to form a through hole having a high aspect ratio with a small opening relative to the thickness of the substrate. For example, in the case of a compound semiconductor substrate having a thickness of 100 μm, the heat dissipation via needs to have an opening width of at least 20 to 50 μm. Therefore, it is a compound semiconductor element having a large element area, and is limited to use for high-power applications.

２つ目は、放熱ビアの金属充填にコストがかかる点である。化合物半導体素子では、金属配線としてＡｕを用いることが一般的であるので、金属配線に接続する放熱ビアもＡｕで充填することが望ましい。しかしながら、基板の厚さが１００μｍとした場合、配線形成の１０倍以上ものＡｕが必要となるため製造コストが増加してしまう。一方で、放熱ビアを充填せず、側壁に金属を堆積させただけの場合には、放熱ビアの熱抵抗が増大し、放熱性が損なわれる。   Secondly, it is costly to fill the metal of the heat dissipation via. In compound semiconductor devices, Au is generally used as the metal wiring, so it is desirable to fill the heat dissipation vias connected to the metal wiring with Au. However, when the thickness of the substrate is set to 100 μm, Au is required to be 10 times or more that of wiring formation, resulting in an increase in manufacturing cost. On the other hand, if the metal is only deposited on the side wall without filling the heat radiating via, the thermal resistance of the heat radiating via increases and the heat dissipation is impaired.

３つ目として、化合物半導体素子を用いる回路において、放熱ビアが形成可能な回路構成が限定されるという問題がある。放熱性を向上させるためには、放熱ビアと接続する素子電極は、化合物半導体素子の発熱領域に近接する電極を選択しなければならない。例えば、ＨＢＴでは、エミッタ電極を放熱ビアと接続することになるので、エミッタ電極は電気的に接地されることになる。したがって、ＨＢＴをコレクタ接地またはベース接地で用いる回路には、放熱ビアを適用できないので、放熱ビアを形成できる回路構成が限定されてしまう。   Thirdly, in a circuit using a compound semiconductor element, there is a problem that a circuit configuration capable of forming a heat dissipation via is limited. In order to improve the heat dissipation, an element electrode connected to the heat dissipation via must be an electrode close to the heat generation region of the compound semiconductor element. For example, in the HBT, the emitter electrode is connected to the heat dissipation via, and therefore the emitter electrode is electrically grounded. Therefore, since a heat dissipation via cannot be applied to a circuit that uses the HBT for collector grounding or base grounding, the circuit configuration in which the heat dissipation via can be formed is limited.

上述したように、放熱ビアを介して放熱する１番目の手法は、利用できる化合物半導体素子が限定されるという問題がある。そこで２番目の手法として、化合物半導体基板を薄層化することにより、基板の熱抵抗を低減し化合物半導体素子の放熱性を高める方法が考えられる。２番目の手法は、化合物半導体素子の発熱領域に最も近い素子電極を接地することなく、かつ素子面積を増加させることもないので、あらゆる種類の化合物半導体素子に適用することができる。   As described above, the first method of radiating heat through the heat radiating via has a problem that usable compound semiconductor elements are limited. Therefore, as a second technique, a method of reducing the thermal resistance of the substrate and increasing the heat dissipation of the compound semiconductor element by thinning the compound semiconductor substrate is conceivable. The second method is applicable to all types of compound semiconductor elements because the element electrode closest to the heat generation region of the compound semiconductor element is not grounded and does not increase the element area.

しかしながら、薄層化により放熱性を向上させるためには、化合物半導体基板の厚さを２０μｍ以下と極めて薄くする必要がある。しかしながら、ＩｎＰ、ＧａＡｓといった化合物半導体は極めて脆いため、ウェハ状の基板を破壊することなく２０μｍ以下に薄層化することが難しい。また、仮に薄層化できたとしても、薄層化した基板は、機械強度が基板の自重により生じる応力より小さくなるため、製造装置内における搬送などのハンドリングの際に、基板を破壊することなくハンドリングすることが難しい。基板破壊を生じさせずにハンドリングするためには、ＧａＡｓ基板の場合には５０〜１００μｍ程度の厚さ、ＩｎＰ基板の場合には１００〜１５０μｍ程度の厚さの基板が用いられている。   However, in order to improve heat dissipation by reducing the thickness, it is necessary to make the thickness of the compound semiconductor substrate as extremely thin as 20 μm or less. However, since compound semiconductors such as InP and GaAs are extremely fragile, it is difficult to reduce the thickness to 20 μm or less without destroying the wafer-like substrate. Even if the substrate can be thinned, the mechanical strength of the thinned substrate is smaller than the stress generated by the weight of the substrate, so that the substrate is not destroyed during handling such as transport in the manufacturing apparatus. Difficult to handle. In order to handle without causing substrate destruction, a substrate having a thickness of about 50 to 100 μm is used in the case of a GaAs substrate and a thickness of about 100 to 150 μm in the case of an InP substrate.

このため、化合物半導体基板の厚さを２０μｍ以下に加工する場合には、ウェハ状の化合物半導体基板上に形成されている化合物半導体素子を、ダイシングにより個別に切り出し（個片化）、切り出された個々のチップの化合物半導体基板を薄層化していた。この方法では個片化されたチップごとに薄層化する工程が必要となるため、ウェハ状の基板全体を一括で薄層化する場合と比較して、製造に掛かる時間とコストが増加してしまう。このため、化合物半導体基板を薄層化することによって放熱性を高めることは困難である。   For this reason, when the thickness of the compound semiconductor substrate is processed to 20 μm or less, the compound semiconductor elements formed on the wafer-like compound semiconductor substrate are individually cut out (divided into pieces) by dicing and cut out. The compound semiconductor substrate of each chip was thinned. Since this method requires a thinning process for each chip, the time and cost for manufacturing increase compared to the case where the entire wafer-like substrate is thinned at once. End up. For this reason, it is difficult to increase heat dissipation by thinning the compound semiconductor substrate.

T. Oka et al.， “High-performance InGaP power HBT technologies for wireless applications，” Proceeding of IEEE International Symposium on Compound Semiconductors， pp. 144-151 (2003)T. Oka et al., “High-performance InGaP power HBT technologies for wireless applications,” Proceeding of IEEE International Symposium on Compound Semiconductors, pp. 144-151 (2003)

化合物半導体素子の高速化・高出力化に向けて、放熱性を向上させることが求められている。化合物半導体素子の周辺部に放熱ビアを形成し、素子電極から金属配線を介して基板裏面に放熱させる手法が考えられている。しかし、放熱性は向上するものの、素子面積の増加、放熱ビアと接続される素子電極が接地されるため、使用できる化合物半導体素子が限定されてしまう問題が生じる。   There is a demand for improving heat dissipation in order to increase the speed and output of compound semiconductor devices. There has been considered a technique in which a heat dissipation via is formed in the peripheral portion of a compound semiconductor element and heat is radiated from the element electrode to the back surface of the substrate through a metal wiring. However, although heat dissipation is improved, there is a problem that the compound semiconductor element that can be used is limited because the element area increases and the element electrode connected to the heat dissipation via is grounded.

一方、このような問題が生じることなく放熱性を向上させるために、化合物半導体基板を薄層化（例えば、２０μｍ以下）することが考えられる。しかしながら、ＩｎＰ、ＧａＡｓといった化合物半導体は機械強度が低く、ウェハの状態で薄層化した基板をハンドリングすることができず、個片化されたチップごとに基板を薄層化することも現実的でないことから、化合物半導体基板を薄層化することによって放熱性を高めることは困難である。   On the other hand, in order to improve heat dissipation without causing such a problem, it is conceivable to make the compound semiconductor substrate thin (for example, 20 μm or less). However, compound semiconductors such as InP and GaAs have low mechanical strength and cannot handle a thinned substrate in the state of a wafer, and it is not realistic to thin the substrate for each individual chip. For this reason, it is difficult to improve heat dissipation by thinning the compound semiconductor substrate.

本発明の目的は、薄層化された化合物半導体基板であっても、ハンドリングを容易に行うことができ、化合物半導体素子の放熱性を向上させることが可能な半導体装置の製造方法を提供することにある。 An object of the present invention is to provide a method of manufacturing a semiconductor device that can be easily handled even with a thinned compound semiconductor substrate and can improve heat dissipation of the compound semiconductor element. It is in.

本発明は、このような目的を達成するために、半導体装置の製造方法であって、機能回路を構成する化合物半導体素子が形成された化合物半導体基板の上に接着層を形成する工程と、前記接着層を薄層化し、かつ表面を平坦化する工程と、前記接着層に第２の基板を接合する工程と、前記化合物半導体基板の前記機能回路が形成された面と対向する面を薄層化し、かつ表面を平坦化する工程と、前記化合物半導体基板の前記対向する面に第２の金属層を形成する工程と、熱伝導率が前記化合物半導体基板より高く、第１の金属層が形成された第１の基板と、前記化合物半導体基板とを、前記第１および第２の金属層を介して接合する工程と、前記第２の基板と前記接着層を前記化合物半導体基板から剥離する工程とを備えたことを特徴とする。 In order to achieve such an object, the present invention provides a method for manufacturing a semiconductor device, comprising: forming an adhesive layer on a compound semiconductor substrate on which a compound semiconductor element constituting a functional circuit is formed; The step of thinning the adhesive layer and flattening the surface, the step of bonding the second substrate to the adhesive layer, and the surface of the compound semiconductor substrate facing the surface on which the functional circuit is formed are thin layers. And planarizing the surface, forming a second metal layer on the opposing surface of the compound semiconductor substrate, and forming a first metal layer having a higher thermal conductivity than the compound semiconductor substrate Bonding the first semiconductor substrate and the compound semiconductor substrate via the first and second metal layers, and peeling the second substrate and the adhesive layer from the compound semiconductor substrate It is characterized by having

本発明によれば、化合物半導体基板は、接着のための金属層を介して第１の基板と接合されることにより機械的に保持されるため、ウェハの状態で薄層化された化合物半導体基板であっても破壊することなくハンドリングすることができる。このとき、第１の基板は、化合物半導体基板より高い熱伝導率を有するので、放熱性を向上させることができる。個片化されたチップごとに基板を薄層化する必要がないので、製造コストを大幅に抑制することができる。   According to the present invention, since the compound semiconductor substrate is mechanically held by being bonded to the first substrate through the metal layer for adhesion, the compound semiconductor substrate is thinned in a wafer state. Even so, it can be handled without destruction. At this time, since the first substrate has higher thermal conductivity than the compound semiconductor substrate, the heat dissipation can be improved. Since it is not necessary to thin the substrate for each chip, the manufacturing cost can be greatly reduced.

また、化合物半導体基板と第１の基板の接合面の金属層にも熱伝導率が高いＡｕ、Ｃｕを用いるので、化合物半導体基板と第１の基板を接合することで放熱性を損なうことはない。   In addition, since Au and Cu having high thermal conductivity are used for the metal layer on the bonding surface between the compound semiconductor substrate and the first substrate, heat dissipation is not impaired by bonding the compound semiconductor substrate and the first substrate. .

以上述べたように、化合物半導体基板を破壊することなく薄層化することができるので、化合物半導体素子の放熱性を向上させることができる。   As described above, since the thickness of the compound semiconductor substrate can be reduced without destroying it, the heat dissipation of the compound semiconductor element can be improved.

従来の放熱ビアを用いた化合物半導体素子の放熱構造を示す断面図である。It is sectional drawing which shows the thermal radiation structure of the compound semiconductor element using the conventional thermal radiation via. 本発明の一実施形態にかかる半導体装置の構造を示す断面図である。It is sectional drawing which shows the structure of the semiconductor device concerning one Embodiment of this invention. 半導体装置の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of a semiconductor device.

以下、図面を参照しながら本発明の実施形態について詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

＜半導体装置の構成＞
図２に、本発明の一実施形態にかかる半導体装置の構造を示す。半導体装置２０は、機能回路を構成する化合物半導体素子２４が形成された化合物半導体基板２３と、熱伝導率が化合物半導体基板２３より高い実装基板２１（第１の基板）と、化合物半導体基板２３と実装基板２１とを接着するための金属層２２により構成されている。 <Configuration of semiconductor device>
FIG. 2 shows the structure of a semiconductor device according to an embodiment of the present invention. The semiconductor device 20 includes a compound semiconductor substrate 23 on which a compound semiconductor element 24 constituting a functional circuit is formed, a mounting substrate 21 (first substrate) having a thermal conductivity higher than that of the compound semiconductor substrate 23, a compound semiconductor substrate 23, A metal layer 22 for bonding the mounting substrate 21 is used.

金属層２２は多層構造であり、化合物半導体基板２３および実装基板２１に接する金属層はＴｉで構成されている。化合物半導体基板２３と実装基板２１とを接合するための金属層は、熱伝導率が高くヤング率が低いＡｕまたはＣｕで構成されている。すなわち、金属層２２は、典型的にはＴｉ／Ａｕ／ＴｉまたはＴｉ／Ｃｕ／Ｔｉの３層構造である。   The metal layer 22 has a multilayer structure, and the metal layer in contact with the compound semiconductor substrate 23 and the mounting substrate 21 is made of Ti. The metal layer for joining the compound semiconductor substrate 23 and the mounting substrate 21 is made of Au or Cu having a high thermal conductivity and a low Young's modulus. That is, the metal layer 22 typically has a three-layer structure of Ti / Au / Ti or Ti / Cu / Ti.

実装基板２１は、化合物半導体より熱伝導率が高いＳｉ、ＳｉＣ、ＡｌＮ、ダイヤモンド、Ａｕ、Ｃｕ、Ａｌのいずれかの材料で構成されている。   The mounting substrate 21 is made of any material of Si, SiC, AlN, diamond, Au, Cu, and Al, which has higher thermal conductivity than the compound semiconductor.

熱伝導率が高い金属層２２を介して、化合物半導体基板２３を、熱伝導率が高い実装基板２１と接合することにより、薄層化した化合物半導体基板２３の放熱性を損ねることなく、基板強度を補強することができる。   By bonding the compound semiconductor substrate 23 to the mounting substrate 21 having a high thermal conductivity through the metal layer 22 having a high thermal conductivity, the substrate strength can be reduced without impairing the heat dissipation of the thinned compound semiconductor substrate 23. Can be reinforced.

また、化合物半導体基板２３と実装基板２１との接合に、低い接合温度かつ低い接合圧力で接合可能な表面活性化接合法を用いる。すなわち、接着層としてＡｕまたはＣｕを用いて、表面活性化接合法を適用することにより、化合物半導体素子の特性を熱応力、機械的応力により劣化させることがない。また、薄層化により著しく強度が低下した化合物半導体基板を破壊することなく、化合物半導体基板と実装基板とを接合することができる。   Further, a surface activated bonding method capable of bonding at a low bonding temperature and a low bonding pressure is used for bonding the compound semiconductor substrate 23 and the mounting substrate 21. That is, by applying the surface activated bonding method using Au or Cu as the adhesive layer, the characteristics of the compound semiconductor element are not deteriorated by thermal stress or mechanical stress. In addition, the compound semiconductor substrate and the mounting substrate can be bonded without destroying the compound semiconductor substrate whose strength has been remarkably lowered by the thinning.

＜半導体装置の製造方法＞
次に、本発明の一実施形態にかかる半導体装置の製造方法について、図３を参照して説明する。 <Method for Manufacturing Semiconductor Device>
Next, a method for manufacturing a semiconductor device according to an embodiment of the present invention will be described with reference to FIG.

図３（ａ）に示すように、化合物半導体基板２３上に化合物半導体素子２４を形成し、所与の機能回路を形成する。化合物半導体基板２３は、ＩｎＰ、ＧａＡｓからなる。化合物半導体基板２３を機械的に保持するための第２の基板と仮接合するために、仮接着層２５を形成する。仮接着層２５としては、例えば、熱硬化性樹脂、熱可塑性樹脂、ＵＶ硬化性樹脂等の接着剤を用いることができる。   As shown in FIG. 3A, a compound semiconductor element 24 is formed on a compound semiconductor substrate 23 to form a given functional circuit. The compound semiconductor substrate 23 is made of InP or GaAs. In order to temporarily bond the compound semiconductor substrate 23 to a second substrate for mechanically holding the compound semiconductor substrate 23, a temporary adhesive layer 25 is formed. As the temporary adhesive layer 25, for example, an adhesive such as a thermosetting resin, a thermoplastic resin, or a UV curable resin can be used.

図３（ｂ）に示すように、仮接着層２５を薄層化および平坦化する。仮接着層２５の厚さ（ｈ１）は、下記の理由により、薄層化された化合物半導体基板２３の厚さ（ｈ２、図３（ｅ）参照）より薄い方が望ましい。仮接着層２５の膜厚が厚いと、面内の膜厚ばらつきが大きくなり、第２の基板と仮接合した際の化合物半導体基板２３上の表面の平坦性が悪化する。そのため、化合物半導体基板２３を薄層化するために研磨すると、化合物半導体基板２３の厚さにばらつきが生じてしまう。このような場合には、化合物半導体基板２３の厚さが薄いところを起点として、クラックが生じるなどの問題が生じる可能性がある。   As shown in FIG. 3B, the temporary adhesive layer 25 is thinned and flattened. The thickness (h1) of the temporary adhesive layer 25 is preferably thinner than the thickness (h2, see FIG. 3E) of the thinned compound semiconductor substrate 23 for the following reason. If the thickness of the temporary adhesive layer 25 is large, the in-plane film thickness variation increases, and the flatness of the surface on the compound semiconductor substrate 23 when temporarily bonded to the second substrate is deteriorated. Therefore, if the compound semiconductor substrate 23 is polished to make it thinner, the thickness of the compound semiconductor substrate 23 will vary. In such a case, there is a possibility that a problem such as a crack may occur starting from a place where the thickness of the compound semiconductor substrate 23 is thin.

また、化合物半導体基板２３が厚さｈ２に薄層化された際に、化合物半導体基板２３から生じる曲げ応力によって仮接着層２５は弾性変形し、歪むことになる。この歪み量は、仮接着層２５の膜厚に比例して増加する。したがって、仮接着層２５が厚い場合には、薄層化された化合物半導体基板２３の反りを抑制できずに、化合物半導体基板２３の面内の高さは、ばらつきが増大する。そのため、研磨工程における荷重が、化合物半導体基板２３に不均一に加わることになり、荷重が集中した箇所を起点として、化合物半導体２３が破壊される。   Further, when the compound semiconductor substrate 23 is thinned to the thickness h2, the temporary adhesive layer 25 is elastically deformed and distorted by the bending stress generated from the compound semiconductor substrate 23. This amount of distortion increases in proportion to the film thickness of the temporary adhesive layer 25. Therefore, when the temporary adhesion layer 25 is thick, the warpage of the thinned compound semiconductor substrate 23 cannot be suppressed, and the in-plane height of the compound semiconductor substrate 23 increases in variation. Therefore, the load in the polishing process is applied to the compound semiconductor substrate 23 non-uniformly, and the compound semiconductor 23 is destroyed starting from the location where the load is concentrated.

したがって、化合物半導体基板２３の薄層化された厚さｈ２を２０μｍ以下とする場合、仮接着層２５の厚さｈ１を２０ｕｍ以下にすることにより、薄層化した化合物半導体基板２３の反りを十分に抑制できる。また、研磨工程における荷重が、化合物半導体基板２３に不均一に加わり基板が破壊されることを抑制することができる。   Therefore, when the thinned thickness h2 of the compound semiconductor substrate 23 is set to 20 μm or less, the thickness h1 of the temporary adhesive layer 25 is set to 20 μm or less to sufficiently warp the thinned compound semiconductor substrate 23. Can be suppressed. Moreover, it can suppress that the load in a grinding | polishing process applies to the compound semiconductor substrate 23 unevenly, and a board | substrate is destroyed.

一方、仮接着層２５の厚さの下限については、化合物半導体素子、金属配線、層間絶縁膜によって生じる機能回路内に形成された段差により決定される。例えば、機能回路内に形成された段差が１μｍの場合、仮接着層２５の厚さの下限は、この１μｍの段差を平坦化できるかどうかにより決定され、その下限値は、本発明の効果の及ぶ範囲に影響を与えるものではない。   On the other hand, the lower limit of the thickness of the temporary adhesive layer 25 is determined by the step formed in the functional circuit caused by the compound semiconductor element, the metal wiring, and the interlayer insulating film. For example, when the step formed in the functional circuit is 1 μm, the lower limit of the thickness of the temporary adhesive layer 25 is determined by whether or not the step of 1 μm can be flattened, and the lower limit is the effect of the present invention. It does not affect the range.

図３（ｃ）に示すように、化合物半導体基板２３と第２の基板２６とを、仮接着層２５を介して仮接合する。第２の基板２６としては、例えば、ガラス基板を用いる。加圧・加熱あまたはＵＶ照射することにより、仮接着層２５を完全に硬化させて、第２の基板２６を接合すればよい。   As shown in FIG. 3C, the compound semiconductor substrate 23 and the second substrate 26 are temporarily bonded via the temporary adhesive layer 25. For example, a glass substrate is used as the second substrate 26. The temporary adhesive layer 25 may be completely cured by pressurization / heating or UV irradiation, and the second substrate 26 may be bonded.

図３（ｄ）に示すように、化合物半導体基板２３の機能回路が形成された面と対向する面（以下、基板裏面と呼ぶ）を研削し薄層化する。   As shown in FIG. 3D, the surface of the compound semiconductor substrate 23 facing the surface on which the functional circuit is formed (hereinafter referred to as the substrate back surface) is ground and thinned.

図３（ｅ）に示すように、化合物半導体基板２３の基板裏面を研磨することにより平坦化を行う。最終的に、化合物半導体基板２３の厚さｈ２を２０μｍ以下の所望の厚さに薄層化する。このとき必要となる平坦性は、化合物半導体基板２３と第１の基板（実装基板２１）とを接合するための接合技術として、何を用いるかにより決定される。例えば、接着層としての金属が上述したようにＡｕまたはＣｕであり、表面活性化接合を用いて接合する場合には、化合物半導体基板２３の表面平坦性を３ｎｍ以下にする必要がある。このとき、接合温度１５０℃以下、接合圧力１ＭＰａ以下で接合することができる。   As shown in FIG. 3E, planarization is performed by polishing the back surface of the compound semiconductor substrate 23. Finally, the thickness h2 of the compound semiconductor substrate 23 is thinned to a desired thickness of 20 μm or less. The flatness required at this time is determined by what is used as a bonding technique for bonding the compound semiconductor substrate 23 and the first substrate (mounting substrate 21). For example, when the metal as the adhesive layer is Au or Cu as described above, and the surface activation bonding is used for bonding, the surface flatness of the compound semiconductor substrate 23 needs to be 3 nm or less. At this time, bonding can be performed at a bonding temperature of 150 ° C. or lower and a bonding pressure of 1 MPa or lower.

化合物半導体基板２３の表面平坦性が１ｎｍ以下であれば、常温でも接合することができる。つまり、必要とされる平坦性は、接合方法、温度、圧力等の接合条件に依存しており、平坦性そのものが本発明の効果の及ぶ範囲に直接的に影響を与えるものではない。   If the surface flatness of the compound semiconductor substrate 23 is 1 nm or less, bonding can be performed even at room temperature. That is, the required flatness depends on the bonding conditions such as the bonding method, temperature, and pressure, and the flatness itself does not directly affect the scope of the effect of the present invention.

図３（ｆ）に示すように、化合物半導体基板２３の基板裏面に金属層２２ａを堆積する。金属層２２ａは、化合物半導体基板２３との接着強度が高く、かつ放熱性を損ねないように高い熱伝導率を有していることが望ましい。このような要求を満たすために、金属層２２ａは多層構造とすることが望ましく、上述したように、化合物半導体基板２３の側からＴｉ／ＡｕまたはＴｉ／Ｃｕの２層構造である。   As shown in FIG. 3 (f), a metal layer 22 a is deposited on the back surface of the compound semiconductor substrate 23. The metal layer 22a preferably has high adhesive strength with the compound semiconductor substrate 23 and high thermal conductivity so as not to impair heat dissipation. In order to satisfy such requirements, the metal layer 22a is preferably a multilayer structure, and has a two-layer structure of Ti / Au or Ti / Cu from the side of the compound semiconductor substrate 23 as described above.

Ｔｉは、熱伝導率がＡｕまたはＣｕと比較して低いため、放熱性を低下させないように、膜厚は接着性を保持できる範囲で薄ければ薄い方がよい。また、本発明の効果という点では、薄ければ薄いほどよいので、例えば、３０ｎｍ以下の厚さとすることが望ましい。ただし、厚くなった場合であっても、本発明の効果の度合いに影響を与えるが、本発明の効果が直ちに得られなくなるものではない。同様に、Ａｕ、Ｃｕの膜厚についても、本発明の効果をより高めるためには薄い方が望ましいが、その下限値は、正しく基板同士が接合できるかどうか、すなわち接合技術そのものにより決定され、本発明により制限されるものではない。   Since Ti has a lower thermal conductivity than Au or Cu, it is better that the film thickness is as thin as possible in order to maintain adhesiveness so as not to reduce heat dissipation. Moreover, in terms of the effect of the present invention, the thinner the better, the more preferable, for example, is a thickness of 30 nm or less. However, even when the thickness is increased, the degree of the effect of the present invention is affected, but the effect of the present invention is not immediately lost. Similarly, the film thicknesses of Au and Cu are preferably thinner in order to further enhance the effects of the present invention. However, the lower limit is determined by whether or not the substrates can be bonded correctly, that is, by the bonding technique itself. It is not limited by the present invention.

図３（ｇ）に示すように、薄層化した化合物半導体基板２３を接合する第１の基板（実装基板２１）を作製する。第１の基板としては、薄層化した化合物半導体基板２３の放熱性を損ねないように、化合物半導体基板２３より高い熱伝導率を有する材料を用いればよい。例えば、Ｓｉ、ＳｉＣ、ＡｌＮ、ダイヤモンド、Ａｕ、Ｃｕ、Ａｌを用いればよい。また、第１の基板の厚さが厚いと熱抵抗が増加し放熱性が悪くなるため、第１の基板が破壊することなく、ハンドリングが可能な限りで薄くすればよい。例えば、ＳｉＣ基板であれば、１００〜１５０μｍ程度が望ましい。   As shown in FIG. 3G, a first substrate (mounting substrate 21) to which the thinned compound semiconductor substrate 23 is bonded is manufactured. As the first substrate, a material having a higher thermal conductivity than the compound semiconductor substrate 23 may be used so as not to impair the heat dissipation of the thinned compound semiconductor substrate 23. For example, Si, SiC, AlN, diamond, Au, Cu, and Al may be used. In addition, if the thickness of the first substrate is large, the thermal resistance increases and the heat dissipation becomes worse. Therefore, the first substrate may be made as thin as possible without causing damage to the first substrate. For example, if it is a SiC substrate, about 100-150 micrometers is desirable.

第１の基板の接合面にも金属層２２ｂを全面に形成する。金属層２２ｂは、化合物半導体基板２３の場合と同様に２層構造であり、実装基板２１の側からＴｉ／ＡｕまたはＴｉ／Ｃｕである。   A metal layer 22b is also formed on the entire bonding surface of the first substrate. The metal layer 22b has a two-layer structure as in the case of the compound semiconductor substrate 23, and is Ti / Au or Ti / Cu from the mounting substrate 21 side.

化合物半導体基板２３と第１の基板（実装基板２１）とを、金属層２２ａ，２２ｂを介して接合する。接合方法としては接合温度が低く、接合圧力が低いことが望ましい。接合温度が高い場合、化合物半導体素子の特性が劣化したり、薄層化して機械強度が低下した化合物半導体基板が、熱応力によって破壊される恐れがある。接合圧力が高い場合も、同様に、機械応力により薄層化した化合物半導体基板が破壊される。このような低接合温度、低接合圧力の接合方法として、例えば、表面活性化接合法を用いればよい。   The compound semiconductor substrate 23 and the first substrate (mounting substrate 21) are bonded via the metal layers 22a and 22b. As a joining method, it is desirable that the joining temperature is low and the joining pressure is low. When the bonding temperature is high, the characteristics of the compound semiconductor element may be deteriorated, or the compound semiconductor substrate that is thinned and has reduced mechanical strength may be destroyed by thermal stress. Similarly, when the bonding pressure is high, the compound semiconductor substrate thinned by mechanical stress is destroyed. As a bonding method with such a low bonding temperature and low bonding pressure, for example, a surface activated bonding method may be used.

図３（ｈ）に示すように、表面活性化接合法は、真空中で接合面を表面処理することにより、接合面の表面の原子を化学結合しやすい状態にする。具体的には、金属層２２ａ，２２ｂの表面をＡｒビームでエッチングして、表面のわずかな不純物を除去して、原子が結合しやすいように活性化する。   As shown in FIG. 3 (h), in the surface activated bonding method, the bonding surface is subjected to a surface treatment in a vacuum to make it easy to chemically bond atoms on the bonding surface. Specifically, the surfaces of the metal layers 22a and 22b are etched with an Ar beam to remove slight impurities on the surfaces, and are activated so that atoms are easily bonded.

図３（ｉ）に示すように、低接合温度、低接合圧力により金属層２２のＡｕまたはＣｕを接合して、化合物半導体基板２３と第１の基板（実装基板２１）とを接合する。なお、本発明における接合方法は、表面活性化接合法に限定されるものではなく、表面活性化接合と同等あるいは接合工程として基板や機能回路に影響を与えない条件で接合できる手法であればよい。   As shown in FIG. 3I, the compound semiconductor substrate 23 and the first substrate (mounting substrate 21) are bonded by bonding Au or Cu of the metal layer 22 at a low bonding temperature and a low bonding pressure. Note that the bonding method in the present invention is not limited to the surface activated bonding method, and may be any technique as long as it can be bonded under the same conditions as the surface activated bonding or under conditions that do not affect the substrate and functional circuit as a bonding process. .

最後に、図２に示すように、不要となった第２の基板２６を、化合物半導体基板２３から剥離する。例えば、加熱、レーザー照射、有機溶剤を用いて、仮接着層２５を軟化・溶融させることにより、化合物半導体基板２３から第２の基板２６を剥離する。   Finally, as shown in FIG. 2, the unnecessary second substrate 26 is peeled off from the compound semiconductor substrate 23. For example, the second substrate 26 is peeled from the compound semiconductor substrate 23 by softening and melting the temporary adhesive layer 25 using heating, laser irradiation, or an organic solvent.

このようにして、化合物半導体基板２３は、接着のための金属層２２を介して第１の基板（実装基板２１）と接合されることにより機械的に保持されるため、ウェハの状態で薄層化された化合物半導体基板２３であっても破壊することなくハンドリングすることができる。また、個片化されたチップ（化合物半導体素子２４）ごとに基板を薄層化する必要がないので、製造コストを大幅に抑制することができる。   In this way, the compound semiconductor substrate 23 is mechanically held by being bonded to the first substrate (mounting substrate 21) via the metal layer 22 for adhesion, and thus a thin layer in the wafer state. Even the compounded compound semiconductor substrate 23 can be handled without being destroyed. Moreover, since it is not necessary to thin the substrate for each chip (compound semiconductor element 24) that has been singulated, the manufacturing cost can be significantly reduced.

第１の基板（実装基板２１）は、化合物半導体基板２３より高い熱伝導率を有するので、放熱性を向上させることができる。また、化合物半導体基板２３と第１の基板の接合面の金属層２２にも熱伝導率が高いＡｕ、Ｃｕを用いるので、化合物半導体基板２３と第１の基板を接合することで放熱性を損なうことはない。   Since the first substrate (mounting substrate 21) has a higher thermal conductivity than the compound semiconductor substrate 23, the heat dissipation can be improved. Further, since Au and Cu having high thermal conductivity are used for the metal layer 22 on the bonding surface between the compound semiconductor substrate 23 and the first substrate, heat dissipation is impaired by bonding the compound semiconductor substrate 23 and the first substrate. There is nothing.

さらに、化合物半導体基板と第１の基板との接合において、低い接合温度かつ低い接合圧力で接合可能な表面活性化接合法を用いることにより、化合物半導体素子の特性を熱応力、機械的応力により劣化させることなく、または化合物半導体基板を破壊することなく接合することができる。   Further, in the bonding of the compound semiconductor substrate and the first substrate, the characteristics of the compound semiconductor element are deteriorated due to thermal stress and mechanical stress by using a surface activated bonding method capable of bonding at a low bonding temperature and a low bonding pressure. It is possible to perform bonding without destroying the compound semiconductor substrate.

１１，２１ 実装基板
１２，２２ 金属層
１３，２３ 化合物半導体基板
１４，２４ 化合物半導体素子
１５ 素子電極
１６ 放熱ビア
１７ 金属配線
１８ 層間絶縁膜
２５ 仮接着層
２６ 第２の基板 11, 21 Mounting substrate 12, 22 Metal layer 13, 23 Compound semiconductor substrate 14, 24 Compound semiconductor element 15 Element electrode 16 Heat radiation via 17 Metal wiring 18 Interlayer insulating film 25 Temporary adhesive layer 26 Second substrate

Claims (5)

機能回路を構成する化合物半導体素子が形成された化合物半導体基板の上に接着層を形成する工程と、
前記接着層を薄層化し、かつ表面を平坦化する工程と、
前記接着層に第２の基板を接合する工程と、
前記化合物半導体基板の前記機能回路が形成された面と対向する面を薄層化し、かつ表面を平坦化する工程と、
前記化合物半導体基板の前記対向する面に第２の金属層を形成する工程と、
熱伝導率が前記化合物半導体基板より高く、第１の金属層が形成された第１の基板と、前記化合物半導体基板とを、前記第１および第２の金属層を介して接合する工程と、
前記第２の基板と前記接着層を前記化合物半導体基板から剥離する工程と
を備えたことを特徴とする半導体装置の製造方法。 Forming an adhesive layer on the compound semiconductor substrate on which the compound semiconductor element constituting the functional circuit is formed;
Thinning the adhesive layer and flattening the surface;
Bonding a second substrate to the adhesive layer;
Thinning the surface of the compound semiconductor substrate facing the surface on which the functional circuit is formed, and flattening the surface;
Forming a second metal layer on the opposing surface of the compound semiconductor substrate;
Bonding a first substrate having a higher thermal conductivity than the compound semiconductor substrate and having a first metal layer formed thereon and the compound semiconductor substrate via the first and second metal layers;
A method of manufacturing a semiconductor device, comprising: a step of peeling the second substrate and the adhesive layer from the compound semiconductor substrate. 前記接着層は、前記化合物半導体基板の厚さと同じか、またはそれ以下に薄層化する
ことを特徴とする請求項１に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 1 , wherein the adhesive layer is thinned to be equal to or less than a thickness of the compound semiconductor substrate. 前記第１の金属層は多層構造であって、前記第１の基板に接する側からＴｉ／ＡｕまたはＴｉ／Ｃｕであり、
前記第２の金属層は多層構造であって、前記化合物半導体基板に接する側からＴｉ／ＡｕまたはＴｉ／Ｃｕであり、
前記化合物半導体基板と前記第１の基板とは、ＡｕまたはＣｕにより接合されることを特徴とする請求項１または２に記載の半導体装置の製造方法。 The first metal layer has a multilayer structure, and is Ti / Au or Ti / Cu from the side in contact with the first substrate,
The second metal layer has a multilayer structure, and is Ti / Au or Ti / Cu from the side in contact with the compound semiconductor substrate,
Wherein said compound semiconductor substrate and the first substrate, a method of manufacturing a semiconductor device according to claim 1 or 2, characterized in that it is joined by Au or Cu. 前記化合物半導体基板と前記第１の基板との接合は、表面活性化接合法が用いられることを特徴とする請求項１、２または３に記載の半導体装置の製造方法。 Wherein said compound semiconductor substrate first junction with the substrate, a manufacturing method of a semiconductor device according to claim 1, 2 or 3, characterized in that the surface activation bonding method is used. 前記第１の基板は、Ｓｉ、ＳｉＣ、ＡｌＮ、ダイヤモンド、Ａｕ、Ｃｕ、Ａｌのいずれかの材料で構成されることを特徴とする請求項１ないし４のいずれかに記載の半導体装置の製造方法。 Said first substrate, Si, a method of manufacturing a semiconductor device according SiC, AlN, diamond, Au, Cu, any of the four claims 1, characterized in that it is composed of any material of Al .
JP2013190620A 2013-09-13 2013-09-13 Manufacturing method of semiconductor device Active JP6004343B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013190620A JP6004343B2 (en) 2013-09-13 2013-09-13 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013190620A JP6004343B2 (en) 2013-09-13 2013-09-13 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2015056602A JP2015056602A (en) 2015-03-23
JP6004343B2 true JP6004343B2 (en) 2016-10-05

Family

ID=52820755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013190620A Active JP6004343B2 (en) 2013-09-13 2013-09-13 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP6004343B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202349706A (en) * 2019-06-21 2023-12-16 日商村田製作所股份有限公司 Semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2754734B2 (en) * 1989-06-06 1998-05-20 旭硝子株式会社 Composite semiconductor substrate
JPH06168958A (en) * 1992-12-01 1994-06-14 Japan Energy Corp Manufacture of semiconductor device
JP2762987B2 (en) * 1996-02-19 1998-06-11 日本電気株式会社 Semiconductor device and manufacturing method thereof
JP2980066B2 (en) * 1997-07-07 1999-11-22 日本電気株式会社 Semiconductor device
JP2004055924A (en) * 2002-07-22 2004-02-19 Sanken Electric Co Ltd Method for manufacturing semiconductor wafer laminate
JP2005129825A (en) * 2003-10-27 2005-05-19 Sumitomo Chemical Co Ltd Manufacturing method of compound semiconductor substrate
FR2926671B1 (en) * 2008-01-17 2010-04-02 Soitec Silicon On Insulator METHOD FOR TREATING DEFECTS WHEN BONDING PLATES
JP5441094B2 (en) * 2008-10-01 2014-03-12 国立大学法人京都工芸繊維大学 Semiconductor substrate manufacturing method and semiconductor substrate
JP2013098481A (en) * 2011-11-04 2013-05-20 Sumitomo Electric Device Innovations Inc Semiconductor device

Also Published As

Publication number Publication date
JP2015056602A (en) 2015-03-23

Similar Documents

Publication Publication Date Title
JP6956234B2 (en) A printed circuit module including a semiconductor element having a polymer substrate, and a method for manufacturing the same.
TWI795677B (en) Semiconductor device and method of manufacturing the same
JP6361709B2 (en) Manufacturing method of semiconductor device
JP2011243596A (en) Manufacturing method of package component and package component
US20120134065A1 (en) Electrostatic chuck and method of manufacturing semiconductor device
US9202753B2 (en) Semiconductor devices and methods of producing these
US10229870B2 (en) Packaged semiconductor device with tensile stress and method of making a packaged semiconductor device with tensile stress
JP2021197447A (en) Semiconductor device
US9153564B2 (en) Power module package and method of manufacturing the same
US9093437B2 (en) Packaged vertical power device comprising compressive stress and method of making a packaged vertical power device
CN103021960B (en) The manufacture method of three dimensional integrated circuits
JP2018049938A (en) Semiconductor device
US20160372393A1 (en) Laminar Structure, a Semiconductor Device and Methods for Forming Semiconductor Devices
US9799626B2 (en) Semiconductor packages and other circuit modules with porous and non-porous stabilizing layers
US20200152545A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP2016092049A (en) Ceramics metal junction body and circuit board employing the same
JP7326844B2 (en) Semiconductor device heat dissipation structure, manufacturing method thereof, amplifier
JP5601079B2 (en) Semiconductor device, semiconductor circuit board, and method of manufacturing semiconductor circuit board
JP6004343B2 (en) Manufacturing method of semiconductor device
JP2021002644A (en) Semiconductor device and method for producing the same
JP6036083B2 (en) Semiconductor device and method for manufacturing the same, electronic device and method for manufacturing the same
KR101652350B1 (en) Apparatus for bonding and debonding substrate, and methods of manufacturing semiconductor device substrate using the same
JP5562898B2 (en) Semiconductor device and manufacturing method thereof
TWI740350B (en) Manufacturing method of semiconductor device
JP6096685B2 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150715

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160826

R150 Certificate of patent or registration of utility model

Ref document number: 6004343

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250