JP5999022B2 - 多層基板およびその製造方法 - Google Patents

多層基板およびその製造方法 Download PDF

Info

Publication number
JP5999022B2
JP5999022B2 JP2013099586A JP2013099586A JP5999022B2 JP 5999022 B2 JP5999022 B2 JP 5999022B2 JP 2013099586 A JP2013099586 A JP 2013099586A JP 2013099586 A JP2013099586 A JP 2013099586A JP 5999022 B2 JP5999022 B2 JP 5999022B2
Authority
JP
Japan
Prior art keywords
hole
electronic component
resin film
resin films
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013099586A
Other languages
English (en)
Other versions
JP2014220428A (ja
Inventor
原田 敏一
敏一 原田
横地 智宏
智宏 横地
長谷川 賢一郎
賢一郎 長谷川
康徳 笠間
康徳 笠間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013099586A priority Critical patent/JP5999022B2/ja
Priority to TW103114843A priority patent/TWI510156B/zh
Priority to KR1020140054621A priority patent/KR101594241B1/ko
Priority to CN201410193966.1A priority patent/CN104144566B/zh
Publication of JP2014220428A publication Critical patent/JP2014220428A/ja
Application granted granted Critical
Publication of JP5999022B2 publication Critical patent/JP5999022B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、複数の樹脂フィルムを積層した積層体を加圧しつつ加熱して形成される多層基板およびその製造方法に関するものである。
このような多層基板が特許文献1に開示されている。この多層基板は、積層された複数の樹脂フィルムのうち一部の樹脂フィルムが有する貫通孔にチップ部品が挿入されている。チップ部品は電極を有しており、電極の主面、すなわち、電極の下面がその真下に位置するビアと接続されている。ビアは、多層基板内の導体パターンとともに基板内の配線を構成している。また、ビアは、導電ペーストを焼結させることで形成される。
なお、特許文献1に開示された多層基板は、チップ部品の電極の下面とビアとが接続されていたが、従来の多層基板には、チップ部品の電極の上面とビアとが接続されたものや、チップ部品の電極の上面および下面の両面とビアとが接続されたものもある。
特開2008−147254号公報
しかし、上記した多層基板は、チップ部品の上面と下面の少なくとも一方の主面のみがビアと接続されており、チップ部品と基板内の配線との接続箇所が少ないので、接続信頼性が低いという問題がある。例えば、ビア用の導電ペーストの充填不足が起きると、チップ部品とビアとの間が接続不良となり、その結果、チップ部品と基板内の配線とが導通不良となる。
なお、このような問題は、チップ部品の主面に対してビアを接続させる場合に限らず、チップ部品の主面に対してメッキ層や金属箔等の導体パターンを接続させる場合においても同様に生じる。また、このような問題は、貫通孔にチップ部品を挿入した多層基板に限らず、貫通孔に他の電子部品を挿入した多層基板においても同様に生じる。
本発明は上記点に鑑みて、電子部品と基板内の配線との接続信頼性を向上させることを目的とする。
上記目的を達成するため、請求項1、4、5に記載の発明では、
積層された複数の樹脂フィルム(10)と、
複数の樹脂フィルムのうち一部の樹脂フィルムが有する貫通孔(11)に挿入され、貫通孔の軸方向端部に位置する主面(20aと、貫通孔を構成する壁面に対向する側面(20cとを有する電子部品(20と、
複数の樹脂フィルムのうち貫通孔を有していない樹脂フィルムであって一部の樹脂フィルムに隣接する樹脂フィルムに設けられ、電子部品の主面と接続された導電性の接続部材(40fとを備え、
電子部品は、チップ部品であり、
一部の樹脂フィルムの表面上には、貫通孔の隣の位置に、電子部品の側面と接触するとともに、接続部材と導通する導体パターン(0d、30e)が設けられていることを特徴としている。
本発明では、電子部品の主面と接続部材とを接続するとともに、電子部品の側面と導体パターンとを接続している。このため、本発明によれば、電子部品の主面のみを基板内の配線と接続する場合と比較して、電子部品と基板内の配線との接続箇所が増加しているので、電子部品と基板内の配線との接続信頼性が向上する。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
第1実施形態における多層基板の断面図である。 図1の多層基板を構成する複数の樹脂フィルムが積層される様子を示す斜視図である。 第1実施形態における多層基板の製造工程のうち、樹脂フィルムの準備工程を示す断面図である。 図3Aに続く樹脂フィルムの準備工程を示す断面図である。 図3Bに続く樹脂フィルムの準備工程を示す断面図である。 第1実施形態における多層基板の製造工程のうち、樹脂フィルムの積層工程を示す断面図である。 第1実施形態における多層基板の製造工程のうち、チップ部品の挿入工程を示す断面図である。 図4Bに続くチップ部品の挿入工程を示す断面図である。 第1実施形態における多層基板の製造工程のうち、積層体の加圧加熱工程を示す断面図である。 第2実施形態における多層基板の断面図である。 第2実施形態における多層基板の製造工程のうち、樹脂フィルムの準備工程を示す断面図である。 図6Aに続く樹脂フィルムの準備工程を示す断面図である。 第3実施形態における多層基板の断面図である。 第3実施形態における多層基板の製造工程のうち、積層体の加圧加熱工程を示す断面図である。 第3実施形態における多層基板の製造工程のうち、ピンの挿入工程を示す断面図である。 他の実施形態におけるピンを示す外観図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
(第1実施形態)
図1、2に示すように、多層基板1は、電子部品が内蔵された部品内蔵基板であって、複数の樹脂フィルム10が積層された積層体を加熱プレスして成形されたものである。
複数の樹脂フィルム10は、熱可塑性樹脂で構成されており、相互に接着されている。図1、2に示す例では、6枚の樹脂フィルム10が積層されている。6枚の樹脂フィルム10のそれぞれを上から順に第1〜第6樹脂フィルム10a〜10fと呼ぶ。第1〜第6樹脂フィルム10a〜10fのうち、第3〜第5樹脂フィルム10c、10d、10eは、貫通孔11を有しており、第1、第2および第6樹脂フィルム10a、10b、10fは貫通孔11を有していない。第6樹脂フィルム10fは、貫通孔11を有する第5樹脂フィルム11eに隣接している。したがって、第3〜第5樹脂フィルム10c〜10eが、特許請求の範囲に記載の一部の樹脂フィルムに相当し、第6樹脂フィルム10fが特許請求の範囲に記載の貫通孔11を有していない樹脂フィルムであって一部の樹脂フィルムに隣接する樹脂フィルムに相当する。
第3〜第5樹脂フィルム10c〜10eが有する貫通孔11に、チップ部品20が挿入されている。チップ部品20は、半導体チップ、チップコンデンサ、チップ抵抗等のチップ型の電子部品である。チップ部品20は、主面としての下面20aおよび上面20bと、側面20cとを有している。主面20a、20bは、貫通孔11の軸方向端部に位置している。側面20cは、貫通孔11の内部に位置しており、貫通孔11を構成する壁面に対向している。
チップ部品20は、両側の側方端部にそれぞれ第1、第2電極21、22が設けられている。第1、第2電極21、22は金属材料等の導電性材料で構成されている。第1、第2電極21、22の表面は、チップ部品20の主面20a、20bと側面20cの両方に面しており、チップ部品20の主面20a、20bと側面20cのどちらからも電気的な接続が可能となっている。
第1、第2電極21、22の下面21a、22aは、第6樹脂フィルム10fに設けられた層間接続部材としてのビア40fと接続されている。この接続とは物理的および電気的な接続を意味する。第1、第2電極21、22は、ビア40fを介して、第6樹脂フィルム10fの下面に設けられた導体パターン30fと導通している。このビア40fが特許請求の範囲に記載の電子部品の主面と接続された導電性の接続部材に相当する。
また、第1〜第5樹脂フィルム10a〜10eの上面には導体パターン30が設けられている。第1〜第5樹脂フィルム10a〜10eおよび第6樹脂フィルム10fに設けられた各導体パターン30は、各樹脂フィルム中に設けられたビア40を介して互いに導通している。したがって、第1〜第6樹脂フィルム10a〜10fに設けられた各導体パターン30a〜30fは、第1、第2電極21、22と電気的に接続されており、ビア40とともに、第1、第2電極21、22に接続された配線を構成している。
そして、第4、第5樹脂フィルム10d、10eの上面に設けられた導体パターン30d、30eは、ビア40の位置から貫通孔11の隣の位置まで配置されており、これらの導体パターン30d、30eの側面31が第1、第2電極21、22の側面21c、22cと接触している。導体パターン30の側面31を第1、第2電極21、22に接触させることから、導体パターン30は厚い方が好ましい。
次に、本実施形態の多層基板1の製造方法を説明する。多層基板1は、樹脂フィルム10の準備工程と、樹脂フィルム10の積層工程と、チップ部品20の挿入工程と、積層体の加圧加熱工程とを順に行うことで製造される。
樹脂フィルム10の準備工程では、貫通孔11を有する樹脂フィルム10および貫通孔11を有していない樹脂フィルム10を含む複数の樹脂フィルム10を準備する。貫通孔11を有する樹脂フィルム10が図1の第3〜第5樹脂フィルム10c〜10eであり、貫通孔11を有していない樹脂フィルム10が図1の第1、第2、第6樹脂フィルム10a、10b、10fである。
ここで、第4、第5樹脂フィルム10d、10eの準備について具体的に説明する。まず、図3Aに示すように、樹脂フィルム10の一方の表面に銅箔等の導体箔を設けた後、フォトリソグラフィおよびエッチングにより導体箔をパターニングして、導体パターン30を形成する。このとき、形成された導体パターン30は、貫通孔11の形成予定領域およびその隣の領域にも存在している。
続いて、図3Bに示すように、樹脂フィルム10に貫通孔11を形成する。このとき、レーザ加工またはパンチ加工により、貫通孔11の形成予定領域に存在する導体箔も除去する。これにより、貫通孔11の隣に導体パターン30が設けられる。
続いて、図3Cに示すように、レーザ加工により、ビアホール12を形成した後、ビアホール12内にビア40を形成するための導電ペースト13を充填する。以上により、第4、第5樹脂フィルム10d、10eの準備が完了する。
なお、第3樹脂フィルム10cについては、上記した第4、第5樹脂フィルム10d、10eの準備工程に対して、形成される導体パターン30の形状および位置を変更することで準備することができる。第1、第2樹脂フィルム10a、10bについては、上記した第4、第5樹脂フィルム10d、10eの準備工程に対して、貫通孔11の形成を省略するとともに、形成される導体パターン30の形状および位置を変更する等により準備することができる。第6樹脂フィルム10fについては、上記した第4、第5樹脂フィルムの準備工程に対して、貫通孔11の形成を省略するとともに、形成される導体パターン30の形状および位置を変更し、さらに、チップ部品20と電気的に接続されるビア40fを追加する等により準備することができる。なお、第6樹脂フィルム10fについては、第1、第2樹脂フィルム10a、10bの準備と同様に、樹脂フィルムの上面に導体箔が設けられ、下面にビア40ホールが形成されるが、積層時にその上下面が逆となる。
樹脂フィルム10の積層工程では、図4Aに示すように、準備した第3〜第6樹脂フィルム10c〜10fを積層して樹脂フィルム10の積層体を形成する。これにより、第3〜第5樹脂フィルム10c〜10eの貫通孔11が連なって、積層体にチップ部品20を挿入する凹部が形成される。
チップ部品20の挿入工程では、図4Bに示すように、樹脂フィルム10の積層体の凹部にチップ部品20を挿入する。その後、図4Cに示すように、樹脂フィルム10の積層体の凹部に蓋をするように、第1、第2樹脂フィルム10a、10bを積層する。これにより、第1〜第6樹脂フィルム10a〜10fの積層体が形成される。
続いて、加圧加熱工程では、図4Dに示すように、ヒータが埋設された一対の熱プレス板50によって、第1〜第6樹脂フィルム10a〜10fの積層体を加圧しつつ加熱する。これにより、各樹脂フィルム10が相互に接着されて一体化するとともに、樹脂が流動して隙間が埋められて、チップ部品20と樹脂フィルム10とが一体化する。このように、樹脂フィルム10とチップ部品20とを一括で一体化させる。なお、このときの加熱により、導電ペースト13に含まれる粉末が焼結してビア40が形成される。以上により、図1に示す多層基板1が製造される。
以上の説明の通り、本実施形態では、貫通孔11を有する第4、第5樹脂フィルム10d、10eの上面のうち貫通孔11の隣の位置に、チップ部品20の第1、第2電極21、22の側面21c、22cと接触する導体パターン30d、30eが設けられている。この導体パターン30d、30eは、チップ部品20の第1、第2電極21、22の下面21a、22aに接合されたビア40と導通している。このため、本実施形態の多層基板1は、チップ部品20の第1、第2電極21、22をビア40のみと電気的に接続した場合と比較して、第1、第2電極21、22の基板内の配線との接続箇所が増加しており、チップ部品20と基板内の配線との接続信頼性が向上している。
(第2実施形態)
図5に示すように、本実施形態では、第4、第5樹脂フィルム10d、10eに設けた導体パターン30d、30eが、貫通孔11の周縁部で貫通孔11に入り込むように折り曲げられた折り曲げ部32を有しており、この折り曲げ部32よりも先端側部分33の表面がチップ部品20の側面20cに接触している。
このような構成は、第1実施形態で説明した第4、第5樹脂フィルム10d、10eの準備工程において、次のように変更することで実現される。すなわち、図6Aに示すように、導体パターン30の端部34が、貫通孔11の形成予定領域の内部に位置するように、導体パターン30を形成する。その後、図6Bに示すように、導体パターン30を残しつつ、貫通孔11を形成する。これにより、導体パターン30の端部34が貫通孔11の周縁部から貫通孔11の中心側へ突出した導体パターン30が形成される。
そして、チップ部品20の挿入工程において、チップ部品20を貫通孔11に挿入した際に、チップ部品20によって導体パターン30が折り曲げ部32で折り曲げられ、導体パターン30がチップ部品20の側面20cと接触する。
本実施形態によれば、導体パターン30の側面(端面)をチップ部品20の側面20cに接触させる場合と比較して、チップ部品20の側面20cと導体パターン30の接触面積を増大させることができる。
(第3実施形態)
図7に示すように、本実施形態の多層基板100は、第1実施形態の多層基板1に対してチップ部品20をピン60に変更したものである。
ピン60は、針状の接続部材であり、多層基板100の配線と外部とを電気的に接続する電子部品である。ピン60は、主面60aと側面60cとを有している。ピン60の長手方向端部の先端面が主面60aであり、長手方向に沿う面が側面60cである。したがって、ピン60の主面60aは、貫通孔11の軸方向端部に位置している。ピン60の側面60cは、貫通孔11の内部に位置しており、貫通孔11を構成する壁面に対向している。
図7に示す例では、複数の樹脂フィルム10として、8枚の樹脂フィルム10a〜10hが積層されている。貫通孔11を有していない樹脂フィルム10fに主面接続用の導体パターン30fが設けられている。この主面接続用の導体パターン30fに、ピン60の主面60aが接触している。この主面接続用の導体パターン30fは、各樹脂フィルム10の表面に設けられた導体パターン30とビア40を介して導通している。この主面接続用の導体パターン30fが、特許請求の範囲に記載の電子部品の主面に接続された接続部材に相当する。
また、本実施形態においても、第1実施形態と同様に、貫通孔11を有するフィルム10の表面のうち貫通孔11の隣の位置に、導体パターン30が設けられている。図7に示す例では、第1〜第5樹脂フィルム10a〜10eの上面のうち貫通孔11の隣の位置に、導体パターン30a〜30eが設けられている。これらの導体パターン30a〜30eの側面31が、ピン60の側面60cに接触している。ピン60の側面60cに接触している導体パターン30a〜30eは、ビア40を介して、主面接続用の導体パターン30fと導通している。
次に、本実施形態の多層基板100の製造方法を説明する。本実施形態の多層基板100の製造方法は、積層体の加圧加熱工程の後にピン60の挿入工程を行う点が第1実施形態と異なっており、その他は第1実施形態と同じである。
すなわち、樹脂フィルムの準備工程で、貫通孔11を有する樹脂フィルム10および貫通孔11を有していない樹脂フィルム10を含む複数の樹脂フィルム10を準備する。このとき、貫通孔11を有する樹脂フィルム10として、貫通孔11の隣の位置に導体パターン30a〜30eが設けられたものを準備する。一方、貫通孔11を有していない樹脂フィルム10として、主面接続用の導体パターン30fが設けられたものを準備する。
続いて、図8に示すように、樹脂フィルム10の積層工程を行った後、積層体の加圧加熱工程を行う。これにより、各樹脂フィルム10が相互に接着されて一体化する。また、このときの加熱により、導電ペーストに含まれる粉末が焼結してビア40が形成される。
続いて、図9に示すように、ピン60の挿入工程において、ピン60を貫通孔11に挿入する。これにより、ピン60の主面60aを主面接続用の導体パターン30fと接触させるとともに、ピン60の側面60cを貫通孔11の隣に設けられた導体パターン30a〜30eの側面31と接触させる。以上により、図7に示す多層基板100が製造される。
本実施形態においても、ピン60の主面60aに加えて、ピン60の側面60cを導体パターン30と接触させているので、ピン60の主面60aのみを導体パターン30と接触させる場合と比較して、ピン60の接触面積が増加しており、ピン60と基板内の配線との接続信頼性が向上している。
(他の実施形態)
本発明は上記した実施形態に限定されるものではなく、下記のように、特許請求の範囲に記載した範囲内において適宜変更が可能である。
(1)第1実施形態では、第4、第5樹脂フィルム10d、10eの準備の際に、貫通孔11の形成予定領域およびその隣の領域に存在するように導体パターン30を形成し、貫通孔11の形成とともに導体パターン30の一部を除去した。これに対して、貫通孔11の形成前に、貫通孔11の形成予定領域に存在せず、その隣の領域に存在するように導体パターン30を形成しておいても良い。
(2)第1、第2実施形態では、チップ部品20の第1、第2電極21、22の下面21a、22aを、ビア40と接続させたが、ビア40の代わりに、メッキ層や金属箔からなる導体パターン30等の他の接続部材と接続させても良い。
(3)第1、第2実施形態では、チップ部品20の一方の主面である下面20aをビア40と接続させたが、チップ部品20の他方の主面である上面20bをビア40と接続させても良い。
(4)第1、第2実施形態では、チップ部品20の第1、第2電極21、22の側面21c、22cと接触する導体パターン30を、第4、第5樹脂フィルム10d、10eの一方の表面である上面に設けたが、他方の表面である下面に設けても良い。
(5)第3実施形態では、ピン60が単独の部品であったが、図10に示すように、ピン60が挿入部品61の足と呼ばれる挿入部を構成していても良い。
(6)第3実施形態では、積層体の加圧加熱工程の後にピン60の挿入工程を行ったが、ピン60を多層基板に内蔵する場合、第1実施形態と同様に、ピン60の挿入工程の後に積層体の加圧加熱工程を行うようにしても良い。
(7)第3実施形態では、貫通孔11を有する樹脂フィルム10の表面上のうち貫通孔11の隣の位置に設けられた導体パターン30の側面31をピン60の側面60cと接触させたが、第2実施形態のように、導体パターン30の折り曲げ部よりも先端側部分の表面をピン60の側面60cに接触させても良い。
(8)上記各実施形態では、複数の樹脂フィルム10が熱可塑性樹脂で構成されていたが、これに限られず、複数の樹脂フィルム10が全て熱硬化性樹脂で構成されていても良い。また、複数の樹脂フィルム10として、熱可塑性樹脂で構成されたものと熱硬化性樹脂で構成されたものとを併用しても良い。
(9)上記各実施形態は、互いに無関係なものではなく、組み合わせが明らかに不可な場合を除き、適宜組み合わせが可能である。また、上記各実施形態において、実施形態を構成する要素は、特に必須であると明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
1 多層基板
10 樹脂フィルム
20 チップ部品(電子部品)
20a チップ部品の下面(電子部品の主面)
20c チップ部品の側面(電子部品の側面)
30 導体パターン
30d 電子部品の側面に接続された導体パターン
30e 電子部品の側面に接続された導体パターン
40 ビア
40f 電子部品の主面に接続されたビア(接続部材)
60 ピン(電子部品)

Claims (5)

  1. 積層された複数の樹脂フィルム(10)と、
    前記複数の樹脂フィルムのうち一部の樹脂フィルムが有する貫通孔(11)に挿入され、前記貫通孔の軸方向端部に位置する主面(20aと、前記貫通孔を構成する壁面に対向する側面(20cとを有する電子部品(20と、
    前記複数の樹脂フィルムのうち前記貫通孔を有していない樹脂フィルムであって前記一部の樹脂フィルムに隣接する樹脂フィルムに設けられ、前記電子部品の主面と接続された導電性の接続部材(40fとを備え、
    前記電子部品は、チップ部品であり、
    前記一部の樹脂フィルムの表面上には、前記貫通孔の隣の位置に、前記電子部品の側面と接触するとともに、前記接続部材と導通する導体パターン(0d、30e)が設けられており、
    前記導体パターンは、前記複数の樹脂フィルムの積層方向に複数並んでいることを特徴とする多層基板。
  2. 前記導体パターンは、その側面(31)が前記電子部品の側面と接触していることを特徴とする請求項1に記載の多層基板。
  3. 前記導体パターンは、その先端側部分が前記貫通孔に入り込むように、前記貫通孔の周縁部で折り曲げられた折り曲げ部(32)を有しており、前記折り曲げ部よりも先端側部分(33)の表面が前記電子部品の側面と接触していることを特徴とする請求項1に記載の多層基板。
  4. 積層された複数の樹脂フィルム(10)と、
    前記複数の樹脂フィルムのうち一部の樹脂フィルムが有する貫通孔(11)に挿入され、前記貫通孔の軸方向端部に位置する主面(20aと、前記貫通孔を構成する壁面に対向する側面(20cとを有する電子部品(20と、
    前記複数の樹脂フィルムのうち前記貫通孔を有していない樹脂フィルムであって前記一部の樹脂フィルムに隣接する樹脂フィルムに設けられ、前記電子部品の主面と接続された導電性の接続部材(40fとを備え、
    前記電子部品は、チップ部品であり、
    前記一部の樹脂フィルムの表面上には、前記貫通孔の隣の位置に、前記電子部品の側面と接触するとともに、前記接続部材と導通する導体パターン(0d、30e)が設けられており、
    前記導体パターンは、その先端側部分が前記貫通孔に入り込むように、前記貫通孔の周縁部で折り曲げられた折り曲げ部(32)を有しており、前記折り曲げ部よりも先端側部分(33)の表面が前記電子部品の側面と接触していることを特徴とする多層基板。
  5. 積層された複数の樹脂フィルム(10)と、
    前記複数の樹脂フィルムのうち一部の樹脂フィルムが有する貫通孔(11)に挿入され、前記貫通孔の軸方向端部に位置する主面(20a)と、前記貫通孔を構成する壁面に対向する側面(20c)とを有する電子部品(20)と、
    前記複数の樹脂フィルムのうち前記貫通孔を有していない樹脂フィルムであって前記一部の樹脂フィルムに隣接する樹脂フィルムに設けられ、前記電子部品の主面と接続された導電性の接続部材(40f)とを備え、
    前記電子部品は、チップ部品であり、
    前記一部の樹脂フィルムの表面上には、前記貫通孔の隣の位置に、前記電子部品の側面と接触するとともに、前記接続部材と導通する導体パターン(30d、30e)が設けられている多層基板の製造方法であって
    貫通孔(11)を有する樹脂フィルムおよび前記貫通孔を有していない樹脂フィルムを含む複数の樹脂フィルム(10)を準備する準備工程と、
    前記複数の樹脂フィルムを積層する積層工程と、
    前記積層工程後に、前記貫通孔に電子部品(20を挿入する挿入工程と、
    前記挿入工程後に、積層した前記複数の樹脂フィルムを加圧しつつ加熱することにより、前記複数の樹脂フィルムを一体化させるとともに、前記複数の樹脂フィルムと前記電子部品とを一体化させる加圧加熱工程とを備え、
    前記準備工程において、前記貫通孔を有する樹脂フィルムとして、前記貫通孔の隣の位置に導体パターン(0d、30e)が設けられたものを準備するとともに、前記貫通孔を有していない樹脂フィルムとして、前記電子部品の主面(20aと接続するための前記接続部材(40fが設けられたものを準備し、
    前記挿入工程において、前記電子部品を前記貫通孔に挿入することにより、前記電子部品の主面を前記接続部材と接触させるとともに、前記電子部品の側面(20cを前記導体パターンと接触させることを特徴とする多層基板の製造方法。
JP2013099586A 2013-05-09 2013-05-09 多層基板およびその製造方法 Active JP5999022B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013099586A JP5999022B2 (ja) 2013-05-09 2013-05-09 多層基板およびその製造方法
TW103114843A TWI510156B (zh) 2013-05-09 2014-04-24 Multilayer substrate and manufacturing method thereof
KR1020140054621A KR101594241B1 (ko) 2013-05-09 2014-05-08 다층 기판 및 그 제조 방법
CN201410193966.1A CN104144566B (zh) 2013-05-09 2014-05-09 多层基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013099586A JP5999022B2 (ja) 2013-05-09 2013-05-09 多層基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2014220428A JP2014220428A (ja) 2014-11-20
JP5999022B2 true JP5999022B2 (ja) 2016-09-28

Family

ID=51853605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013099586A Active JP5999022B2 (ja) 2013-05-09 2013-05-09 多層基板およびその製造方法

Country Status (4)

Country Link
JP (1) JP5999022B2 (ja)
KR (1) KR101594241B1 (ja)
CN (1) CN104144566B (ja)
TW (1) TWI510156B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021146894A1 (zh) * 2020-01-21 2021-07-29 鹏鼎控股(深圳)股份有限公司 内埋电子元件的电路板及制作方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59211295A (ja) * 1983-05-16 1984-11-30 東洋通信機株式会社 無半田接続プリント配線板
JPH0685425A (ja) * 1992-08-31 1994-03-25 Nec Corp 電子部品搭載用基板
JPH10294564A (ja) * 1997-04-17 1998-11-04 Advantest Corp 多層プリント配線基板
JPH10321987A (ja) * 1997-05-15 1998-12-04 Sony Corp プリント配線基板及びその製造方法
JP2002329977A (ja) * 2001-05-01 2002-11-15 Hisashi Hirano 多層回路基板及びその製造方法
US6747217B1 (en) * 2001-11-20 2004-06-08 Unisys Corporation Alternative to through-hole-plating in a printed circuit board
JP3905802B2 (ja) * 2002-07-31 2007-04-18 日本アビオニクス株式会社 プリント配線板及びその製造方法
JP2004200448A (ja) * 2002-12-19 2004-07-15 Nissan Motor Co Ltd 電子部品の基板実装方法
JP4259311B2 (ja) * 2003-12-19 2009-04-30 株式会社日立製作所 多層配線基板
US7061076B2 (en) * 2004-08-12 2006-06-13 Honeywell International Inc. Solderless component packaging and mounting
TWI301739B (en) * 2004-12-03 2008-10-01 Via Tech Inc Structure and method for embedded passive component assembly
JP2007317806A (ja) * 2006-05-24 2007-12-06 Fujitsu Ltd プリント基板ユニット
TWI357292B (en) * 2007-11-13 2012-01-21 Advanced Semiconductor Eng Multilayer circuit board with embedded electronic
JP4930417B2 (ja) * 2008-03-06 2012-05-16 株式会社デンソー 多層配線板の製造方法
JP4862871B2 (ja) * 2008-09-18 2012-01-25 株式会社デンソー 半導体装置
CN102150482B (zh) * 2008-09-30 2013-07-10 揖斐电株式会社 电子零件内置线路板及其制造方法
JP5786472B2 (ja) * 2011-06-10 2015-09-30 大日本印刷株式会社 部品内蔵配線板
JP5760260B2 (ja) * 2011-08-11 2015-08-05 株式会社フジクラ 部品内蔵プリント基板及びその製造方法
WO2014125973A1 (ja) * 2013-02-12 2014-08-21 株式会社村田製作所 部品内蔵樹脂多層基板および樹脂多層基板

Also Published As

Publication number Publication date
CN104144566B (zh) 2018-01-02
KR101594241B1 (ko) 2016-02-15
CN104144566A (zh) 2014-11-12
TWI510156B (zh) 2015-11-21
KR20140133462A (ko) 2014-11-19
JP2014220428A (ja) 2014-11-20
TW201511633A (zh) 2015-03-16

Similar Documents

Publication Publication Date Title
JP2006073763A (ja) 多層基板の製造方法
JP2017050391A (ja) 多層基板およびその製造方法
JP2007273654A (ja) フレキシブル回路基板、フレキシブル回路基板の製造方法および電子機器
WO2017043299A1 (ja) プリント基板の製造方法
JP2008141007A (ja) 多層基板の製造方法
JP2011249745A (ja) 多層基板
JP5652481B2 (ja) 樹脂多層基板およびその製造方法
JP5999022B2 (ja) 多層基板およびその製造方法
JP5651936B2 (ja) 容量素子具有配線板、容量素子具有配線板の製造方法
JP4657870B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP6268791B2 (ja) 樹脂多層基板およびその製造方法
JP6058321B2 (ja) 配線基板の製造方法
JP2014107498A (ja) 部品内蔵樹脂多層基板およびその製造方法
JP5874697B2 (ja) 多層プリント基板およびその製造方法
JP2014216599A (ja) 配線基板およびその製造方法
KR20180117010A (ko) Multi layer Printed Circuit Board (이하 PCB라 칭한다.)내 일부 회로를 일정 전압 전류 이상의 고압 또는 고전류가 흐르도록 회로를 구성하고자, 필요한 회로를 절연 wire로 대체함에 있어 절연 wire를 접합하는 방법 및 그러한 방식으로 제조된 PCB
JP5516830B2 (ja) 部品内蔵樹脂基板
JP2008016651A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法。
JP6323047B2 (ja) 樹脂多層基板およびその製造方法
JP5223893B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
WO2012124673A1 (ja) 部品内蔵基板
CN104244563A (zh) 电路板结构及其制作方法
JP5516608B2 (ja) セラミック積層基板の製造方法
WO2013002035A1 (ja) 部品内蔵基板
JP5882100B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160815

R151 Written notification of patent or utility model registration

Ref document number: 5999022

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350