JP5994167B2 - 半導体装置およびその製造方法、電子部品 - Google Patents
半導体装置およびその製造方法、電子部品 Download PDFInfo
- Publication number
- JP5994167B2 JP5994167B2 JP2011249938A JP2011249938A JP5994167B2 JP 5994167 B2 JP5994167 B2 JP 5994167B2 JP 2011249938 A JP2011249938 A JP 2011249938A JP 2011249938 A JP2011249938 A JP 2011249938A JP 5994167 B2 JP5994167 B2 JP 5994167B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- electrode
- semiconductor device
- film ring
- ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/147—Semiconductor insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05005—Structure
- H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
- H01L2224/171—Disposition
- H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/17181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
貫通電極を有する半導体装置は、たとえば、特許文献1および2に開示されている。
特許文献1および2の半導体装置は、Si基板と、Si基板に設けられた貫通電極と、Si基板の表面に形成された電極パッドと、電極パッド上に形成された再配置配線層とを含む。
本発明の他の目的は、表面電極の大きさに関わらず、表面電極に対して貫通電極を確実にコンタクトさせることができる半導体装置の製造方法を提供することである。
本発明のさらに他の目的は、半導体装置に貫通電極を高密度に設けることにより、小型化、大容量化および高機能化を実現することができる電子部品を提供することである。
これにより、本発明の半導体装置では、貫通電極の微細化を行なう場合に、従来に比べて表面電極を縮小化できる。その結果、貫通電極を高密度に設けることができるので、小型、大容量および高機能の半導体装置を実現することができる。
本発明の半導体装置では、前記貫通電極は、前記開口内のボトム部と、前記開口外の本体部とを含み、前記貫通電極の前記本体部は、前記絶縁膜リングにおける前記内縁部の前記第2面に重なるように、前記開口に対して横方向へ張り出していることが好ましい。
この構成を有する半導体装置は、たとえば、前記半導体装置の製造方法において、前記開口を区画する前記絶縁膜リングの内縁部が前記貫通孔内に露出するように、前記開口の径よりも大きいパターン径で前記半導体基板をエッチングする工程を含む、前記貫通孔を形成する工程を実行することにより製造することができる。
この構成を有する半導体装置は、たとえば、前記半導体装置の製造方法において、前記表面電極の径と同じかそれ以上のパターン径で前記半導体基板をエッチングする工程を含む、前記貫通孔を形成する工程を実行することにより製造することができる。
また、本発明の半導体装置では、前記絶縁膜リングは、前記半導体基板の前記表面に対して前記裏面側へ埋め込まれていることが好ましい。
この構成によれば、絶縁膜リングの厚さ分、貫通電極の表面側の端部が裏面側に後退するので、貫通電極のアスクペクト比(貫通電極の高さ/貫通電極の径)を小さくすることができる。そのため、貫通孔に電極材料を充填するときのステップカバレッジ(段差被膜性)を向上させることができる。また、半導体基板の表面と絶縁膜リングの上面との間の段差をなくすことができるので、半導体基板の表面の平坦性を維持することもできる。
また、本発明の半導体装置は、互いに隣り合う複数の前記表面電極の間に敷設された配線を含んでいてもよい。
また、本発明の半導体装置は、前記貫通電極との間に前記表面電極が置かれるように前記貫通電極の直上位置に配置された、外部接続用の表面バンプを含んでいてもよいし、前記貫通電極における前記半導体基板の前記裏面側の端部に配置された、外部接続用の裏面バンプを含んでいてもよい。
また、前記半導体基板の前記表面は、複数の半導体素子が形成された素子形成面を含んでいてもよい。
また、本発明の電子部品は、裏面に複数の外部端子を有するインタポーザと、前記インタポーザの表面に、前記表面が上方に向く姿勢で積層された請求項1〜12のいずれか一項に記載の半導体装置と、複数の裏面バンプを有し、当該裏面バンプが前記貫通電極に電気的に接続されるように前記半導体装置の前記表面に積層された第2半導体装置と、前記半導体装置および前記第2半導体装置を封止する樹脂パッケージとを含む。
また、本発明の半導体装置は、前記貫通電極の前記ボトム部と前記絶縁膜リングにおける前記内縁部の前記第1面との間に設けられた第2のビア絶縁膜を含み、前記ビア絶縁膜および前記第2のビア絶縁膜は、前記絶縁膜リングの前記内縁部によって互いに分断されていてもよい。
図1は、本発明の一実施形態に係る電子部品1の模式的な断面図である。図2は、図1の電子部品1のシステム構成を模式的に示すブロック図である。
電子部品1は、樹脂インタポーザ2と、樹脂インタポーザ2の表面3から順に積層された演算チップ4、Siインタポーザ5およびメモリチップ6と、樹脂パッケージ7とを含み、内部に電源系配線8および信号系配線9が組み込まれている。なお、演算チップ4、Siインタポーザ5およびメモリチップ6は、樹脂インタポーザ2の表面3に積層された複数の半導体装置の一例であり、これに限るものではない。
樹脂パッケージ7(たとえば、エポキシ樹脂)は、樹脂インタポーザ2の裏面10を露出させるように、樹脂インタポーザ2の表面3側のみを封止しており、演算チップ4、Siインタポーザ5およびメモリチップ6が露出しないようにこれらのチップの全体を覆っている。また、樹脂パッケージ7は、その側面が樹脂インタポーザ2の側面と面一に揃うように形成されている。
図1で示したように、この実施形態では、積層配置された複数の半導体チップ4〜6のうち、演算チップ4およびSiインタポーザ5それぞれに貫通電極17,18が設けられている。
これにより、演算チップ4は、貫通電極17を利用して、メモリチップ6に電力および電気信号を送ることができる。つまり、演算チップ4の貫通電極17が電子部品1の電源系配線8および信号系配線9を形成し、当該配線8,9により電力および信号が送られる。
中央部27の貫通電極18の各群では、行列状に配置された複数の貫通電極18を1つのブロックとして、複数のブロックが設けられている。具体的には、この実施形態では、8つの群が2行4列(2×4)の行列状に配置されており、各群では、4行64列(4×64)の貫通電極18を1ブロックとして2ブロック、つまり1つの群当たり合計512個の貫通電極18が設けられている。この群が8群あるので、Siインタポーザ5全体では、4096個(512個×8群)の貫通電極18が設けられている。
演算チップ4は、演算チップ4の本体をなす半導体基板としてのSi基板29と、ゲート絶縁膜30と、層間絶縁膜31と、絶縁膜リング32と、表面電極としての表面パッド33と、パッド間配線34と、貫通電極17と、ビア絶縁膜35と、表面バンプ36と、裏面バンプ19とを含む。
この実施形態では、表面パッド33は、2層パッド構造を有しており、ゲート絶縁膜30上に形成された下側パッド39と、第1層間絶縁膜37上に形成された上側パッド40とを含み、互いに上下に重なり合う下側パッド39と上側パッド40との間は、第1層間絶縁膜37を貫通する複数の導電性のビア41を介して電気的に接続されている。表面パッド33の層構造は、2層構造に限らず、たとえば、3層構造、4層構造、5層構造、それ以上の層構造であってもよい。また、表面パッド33の材料は、銅(Cu)などの他の金属材料であってもよい。
貫通電極17は、銅(Cu)からなり、Si基板29の裏面14から当該裏面14に対して垂直に絶縁膜リング32の開口42を通過して表面パッド33(下側パッド39)に達する円柱状に形成されている。これにより、貫通電極17および表面パッド33は、Si基板29の厚さ方向に同一直線上に並んでいる。なお、貫通電極17および表面パッド33は、必ずしも同一直線上に並んでいる必要はなく、たとえば、表面パッド33は、貫通電極17のSi基板29の表面13側端部から再配線等を引き回すことにより、平面視において貫通電極17から離れた位置に配置されていてもよい。
ビア絶縁膜35は、酸化シリコン(SiO2)からなり、貫通電極17とSi基板29との間およびSi基板29の裏面14全域に設けられている。
表面バンプ36は、第2層間絶縁膜38上において、貫通電極17との間に表面パッド33が置かれるように、貫通電極17の直上位置に1つずつ配置されている。各表面バンプ36は、互いに上下に重なり合う上側パッド40に対して、第2層間絶縁膜38を貫通する導電性のビア50を介して電気的に接続されている。また、各表面バンプ36は、演算チップ4上にSiインタポーザ5を積層した状態において、たとえば、Siインタポーザ5の裏面バンプ20(図1参照)と接続される。
以上説明した絶縁膜リング32を有する演算チップ4の構成は、この実施形態では、貫通電極18が形成された半導体基板(Si基板)であるSiインタポーザ5にも採用されている。また、絶縁膜リング32を形成することにより本体部44に比べて細く形成されたボトム部43を有する貫通電極17は、電子部品1の電源系配線8および信号系配線9のいずれにも使用する必要はなく、好ましくは、配線の低抵抗化が特に必要とされない信号系配線9を形成する貫通電極17に用いる。
演算チップ4を製造するには、まず、図5Aに示すように、700μm以上の厚さを有するSi基板29を表面13からエッチングすることにより、円環状のシャロートレンチ51を選択的に形成し、当該シャロートレンチ51にCVD法によりSiO2(絶縁材料)を充填する。これにより、Si基板29に埋め込まれた絶縁膜リング32(外径R1=12μm、内径R2=8μm)が形成される。この絶縁膜リング32を形成する工程は、たとえば、STI(Shallow Trench Isolation:シャロートレンチアイソレーション)工程によりSi基板29に複数の素子分離領域を形成する工程と同一工程で行うことができるので、効率よく絶縁膜リング32を形成することができる。
次に、図5Bに示すように、熱酸化法によりゲート絶縁膜30を形成する。その後、スパッタ、フォトリソグラフィ、CVD等の公知の半導体装置の製造技術により、ゲート絶縁膜30上に、下側パッド39、第1層間絶縁膜37、ビア41、上側パッド40およびパッド間配線34、第2層間絶縁膜38、ビア50および表面バンプ36を順に形成する。
次に、図5Dに示すように、たとえば、グラインダなどを用いて、Si基板29を裏面14側から研削して(バックグラインド)、Si基板29を薄化する。この実施形態では、700μm以上のSi基板29が30μm〜50μmになるまで研削する。
次に、図5Fに示すように、フォトレジスト54を介してSi基板29にエッチングガス(たとえば、SF6/O2など)を供給して、Si基板29を裏面14側からドライエッチングする。このエッチングは、絶縁膜リング32に到達した後、絶縁膜リング32(SiO2)とSi基板29とのエッチングレートの差を利用して(絶縁膜リング32をマスクとして利用して)絶縁膜リング32の開口42へガイドされる。そして、絶縁膜リング32の開口42を通過してゲート絶縁膜30が露出するまで、エッチングガスの種類を代えずに同一のガス種でエッチングを続ける。これにより、Si基板29に貫通孔56が形成され、各貫通孔56内には、絶縁膜リング32の内縁部45が露出することとなる。
次に、図5Iに示すように、エッチバックにより、ビア絶縁膜35における貫通孔56の開口端に臨む部分、具体的には、表面パッド33上の部分(底面部分)および絶縁膜リング32の内縁部45上の部分を選択的に除去する。これにより、貫通孔56内に表面パッド33(下側パッド39)が再度露出する。
次に、図5Kに示すように、研磨面がビア絶縁膜35の裏面部49と面一に揃うまで、貫通電極17の余分な部分(貫通孔56外の部分)をCMP(Chemical Mechanical Polishing)法により研磨して除去する。
以上、この実施形態の方法によれば、図5Aに示すように、表面パッド33の位置に対向する開口42を有する絶縁膜リング32を予め形成する。そのため、当該絶縁膜リング32上に表面パッド33を形成した後、Si基板29を裏面14から表面パッド33へ向かってエッチングする図5Fの工程において、理想のエッチング位置(絶縁膜リング32の開口42の位置)と実際のエッチング位置との間にギャップが生じていても、ドライエッチングが絶縁膜リング32に到達した後は、絶縁膜リング32(SiO2)とSi基板29とのエッチングレートの差を利用して(絶縁膜リング32をマスクとして利用して)、当該エッチングを開口42へガイドすることができる。
また、表面パッド33の縮小化により、互いに隣り合う表面パッド33の間のスペースを広げることができるので、そのスペースを有効利用して、パッド間配線34を敷設することができる。
また、演算チップ4によれば、裏面バンプ19を介して貫通電極17(本体部44)の裏面14側の端部に力が加わっても、本体部44に重なっている絶縁膜リング32(内縁部45)が緩衝材として働くので、表面パッド33に伝わる力を低減することができる。その結果、たとえば、演算チップ4を樹脂インタポーザ2に実装する時に、表面パッド33がダメージを受けることを防止することができる。
すなわち、図5Iの工程において、表面パッド33を露出させるためにビア絶縁膜35の底面部分をエッチバックにより除去することになるが、貫通孔56の内面のビア絶縁膜35(本体部48およびボトム部47)をそれほど厚いものではない。そのため、エッチバックの際、貫通孔56のボトム部の側面に形成されたビア絶縁膜35も一緒に除去されてしまうおそれがある。
そして、図1の電子部品1によれば、上記した演算チップ4およびSiインタポーザ5が搭載されているので、演算チップ4およびSiインタポーザ5に貫通電極17を高密度に設けることにより、小型化、大容量化および高機能化を実現することができる。
たとえば、貫通電極17は、楕円柱状、四角柱状、六角柱状、八角柱状であってもよく、絶縁膜リング32も、楕円環状、四角環状、六角環状、八角環状であってもよい。
また、図5Jの工程において、貫通電極17は、CVD法を用いてポリシリコンを貫通孔56に充填することにより形成することができる。ただし、その場合にはSi基板29およびガラス基板53が高温に晒されるので、接着剤52が溶けないように対策を施す必要がある。つまり、接着剤52の耐熱温度が比較的低温(200℃程度)である場合には、前述の実施形態のように、電解めっき法を採用することが好ましい。
2 樹脂インタポーザ
3 (樹脂インタポーザの)表面
4 演算チップ
5 Siインタポーザ
6 メモリチップ
7 樹脂パッケージ
8 電源系配線
9 信号系配線
10 (樹脂インタポーザの)裏面
11 外部端子
12 論理・制御回路
13 (演算チップの)表面
14 (演算チップの)裏面
15 (Siインタポーザの)表面
16 (Siインタポーザの)裏面
17 (演算チップの)貫通電極
18 (Siインタポーザの)貫通電極
19 (演算チップの)裏面バンプ
20 (Siインタポーザの)裏面バンプ
21 メモリセルアレイ
22 制御回路
23 (メモリチップの)裏面
24 (メモリチップの)裏面バンプ
25 (演算チップの)中央部
26 (演算チップの)周縁部
27 (Siインタポーザの)中央部
28 (Siインタポーザの)周縁部
29 Si基板
30 ゲート絶縁膜
31 層間絶縁膜
32 絶縁膜リング
33 表面パッド
34 パッド間配線
35 ビア絶縁膜
36 表面バンプ
37 第1層間絶縁膜
38 第2層間絶縁膜
39 下側パッド
40 上側パッド
41 ビア
42 (絶縁膜リングの)開口
43 (貫通電極の)ボトム部
44 (貫通電極の)本体部
45 (絶縁膜リングの)内縁部
46 (絶縁膜リングの)外縁部
47 (ビア絶縁膜の)ボトム部
48 (ビア絶縁膜の)本体部
49 (ビア絶縁膜の)裏面部
50 ビア
51 シャロートレンチ
52 接着剤
53 ガラス基板
54 フォトレジスト
55 (フォトレジストの)開口
56 貫通孔
Claims (16)
- 半導体基板と、
前記半導体基板の表面に選択的に埋め込まれた複数の絶縁膜リングと、
前記絶縁膜リングの開口を通過して、前記半導体基板の前記表面と裏面との間を貫通する貫通孔に埋め込まれた貫通電極と、
前記貫通電極と前記半導体基板との間に設けられたビア絶縁膜と、
前記半導体基板の前記表面の前記絶縁膜リングに対して前記表面側に離間して、前記開口に対向して形成され、前記貫通電極に電気的に接続された表面電極とを含み、
前記絶縁膜リングは、前記貫通孔の側面よりも内側に張り出した内縁部を含み、
前記絶縁膜リングの前記内縁部は、前記開口を区画する第1面と、前記貫通孔における前記半導体基板の前記裏面側の開口端に臨み、前記貫通電極に接する第2面とを含む、半導体装置。 - 前記貫通電極は、前記開口内のボトム部と、前記開口外の本体部とを含み、
前記貫通電極の前記本体部は、前記絶縁膜リングにおける前記内縁部の前記第2面に重なるように、前記開口に対して横方向へ張り出している、請求項1に記載の半導体装置。 - 前記貫通電極の前記本体部は、前記表面電極の径と同じかそれ以上の径を有している、請求項2に記載の半導体装置。
- 前記絶縁膜リングの前記内縁部は、前記絶縁膜リングの外形を画成する外縁部よりも薄く形成されている、請求項1〜3のいずれか一項に記載の半導体装置。
- 前記半導体装置は、互いに隣り合う複数の前記表面電極の間に敷設された配線を含む、請求項1〜4のいずれか一項に記載の半導体装置。
- 前記表面電極は、層間絶縁膜を介して積層された多層電極を含む、請求項1〜5のいずれか一項に記載の半導体装置。
- 前記半導体装置は、前記貫通電極との間に前記表面電極が置かれるように前記貫通電極の直上位置に配置された、外部接続用の表面バンプを含む、請求項1〜6のいずれか一項に記載の半導体装置。
- 前記半導体装置は、前記貫通電極における前記半導体基板の前記裏面側の端部に配置された、外部接続用の裏面バンプを含む、請求項1〜7のいずれか一項に記載の半導体装置。
- 前記絶縁膜リングは、円環状に形成されている、請求項1〜8のいずれか一項に記載の半導体装置。
- 前記貫通電極は、円柱状に形成されている、請求項1〜9のいずれか一項に記載の半導体装置。
- 前記半導体基板の前記表面は、複数の半導体素子が形成された素子形成面を含む、請求項1〜10のいずれか一項に記載の半導体装置。
- 裏面に複数の外部端子を有するインタポーザと、
前記インタポーザの表面に、前記表面が上方に向く姿勢で積層された請求項1〜11のいずれか一項に記載の半導体装置と、
複数の裏面バンプを有し、当該裏面バンプが前記貫通電極に電気的に接続されるように前記半導体装置の前記表面に積層された第2半導体装置と、
前記半導体装置および前記第2半導体装置を封止する樹脂パッケージとを含む、電子部品。 - 前記半導体装置は、前記貫通電極の前記ボトム部と前記絶縁膜リングにおける前記内縁部の前記第1面との間に設けられた第2のビア絶縁膜を含み、
前記ビア絶縁膜および前記第2のビア絶縁膜は、前記絶縁膜リングの前記内縁部によって互いに分断されている、請求項2または3に記載の半導体装置。 - 半導体基板の表面に、複数の絶縁膜リングを選択的に埋め込む工程と、
前記絶縁膜リングに対して前記半導体基板の反対側に、前記絶縁膜リングの開口に対向するように表面電極を形成する工程と、
前記半導体基板を裏面から前記絶縁膜リングの前記開口の径よりも大きいパターン径でエッチングすることにより、前記絶縁膜リングの前記開口を通過して前記表面電極に達する貫通孔を形成し、当該貫通孔内に前記開口を区画する前記絶縁膜リングの内縁部を露出させる工程と、
前記貫通孔内に露出している前記表面電極および前記絶縁膜リングの前記内縁部が覆われるように、前記貫通孔の内面にビア絶縁膜を形成する工程と、
少なくとも前記ビア絶縁膜における前記表面電極上の部分および前記絶縁膜リングの前記内縁部上の部分を選択的に除去する工程と、
前記ビア絶縁膜が形成された前記貫通孔に電極材料を充填することにより、前記表面電極に電気的に接続されるように貫通電極を形成する工程とを含む、半導体装置の製造方法。 - 前記貫通孔を形成する工程は、前記表面電極の径と同じかそれ以上のパターン径で前記半導体基板をエッチングする工程を含む、請求項14に記載の半導体装置の製造方法。
- 前記絶縁膜リングを形成する工程は、前記半導体基板を前記表面からエッチングすることによりシャロートレンチを形成する工程と、前記シャロートレンチに絶縁材料を充填することにより、前記絶縁膜リングを前記半導体基板の前記表面に対して前記裏面側へ埋め込むように形成する工程とを含む、請求項14または15に記載の半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011249938A JP5994167B2 (ja) | 2011-11-15 | 2011-11-15 | 半導体装置およびその製造方法、電子部品 |
CN201280056172.XA CN103946962B (zh) | 2011-11-15 | 2012-11-14 | 半导体装置的制造方法 |
PCT/JP2012/079508 WO2013073573A1 (ja) | 2011-11-15 | 2012-11-14 | 半導体装置およびその製造方法、電子部品 |
US14/356,481 US9324648B2 (en) | 2011-11-15 | 2012-11-14 | Semiconductor device, method for manufacturing same, and electronic component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011249938A JP5994167B2 (ja) | 2011-11-15 | 2011-11-15 | 半導体装置およびその製造方法、電子部品 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013105956A JP2013105956A (ja) | 2013-05-30 |
JP5994167B2 true JP5994167B2 (ja) | 2016-09-21 |
Family
ID=48429628
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011249938A Active JP5994167B2 (ja) | 2011-11-15 | 2011-11-15 | 半導体装置およびその製造方法、電子部品 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9324648B2 (ja) |
JP (1) | JP5994167B2 (ja) |
CN (1) | CN103946962B (ja) |
WO (1) | WO2013073573A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140028947A (ko) * | 2012-08-31 | 2014-03-10 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
KR20140065282A (ko) * | 2012-11-21 | 2014-05-29 | 삼성전자주식회사 | Tsv를 포함한 반도체 소자, 및 그 반도체 소자를 포함한 반도체 패키지 |
KR20150131130A (ko) * | 2013-03-18 | 2015-11-24 | 피에스4 뤽스코 에스.에이.알.엘. | 반도체 장치 및 그 제조 방법 |
TWI511257B (zh) * | 2013-07-30 | 2015-12-01 | Univ Nat Chiao Tung | 半導體元件之內連接結構 |
US9768066B2 (en) * | 2014-06-26 | 2017-09-19 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming conductive vias by direct via reveal with organic passivation |
KR101795480B1 (ko) * | 2015-04-06 | 2017-11-10 | 코닝정밀소재 주식회사 | 집적회로 패키지용 기판 |
JP6540228B2 (ja) * | 2015-05-25 | 2019-07-10 | 富士通株式会社 | 半導体装置及びその製造方法 |
WO2018163982A1 (ja) * | 2017-03-09 | 2018-09-13 | 株式会社村田製作所 | 多層基板 |
WO2019097949A1 (ja) * | 2017-11-14 | 2019-05-23 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置および半導体の製造方法、並びに撮像装置 |
CN108091621A (zh) * | 2017-12-21 | 2018-05-29 | 乐健科技(珠海)有限公司 | 内嵌开关芯片的器件模组及其制作方法 |
US11004779B2 (en) * | 2018-02-09 | 2021-05-11 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package and a method of manufacturing the same |
JP2019145737A (ja) * | 2018-02-23 | 2019-08-29 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置および半導体装置の製造方法 |
JP7181699B2 (ja) * | 2018-04-10 | 2022-12-01 | ローム株式会社 | 半導体レーザ装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08293523A (ja) * | 1995-02-21 | 1996-11-05 | Seiko Epson Corp | 半導体装置およびその製造方法 |
JP2000031144A (ja) * | 1998-07-08 | 2000-01-28 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2004095849A (ja) | 2002-08-30 | 2004-03-25 | Fujikura Ltd | 貫通電極付き半導体基板の製造方法、貫通電極付き半導体デバイスの製造方法 |
JP2009124087A (ja) * | 2007-11-19 | 2009-06-04 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
JP2009295859A (ja) | 2008-06-06 | 2009-12-17 | Oki Semiconductor Co Ltd | 半導体装置および半導体装置の製造方法 |
JP5289830B2 (ja) * | 2008-06-06 | 2013-09-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2011009645A (ja) * | 2009-06-29 | 2011-01-13 | Toshiba Corp | 半導体装置及びその製造方法 |
JP5101575B2 (ja) * | 2009-07-28 | 2012-12-19 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP5697898B2 (ja) * | 2009-10-09 | 2015-04-08 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置及びその製造方法 |
JP5532394B2 (ja) | 2009-10-15 | 2014-06-25 | セイコーエプソン株式会社 | 半導体装置及び回路基板並びに電子機器 |
JP5703556B2 (ja) | 2009-10-19 | 2015-04-22 | セイコーエプソン株式会社 | 半導体装置及び半導体装置の製造方法、回路基板並びに電子機器 |
US8338939B2 (en) * | 2010-07-12 | 2012-12-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | TSV formation processes using TSV-last approach |
TWI429055B (zh) * | 2010-10-07 | 2014-03-01 | Advanced Semiconductor Eng | 堆疊式封裝結構及其製造方法 |
US20130015504A1 (en) * | 2011-07-11 | 2013-01-17 | Chien-Li Kuo | Tsv structure and method for forming the same |
-
2011
- 2011-11-15 JP JP2011249938A patent/JP5994167B2/ja active Active
-
2012
- 2012-11-14 CN CN201280056172.XA patent/CN103946962B/zh active Active
- 2012-11-14 WO PCT/JP2012/079508 patent/WO2013073573A1/ja active Application Filing
- 2012-11-14 US US14/356,481 patent/US9324648B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN103946962A (zh) | 2014-07-23 |
CN103946962B (zh) | 2017-09-05 |
WO2013073573A1 (ja) | 2013-05-23 |
US20140291841A1 (en) | 2014-10-02 |
JP2013105956A (ja) | 2013-05-30 |
US9324648B2 (en) | 2016-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5994167B2 (ja) | 半導体装置およびその製造方法、電子部品 | |
JP5984134B2 (ja) | 半導体装置およびその製造方法、電子部品 | |
JP5998459B2 (ja) | 半導体装置およびその製造方法、電子部品 | |
US7932602B2 (en) | Metal sealed wafer level CSP | |
TWI776616B (zh) | 半導體裝置及其製造方法 | |
JP5543567B2 (ja) | 半導体素子の製造方法 | |
JP2020145233A (ja) | 半導体装置およびその製造方法 | |
JP2013247273A (ja) | 半導体装置の製造方法およびその方法により製造された半導体装置 | |
JP2007073681A (ja) | 半導体装置およびその製造方法 | |
JP2021048249A (ja) | 半導体装置およびその製造方法 | |
KR102013770B1 (ko) | 반도체 소자 및 그 제조 방법 | |
TWI782400B (zh) | 半導體裝置及其製造方法 | |
KR101883379B1 (ko) | 반도체 장치 | |
CN112420647A (zh) | 半导体装置及其制造方法 | |
JP2013247139A (ja) | 半導体装置及びその製造方法 | |
JP6160901B2 (ja) | 半導体装置およびその製造方法 | |
JP2021044399A (ja) | 半導体装置およびその製造方法 | |
US20230033087A1 (en) | Semiconductor package | |
JP2005311007A (ja) | 半導体装置 | |
JP5751131B2 (ja) | 半導体装置及びその製造方法 | |
JP2008124271A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150528 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160728 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160803 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5994167 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |