JP5983716B2

JP5983716B2 - III-V compound semiconductor photo detector

Info

Publication number: JP5983716B2
Application number: JP2014243050A
Authority: JP
Inventors: 慧藤井; 貴司石塚
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 2014-12-01
Filing date: 2014-12-01
Publication date: 2016-09-06
Anticipated expiration: 2029-09-07
Also published as: JP2015043466A

Description

本発明は、III−Ｖ族化合物半導体受光素子、及びIII−Ｖ族化合物半導体受光素子を作製する方法に関する。 The present invention relates to a group III-V compound semiconductor light-receiving element and a method for manufacturing a group III-V compound semiconductor light-receiving element.

非特許文献１では、カットオフ波長２．３９ミクロンのフォトダイオードの作製が記載されている。受光素子は、ＩｎＰ基板上に設けられた受光層と、ｐ型ＩｎＧａＡｓ窓層とを含む。この受光層は、ＩｎＧａＡｓ／ＧａＡｓＳｂのタイプII型量子井戸構造を含む。メサエッエッチングの後に、ｐ型ＩｎＧａＡｓ窓層上にＳｉＯ２パッシベーション膜を形成する。 Non-Patent Document 1 describes the production of a photodiode having a cutoff wavelength of 2.39 microns. The light receiving element includes a light receiving layer provided on the InP substrate and a p-type InGaAs window layer. The light receiving layer includes an InGaAs / GaAsSb type II quantum well structure. After the mesa etching, a SiO2 passivation film is formed on the p-type InGaAs window layer.

R.Sidhu, “Long-wavelength Photodiode on InP Using Lattice-Matched GaInAs-GaAsSb Type-II Quantum Wells” IEEE Photonics Technology Letters, Vol.17, No.12(2005), pp.2715-2717R. Sidhu, “Long-wavelength Photodiode on InP Using Lattice-Matched GaInAs-GaAsSb Type-II Quantum Wells” IEEE Photonics Technology Letters, Vol.17, No.12 (2005), pp.2715-2717

発明者らの知見によれば、ＩｎＧａＡｓ窓層を用いるとき、ＩｎＰ窓層に比べて暗電流が増加する。これ故に、ＩｎＰ基板上へ受光層を有する受光素子のためのエピタキシャル膜構造では、この膜構造の最上層はＩｎＰ窓層を用いる。エピタキシャル層を入射面とする表面入射型フォトダイオードでは、ＩｎＰ窓層は、受光層に到達すべき近赤外光を吸収しない。また、ＩｎＰ窓層は、既に述べたように、暗電流の抑制にも有効である。 According to the knowledge of the inventors, when an InGaAs window layer is used, dark current increases as compared to an InP window layer. Therefore, in an epitaxial film structure for a light receiving element having a light receiving layer on an InP substrate, an InP window layer is used as the uppermost layer of this film structure. In a front-illuminated photodiode having an epitaxial layer as an incident surface, the InP window layer does not absorb near infrared light that should reach the light receiving layer. In addition, the InP window layer is also effective in suppressing dark current, as already described.

このフォトダイオードのエピタキシャル積層は、有機金属気相成長法で成長される。エピタキシャル積層は受光層を含む。この受光層が、ＩｎＧａＡｓ／ＧａＡｓＳｂタイプII型量子井戸構造といった、Ｖ族構成元素としてＳｂを含むIII−Ｖ化合物半導体からなるとき、このエピタキシャル積層の成長では、Ｖ族構成元素としてＳｂを含むIII−Ｖ化合物半導体層を成長した後に、ＩｎＰ窓層の結晶成長を行う。この後に、エピタキシャル積層の一部分に選択的にアノード領域を形成してｐｎ接合を形成する。 This epitaxial stack of photodiodes is grown by metal organic vapor phase epitaxy. The epitaxial stack includes a light receiving layer. When this light-receiving layer is made of a III-V compound semiconductor containing Sb as a group V constituent element, such as an InGaAs / GaAsSb type II type quantum well structure, in the growth of this epitaxial stack, III- containing Sb as a group V constituent element. After the V compound semiconductor layer is grown, crystal growth of the InP window layer is performed. Thereafter, an anode region is selectively formed in a part of the epitaxial stack to form a pn junction.

このように作製されたフォトダイオードの特性測定の際に、発明者らは、予期せぬ電気的特性（暗電流の増加）に遭遇した。この予期せぬ特性の更なる調査によれば、本来ｎ型を示すＩｎＰ窓層がｐ型導電性を示している。ＩｎＰ窓層がｐ型導電を示すと、選択的に形成したアノード領域以外の領域でもｐｎ接合が形成されるため、ｐｎ接合領域の拡大と、ｐｎ接合が表面に露出することによる表面リーク電流の増大により、暗電流が増大するという問題点がある。そして、発明者らは、この要因を調査する中で、次のようなケースがあることを見出した。例えばＩｎＰ窓層の成長中に供給していないアンチモンがバックグラウンドレベルを超える量で不純物としてＩｎＰに混入していることを見出した。発明者らの検討によれば、アンチモンの混入はＩｎＰに特有である。 In measuring the characteristics of the photodiode thus fabricated, the inventors encountered unexpected electrical characteristics (increased dark current). According to a further investigation of this unexpected characteristic, an InP window layer that originally exhibits n-type exhibits p-type conductivity. When the InP window layer exhibits p-type conductivity, a pn junction is formed even in a region other than the selectively formed anode region. Therefore, an increase in the pn junction region and surface leakage current due to exposure of the pn junction to the surface. There is a problem that dark current increases due to the increase. The inventors have found that there are the following cases in investigating this factor. For example, it has been found that antimony not supplied during the growth of the InP window layer is mixed in InP as impurities in an amount exceeding the background level. According to the study by the inventors, antimony contamination is unique to InP.

本発明は、このような事情を鑑みて為されたものであり、Ｖ族構成元素としてＳｂを含むIII−Ｖ化合物半導体層を有する受光層とｎ型ＩｎＰ窓層とを有しており暗電流を低減可能なIII−Ｖ族化合物半導体受光素子を提供することを目的とし、またIII−Ｖ族化合物半導体受光素子を作製する方法を提供することを目的とする。 The present invention has been made in view of such circumstances, and includes a light-receiving layer having a III-V compound semiconductor layer containing Sb as a group V constituent element and an n-type InP window layer, and a dark current. An object of the present invention is to provide a III-V compound semiconductor light-receiving device capable of reducing the above, and to provide a method for manufacturing a III-V compound semiconductor light-receiving device.

本発明の一側面に係るIII−Ｖ族化合物半導体受光素子は、（ａ）主面を有する半導体基板と、（ｂ）前記半導体基板の前記主面上に設けられた受光層と、（ｃ）前記受光層の上に設けられ、第１及び第２の部分を有する窓層と、（ｄ）前記窓層の前記第１の部分の表面から前記受光層に到達するｐ型半導体からなるアノード領域とを備える。前記III−Ｖ族化合物半導体層のバンドギャップは半導体基板のバンドギャップより小さく、前記受光層はＶ族元素として少なくともアンチモンを含むIII−Ｖ族化合物半導体層を有しており、前記窓層にはｎ型ドーパントが添加されており、前記窓層の前記第２の部分における多数キャリアは電子である。
また、本発明の一側面に係るIII−Ｖ族化合物半導体受光素子では、前記窓層は少なくともＩｎとＰを含む材料からなることができる。
さらに、本発明の一側面に係るIII−Ｖ族化合物半導体受光素子では、前記窓層はＩｎＰであることができる。
またさらに、本発明の一側面に係るIII−Ｖ族化合物半導体受光素子では、前記窓層の前記第２の部分における電子濃度は１×１０^１６ｃｍ^−３以上であることができる。
本発明の一側面に係るIII−Ｖ族化合物半導体受光素子は、（ａ）主面を有する半導体基板と、（ｂ）前記半導体基板の前記主面上に設けられた受光層と、（ｃ）前記受光層上に設けられ、第１及び第２の部分を有するＩｎＰ層と、前記ＩｎＰ層の前記第１の部分の表面から前記受光層の方向に伸びるｐ型半導体からなるアノード領域とを備え、前記III−Ｖ族化合物半導体層のバンドギャップはＩｎＰのバンドギャップより小さく、前記ＩｎＰ層にはｎ型ドーパントが添加されており、前記ＩｎＰ層の前記第２の部分における多数キャリアは電子であり、前記ＩｎＰ層の前記第２の部分における電子濃度は１×１０^１６ｃｍ^−３以上である。前記受光層はＶ族元素として少なくともアンチモンを含むIII−Ｖ族化合物半導体層を有している。 A III-V compound semiconductor light receiving element according to one aspect of the present invention includes (a) a semiconductor substrate having a main surface, (b) a light receiving layer provided on the main surface of the semiconductor substrate, and (c). A window layer provided on the light-receiving layer and having first and second portions; and (d) an anode region made of a p-type semiconductor reaching the light-receiving layer from the surface of the first portion of the window layer. With. The band gap of the III-V compound semiconductor layer is smaller than the band gap of the semiconductor substrate, the light receiving layer has a III-V group compound semiconductor layer containing at least antimony as a group V element, and the window layer includes An n-type dopant is added, and majority carriers in the second portion of the window layer are electrons.
In the group III-V compound semiconductor light-receiving device according to one aspect of the present invention, the window layer may be made of a material containing at least In and P.
Furthermore, in the III-V compound semiconductor light receiving element according to one aspect of the present invention, the window layer may be InP.
Furthermore, in the group III-V compound semiconductor light-receiving device according to one aspect of the present invention, the electron concentration in the second portion of the window layer may be 1 × 10 ¹⁶ cm ⁻³ or more.
A III-V compound semiconductor light receiving element according to one aspect of the present invention includes (a) a semiconductor substrate having a main surface, (b) a light receiving layer provided on the main surface of the semiconductor substrate, and (c). An InP layer provided on the light receiving layer and having first and second portions; and an anode region made of a p-type semiconductor extending from the surface of the first portion of the InP layer toward the light receiving layer. The band gap of the III-V compound semiconductor layer is smaller than the band gap of InP, the n-type dopant is added to the InP layer, and the majority carriers in the second portion of the InP layer are electrons. The electron concentration in the second portion of the InP layer is 1 × 10 ¹⁶ cm ⁻³ or more. The light receiving layer has a III-V compound semiconductor layer containing at least antimony as a group V element.

このIII−Ｖ族化合物半導体受光素子によれば、受光層のIII−Ｖ族化合物半導体層の成長の際に供給されたアンチモンが成長炉に残留すること（つまり、メモリ効果）により、受光層上に成長されるＩｎＰ層に不純物としてアンチモンが含まれる。発明者らの調査によれば、ＩｎＰ層中のアンチモン不純物は正孔を生成している。ＩｎＰ層中に添加されたｎ型ドーパントがこの生成キャリアを補償して、ＩｎＰ層の第２の部分における多数キャリアを電子にしている。電子濃度が１×１０^１６ｃｍ^−３以上であるので、ＩｎＰ層の第２の部分は十分なｎ導電性を示す。このため、選択的に形成したアノード領域以外の領域はｎ導電性となることにより、選択的なｐｎ接合を形成することが可能となるため、暗電流が低減される。 According to this group III-V compound semiconductor light-receiving element, the antimony supplied during the growth of the group III-V compound semiconductor layer of the light-receiving layer remains in the growth furnace (that is, the memory effect). The InP layer grown in this manner contains antimony as an impurity. According to the inventors' investigation, the antimony impurity in the InP layer generates holes. The n-type dopant added in the InP layer compensates for the generated carriers, and the majority carriers in the second portion of the InP layer are converted to electrons. Since the electron concentration is 1 × 10 ¹⁶ cm ⁻³ or more, the second portion of the InP layer exhibits sufficient n conductivity. For this reason, since regions other than the selectively formed anode region become n-conductive, it becomes possible to form a selective pn junction, thereby reducing dark current.

本発明の一側面に係るIII−Ｖ族化合物半導体受光素子は、（ａ）主面を有する半導体基板と、（ｂ）前記半導体基板の前記主面上に設けられた受光層と、（ｃ）前記受光層上に設けられたＩｎＰ層とを備え、前記III−Ｖ族化合物半導体層のバンドギャップはＩｎＰのバンドギャップより小さく、前記ＩｎＰ層にはドナーが添加されており、前記ＩｎＰ層のドナー密度は１×１０^１６ｃｍ^−３以上である。前記受光層はＶ族元素として少なくともアンチモンを含むIII−Ｖ族化合物半導体層を有している。 A III-V compound semiconductor light receiving element according to one aspect of the present invention includes (a) a semiconductor substrate having a main surface, (b) a light receiving layer provided on the main surface of the semiconductor substrate, and (c). A band gap of the III-V compound semiconductor layer is smaller than a band gap of InP, and a donor is added to the InP layer, and a donor of the InP layer is provided. The density is 1 × 10 ¹⁶ cm ⁻³ or more. The light receiving layer has a III-V compound semiconductor layer containing at least antimony as a group V element.

このIII−Ｖ族化合物半導体受光素子によれば、受光層のIII−Ｖ族化合物半導体層の成長の際に供給されたアンチモンが成長炉に残留すること（つまり、メモリ効果）により、受光層上に成長されるＩｎＰ層に不純物としてアンチモンが含まれる。発明者らの調査によれば、ＩｎＰ層中のアンチモン不純物は正孔を生成している。ＩｎＰ層中のドナーがこの生成キャリアを補償して、ＩｎＰ層の第２の部分における多数キャリアを電子にしている。ドナー密度が１×１０^１６ｃｍ^−３以上であるので、ＩｎＰ層の第２の部分は十分なｎ導電性を示す。このため、選択的に形成したアノード領域以外の領域はｎ導電性となることにより、選択的なｐｎ接合を形成することが可能となるため、暗電流が低減される。 According to this group III-V compound semiconductor light-receiving element, the antimony supplied during the growth of the group III-V compound semiconductor layer of the light-receiving layer remains in the growth furnace (that is, the memory effect). The InP layer grown in this manner contains antimony as an impurity. According to the inventors' investigation, the antimony impurity in the InP layer generates holes. The donor in the InP layer compensates for this generated carrier, and the majority carriers in the second portion of the InP layer are converted to electrons. Since the donor density is 1 × 10 ¹⁶ cm ⁻³ or more, the second portion of the InP layer exhibits sufficient n conductivity. For this reason, since regions other than the selectively formed anode region become n-conductive, it becomes possible to form a selective pn junction, thereby reducing dark current.

本発明のIII−Ｖ族化合物半導体受光素子では、前記ＩｎＰ層におけるドナー密度は１×１０^１９ｃｍ^−３以下であることができる。また、本発明のIII−Ｖ族化合物半導体受光素子では、前記ＩｎＰ層におけるドナーがシリコンであることができる。 In the group III-V compound semiconductor light-receiving device of the present invention, the donor density in the InP layer may be 1 × 10 ¹⁹ cm ⁻³ or less. In the III-V compound semiconductor photo detector of the present invention, the donor in the InP layer can be silicon.

本発明のIII−Ｖ族化合物半導体受光素子では、前記受光層はＶ族元素として少なくともアンチモンを含むIII−Ｖ族化合物半導体層を有していることができる。また、本発明のIII−Ｖ族化合物半導体受光素子では、前記ＩｎＰ層は不純物としてアンチモンを含むことができる。 In the group III-V compound semiconductor light-receiving element of the present invention, the light-receiving layer may have a group III-V compound semiconductor layer containing at least antimony as a group V element. In the III-V compound semiconductor light receiving device of the present invention, the InP layer may contain antimony as an impurity.

本発明のIII−Ｖ族化合物半導体受光素子では、前記ＩｎＰ層の前記第２の部分における電子濃度は１×１０^１９ｃｍ^−３以下であることができる。 In the group III-V compound semiconductor light-receiving element of the present invention, the electron concentration in the second portion of the InP layer may be 1 × 10 ¹⁹ cm ⁻³ or less.

このIII−Ｖ族化合物半導体受光素子によれば、ＩｎＰ層の第２の部分が１×１０^１９ｃｍ^−３を超えない電子濃度を有するとき、アノード領域に適切な特性を与えることができる。 According to the III-V compound semiconductor light-receiving element, when the second portion of the InP layer has an electron concentration not exceeding 1 × 10 ¹⁹ cm ⁻³ , appropriate characteristics can be given to the anode region.

本発明のIII−Ｖ族化合物半導体受光素子では、前記ＩｎＰ層におけるアンチモン濃度は１×１０^１７ｃｍ^−３以上であり、前記ＩｎＰ層におけるアンチモン濃度は１×１０^１９ｃｍ^−３以下であることができる。 In the III-V compound semiconductor light-receiving element of the present invention, the antimony concentration in the InP layer is 1 × 10 ¹⁷ cm ⁻³ or more, and the antimony concentration in the InP layer is 1 × 10 ¹⁹ cm ⁻³ or less. it can.

このIII−Ｖ族化合物半導体受光素子によれば、ＩｎＰ層における混入アンチモン濃度は上記の範囲であり、この濃度範囲のアンチモン不純物の一部分が、正孔を提供するように作用する。シリコンの添加は、この提供された正孔キャリアを補償して、さらに、多数キャリアを電子にする働きがあり、選択的に形成したアノード領域以外の領域はｎ導電性となることにより、選択的なｐｎ接合を形成することが可能となるため、暗電流の低減を可能にする。 According to this group III-V compound semiconductor light-receiving element, the concentration of mixed antimony in the InP layer is in the above range, and a part of the antimony impurity in this concentration range acts to provide holes. The addition of silicon compensates for the provided hole carriers, and further functions to convert majority carriers into electrons, and the regions other than the selectively formed anode region become n-conducting, thereby making it selective. Since it becomes possible to form a pn junction, dark current can be reduced.

本発明のIII−Ｖ族化合物半導体受光素子では、前記受光層と前記ＩｎＰ層との間に設けられたＩｎＧａＡｓ層を更に備えることができる。前記ＩｎＰの前記アンチモン濃度は前記ＩｎＧａＡｓ層のアンチモン濃度より高い。 The III-V compound semiconductor light receiving element of the present invention may further include an InGaAs layer provided between the light receiving layer and the InP layer. The antimony concentration of the InP is higher than the antimony concentration of the InGaAs layer.

このIII−Ｖ族化合物半導体受光素子によれば、ＩｎＧａＡｓ層は、受光層に対してアノード領域の位置を調整するために役立つ。一方、このＩｎＧａＡｓ層も不純物としてアンチモンを含むけれども、ＩｎＰ層のアンチモン濃度はＩｎＧａＡｓ層のアンチモン濃度より高い。これ故に、ＩｎＧａＡｓ層がアンドープであることができる。 According to the group III-V compound semiconductor light receiving element, the InGaAs layer is useful for adjusting the position of the anode region with respect to the light receiving layer. On the other hand, although this InGaAs layer also contains antimony as an impurity, the antimony concentration of the InP layer is higher than the antimony concentration of the InGaAs layer. Hence, the InGaAs layer can be undoped.

本発明のIII−Ｖ族化合物半導体受光素子では、前記ＩｎＰ層の前記第２の部分の表面を覆う絶縁体からなるパッシベーション膜を更に備えることができる。 The III-V compound semiconductor light receiving element of the present invention may further include a passivation film made of an insulator covering the surface of the second portion of the InP layer.

III−Ｖ族化合物半導体受光素子によれば、窓層の材料に起因する暗電流を低減することができると共に、表面リーク電流も低減できる。 According to the III-V compound semiconductor light-receiving element, dark current caused by the material of the window layer can be reduced, and surface leakage current can also be reduced.

本発明のIII−Ｖ族化合物半導体受光素子では、前記受光層は、ＩｎＧａＡｓ層及びＧａＡｓＳｂ層を含む多重量子井戸構造、及びＧａＩｎＮＡｓ層及びＧａＡｓＳｂ層を含む多重量子井戸構造の少なくともいずれかを有し、前記III−Ｖ族化合物半導体層はＧａＡｓＳｂ層を含むことができる。 In the III-V compound semiconductor light-receiving element of the present invention, the light-receiving layer has at least one of a multiple quantum well structure including an InGaAs layer and a GaAsSb layer, and a multiple quantum well structure including a GaInNAs layer and a GaAsSb layer, The III-V compound semiconductor layer may include a GaAsSb layer.

このIII−Ｖ族化合物半導体受光素子によれば、所望の波長感度の受光層を得ることができる。 According to the group III-V compound semiconductor light-receiving element, a light-receiving layer having a desired wavelength sensitivity can be obtained.

本発明のIII−Ｖ族化合物半導体受光素子では、前記半導体基板は導電性ＩｎＰからなり、当該III−Ｖ族化合物半導体受光素子は前記半導体基板の裏面に設けられたカソード電極を更に備えることができる。 In the III-V compound semiconductor light receiving element of the present invention, the semiconductor substrate may be made of conductive InP, and the III-V compound semiconductor light receiving element may further include a cathode electrode provided on the back surface of the semiconductor substrate. .

このIII−Ｖ族化合物半導体受光素子によれば、ＩｎＰ基板は良好な受光感度の受光層を提供できる。また、ＩｎＰ層の第１の部分に選択的に形成された、表面から受光層に到達するｐ型半導体からなるアノード領域と、ＩｎＰ基板のカソードとにより、良好な受光特性を提供できる。 According to this group III-V compound semiconductor light-receiving element, the InP substrate can provide a light-receiving layer with good light-receiving sensitivity. Also, favorable light receiving characteristics can be provided by the anode region made of a p-type semiconductor selectively reaching the light receiving layer from the surface and the cathode of the InP substrate, which is selectively formed in the first portion of the InP layer.

本発明の別の側面は、III−Ｖ族化合物半導体受光素子を作製する方法である。この方法は、（ａ）成長炉に基板を配置する工程と、（ｂ）前記成長炉において、前記III−Ｖ族化合物半導体受光素子のための半導体積層を成長してエピタキシャル基板を形成する工程と、（ｃ）前記半導体積層を形成した後に、前記成長炉から前記エピタキシャル基板を取り出す工程と、（ｄ）前記成長炉から前記エピタキシャル基板を取り出した後に、前記ＩｎＰ層の表面からｐ型ドーパントを導入して、前記受光層の方向に伸びるｐ型半導体からなるアノード領域を形成する工程とを備える。半導体積層を成長する前記工程は、（ｂ１）アンチモン原料及びＶ族原料を含む原料ガスを前記成長炉に供給して、Ｖ族構成元素として少なくともアンチモンを含むIII−Ｖ族化合物半導体層を有する受光層を基板の主面上に形成する工程と、（ｂ２）前記成長炉へのアンチモン原料の供給を停止した後に、ｎ型ドーパント、インジウム原料及びリン原料を含む原料ガスを前記成長炉に供給して、ｎ型導電性のＩｎＰ層を前記受光層上に形成する工程とを含む。前記III−Ｖ族化合物半導体層のバンドギャップはＩｎＰのバンドギャップより小さく、前記ＩｎＰ層は不純物としてアンチモンを含み、前記ＩｎＰ層における電子濃度は１×１０^１６ｃｍ^−３以上である。受光層を基板の主面上に形成する前記工程は、アンチモン原料及びＶ族原料を含む原料ガスを前記成長炉に供給する工程を備える。前記受光層は、Ｖ族元素として少なくともアンチモンを含むIII−Ｖ族化合物半導体層を有する。 Another aspect of the present invention is a method for producing a III-V compound semiconductor light-receiving element. The method includes (a) placing a substrate in a growth furnace, and (b) growing a semiconductor stack for the III-V compound semiconductor light receiving element in the growth furnace to form an epitaxial substrate; (C) after forming the semiconductor stack, removing the epitaxial substrate from the growth furnace; and (d) introducing a p-type dopant from the surface of the InP layer after removing the epitaxial substrate from the growth furnace. Forming an anode region made of a p-type semiconductor extending in the direction of the light receiving layer. In the step of growing the semiconductor stack, (b1) receiving light having an III-V compound semiconductor layer containing at least antimony as a group V constituent element by supplying a source gas containing an antimony source and a group V source to the growth furnace. A step of forming a layer on the main surface of the substrate; and (b2) after stopping the supply of the antimony raw material to the growth furnace, a raw material gas containing an n-type dopant, an indium raw material and a phosphorus raw material is supplied to the growth furnace. Forming an n-type conductive InP layer on the light receiving layer. The band gap of the III-V compound semiconductor layer is smaller than the band gap of InP, the InP layer contains antimony as an impurity, and the electron concentration in the InP layer is 1 × 10 ¹⁶ cm ⁻³ or more. The step of forming the light receiving layer on the main surface of the substrate includes a step of supplying a source gas containing an antimony source and a group V source to the growth furnace. The light receiving layer has a III-V compound semiconductor layer containing at least antimony as a group V element.

この方法によれば、受光層上にＩｎＰ層を成長するときにアンチモンを成長炉に供給しないけれども、受光層のIII−Ｖ族化合物半導体層の成長の際に供給されたアンチモンが成長炉に残留すること（つまり、メモリ効果）により、不純物としてアンチモンがＩｎＰ層に含まれる。発明者らの調査によれば、ＩｎＰ層中のアンチモン不純物は正孔を生成する。ＩｎＰ層中に添加されたｎ型ドーパントがこの生成キャリアを補償して、ＩｎＰ層の第２の部分における多数キャリアを電子になる。電子濃度が１×１０^１６ｃｍ^−３以上であるので、ＩｎＰ層の第２の部分は十分なｎ導電性を示す。 According to this method, although antimony is not supplied to the growth furnace when the InP layer is grown on the light receiving layer, the antimony supplied during the growth of the III-V compound semiconductor layer of the light receiving layer remains in the growth furnace. By doing this (that is, the memory effect), antimony is contained in the InP layer as an impurity. According to the inventors' investigation, the antimony impurity in the InP layer generates holes. The n-type dopant added in the InP layer compensates for this generated carrier, and the majority carriers in the second portion of the InP layer become electrons. Since the electron concentration is 1 × 10 ¹⁶ cm ⁻³ or more, the second portion of the InP layer exhibits sufficient n conductivity.

本発明の別の側面は、III−Ｖ族化合物半導体受光素子を作製する方法である。この方法は、（ａ）成長炉に基板を配置する工程と、（ｂ）前記成長炉において、前記III−Ｖ族化合物半導体受光素子のための半導体積層を成長してエピタキシャル基板を形成する工程と、（ｃ）前記半導体積層を形成した後に、前記成長炉から前記エピタキシャル基板を取り出す工程と、（ｄ）前記成長炉から前記エピタキシャル基板を取り出した後に、前記ＩｎＰ層の表面からｐ型ドーパントを導入して、前記受光層の方向に伸びるｐ型半導体からなるアノード領域を形成する工程とを備え、半導体積層を成長する前記工程は、受光層を基板の主面上に形成する工程と、ｎ型ドーパント、インジウム原料及びリン原料を含む原料ガスを前記成長炉に供給して、ｎ型導電性のＩｎＰ層を前記受光層上に形成する工程と含み、前記III−Ｖ族化合物半導体層のバンドギャップはＩｎＰのバンドギャップより小さく、前記ＩｎＰ層におけるドナー密度は１×１０^１６ｃｍ^−３以上である。受光層を基板の主面上に形成する前記工程は、アンチモン原料及びＶ族原料を含む原料ガスを前記成長炉に供給する工程を備える。前記受光層は、Ｖ族元素として少なくともアンチモンを含むIII−Ｖ族化合物半導体層を有する。 Another aspect of the present invention is a method for producing a III-V compound semiconductor light-receiving element. The method includes (a) placing a substrate in a growth furnace, and (b) growing a semiconductor stack for the III-V compound semiconductor light receiving element in the growth furnace to form an epitaxial substrate; (C) after forming the semiconductor stack, removing the epitaxial substrate from the growth furnace; and (d) introducing a p-type dopant from the surface of the InP layer after removing the epitaxial substrate from the growth furnace. Forming an anode region made of a p-type semiconductor extending in the direction of the light-receiving layer, and the step of growing the semiconductor stack includes forming a light-receiving layer on the main surface of the substrate, and n-type Including a step of supplying a source gas containing a dopant, an indium source material and a phosphorus source material to the growth furnace to form an n-type conductive InP layer on the light-receiving layer. The band gap of the object semiconductor layer is smaller than the band gap of InP, the donor density in the InP layer is 1 × ¹⁰ 16 ^{cm -3} or more. The step of forming the light receiving layer on the main surface of the substrate includes a step of supplying a source gas containing an antimony source and a group V source to the growth furnace. The light receiving layer has a III-V compound semiconductor layer containing at least antimony as a group V element.

この方法によれば、受光層上にＩｎＰ層を成長するときにアンチモンを成長炉に供給しないけれども、受光層のIII−Ｖ族化合物半導体層の成長の際に供給されたアンチモンが成長炉に残留すること（つまり、メモリ効果）により、不純物としてアンチモンがＩｎＰ層に含まれる。発明者らの調査によれば、ＩｎＰ層中のアンチモン不純物は正孔を生成する。ＩｎＰ層中のドナーがこの生成キャリアを補償して、ＩｎＰ層の第２の部分における多数キャリアを電子になる。ドナー密度が１×１０^１６ｃｍ^−３以上であるので、ＩｎＰ層の第２の部分は十分なｎ導電性を示す。 According to this method, although antimony is not supplied to the growth furnace when the InP layer is grown on the light receiving layer, the antimony supplied during the growth of the III-V compound semiconductor layer of the light receiving layer remains in the growth furnace. By doing this (that is, the memory effect), antimony is contained in the InP layer as an impurity. According to the inventors' investigation, the antimony impurity in the InP layer generates holes. The donor in the InP layer compensates for this generated carrier, and the majority carriers in the second portion of the InP layer become electrons. Since the donor density is 1 × 10 ¹⁶ cm ⁻³ or more, the second portion of the InP layer exhibits sufficient n conductivity.

本発明に係る方法では、前記ＩｎＰ層におけるドナー密度は１×１０^１９ｃｍ^−３以下であることができる。また、本発明に係る方法では、前記ＩｎＰ層におけるドナーがシリコンであることができる。 In the method according to the present invention, the donor density in the InP layer may be 1 × 10 ¹⁹ cm ⁻³ or less. In the method according to the present invention, the donor in the InP layer may be silicon.

本発明に係る方法は、アンチモン原料及びＶ族原料を含む原料ガスを前記成長炉に供給する工程を備え、前記受光層は、Ｖ族元素として少なくともアンチモンを含むIII−Ｖ族化合物半導体層を有することができる。また、本発明に係る方法では、前記ＩｎＰ層は不純物としてアンチモンを含んでいることができる。 The method according to the present invention includes a step of supplying a source gas containing an antimony source and a group V source to the growth reactor, and the light receiving layer has a III-V group compound semiconductor layer containing at least antimony as a group V element. be able to. In the method according to the present invention, the InP layer may contain antimony as an impurity.

本発明に係る方法では、前記ＩｎＰ層の前記第２の部分における電子濃度は１×１０^１９ｃｍ^−３以下であることができる。 In the method according to the present invention, the electron concentration in the second portion of the InP layer may be 1 × 10 ¹⁹ cm ⁻³ or less.

この方法によれば、ＩｎＰ層が１×１０^１９ｃｍ^−３を超えない電子濃度を有するとき、アノード領域を形成するためのｐ型ドーパント量を増加せずに、アノード領域に適切な特性を与えることができる。 According to this method, when the InP layer has an electron concentration not exceeding 1 × 10 ¹⁹ cm ⁻³ , an appropriate characteristic is given to the anode region without increasing the amount of p-type dopant for forming the anode region. be able to.

本発明に係る方法では、前記ＩｎＰ層におけるアンチモン濃度は１×１０^１７ｃｍ^−３以上であり、前記ＩｎＰ層におけるアンチモン濃度は１×１０^１９ｃｍ^−３以下であることができる。 In the method according to the present invention, the antimony concentration in the InP layer may be 1 × 10 ¹⁷ cm ⁻³ or more, and the antimony concentration in the InP layer may be 1 × 10 ¹⁹ cm ⁻³ or less.

この方法によれば、ＩｎＰ層における混入アンチモン濃度は上記の範囲であり、この濃度範囲のアンチモン不純物の一部分が、正孔を提供するように作用する。 According to this method, the mixed antimony concentration in the InP layer is in the above range, and a part of the antimony impurity in this concentration range acts to provide holes.

本発明に係る方法では、前記ＩｎＰ層を成長する前に、III族原料及びＶ族原料を含む原料ガスを前記成長炉に供給してＩｎＧａＡｓ層を前記受光層上に成長する工程を更に備えることができる。前記ＩｎＧａＡｓ層のアンチモン濃度は前記ＩｎＰの前記アンチモン濃度より低い。 The method according to the present invention further includes a step of supplying a source gas containing a group III source material and a group V source material to the growth furnace and growing an InGaAs layer on the light receiving layer before the InP layer is grown. Can do. The antimony concentration of the InGaAs layer is lower than the antimony concentration of the InP.

この方法によれば、ＩｎＧａＡｓ層は、受光層に対してアノード領域の位置を調整するために役立つ。一方、このＩｎＧａＡｓ層も不純物としてアンチモンを含むけれども、ＩｎＰ層のアンチモン濃度はＩｎＧａＡｓ層のアンチモン濃度より高い。これ故に、ＩｎＧａＡｓ層がアンドープである。 According to this method, the InGaAs layer serves to adjust the position of the anode region with respect to the light receiving layer. On the other hand, although this InGaAs layer also contains antimony as an impurity, the antimony concentration of the InP layer is higher than the antimony concentration of the InGaAs layer. Therefore, the InGaAs layer is undoped.

本発明に係る方法では、前記受光層は、ＩｎＧａＡｓ層及びＧａＡｓＳｂ層を含む多重量子井戸構造、及びＧａＩｎＮＡｓ層及びＧａＡｓＳｂ層を含む多重量子井戸構造の少なくともいずれかを有し、前記III−Ｖ族化合物半導体層は、ＧａＡｓＳｂ層を含むことができる。 In the method according to the present invention, the light receiving layer has at least one of a multiple quantum well structure including an InGaAs layer and a GaAsSb layer, and a multiple quantum well structure including a GaInNAs layer and a GaAsSb layer, and the III-V compound The semiconductor layer can include a GaAsSb layer.

この方法によれば、所望の波長感度の受光層を形成できる。 According to this method, a light receiving layer having a desired wavelength sensitivity can be formed.

本発明に係る方法では、前記受光層及び前記ＩｎＰ層の成長は、有機金属気相成長法で行われることができる。この方法によれば、良好な特性の受光層及びＩｎＰ層を成長できるけれども、ＩｎＰの成長においてアンチモンのメモリ効果を生じる。 In the method according to the present invention, the light receiving layer and the InP layer may be grown by metal organic vapor phase epitaxy. According to this method, although a light-receiving layer and an InP layer having good characteristics can be grown, an antimony memory effect is produced in the growth of InP.

本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。 The above and other objects, features, and advantages of the present invention will become more readily apparent from the following detailed description of preferred embodiments of the present invention, which proceeds with reference to the accompanying drawings.

以上説明したように、本発明の一側面によれば、Ｖ族構成元素としてＳｂを含むIII−Ｖ化合物半導体層を有する受光層とｎ型ＩｎＰ窓層とを有しており暗電流を低減可能なIII−Ｖ族化合物半導体受光素子が提供される。また、本発明の別の側面によれば、III−Ｖ族化合物半導体受光素子を作製する方法が提供される。 As described above, according to one aspect of the present invention, it is possible to reduce dark current by including a light-receiving layer having an III-V compound semiconductor layer containing Sb as a group V constituent element and an n-type InP window layer. A III-V compound semiconductor light receiving element is provided. According to another aspect of the present invention, a method for producing a III-V compound semiconductor light receiving element is provided.

図１は、本実施の形態に係るIII−Ｖ族化合物半導体受光素子の構造を示す図面である。FIG. 1 is a drawing showing the structure of a III-V compound semiconductor light receiving element according to the present embodiment. 図２は、本実施の形態に係るIII−Ｖ族化合物半導体受光素子を作製する方法における主要な工程を示す図面である。FIG. 2 is a drawing showing the main steps in the method for producing a III-V compound semiconductor light-receiving element according to the present embodiment. 図３は、本実施の形態に係るIII−Ｖ族化合物半導体受光素子を作製する方法における主要な工程を示す図面である。FIG. 3 is a drawing showing main steps in a method for producing a III-V compound semiconductor light-receiving element according to the present embodiment. 図４は、本実施の形態に係るIII−Ｖ族化合物半導体受光素子を作製する方法における主要な工程を示す図面である。FIG. 4 is a drawing showing the main steps in the method for producing the III-V compound semiconductor light receiving element according to the present embodiment. 図５は、２種類のエピタキシャル基板の構造を示す図面である。FIG. 5 shows the structure of two types of epitaxial substrates. 図６は、図５で示した２種類のエピタキシャル基板の第２ＩｎＧａＡｓ層、及びＩｎＰ窓層について、二次イオン質量分析法で測定したＳｂ濃度を示す図面である。FIG. 6 is a view showing Sb concentrations measured by secondary ion mass spectrometry for the second InGaAs layer and the InP window layer of the two types of epitaxial substrates shown in FIG. 図７は、実施例１に示されるフォトダイオードの構造を示す図面である。FIG. 7 is a drawing showing the structure of the photodiode shown in the first embodiment. 図８は、実施例１におけるシリコン濃度、電子又は正孔濃度、暗電流の関係を示す図である。FIG. 8 is a graph showing the relationship among silicon concentration, electron or hole concentration, and dark current in Example 1.

本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明のIII−Ｖ族化合物半導体受光素子及びエピタキシャル基板、並びにこれらの作製方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。 The knowledge of the present invention can be easily understood by considering the following detailed description with reference to the accompanying drawings shown as examples. Subsequently, embodiments of the III-V compound semiconductor light-receiving element and the epitaxial substrate of the present invention and methods for producing them will be described with reference to the accompanying drawings. Where possible, the same parts are denoted by the same reference numerals.

図１は、本実施の形態に係るIII−Ｖ族化合物半導体受光素子を示す図面である。III−Ｖ族化合物半導体受光素子は例えばフォトダイオードである。図１を参照すると、直交座標系Ｓが示されている。 FIG. 1 is a drawing showing a group III-V compound semiconductor light receiving element according to the present embodiment. The III-V compound semiconductor light receiving element is, for example, a photodiode. Referring to FIG. 1, an orthogonal coordinate system S is shown.

III−Ｖ族化合物半導体受光素子１１は、半導体基板１３と、半導体積層１５、アノード領域１７とを備える。半導体積層１５は、半導体基板１３上に設けられ、また受光層２１及びＩｎＰ層２３を含む。半導体積層１５内の半導体層（例えば受光層２１及びＩｎＰ層２３）は、半導体基板１３の主面１３ａの法線軸Ａｘの方向に積層される。半導体基板１３は主面１３ａ及び裏面１３ｂを有する。また、主面１３ａは第１及び第２のエリア１３ｃ、１３ｄを含み、第２のエリア１３ｄは第１のエリア１３ｃを囲む。受光層２１は、半導体基板１３の主面１３ａ上に設けられており、また半導体基板１３とＩｎＰ層２３との間に設けられている。受光層２１は、Ｖ族構成元素として少なくともアンチモンを含むIII−Ｖ族化合物半導体層を有する。III−Ｖ族化合物半導体層は、例えばＧａＡｓＳｂ等からなる。受光層２１は、バルク構造、量子井戸構造等からなることができる。III−Ｖ族化合物半導体層のバンドギャップＥ_ａｂｓｐはＩｎＰのバンドギャップＥ_ＩｎＰより小さく、III−Ｖ族化合物半導体層は、半導体積層１５の主面１５ａから入射してＩｎＰ層２３を介して受光層２１に到達した光から電子・正孔対を生成する。受光層２１は第１及び第２の部分２１ｃ、２１ｄを有しており、第１及び第２の部分２１ｃ、２１ｄは、それぞれ、第１及び第２のエリア１３ｃ、１３ｄ上に設けられている。ＩｎＰ層２３は受光層２１上に設けられ、また第１及び第２の部分２３ｃ、２３ｄを有する。第１及び第２の部分２３ｃ、２３ｄは、それぞれ、第１及び第２のエリア１３ｃ、１３ｄ上に設けられている。第１の部分２１ｃは、第１の部分２３ｃと第１のエリア１３ｃとの間に設けられている。第２の部分２１ｄは、第２の部分２３ｄと第２のエリア１３ｄとの間に設けられている。アノード領域１７は、ＩｎＰ層２３の第１の部分２３ｃの表面から受光層２１に到達するｐ型半導体からなる。アノード領域１７にはｐ型ドーパントが添加されており、ｐ型ドーパントとしては、例えば亜鉛（Ｚｎ）等が使用される。 The III-V compound semiconductor light receiving element 11 includes a semiconductor substrate 13, a semiconductor stack 15, and an anode region 17. The semiconductor stack 15 is provided on the semiconductor substrate 13 and includes a light receiving layer 21 and an InP layer 23. The semiconductor layers (for example, the light receiving layer 21 and the InP layer 23) in the semiconductor stack 15 are stacked in the direction of the normal axis Ax of the main surface 13a of the semiconductor substrate 13. The semiconductor substrate 13 has a main surface 13a and a back surface 13b. The main surface 13a includes first and second areas 13c and 13d, and the second area 13d surrounds the first area 13c. The light receiving layer 21 is provided on the main surface 13 a of the semiconductor substrate 13 and is provided between the semiconductor substrate 13 and the InP layer 23. The light receiving layer 21 has a III-V group compound semiconductor layer containing at least antimony as a group V constituent element. The III-V compound semiconductor layer is made of, for example, GaAsSb. The light receiving layer 21 can have a bulk structure, a quantum well structure, or the like. The band gap E _absp of the group III-V compound semiconductor layer is smaller than the band gap E _{InP of InP} , and the group III-V compound semiconductor layer is incident from the main surface 15a of the semiconductor stack 15 and passes through the InP layer 23 to receive the light receiving layer. Electron / hole pairs are generated from the light that has reached 21. The light receiving layer 21 has first and second portions 21c and 21d, and the first and second portions 21c and 21d are provided on the first and second areas 13c and 13d, respectively. . The InP layer 23 is provided on the light receiving layer 21 and includes first and second portions 23c and 23d. The first and second portions 23c and 23d are provided on the first and second areas 13c and 13d, respectively. The first portion 21c is provided between the first portion 23c and the first area 13c. The second portion 21d is provided between the second portion 23d and the second area 13d. The anode region 17 is made of a p-type semiconductor that reaches the light receiving layer 21 from the surface of the first portion 23 c of the InP layer 23. A p-type dopant is added to the anode region 17. As the p-type dopant, for example, zinc (Zn) or the like is used.

III−Ｖ族化合物半導体受光素子１１では、ＩｎＰ層２３は不純物としてアンチモンを含むと共に、ＩｎＰ層２３にはｎ型ドーパントが添加されている。ｎ型ドーパントは、例えばシリコン、硫黄等を用いることができる。ＩｎＰ層２３の第２の部分２３ｄにおける多数キャリアは電子であり、ＩｎＰ層２３の第２の部分２３ｄにおける電子濃度は１×１０^１６ｃｍ^−３以上である。 In the III-V compound semiconductor light-receiving element 11, the InP layer 23 contains antimony as an impurity, and an n-type dopant is added to the InP layer 23. For example, silicon, sulfur, or the like can be used as the n-type dopant. The majority carriers in the second portion 23d of the InP layer 23 are electrons, and the electron concentration in the second portion 23d of the InP layer 23 is 1 × 10 ¹⁶ cm ⁻³ or more.

このIII−Ｖ族化合物半導体受光素子１１によれば、受光層２１のIII−Ｖ族化合物半導体層の成長の際に成長炉に供給されたアンチモンの残留（つまり、メモリ効果）により、受光層２１上に成長されるＩｎＰ層２３に、その成長中に供給していないアンチモンが不純物として含まれる。発明者らの調査によれば、ＩｎＰ層２３中のアンチモン不純物は正孔を生成する。この生成キャリアは、ＩｎＰ層２３中に添加されたｎ型ドーパントによって補償されて、この結果、ＩｎＰ層２３の第２の部分２３ｄにおける多数キャリアが電子となる。電子濃度が１×１０^１６ｃｍ^−３以上であるので、ＩｎＰ層２３の第２の部分２３ｄは十分なｎ導電性を示す。 According to the group III-V compound semiconductor light-receiving element 11, the light-receiving layer 21 is caused by the residual antimony (that is, the memory effect) supplied to the growth reactor during the growth of the group III-V compound semiconductor layer of the light-receiving layer 21. The InP layer 23 grown on top contains antimony that is not supplied during the growth as an impurity. According to the inventors' investigation, the antimony impurity in the InP layer 23 generates holes. The generated carriers are compensated by the n-type dopant added to the InP layer 23. As a result, majority carriers in the second portion 23d of the InP layer 23 become electrons. Since the electron concentration is 1 × 10 ¹⁶ cm ⁻³ or more, the second portion 23 d of the InP layer 23 exhibits sufficient n conductivity.

発明者らの調査によれば、ＩｎＰ層２３におけるアンチモン濃度は１×１０^１７ｃｍ^−３以上であり、ＩｎＰ層２３におけるアンチモン濃度は１×１０^１９ｃｍ^−３以下であることができる。ＩｎＰ層２３における混入アンチモン濃度は上記の範囲であり、この濃度範囲のアンチモン不純物の少なくとも一部分が、正孔を提供するように作用する。 According to the inventors' investigation, the antimony concentration in the InP layer 23 can be 1 × 10 ¹⁷ cm ⁻³ or more, and the antimony concentration in the InP layer 23 can be 1 × 10 ¹⁹ cm ⁻³ or less. The concentration of the mixed antimony in the InP layer 23 is in the above range, and at least a part of the antimony impurity in this concentration range acts to provide holes.

ＩｎＰ層２３の第２の部分２３ｄにおける電子濃度は１×１０^１９ｃｍ^−３以下であることができる。この第２の部分２３ｄが１×１０^１９ｃｍ^−３以下の電子濃度を有するとき、アノード領域を形成するためのｐ型ドーパント量を増加せずに、アノード領域１７が適切な電気的特性を有することができる。ＩｎＰ層２３のシリコン濃度は例えば１×１０^１６ｃｍ^−３以上であり、また１×１０^１９ｃｍ^−３以下であることができる。 The electron concentration in the second portion 23d of the InP layer 23 can be 1 × 10 ¹⁹ cm ⁻³ or less. When the second portion 23d has an electron concentration of 1 × 10 ¹⁹ cm ⁻³ or less, the anode region 17 has appropriate electrical characteristics without increasing the amount of p-type dopant for forming the anode region. be able to. The silicon concentration of the InP layer 23 is, for example, 1 × 10 ¹⁶ cm ⁻³ or more and 1 × 10 ¹⁹ cm ⁻³ or less.

受光層２１は、ＩｎＧａＡｓ層及びＧａＡｓＳｂ層を含む多重量子井戸構造、及びＧａＩｎＮＡｓ層及びＧａＡｓＳｂ層を含む多重量子井戸構造の少なくともいずれかを有し、III−Ｖ族化合物半導体層はＧａＡｓＳｂ層を含むことができる。この受光素子１１によれば、所望の波長感度の受光層２１を得ることができる。 The light receiving layer 21 has at least one of a multiple quantum well structure including an InGaAs layer and a GaAsSb layer, and a multiple quantum well structure including a GaInNAs layer and a GaAsSb layer, and the III-V compound semiconductor layer includes a GaAsSb layer. Can do. According to the light receiving element 11, the light receiving layer 21 having a desired wavelength sensitivity can be obtained.

III−Ｖ族化合物半導体受光素子１１では、半導体積層１５は、ＩｎＧａＡｓ層２５を更に備えることができる。ＩｎＧａＡｓ層２５は、受光層２１とＩｎＰ層２３との間に設けられている。ＩｎＧａＡｓ層２５には不純物としてアンチモンが測定されることがあり、ＩｎＰのアンチモン濃度はＩｎＧａＡｓ層２５のアンチモン濃度より高い。ＩｎＧａＡｓ層２５は、受光層２１に対してアノード領域１７の位置を調整するために役立つ。一方、このＩｎＧａＡｓ層２５も不純物としてアンチモンを含むことがあるけれども、ＩｎＰ層２３のアンチモン濃度はＩｎＧａＡｓ層２５のアンチモン濃度より高い。これ故に、ＩｎＧａＡｓ層２５がアンドープであることができる。また、ＩｎＧａＡｓ層２５の厚さがＩｎＰ層２３の厚さより大きくてもよい。 In the III-V compound semiconductor light receiving element 11, the semiconductor stack 15 can further include an InGaAs layer 25. The InGaAs layer 25 is provided between the light receiving layer 21 and the InP layer 23. Antimony may be measured as an impurity in the InGaAs layer 25, and the antimony concentration of InP is higher than the antimony concentration of the InGaAs layer 25. The InGaAs layer 25 serves to adjust the position of the anode region 17 with respect to the light receiving layer 21. On the other hand, although the InGaAs layer 25 may also contain antimony as an impurity, the antimony concentration of the InP layer 23 is higher than the antimony concentration of the InGaAs layer 25. Therefore, the InGaAs layer 25 can be undoped. Further, the thickness of the InGaAs layer 25 may be larger than the thickness of the InP layer 23.

ＩｎＧａＡｓ層２５は第１及び第２の部分２５ｃ、２５ｄを有しており、第１及び第２の部分２５ｃ、２５ｄは、それぞれ、第１及び第２のエリア１３ｃ、１３ｄ上に設けられている。アノード領域１７は第１の部分２５ｃ及び第１の部分２３ｃを含み、第１の部分２１ｃ上に位置する。アノード領域１７の底面は第１の部分２１ｃとｐｎ接合２９ａを成しており、アノード領域１７の側面は第２の部分２５ｄ及び第２の部分２３ｄとｐｎ接合２９ｂ、２９ｃを成している。 The InGaAs layer 25 has first and second portions 25c and 25d, and the first and second portions 25c and 25d are provided on the first and second areas 13c and 13d, respectively. . The anode region 17 includes a first portion 25c and a first portion 23c, and is located on the first portion 21c. The bottom surface of the anode region 17 forms the pn junction 29a with the first portion 21c, and the side surface of the anode region 17 forms the pn junctions 29b and 29c with the second portion 25d and the second portion 23d.

III−Ｖ族化合物半導体受光素子１１では、半導体積層１５は、別のＩｎＧａＡｓ層２７を更に備えることができる。ＩｎＧａＡｓ層２７は、受光層２１と半導体基板１３との間に設けられている。ＩｎＧａＡｓ層２７は不純物としてアンチモンを実質的に含まない。ＩｎＧａＡｓ層２７のバンドギャップは、受光層２１のIII−Ｖ族化合物半導体層のバンドギャップよりも大きい。このＩｎＧａＡｓ層２７にはｎ型ドーパントが添加されており、ｎ型ドーパントとしては例えばシリコン（Ｓｉ）等が使用される。ＩｎＧａＡｓ層２７のシリコン濃度は例えば１×１０^１６ｃｍ^−３以上であり、また１×１０^１９ｃｍ^−３以下であることができる。ＩｎＧａＡｓ層２７は第１及び第２の部分２７ｃ、２７ｄを有しており、第１及び第２の部分２７ｃ、２７ｄは、それぞれ、第１及び第２のエリア１３ｃ、１３ｄ上に設けられている。ＩｎＧａＡｓ層２７はＩｎＰ半導体領域に接触を成す。 In the III-V group compound semiconductor light receiving element 11, the semiconductor stack 15 can further include another InGaAs layer 27. The InGaAs layer 27 is provided between the light receiving layer 21 and the semiconductor substrate 13. The InGaAs layer 27 does not substantially contain antimony as an impurity. The band gap of the InGaAs layer 27 is larger than the band gap of the III-V group compound semiconductor layer of the light receiving layer 21. An n-type dopant is added to the InGaAs layer 27. As the n-type dopant, for example, silicon (Si) is used. The silicon concentration of the InGaAs layer 27 is, for example, 1 × 10 ¹⁶ cm ⁻³ or more and 1 × 10 ¹⁹ cm ⁻³ or less. The InGaAs layer 27 has first and second portions 27c and 27d, and the first and second portions 27c and 27d are provided on the first and second areas 13c and 13d, respectively. . The InGaAs layer 27 is in contact with the InP semiconductor region.

半導体基板１３は例えばＩｎＰからなることが好ましい。このＩｎＰは導電性を示す。必要な場合には、半導体基板１３の主面１３ａ上にバッファ層を設けることができ、このバッファ層は例えばＩｎＰからなる。 The semiconductor substrate 13 is preferably made of InP, for example. This InP exhibits conductivity. If necessary, a buffer layer can be provided on the main surface 13a of the semiconductor substrate 13, and this buffer layer is made of, for example, InP.

ＩｎＰ基板は良好な受光感度の受光層を提供できる。また、ＩｎＰ層２３の第１の部分２３ｃの表面から受光層に到達するｐ型半導体からなるアノード領域１７とＩｎＰ基板のカソードとにより、良好な受光特性を提供できる。受光層２１の受光可能波長は、１．０マイクロメートル以上であることができ、また３．０マイクロメートル以下であることができる。 The InP substrate can provide a light receiving layer with good light receiving sensitivity. Also, good light receiving characteristics can be provided by the anode region 17 made of a p-type semiconductor reaching the light receiving layer from the surface of the first portion 23c of the InP layer 23 and the cathode of the InP substrate. The receivable wavelength of the light receiving layer 21 can be 1.0 micrometer or more, and can be 3.0 micrometers or less.

III−Ｖ族化合物半導体受光素子１１は、半導体積層１５の主面１５ａに接触を成すアノード電極３３を含むことができる。アノード電極３３のエッジ３３ａは、第１のエリア１３ｃの境界を通過し法線軸Ａｘの方向に延びる柱状の仮想図面の内側に位置しており、またｐｎ接合２９ｂ、２９ｃは仮想図面のほぼ側面に沿って位置する。アノード電極３３の中央を通過する軸Ａｘ上のＺ軸を有する座標系Ｓにおいて、軸Aｘを通過する基準平面を規定する。任意の基準平面上において、アノード電極３３のエッジ３３ａのＸ座標及びＹ座標は、第１のエリア１３ｃのＸ座標及びＹ座標より小さい。 The III-V compound semiconductor light-receiving element 11 can include an anode electrode 33 that is in contact with the main surface 15 a of the semiconductor stack 15. The edge 33a of the anode electrode 33 is located inside a columnar virtual drawing that passes through the boundary of the first area 13c and extends in the direction of the normal axis Ax, and the pn junctions 29b and 29c are substantially on the side surfaces of the virtual drawing. Located along. In the coordinate system S having the Z axis on the axis Ax that passes through the center of the anode electrode 33, a reference plane that passes through the axis Ax is defined. On any reference plane, the X and Y coordinates of the edge 33a of the anode electrode 33 are smaller than the X and Y coordinates of the first area 13c.

III−Ｖ族化合物半導体受光素子１１は、半導体基板１３の裏面１３ｂに設けられたカソード電極３５を更に備えることができる。カソード電極３５は半導体基板１３の裏面１３ｂを覆い、また裏面１３ｂに接触を成す。 The III-V compound semiconductor light receiving element 11 can further include a cathode electrode 35 provided on the back surface 13 b of the semiconductor substrate 13. The cathode electrode 35 covers the back surface 13b of the semiconductor substrate 13 and makes contact with the back surface 13b.

III−Ｖ族化合物半導体受光素子１１は、ＩｎＰ層２３の第２の部分２３ｄの表面を覆う絶縁膜３７を更に備えることができ、この絶縁膜３７はパッシベーション膜として働く。絶縁膜３７は開口３７ａを有しており、開口３７ａは、アノード電極３３がＩｎＰ層２３に接触を成すための経路を提供する。この受光素子１１によれば、窓層２３の材料に起因する暗電流を低減することができると共に、表面リーク電流も低減できる。 The III-V compound semiconductor light receiving element 11 can further include an insulating film 37 that covers the surface of the second portion 23d of the InP layer 23, and this insulating film 37 functions as a passivation film. The insulating film 37 has an opening 37 a, and the opening 37 a provides a path for the anode electrode 33 to contact the InP layer 23. According to the light receiving element 11, dark current due to the material of the window layer 23 can be reduced, and surface leakage current can also be reduced.

絶縁膜３７の開口３７ａのエッジ３７ｂは、第１のエリア１３ｃの境界を通過し法線軸Ａｘの方向に延びる柱状の仮想図面の内側に位置する。上記の基準平面において、アノード電極３３のエッジ３３ａのＸ座標は、それぞれ、絶縁膜３７の開口３７ａのエッジ３７ｂのＸ座標とｐｎ接合２９ｂ、２９ｃのＸ座標との間にあることができる。また、アノード電極３３のエッジ３３ａのＹ座標は、それぞれ、絶縁膜３７の開口３７ａのエッジ３７ｂのＹ座標とｐｎ接合２９ｂ、２９ｃのＹ座標との間にあることができる。 The edge 37b of the opening 37a of the insulating film 37 is located inside the columnar virtual drawing that passes through the boundary of the first area 13c and extends in the direction of the normal axis Ax. In the reference plane, the X coordinate of the edge 33a of the anode electrode 33 can be between the X coordinate of the edge 37b of the opening 37a of the insulating film 37 and the X coordinate of the pn junctions 29b and 29c, respectively. Further, the Y coordinate of the edge 33a of the anode electrode 33 can be between the Y coordinate of the edge 37b of the opening 37a of the insulating film 37 and the Y coordinate of the pn junctions 29b and 29c, respectively.

図２、図３、図４は、本実施の形態に係るIII−Ｖ族化合物半導体受光素子を作製する方法における主要な工程を示す図面である。図２〜図４を参照しながら、III−Ｖ族化合物半導体受光素子を作製する方法を説明する。工程Ｓ１０１では、成長炉１０ａに基板４１を配置する。基板４１は例えばＩｎＰ基板であることができる。工程Ｓ１０２では、成長炉１０ａを用いてIII−Ｖ族化合物半導体受光素子のための半導体積層Ｅｐｉを成長する。引き続く結晶成長は、例えば有機金属気相成長法で行われる。有機金属気相成長のためのガリウム（Ｇａ）原料、インジウム（Ｉｎ）原料、ヒ素（Ａｓ）原料、リン（Ｐ）原料及びアンチモン（Ｓｂ原料として、それぞれ、ＴＥＧａ、ＴＭＩｎ、ＴＢＡｓ、ＴＢＰ、ＴＭSｂを用いることができる。ｎ型のドーピングには例えばＴｅＥＳｉが使用される。 2, 3, and 4 are drawings showing main steps in a method for manufacturing a III-V compound semiconductor light-receiving element according to the present embodiment. A method for fabricating a III-V compound semiconductor light-receiving element will be described with reference to FIGS. In step S101, the substrate 41 is placed in the growth furnace 10a. The substrate 41 can be, for example, an InP substrate. In step S102, a semiconductor stacked layer Epi for a III-V compound semiconductor light receiving element is grown using the growth furnace 10a. Subsequent crystal growth is performed, for example, by metal organic vapor phase epitaxy. Gallium (Ga) raw material, indium (In) raw material, arsenic (As) raw material, phosphorus (P) raw material, and antimony (Sb raw material, respectively, TEGa, TMIn, TBAs, TBP, TMSb for metalorganic vapor phase growth For example, TeESi is used for n-type doping.

まず、工程Ｓ１０２−１では、第１の原料を成長炉１０ａに供給して、第１のＩｎＧａＡｓ層４３を基板４１の主４１ａ面上に成長する。第１の原料Ｇ１は、ガリウム原料、インジウム原料及びヒ素原料を含み、ｎ型ドーパントとしてＴｅＥＳｉを含むことができる。 First, in step S102-1, the first raw material is supplied to the growth reactor 10a, and the first InGaAs layer 43 is grown on the main surface 41a of the substrate 41. The first raw material G1 includes a gallium raw material, an indium raw material, and an arsenic raw material, and can include TeESi as an n-type dopant.

続けて、工程Ｓ１０２−２では、図２（ｂ）に示されるように、第２の原料Ｇ２を成長炉１０ａに供給して、受光層４５を基板４１の主面４１ａ上に成長する。受光層４５は、Ｖ族元素として少なくともアンチモンを含むIII−Ｖ族化合物半導体層を含む。このIII−Ｖ族化合物半導体層のバンドギャップは、後に工程で窓層として成長されるＩｎＰのバンドギャップより小さい。本実施例では、第２の原料Ｇ２は、例えばガリウム原料、ヒ素原料及びアンチモン原料を含み、例えば単一のＧａＡｓＳｂ層を第１のＩｎＧａＡｓ層４３の主面上に成長する。ＧａＡｓＳｂ層は例えばアンドープであり、この層の多数キャリアは電子である。 Subsequently, in step S102-2, as shown in FIG. 2B, the second raw material G2 is supplied to the growth furnace 10a, and the light receiving layer 45 is grown on the main surface 41a of the substrate 41. The light receiving layer 45 includes a III-V group compound semiconductor layer containing at least antimony as a group V element. The band gap of this III-V compound semiconductor layer is smaller than the band gap of InP grown as a window layer in a later process. In this embodiment, the second raw material G2 includes, for example, a gallium raw material, an arsenic raw material, and an antimony raw material, and a single GaAsSb layer is grown on the main surface of the first InGaAs layer 43, for example. The GaAsSb layer is undoped, for example, and the majority carriers in this layer are electrons.

受光層４５は、ＩｎＧａＡｓ層及びＧａＡｓＳｂ層を含む単一又は多重量子井戸構造、並びにＧａＩｎＮＡｓ層及びＧａＡｓＳｂ層を含む単一又は多重の量子井戸構造の少なくともいずれかを有することができる。この構造により、所望の波長感度の受光層を形成できる。Ｓｂ含有III−Ｖ族化合物半導体層は、ＧａＡｓＳｂ層を含むことができる。 The light receiving layer 45 may have at least one of a single or multiple quantum well structure including an InGaAs layer and a GaAsSb layer, and a single or multiple quantum well structure including a GaInNAs layer and a GaAsSb layer. With this structure, a light receiving layer having a desired wavelength sensitivity can be formed. The Sb-containing III-V compound semiconductor layer may include a GaAsSb layer.

受光層４５は、例えばタイプII型の量子井戸構造を有することができ、このとき、Ｉｎ_ＸＧａ_１−ＸＡｓ（０．３８≦Ｘ≦０．６８）とＧａＡｓ_１−ＹＳｂ_Ｙ（０．３６≦Ｙ≦０．６２）のペア、または、Ｇａ_１−ＵＩｎ_ＵＮ_ＶＡｓ_１−Ｖ（０．４≦Ｕ≦０．８、０＜Ｖ≦０．２）とＧａＡｓ_１−ＺＳｂ_Ｚ（０．３６≦Ｚ≦０．６２）のペアが例示される。 The light-receiving layer 45 can have, for example, a type II type quantum well structure. At this time, In _X Ga _1-X As (0.38 ≦ X ≦ 0.68) and GaAs _1-Y Sb _Y (0. 36 ≦ Y ≦ 0.62) or Ga _{1 -U} In _U N _V As _1-V (0.4 ≦ U ≦ 0.8, 0 <V ≦ 0.2) and GaAs _1-Z Sb A pair of _Z (0.36 ≦ Z ≦ 0.62) is exemplified.

必要な場合には、例えば、ガリウム原料及びアンチモン原料の供給を停止した後に例えばヒ素原料を成長炉に供給しながら、成長の中断のための工程を設けることができる。 If necessary, for example, after the supply of the gallium raw material and the antimony raw material is stopped, a process for interrupting the growth can be provided while the arsenic raw material is supplied to the growth reactor.

工程Ｓ１０２−３では、アンチモン原料の成長炉１０ａへの供給を停止した後に、図３（ａ）に示されるように、第３の原料Ｇ３を成長炉１０ａに供給して、第２のＩｎＧａＡｓ層４７を受光層４５上に成長する。第３の原料Ｇ３は、ガリウム原料、インジウム原料及びヒ素原料を含む。ＩｎＧａＡｓ層４７は例えばアンドープであり、この層の多数キャリアは電子である。 In step S102-3, after stopping the supply of the antimony material to the growth furnace 10a, as shown in FIG. 3A, the third material G3 is supplied to the growth furnace 10a, and the second InGaAs layer is supplied. 47 is grown on the light-receiving layer 45. The third raw material G3 includes a gallium raw material, an indium raw material, and an arsenic raw material. The InGaAs layer 47 is undoped, for example, and majority carriers in this layer are electrons.

工程Ｓ１０２−４では、図３（ｂ）に示されるように、アンチモン原料は成長炉１０ａに供給されていない。第４の原料Ｇ４を成長炉１０ａに供給して、ｎ型導電性のＩｎＰ層４９を受光層４５及び第２のＩｎＧａＡｓ層４７上に成長する。第４の原料ガスＧ４は、例えばｎ型ドーパント、インジウム原料及びリン原料を含む。 In step S102-4, as shown in FIG. 3B, the antimony raw material is not supplied to the growth furnace 10a. The fourth raw material G4 is supplied to the growth furnace 10a, and the n-type conductive InP layer 49 is grown on the light receiving layer 45 and the second InGaAs layer 47. The fourth source gas G4 includes, for example, an n-type dopant, an indium source, and a phosphorus source.

ＩｎＰ層４９は不純物としてアンチモンを含むと共に、ｎ型ドーパント（例えばシリコン）を含む。ＩｎＰ層４９の多数キャリアは電子であり、ＩｎＰ層４９における電子濃度は１×１０^１６ｃｍ^−３以上である。 The InP layer 49 includes antimony as an impurity and an n-type dopant (for example, silicon). The majority carriers in the InP layer 49 are electrons, and the electron concentration in the InP layer 49 is 1 × 10 ¹⁶ cm ⁻³ or more.

これらの工程により、エピタキシャル基板Ｅが作製される。ＩｎＰ層４９を基板４１上に形成した後に、工程Ｓ１０３において成長炉１０ａからエピタキシャル基板Ｅを取り出す。 Through these steps, the epitaxial substrate E is produced. After the InP layer 49 is formed on the substrate 41, the epitaxial substrate E is taken out from the growth furnace 10a in step S103.

工程Ｓ１０４では、ｐ型半導体からなるアノード領域５１をエピタキシャル基板Ｅに形成する。本実施例では、アノード領域５１の形成をｐ型ドーパントの導入により行う。ｐ型ドーパントの導入は、例えば熱拡散を利用する。成長炉１０ａからエピタキシャル基板Ｅを取り出した後に、絶縁膜５３をエピタキシャル基板Ｅ上に形成する。絶縁膜５３は、アノード領域５１の位置に合わせた開口５３ａを有しており、熱処理装置１０ｂを用いて亜鉛雰囲気中でＩｎＰ層４９の表面４９ａからｐ型ドーパントを導入して、受光層４５に到達するアノード領域５１を形成する。熱処理により、開口５３ａから導入されたＺｎは、基板に向けて拡散すると共に、横方向にも拡散する。この結果、アノード領域５１は、絶縁膜５３の下にも拡がる。この工程により、基板生産物Ｐが作製される。熱拡散を用いたアノード領域５１の形成においては、必要な場合には、ＩｎＧａＡｓ層４７の厚さは、受光層４５に対してアノード領域５１の位置を調整するように決定できる。 In step S104, an anode region 51 made of a p-type semiconductor is formed on the epitaxial substrate E. In this embodiment, the anode region 51 is formed by introducing a p-type dopant. The introduction of the p-type dopant uses, for example, thermal diffusion. After the epitaxial substrate E is taken out from the growth furnace 10a, an insulating film 53 is formed on the epitaxial substrate E. The insulating film 53 has an opening 53a aligned with the position of the anode region 51. A p-type dopant is introduced into the light receiving layer 45 from the surface 49a of the InP layer 49 in a zinc atmosphere using the heat treatment apparatus 10b. A reaching anode region 51 is formed. Zn introduced from the opening 53a by the heat treatment diffuses toward the substrate and also in the lateral direction. As a result, the anode region 51 extends below the insulating film 53. By this step, the substrate product P is produced. In the formation of the anode region 51 using thermal diffusion, if necessary, the thickness of the InGaAs layer 47 can be determined so as to adjust the position of the anode region 51 with respect to the light receiving layer 45.

Ｓ１０５では、基板生産物Ｐ上に電極を形成する。例えば、アノード領域５１に接触を成すアノード電極５５を形成すると共に、基板４１の裏面に接触を成すカソード電極５７を形成する。 In S105, an electrode is formed on the substrate product P. For example, the anode electrode 55 that contacts the anode region 51 is formed, and the cathode electrode 57 that contacts the back surface of the substrate 41 is formed.

この方法によれば、ＩｎＰ層４９を受光層４５上に成長するときにアンチモンを成長炉１０ａに供給しないけれども、受光層４５のＳｂ含有III−Ｖ族化合物半導体層の成長の際に供給されたアンチモンの成長炉１０ａへの残留（つまり、メモリ効果）により、不純物としてアンチモンがＩｎＰ層４９に混入する。発明者らの調査によれば、ＩｎＰ層４９中のアンチモン不純物は正孔を生成している。この生成キャリアを、ＩｎＰ層４９中のｎ型添加ドーパントが補償して、ＩｎＰ層４９における多数キャリアを電子にしている。電子濃度が１×１０^１６ｃｍ^−３以上であるので、ＩｎＰ層４９は十分なｎ導電性を示す。また、ＩｎＰ層４９における電子濃度は１×１０^１９ｃｍ^−３以下であることができる。このとき、アノード領域５１を形成するためのｐ型ドーパント量を増加せずに、アノード領域５１に適切な電気的特性を付与できる。 According to this method, antimony is not supplied to the growth reactor 10a when the InP layer 49 is grown on the light receiving layer 45, but is supplied when the Sb-containing III-V compound semiconductor layer of the light receiving layer 45 is grown. Antimony is mixed into the InP layer 49 as an impurity due to the antimony remaining in the growth furnace 10a (that is, the memory effect). According to the inventors' investigation, the antimony impurity in the InP layer 49 generates holes. The generated carriers are compensated by the n-type added dopant in the InP layer 49, and the majority carriers in the InP layer 49 are converted to electrons. Since the electron concentration is 1 × 10 ¹⁶ cm ⁻³ or more, the InP layer 49 exhibits sufficient n conductivity. Further, the electron concentration in the InP layer 49 can be 1 × 10 ¹⁹ cm ⁻³ or less. At this time, appropriate electrical characteristics can be imparted to the anode region 51 without increasing the amount of p-type dopant for forming the anode region 51.

発明者らの見積もりによれば、ＩｎＰ層４９におけるアンチモン濃度は１×１０^１７ｃｍ^−３以上であり、またアンチモン濃度は１×１０^１９ｃｍ^−３以下である。ＩｎＰ層４９における混入アンチモン濃度は上記の範囲であり、この濃度範囲のアンチモン不純物の一部分が、正孔を提供するように作用する。 According to the estimation of the inventors, the antimony concentration in the InP layer 49 is 1 × 10 ¹⁷ cm ⁻³ or more, and the antimony concentration is 1 × 10 ¹⁹ cm ⁻³ or less. The mixed antimony concentration in the InP layer 49 is in the above range, and a part of the antimony impurity in this concentration range acts to provide holes.

一方、ＩｎＧａＡｓ層４７は不純物としてアンチモンを含み、ＩｎＧａＡｓ層４７のアンチモン濃度はＩｎＰ層４９のアンチモン濃度より低い。ＩｎＧａＡｓ層４７も不純物としてアンチモンを含むけれども、ＩｎＰ層４９のアンチモン濃度はＩｎＧａＡｓ層４７のアンチモン濃度より高い。これ故に、ＩｎＧａＡｓ層４７はアンドープであることができ、必要な場合はわずかにｎ型ドーパントを添加できる。 On the other hand, the InGaAs layer 47 contains antimony as an impurity, and the antimony concentration of the InGaAs layer 47 is lower than the antimony concentration of the InP layer 49. Although the InGaAs layer 47 also contains antimony as an impurity, the antimony concentration of the InP layer 49 is higher than the antimony concentration of the InGaAs layer 47. Therefore, the InGaAs layer 47 can be undoped, and if necessary, a slight n-type dopant can be added.

以上説明したように、受光層４５からＩｎＰ層４９までの成長は、有機金属気相成長法で行われる。この方法によれば、良好な特性の受光層４５及びＩｎＰ層４９を成長できるけれども、ＩｎＰの成長においてアンチモンのメモリ効果が避けられない。しかしながら、発明者らの検討によって、アンチモンのメモリ効果によるｐ型化の問題を、ｎ型ドーパントをＩｎＰに添加することによって回避可能である。 As described above, the growth from the light receiving layer 45 to the InP layer 49 is performed by metal organic vapor phase epitaxy. According to this method, although the light-receiving layer 45 and the InP layer 49 having good characteristics can be grown, the memory effect of antimony cannot be avoided in the growth of InP. However, the inventors have been able to avoid the problem of p-type conversion due to the antimony memory effect by adding an n-type dopant to InP.

図５に、２種類のエピタキシャル基板の構造を示す。図５（ａ）は受光層にＩｎＧａＡｓ層及びＧａＡｓＳｂ層を含む多重量子井戸構造を用いている。図５（ｂ）は受光層にＧａＡｓＳｂ層を用いている。図６に、図５で示した２種類のエピタキシャル基板の第２ＩｎＧａＡｓ層、及びＩｎＰ窓層について、二次イオン質量分析法で測定したＳｂ濃度を示す。図５（ａ）及び図６を参照すると、構造Ａにおいては、ＩｎＰ窓層には１×１０^１８ｃｍ^−３程度のアンチモンが含まれている。しかしながら、ＧａＡｓＳｂ受光層とＩｎＰ窓層との間の第２ＩｎＧａＡｓ層のアンチモン量は、二次イオン質量分析法の検出限界以下の１×１０^１６ｃｍ^−３未満である。構造ＡのＩｎＰ窓層のキャリア濃度をＣＶ測定により求めたところ、正孔濃度は１×１０^１６ｃｍ^−３となった。図５（ｂ）及び図６を参照すると、構造Ｂにおいては、ＩｎＰ窓層には１×１０^１９ｃｍ^−３程度のアンチモンが含まれている。しかしながら、ＧａＡｓＳｂ受光層とＩｎＰ窓層との間の第２ＩｎＧａＡｓ層のアンチモン量は、二次イオン質量分析法の検出限界以下の１×１０^１６ｃｍ^−３未満である。構造ＢのＩｎＰ窓層のキャリア濃度をＣＶ測定により求めたところ、正孔濃度は２×１０^１７ｃｍ^−３となった。
図５及び図６に示されるように、第２ＩｎＧａＡｓ層ではアンチモンプロファイルＳｂは一旦低くなるけれども、ＩｎＧａＡｓ層の成長の後にＩｎＰ層を成長するとき、ＩｎＰ層ではアンチモンプロファイルＳｂは再び高くなる。 FIG. 5 shows the structures of two types of epitaxial substrates. FIG. 5A uses a multiple quantum well structure including an InGaAs layer and a GaAsSb layer as a light receiving layer. FIG. 5B uses a GaAsSb layer as the light receiving layer. FIG. 6 shows Sb concentrations measured by secondary ion mass spectrometry for the second InGaAs layer and the InP window layer of the two types of epitaxial substrates shown in FIG. Referring to FIGS. 5A and 6, in the structure A, the InP window layer contains about 1 × 10 ¹⁸ cm ⁻³ of antimony. However, the antimony amount of the second InGaAs layer between the GaAsSb light-receiving layer and the InP window layer is less than 1 × 10 ¹⁶ cm ⁻³ below the detection limit of secondary ion mass spectrometry. When the carrier concentration of the InP window layer of structure A was determined by CV measurement, the hole concentration was 1 × 10 ¹⁶ cm ⁻³ . Referring to FIGS. 5B and 6, in the structure B, the InP window layer contains about 1 × 10 ¹⁹ cm ⁻³ of antimony. However, the antimony amount of the second InGaAs layer between the GaAsSb light-receiving layer and the InP window layer is less than 1 × 10 ¹⁶ cm ⁻³ below the detection limit of secondary ion mass spectrometry. When the carrier concentration of the InP window layer of structure B was determined by CV measurement, the hole concentration was 2 × 10 ¹⁷ cm ⁻³ .
As shown in FIGS. 5 and 6, the antimony profile Sb is once lowered in the second InGaAs layer, but when the InP layer is grown after the growth of the InGaAs layer, the antimony profile Sb is again raised in the InP layer.

（実施例１）
図７に示される構造のフォトダイオードを作製した。ｎ型ＩｎＰ基板を準備した。このＩｎＰ基板上に、ＴＭＩｎ（トリメチルインジウム）およびＴＢＰ（ターシャリーブチルホスフィン）を成長炉に供給して、ｎ型ＩｎＰバッファ層を摂氏５００度の基板温度で成長した。バッファ層の厚みは例えば１０ｎｍであり、バッファ層のｎ型ドーピングには、ＴｅＥＳｉを用いた。次に、ｎ型ＩｎＰバッファ層の上に、ＴＭＩｎ（トリメチルインジウム）およびＴＥＧａ（トリエチルガリウム）、ＴＢＡ（ターシャリーブチルアルシン）を成長炉に供給してｎ型ＩｎＧａＡｓ層を摂氏５００度で成長した。ＩｎＧａＡｓ層の厚みは例えば１５０ｎｍであった。多重量子井戸構造の受光層を作製した。この実施例では、（ＩｎＧａＡｓ／ＧａＡｓＳｂ）の多重量子井戸構造の受光層を形成した。単位量子井戸構造を形成するＩｎＧａＡｓ層、ＧａＡｓＳｂ層の厚みは５ｎｍであり、５０ペア数（単位量子井戸の繰り返し数）を成長した。Ｓｂ原料にはＴＭＳｂを用いた。次に、受光層の上に、Ｚｎ拡散導入の際の拡散濃度分布調整層として、厚み１μｍのＩｎＧａＡｓ層を摂氏５００度で成長した。最後に、厚み１μｍのｎ型ＩｎＰ窓層を摂氏５００度で成長した。ｎ型ＩｎＰ窓層にはシリコンが添加されており、図８に示すように、シリコン濃度の異なるフォトダイオードＡ２〜Ａ７をそれぞれ作製した。また、シリコンが添加されたｎ型ＩｎＰ窓層に替えて、シリコンを含め意図的にドーパントを添加していないＩｎＰ窓層を成長したフォトダイオードＡ１も作製した。
この本発明例Ａ１〜Ａ７について二次イオン質量分析法によってシリコンの濃度を、CV測定によってキャリアタイプと電子又は正孔濃度を測定した。
本発明例Ａ２〜Ａ７では、シリコンの濃度は５×１０^１５（ｃｍ^−３）から５×１０^１９（ｃｍ^−３）であり、本発明例Ａ１ではシリコン濃度は二次イオン質量分析法の検出限界以下の１×１０^１５ｃｍ^−３未満であった。
本発明例Ａ１、Ａ２のキャリアタイプはｐ型であり、正孔濃度はＡ１では１×１０^１６（ｃｍ^−３）、Ａ２では５×１０^１５（ｃｍ^−３）であった。一方、本発明例Ａ３〜Ａ７のキャリアタイプはｎ型であり、電子濃度はＡ３では５×１０^１５（ｃｍ^−３）、Ａ４では１×１０^１６（ｃｍ^−３）、Ａ５では１×１０^１７（ｃｍ^−３）、Ａ６では１×１０^１９（ｃｍ^−３）、Ａ７では５×１０^１９（ｃｍ^−３）であった。 Example 1
A photodiode having the structure shown in FIG. 7 was produced. An n-type InP substrate was prepared. On this InP substrate, TMIn (trimethylindium) and TBP (tertiary butylphosphine) were supplied to a growth reactor, and an n-type InP buffer layer was grown at a substrate temperature of 500 degrees Celsius. The thickness of the buffer layer is 10 nm, for example, and TeESi was used for n-type doping of the buffer layer. Next, TMIn (trimethylindium), TEGa (triethylgallium), and TBA (tertiary butylarsine) were supplied to the growth reactor on the n-type InP buffer layer to grow an n-type InGaAs layer at 500 degrees Celsius. The thickness of the InGaAs layer was 150 nm, for example. A light-receiving layer having a multiple quantum well structure was fabricated. In this embodiment, a light receiving layer having a multiple quantum well structure of (InGaAs / GaAsSb) is formed. The thickness of the InGaAs layer and the GaAsSb layer forming the unit quantum well structure was 5 nm, and 50 pairs (the number of repeating unit quantum wells) were grown. TMSb was used as the Sb raw material. Next, an InGaAs layer having a thickness of 1 μm was grown at 500 degrees Celsius on the light receiving layer as a diffusion concentration distribution adjusting layer when Zn diffusion was introduced. Finally, an n-type InP window layer having a thickness of 1 μm was grown at 500 degrees Celsius. Silicon was added to the n-type InP window layer, and as shown in FIG. 8, photodiodes A2 to A7 having different silicon concentrations were produced. Further, in place of the n-type InP window layer to which silicon was added, a photodiode A1 in which an InP window layer including silicon and not intentionally added with a dopant was grown was also produced.
With respect to the inventive examples A1 to A7, the concentration of silicon was measured by secondary ion mass spectrometry, and the carrier type and electron or hole concentration were measured by CV measurement.
In the present invention examples A2 to A7, the silicon concentration is 5 × 10 ¹⁵ (cm ⁻³ ) to 5 × 10 ¹⁹ (cm ⁻³ ), and in the present invention example A1, the silicon concentration is detected by secondary ion mass spectrometry. It was less than 1 × 10 ¹⁵ cm ⁻³ below the limit.
The carrier types of Invention Examples A1 and A2 were p-type, and the hole concentration was 1 × 10 ¹⁶ (cm ⁻³ ) for A1 and 5 × 10 ¹⁵ (cm ⁻³ ) for A2. On the other hand, the carrier types of Invention Examples A3 to A7 are n-type, and the electron concentration is 5 × 10 ¹⁵ (cm ⁻³ ) for A3, 1 × 10 ¹⁶ (cm ⁻³ ) for A4, and 1 × 10 ^{17 for} A5. ^(cm -3), the ^{^{A6 1 × 10 19 (cm -3}} ), was A7 in ^{^{5 × 10 19 (cm -3)}} .

本発明例Ａ１〜Ａ７のＩｎＰ窓層の表面にＳｉＮ膜を成長した後に、ＳｉＮ膜にパターン形成を行って開口部を形成した。この後に、開口部からＺｎを選択拡散して（ＩｎＧａＡｓ／ＧａＡｓＳｂ）多重量子井戸構造の受光層内に向けてｐ型領域を形成した。Ｚｎを選択拡散してアノード領域を形成した後に、ＡｕＺｎからなるｐ側電極をＩｎＰ窓層の表面に形成すると共に、ＡｕＧｅＮｉからなるｎ側電極を基板裏面に形成した。 After an SiN film was grown on the surface of the InP window layers of Invention Examples A1 to A7, an opening was formed by patterning the SiN film. Thereafter, Zn was selectively diffused from the opening (InGaAs / GaAsSb) to form a p-type region in the light-receiving layer having a multiple quantum well structure. After selectively diffusing Zn to form an anode region, a p-side electrode made of AuZn was formed on the surface of the InP window layer, and an n-side electrode made of AuGeNi was formed on the back surface of the substrate.

別の実施例では、（ＩｎＧａＡｓ／ＧａＡｓＳｂ）の受光層に替えて、（ＧａＩｎＮＡｓ／ＧａＡｓＳｂ）の多重量子井戸構造の受光層を形成した。単位量子井戸構造を形成するＧａＩｎＮＡｓ層またはＧａＡｓＳｂ層の厚みは５ｎｍであり、５０ペア数（単位量子井戸の繰り返し数）を成長した。Ｓｂ原料にはＴＭＳｂを用いた。 In another embodiment, a (GaInNAs / GaAsSb) light-receiving layer having a multiple quantum well structure was formed in place of the (InGaAs / GaAsSb) light-receiving layer. The thickness of the GaInNAs layer or GaAsSb layer forming the unit quantum well structure was 5 nm, and 50 pairs (the number of repetitions of the unit quantum well) were grown. TMSb was used as the Sb raw material.

作製したフォトダイオードの室温における逆方向電流電圧特性を調べた。このフォトダイオードの受光径は１００マイクロメートルである。本発明例Ａ１、Ａ２のフォトダイオードの室温におけるリーク電流は、マイナス５ボルトの印加電圧で２０マイクロアンペアであった。本発明例Ａ３のフォトダイオードの室温におけるリーク電流は、マイナス５ボルトの印加電圧で１０マイクロアンペアであった。一方、本発明例Ａ４〜Ａ６のフォトダイオードの室温におけるリーク電流は、マイナス５ボルトの印加電圧で２マイクロアンペアであった。また、本発明例Ａ７のフォトダイオードの室温におけるリーク電流は、マイナス５ボルトの印加電圧で２００マイクロアンペアであった。
このように、ＩｎＰ窓層にシリコンをドーピング（電子濃度１×１０^１６ｃｍ^−３〜１×１０^１９ｃｍ^−３）してｎ型に制御することによって、暗電流は１桁程度小さくできる。 The reverse current-voltage characteristics of the fabricated photodiode at room temperature were examined. The light receiving diameter of this photodiode is 100 micrometers. The leakage current at room temperature of the photodiodes of Examples A1 and A2 of the present invention was 20 microamperes at an applied voltage of minus 5 volts. The leakage current at room temperature of the photodiode of Invention Example A3 was 10 microamperes at an applied voltage of minus 5 volts. On the other hand, the leakage current at room temperature of the photodiodes of Invention Examples A4 to A6 was 2 microamperes at an applied voltage of minus 5 volts. The leakage current at room temperature of the photodiode of Example A7 of the present invention was 200 microamperes at an applied voltage of minus 5 volts.
Thus, by doping silicon into the InP window layer (electron concentration 1 × 10 ¹⁶ cm ⁻³ to 1 × 10 ¹⁹ cm ⁻³ ) and controlling the n-type, the dark current can be reduced by about one digit.

好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。 While the principles of the invention have been illustrated and described in the preferred embodiments, it will be appreciated by those skilled in the art that the invention can be modified in arrangement and detail without departing from such principles. The present invention is not limited to the specific configuration disclosed in the present embodiment. We therefore claim all modifications and changes that come within the scope and spirit of the following claims.

１１…III−Ｖ族化合物半導体受光素子、１３…半導体基板、１３ａ…半導体基板主面、１３ｂ…半導体基板裏面、１３ｃ、１３ｄ…半導体基板主面のエリア、１５…半導体積層、１５ａ…半導体積層主面、１７…アノード領域、２１…受光層、２１ｃ、２１ｄ…受光層の部分、２３…ＩｎＰ層、２３ｃ、２３ｄ…ＩｎＰ層の部分、２５…ＩｎＧａＡｓ層、２５ｃ、２５ｄ…ＩｎＧａＡｓ層の部分、２９ａ、２９ｂ、２９ｃ…ｐｎ接合、２７…ＩｎＧａＡｓ層、２７ｃ、２７ｄ…ＩｎＧａＡｓ層の部分、３３…アノード電極、３５…カソード電極、３７…絶縁膜 DESCRIPTION OF SYMBOLS 11 ... III-V compound semiconductor light receiving element, 13 ... Semiconductor substrate, 13a ... Semiconductor substrate main surface, 13b ... Semiconductor substrate back surface, 13c, 13d ... Area of semiconductor substrate main surface, 15 ... Semiconductor lamination, 15a ... Semiconductor lamination main Surface, 17 ... anode region, 21 ... light receiving layer, 21c, 21d ... light receiving layer portion, 23 ... InP layer, 23c, 23d ... InP layer portion, 25 ... InGaAs layer, 25c, 25d ... InGaAs layer portion, 29a 29b, 29c ... pn junction, 27 ... InGaAs layer, 27c, 27d ... part of InGaAs layer, 33 ... anode electrode, 35 ... cathode electrode, 37 ... insulating film

Claims

III−Ｖ族化合物半導体受光素子であって、
主面を有する半導体基板と、
前記半導体基板の前記主面上に設けられた受光層と、
前記受光層の上に設けられ、第１及び第２の部分を有する窓層と、
前記窓層の前記第1の部分の表面から前記受光層に到達するｐ型半導体からなるアノード領域と、
ガリウム、インジウム及びヒ素を含み前記受光層と前記窓層との間に設けられた半導体層と、
を備え、
前記窓層はＩｎＰであり、
前記窓層にはｎ型ドーパントが添加されており、
前記窓層には不純物としてアンチモンが含まれており、前記窓層のアンチモン濃度は前記半導体層のアンチモン濃度より高く、前記窓層の前記第２の部分における多数キャリアは電子である、ことを特徴とするIII−Ｖ族化合物半導体受光素子。 A III-V compound semiconductor photo detector,
A semiconductor substrate having a main surface;
A light-receiving layer provided on the main surface of the semiconductor substrate;
A window layer provided on the light receiving layer and having first and second portions;
An anode region made of a p-type semiconductor reaching the light receiving layer from the surface of the first portion of the window layer;
A semiconductor layer comprising gallium, indium and arsenic and provided between the light receiving layer and the window layer;
With
The window layer is InP;
An n-type dopant is added to the window layer,
The window layer contains antimony as an impurity, the antimony concentration of the window layer is higher than the antimony concentration of the semiconductor layer, and majority carriers in the second portion of the window layer are electrons. A III-V compound semiconductor light-receiving element.

前記受光層はＶ族元素として少なくともアンチモンを含むIII−Ｖ族化合物半導体層を有している、ことを特徴とする請求項１に記載のIII−Ｖ族化合物半導体受光素子。 2. The III-V compound semiconductor light receiving element according to claim 1, wherein the light receiving layer includes a III-V compound semiconductor layer containing at least antimony as a group V element.

前記III−Ｖ族化合物半導体層のバンドギャップは前記半導体基板のバンドギャップより小さい、ことを特徴とする請求項２に記載のIII−Ｖ族化合物半導体受光素子。 The III-V group compound semiconductor light receiving device according to claim 2, wherein a band gap of the III-V group compound semiconductor layer is smaller than a band gap of the semiconductor substrate.

前記窓層の前記第２の部分における電子濃度は１×１０^１６ｃｍ^−３以上である、ことを特徴とする請求項１〜請求項３のいずれか一項に記載のIII−Ｖ族化合物半導体受光素子。 4. The group III-V compound semiconductor according to claim 1 , wherein an electron concentration in the second portion of the window layer is 1 × 10 ¹⁶ cm ⁻³ or more. 5. Light receiving element.

前記受光層は、前記半導体基板の前記主面上に一様かつ平坦に設けられ、前記窓層は前記受光層上に、一様かつ平坦に設けられる、ことを特徴とする請求項１〜請求項４のいずれか一項に記載のIII−Ｖ族化合物半導体受光素子。 The light receiving layer, the semiconductor substrate uniformly and flatly provided on said main surface of said window layer the light receiving layer, uniformly and is flat provided that claims 1, wherein Item III-V compound semiconductor light-receiving element according to any one of Items 4 .