JP5970418B2 - 電子機器 - Google Patents

Description

本発明は、複数の基板を備えた電子機器に関し、各基板への更新用プログラムのロード中に、電源異常が発生したことを検知する技術に関する。

従来から、例えば下記特許文献１に記載されているように、プリンターやコピー機等の画像形成装置を制御するために、実現するアプリケーション毎に、マイクロコンピューターを搭載した複数の制御基板（組み込みコンピュータ機器）を用いる技術が知られている。

また、例えば下記特許文献２には、装置内の制御専用のローカルネットワークに、ＮＣ旋盤を駆動する駆動装置等の複数の駆動装置、これらの駆動装置を制御する制御装置及びシステムプログラム書き込み装置が接続され、駆動装置や制御装置のシステムプログラムを更新する場合に、更新用のシステムプログラムをシステムプログラム書き込み装置から制御装置や駆動装置に転送させ、駆動装置や制御装置は受信した更新用のシステムプログラムをフラッシュメモリに書き込む技術が記載されている。

特開２００８−１４６３８１号公報 特開２００２−２１５５０４号公報

しかし、上記２つの技術を複数の基板を備えた画像形成装置等の電子機器に適用した場合、電子機器の製造工程において、各基板へ更新用プログラムをロードしている最中に、例えば作業者が電源コンセントを離脱させる、或いは、停電が発生すること等に起因して、予期せぬタイミングで各基板へ供給される電源電圧が低下した場合、更新用プログラムのロードが強制的に中止される虞があった。この場合、その後、電源電圧の供給が再開されたとしても、更新用プログラムが正常にロードされていない基板は正常に動作することができない虞があった。これによって、電子機器が正常に起動できない状態になる虞があった。

したがって、電子機器を正常に起動しない状態にした原因を解析しようとしても、電子機器が正常に起動しないので、原因が基板自体の故障によるものなのか、更新用プログラムのロード処理中に異常が発生したのかを切り分けるのに手間がかかり、効率良く原因の解析を行えない虞があった。

本発明は、上記の問題を解決するためになされたもので、複数の基板を備えた電子機器であって、各基板への更新用プログラムのロード中に電源異常が発生したことを容易に把握することができる電子機器を提供することを目的とする。

本発明による電子機器は、通信可能に接続された複数の基板を備える電子機器であって、各基板は、不揮発性の記憶部と、他の基板への更新用プログラムのロード中に前記他の基板に供給される電源電圧を監視する監視部と、前記監視部により前記電源電圧の低下が検知された場合、電源異常の発生を示す電源異常情報を前記記憶部に記憶する記録部と、を備え、前記複数の基板には、マスター基板と複数のスレーブ基板とが含まれ、前記マスター基板は、一のスレーブ基板に前記更新用プログラムをロードするロード部と、前記ロード部が一のスレーブ基板への前記更新用プログラムのロードを開始する際に、他のスレーブ基板に対して、前記一のスレーブ基板に供給される電源電圧の監視要求を送信する監視要求部と、を更に備え、前記他のスレーブ基板の前記監視部は、前記監視要求を受信したときに前記一のスレーブ基板に供給される電源電圧の監視を開始する。

この構成によれば、ある基板への更新用プログラムのロード中に、その基板への電源電圧の低下が検知された場合、当該基板とは別の他の基板の記憶部に電源異常情報が記憶される。このため、ユーザーは、各基板に備えられた記憶部にアクセスするための専用治具等を用いて各基板に備えられた記憶部に電源異常情報が記憶されているか否かを確認することによって、電源異常情報が記憶されている記憶部を備えた基板とは別の他の基板への更新用プログラムのロード中に、電源異常が発生したことを把握することができる。

この構成によれば、更新用プログラムを一のスレーブ基板にロードする際に、他のスレーブ基板では、監視要求が受信されたときに当該一のスレーブ基板に供給される電源電圧の監視が開始される。その後、監視部によって当該電源電圧の低下が検知された場合、記憶部に電源異常情報が記憶される。これによって、更新用プログラムを一のスレーブ基板にロード中に電源異常が発生した場合には、一のスレーブ基板の記憶部には電源異常情報が記憶されず、他のスレーブ基板の記憶部には電源異常情報が記憶されるようになる。

このため、ユーザーは、各スレーブ基板の記憶部に電源異常情報が記憶されているか否かを確認することによって、電源異常情報が記憶されていない記憶部を備えたスレーブ基板への更新用プログラムのロード中に、電源異常が発生したことを把握することができる。つまり、電源異常が発生したことによって更新用プログラムが正常にロードされていない虞のあるスレーブ基板を容易に特定することができる。

または、前記他のスレーブ基板の前記記録部は、前記記憶部への前記電源異常情報を記憶する場合に、更に、当該記録部を備えるスレーブ基板の識別情報を前記マスター基板へ送信し、前記マスター基板の前記記録部は、前記記憶部への前記電源異常情報を記憶する場合に、更に、前記他のスレーブ基板から受信した前記識別情報を前記電源異常情報に含めて前記記憶部に記憶することが好ましい。

この構成によれば、マスター基板に備えられた記憶部に記憶されている電源異常情報に含まれた識別情報を用いて、当該識別情報で識別されるスレーブ基板とは他のスレーブ基板の更新用プログラムのロード中に、電源異常が発生したことを容易に把握することができる。つまり、識別情報で識別されるスレーブ基板とは他のスレーブ基板を、電源異常が発生したことによって更新用プログラムが正常にロードされていない虞のあるスレーブ基板として、容易に特定することができる。

また、前記電子機器の起動時に、前記マスター基板の前記記憶部に前記電源異常情報が記憶されていた場合、当該記憶されている電源異常情報をユーザーに報知する報知部を更に備えることが好ましい。

この構成によれば、電子機器の起動時に、マスター基板の記憶部に記憶されている電源異常情報がユーザーに報知される。このため、ユーザーは、一のスレーブ基板の更新用プログラムのロード中に電源異常が発生していたことに気付き易くなる。

また、前記記録部は、前記電源異常情報に前記電源異常の発生時刻を示す情報を含めて前記記憶部に記憶することが好ましい。

この構成によれば、電源異常情報に電源異常の発生時刻が含まれているので、スレーブ基板の更新用プログラムのロード中に発生した電源異常の発生時刻を容易に把握することができる。その結果、例えば、作業工程表等に記載された作業スケジュールに基づいて、どの作業工程において電源異常が発生したかを把握する等して、電源異常の発生原因を究明するときの効率を向上することができる。

この発明によれば、複数の基板を備えた電子機器であって、各基板への更新用プログラムのロード中に電源異常が発生したことを容易に把握することができる電子機器を提供することができる。

本発明の電子機器の一実施形態に係る複写機の電気的構成を示すブロック図である。 ロード部により実行されるロード処理の動作、及び、ロード処理の実行中に電源電圧が低下したときの動作を示すフローチャートである。

以下、本発明に係る電子機器の一実施形態を図面に基づいて説明する。尚、本実施形態では、電子機器として複写機を例に説明するが、これに限定する趣旨ではなく、電子機器は、例えば、プリンター、ファクシミリ装置、又はスキャナー等の画像処理装置や、これら画像処理装置の機能を兼ね備えた複合機、ゲーム機、携帯電話、及びカーナビゲーション装置であってもよい。

図１は、本発明の電子機器の一実施形態に係る複写機１の電気的構成を示すブロック図である。例えば図１に示すように、複写機１は、電源部２０と、制御バス３０と、マスター基板４０と、２つのスレーブ基板５０ａ、５０ｂと、を備えている。

電源部２０は、内部に不図示のＡＣ／ＤＣコンバーターを備え、不図示のメインスイッチがオンされた場合に、商用交流電圧を用いて所定の大きさ（例えば、２４Ｖ）の直流電圧を生成する。電源部２０は、生成した直流電圧をマスター基板４０及び２つのスレーブ基板５０ａ、５０ｂに供給する。以下、電源部２０から供給される直流電圧を電源電圧と示す。

制御バス３０は、マスター基板４０と、２つのスレーブ基板５０ａ、５０ｂと、を互いに通信可能に接続する。

マスター基板４０は、ＤＣＤＣコンバーター４１と、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）４２と、ＣＰＵ４２により実行される制御プログラムが記憶されたＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等の不揮発性メモリー４３（記憶部）と、データを一時的に記憶するための不図示のＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）と、電源監視回路４４（監視部）と、操作部４５と、例えば、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）メモリー等の外部メモリー６０にアクセスするための外部インターフェイス回路や、現在時刻を計時するタイマー回路等の不図示の周辺回路を備えている。

ＤＣＤＣコンバーター４１は、電源部２０から供給された電源電圧を所定の大きさ（例えば、１．２Ｖ）の直流電圧に変換し、当該変換した直流電圧を不図示の給電線を介してマスター基板４０に備えられた各部に供給する。

電源監視回路４４は、内部に不図示のコンパレーターを備えている。電源監視回路４４は、後述する監視要求部４７から後述の監視要求信号を受信すると、電源部２０から供給される電源電圧の監視を開始する。そして、電源監視回路４４は、コンパレーターを用いて、監視中の電源電圧が予め定められた電圧値を超えているか否かを判定する。電源監視回路４４は、監視中の電源電圧が予め定められた電圧値を超えていると判定した場合に、電源電圧の正常な供給を検知し、ハイレベルの検知信号を出力する。一方、電源監視回路４４は、監視中の電源電圧が予め定められた電圧値を超えていないと判定した場合に、電源電圧の低下を検知し、ローレベルの検知信号を出力する。

尚、電源監視回路４４は、これに代えて、電源電圧の正常な供給を検知したときにローレベルの検知信号を出力し、電源電圧の低下を検知したときにハイレベルの検知信号を出力するように構成してもよい。

また、コンパレーターによる判定に用いる上記の予め定められた電圧値は、電源監視回路４４によって電源電圧の低下が検知された場合に、後述の記録部４８が所定の時間動作を行えるようにするために、記録部４８の所定の動作に必要な電圧値よりも高い電圧値が定められている。

具体的には、作業者が電源コンセントを離脱させる、或いは、停電が発生すること等に起因して、電源部２０への商用交流電圧の供給が遮断された場合、電源部２０は、不図示のＡＣＤＣコンバーターの内部に備えられた容量性負荷に蓄電された電力を用いて、例えば、通常時の２４Ｖよりも小さい電源電圧を供給するようになる。一方、ＤＣＤＣコンバーター４１は、電源部２０から供給される電源電圧が１８Ｖ以上である間は、電源部２０から供給される次第に低下する電源電圧と、内部に備えられた不図示の容量性負荷等に蓄電された電力とを用いて、ＣＰＵ４２が記録部４８として動作可能な例えば１．２Ｖの直流電圧に変換することが可能に構成されているとする。この場合、コンパレーターによる判定に用いる上記の予め定められた電圧値は、例えば、１８Ｖよりも２Ｖ大きい２０Ｖに定められる。その結果、ＣＰＵ４２は、電源部２０から供給される電源電圧が２０Ｖ以下に低下してから１８Ｖ以下に低下するまでの間（例えば、５ｍｓｅｃ）、ＤＣＤＣコンバーター４１から供給される１．２Ｖの直流電圧によって記録部４８として動作可能になる。

操作部４５は、情報を表示するための表示部４５１と、ユーザーによって各種指示の操作を行わせるための操作キー部４５２と、を備えている。表示部４５１は、例えばタッチパネル機能を有する液晶ディスプレイ等であり、各種情報を表示する。操作キー部４５２は、例えばユーザーが複写機１の各種機能の実行指示を入力するためのスタートキーや、印刷部数等の数値を入力するためのテンキー等の各種キーを備えている。

ＣＰＵ４２は、不揮発性メモリー４３に記憶されている制御プログラムを実行することによって、ロード部４６、監視要求部４７、記録部４８、及び報知部４９として動作する。

ロード部４６は、スレーブ基板５０ａ、５０ｂに備えられた後述の不揮発性メモリー５３ａ、５３ｂに記憶されている制御プログラムの更新用プログラムを、順次各スレーブ基板５０ａ、５０ｂへロードするロード処理を実行する。

更新用プログラムを各スレーブ基板５０ａ、５０ｂへロードするとは、各スレーブ基板５０ａ、５０ｂの不揮発性メモリー５３ａ、５２ｂに記憶されている制御プログラムを、当該更新用プログラムによって書き換えることを示す。尚、ロード処理の詳細な動作については後述する。

監視要求部４７は、ロード部４６がロード処理の実行を開始する際に、電源電圧を監視するよう要求する監視要求信号を電源監視回路４４に送信する。

また、監視要求部４７は、ロード部４６がロード処理を実行することによって、２つのスレーブ基板５０ａ、５０ｂのうちの一つのスレーブ基板への更新用プログラムのロードを開始する際には、他のスレーブ基板に対して、電源電圧を監視するよう要求する監視要求信号を送信する。

例えば、監視要求部４７は、ロード部４６がスレーブ基板５０ａへの更新用プログラムのロードを開始する際には、スレーブ基板５０ｂに対して監視要求信号を送信する。その後、ロード部４６が、スレーブ基板５０ａへの更新用プログラムのロードを終了し、スレーブ基板５０ｂへの更新用プログラムのロードを開始する際には、監視要求部４７は、スレーブ基板５０ａに対して監視要求信号を送信する。

記録部４８は、電源監視回路４４からローレベルの検知信号が出力された場合、つまり、電源監視回路４４によって電源電圧の低下が検知された場合、ロード部４６によるロード処理の実行中に電源異常が発生したものとして、電源異常の発生を示す電源異常情報に、不図示のタイマー回路によって計時された現在時刻、つまり、電源異常の発生時刻を示す情報を含めて不揮発性メモリー４３に記憶する。

具体的には、電源異常の発生を示す電源異常情報は、例えば、「ロード処理中に電源異常が発生しました」を示す文字列で構成されている。ただし、これに限らず、電源異常情報を、例えば「１」等の数値で構成してもよい。電源監視回路４４により電源電圧の低下が検知されたとき、不図示のタイマー回路によって計時された現在時刻が、例えば２０１３年４月３０日１２時００分であったとする。この場合、記録部４８は、電源異常の発生時刻を示す情報として「２０１３年４月３０日１２時００分」を示す文字列を電源異常情報に含め、「２０１３年４月３０日１２時００分 ロード処理中に電源異常が発生しました」を示す文字列を、電源異常情報として不揮発性メモリー４３に記憶する。ただし、電源異常の発生時刻を示す情報は、これに限らず、例えば、当該発生時刻を表す数字を列挙した文字列「２０１３０４３０１２００」等で構成してもよい。

報知部４９は、複写機１の起動時に、マスター基板４０の不揮発性メモリー４３に電源異常情報が記憶されていた場合、当該記憶されていた電源異常情報を表示部４５１に表示する。これによって、報知部４９は、電源異常情報をユーザーに報知する。ただし、これに限らず、報知部４９は、例えば、不図示の音声信号を出力可能なスピーカーを用いて、電源異常情報を示す音声信号を出力することによって、電源異常情報をユーザーに報知してもよい。また、報知部４９は、マスター基板４０に備えられた不図示のＬＥＤランプを点灯することによって電源異常が発生したことだけをユーザーに報知するように構成してもよい。尚、複写機１は、電源部２０の不図示のメインスイッチがオンされたことによって、電源部２０からマスター基板４０及び２つのスレーブ基板５０ａ、５０ｂへの電源電圧の供給が開始されたときに起動する。

スレーブ基板５０ａは、ＤＣＤＣコンバーター５１ａと、ＣＰＵ５２ａと、ＣＰＵ５２ａにより実行される制御プログラムが記憶されたＥＥＰＲＯＭ等の不揮発性メモリー５３ａ（記憶部）と、データを一時的に記憶するための不図示のＲＡＭと、電源監視回路５４ａ（監視部）と、現在時刻を計時するタイマー回路等の不図示の周辺回路と、を備えている。

ＤＣＤＣコンバーター５１ａは、電源部２０から供給された電源電圧を所定の大きさ（例えば、３．３Ｖ）の直流電圧に変換し、当該変換した直流電圧を不図示の給電線を介してスレーブ基板５０ａに備えられた各部や、不図示の原稿の画像を読み取るためのスキャナー装置へ供給する。

不揮発性メモリー５３ａには、スレーブ基板５０ａに備えられた各部やスキャナー装置の動作を制御するための制御プログラムや、当該制御プログラムを更新用プログラムによって書き換えるための書き換えプログラムが記憶されている。

電源監視回路５４ａは、内部に不図示のコンパレーターを備えている。電源監視回路５４ａは、マスター基板４０の監視要求部４７から送信されてきた監視要求信号を受信すると、電源部２０から供給される電源電圧の監視を開始する。そして、電源監視回路５４ａは、コンパレーターを用いて、監視中の電源電圧が予め定められた電圧値を超えているか否かを判定し、監視中の電源電圧が予め定められた電圧値を超えていると判定した場合に、電源電圧の供給を検知し、ハイレベルの検知信号を出力する。一方、電源監視回路５４ａは、監視中の電源電圧が予め定められた電圧値を超えていないと判定した場合に、電源電圧の低下を検知し、ローレベルの検知信号を出力する。

尚、電源監視回路５４ａは、これに代えて、電源電圧の供給を検知したときにローレベルの検知信号を出力し、電源電圧の低下を検知したときにハイレベルの検知信号を出力するように構成してもよい。

また、コンパレーターによる判定に用いる上記の予め定められた電圧値は、電源監視回路５４ａによって電源電圧の低下が検知された場合に、後述の記録部５８ａが所定の時間動作を行えるようにするために、記録部５８ａの所定の動作に必要な電圧値よりも高い電圧値が定められている。

具体的には、作業者が電源コンセントを離脱させる、或いは、停電が発生すること等に起因して、電源部２０への商用交流電圧の供給が遮断された場合、電源部２０は、不図示のＡＣＤＣコンバーターの内部に備えられた容量性負荷に蓄電された電力を用いて、例えば、通常時の２４Ｖよりも小さい電源電圧を供給するようになる。一方、ＤＣＤＣコンバーター５１ａは、電源部２０から供給される電源電圧が１８Ｖ以上である間は、電源部２０から供給される次第に低下する電源電圧と、内部に備えられた不図示の容量性負荷等に蓄電された電力とを用いて、ＣＰＵ５２ａが記録部５８ａとして動作可能な例えば３．３Ｖの直流電圧に変換することが可能に構成されているとする。この場合、コンパレーターによる判定に用いる上記の予め定められた電圧値は、例えば、１８Ｖよりも２Ｖ大きい２０Ｖに定められる。その結果、ＣＰＵ５２ａは、電源部２０から供給される電源電圧が２０Ｖ以下に低下してから１８Ｖ以下に低下するまでの間（例えば、５ｍｓｅｃ）、ＤＣＤＣコンバーター５１ａから供給される３．３Ｖの直流電圧によって記録部５８ａとして動作可能になる。

ＣＰＵ５２ａは、不揮発性メモリー５３ａに記憶されている書き換えプログラムを実行することによって書換部５６ａとして動作し、不揮発性メモリー５３ａに記憶されている制御プログラムを実行することによって記録部５８ａとして動作する。

書換部５６ａは、ロード部４６によるロード処理の実行中に、スレーブ基板５０ａに送信されてきた更新用プログラムを受信すると、当該受信した更新用プログラムによって不揮発性メモリー５３ａに記憶されている制御プログラムを書き換える。つまり、ＣＰＵ５２ａは、書き換えプログラムを実行することによって、書換部５６ａとして動作しているときは、制御プログラムを実行することができないので、記録部５８ａとして動作することができない。

記録部５８ａは、電源監視回路５４ａからローレベルの検知信号が出力された場合、つまり、電源監視回路５４ａによって電源電圧の低下が検知された場合、ロード部４６によるロード処理の実行中に電源異常が発生したものとして、記録部４８と同様にして、電源異常の発生を示す電源異常情報に、不図示のタイマー回路によって計時された現在時刻、つまり、電源異常の発生時刻を示す情報を含めて不揮発性メモリー５３ａに記憶する。

また、記録部５８ａは、不揮発性メモリー５３ａに電源異常情報を記憶する場合、更に、スレーブ基板５０ａの識別情報をマスター基板４０へ送信する。スレーブ基板５０ａの識別情報は、例えば、スレーブ基板５０ａのシリアル番号を示す文字列で構成されている。

電源監視回路５４ａによって電源電圧の低下が検知された場合、同様に、マスター基板４０の電源監視回路４４においても、電源部２０からの電源電圧の低下が検知される。その結果、記録部５８ａは電源異常情報を不揮発性メモリー５３ａに記憶するとともに、スレーブ基板５０ａの識別情報をマスター基板４０へ送信する。一方、記録部４８は、電源異常情報を不揮発性メモリー４３に記憶する場合に、更に、スレーブ基板５０ａから送信されてきた識別情報を電源異常情報に含めて不揮発性メモリー４３に記憶する。つまり、不揮発性メモリー４３には、スレーブ基板５０ａから送信されてきた識別情報と、電源異常の発生時刻を示す情報と、を含む電源異常情報が記憶される。

スレーブ基板５０ｂは、スレーブ基板５０ａと同様の構成であるので詳細な説明を省略する。ただし、ＤＣＤＣコンバーター５１ｂは、電源部２０から供給された電源電圧を所定の直流電圧に変換し、当該変換した直流電圧を不図示の給電線を介してスレーブ基板５０ｂに備えられた各部や、スキャナー装置で読み取られた画像を印刷出力する不図示のプリント装置へ供給する。

以下では、ロード部４６により実行されるロード処理の動作、及び、ロード処理の実行中に電源電圧が低下したときの動作について、図２を用いて詳述する。図２は、ロード部４６により実行されるロード処理の動作、及び、ロード処理の実行中に電源電圧が低下したときの動作を示すフローチャートである。

尚、以下では、説明の便宜上、スレーブ基板５０ａ、５０ｂを総称して説明する場合に、スレーブ基板５０と示す。また、不揮発性メモリー５３ａ、５３ｂを総称して説明する場合に、不揮発性メモリー５３と示し、電源監視回路５４ａ、５４ｂを総称して説明する場合に、電源監視回路５４と示す。また、書換部５６ａ、５６ｂを総称して説明する場合に、書換部５６と示し、記録部５８ａ、５８ｂを総称して説明する場合に、記録部５８と示す。

例えば、ユーザーによる操作キー部４５２の操作によってロード処理の実行指示が入力されると、ロード部４６はロード処理の実行を開始する。図２に示すように、ロード部４６は、ロード処理の実行を開始すると、複写機１に備えられた全てのスレーブ基板５０のうち、更新用プログラムのロードが終了していない一つのスレーブ基板５０を、更新用プログラムのロード対象のスレーブ基板５０として選択する（Ｓ１）。

ロード部４６によって更新用プログラムのロード対象の一つのスレーブ基板５０が選択されると、監視要求部４７は、当該選択された一つのスレーブ基板５０とは異なる他のスレーブ基板５０の電源監視回路５４及びマスター基板４０の電源監視回路４４へ、監視要求信号を送信する（Ｓ２）。これにより、監視要求信号を受信した電源監視回路５４及び電源監視回路４４は、電源部２０から供給される電源電圧の監視を開始する。

監視要求部４７によって監視要求信号が送信されると、ロード部４６は、ステップＳ１で選択した一つのスレーブ基板５０へ更新用プログラムをロードする（Ｓ３）。

具体的には、ロード部４６は、ステップＳ１で選択した一つのスレーブ基板５０への更新用プログラムのロードを以下のように行う。ロード部４６は、ステップＳ１で選択した一つのスレーブ基板５０への更新用プログラムのロードを開始すると、不図示の外部インターフェイス回路を用いて、ステップＳ１で選択した一つのスレーブ基板５０の制御プログラムの更新用プログラムを外部メモリー６０から読み出し、読み出した更新用プログラムを当該一つのスレーブ基板５０へ送信する。一方、当該一つのスレーブ基板５０の書換部５６は、更新用プログラムを受信すると、受信した更新用プログラムによって不揮発性メモリー５３に記憶されている制御プログラムを書き換える。当該一つのスレーブ基板５０の書換部５６は、制御プログラムの書き換えを終了すると、当該書き換えが終了したことを示す書換終了信号をマスター基板４０へ送信する。ロード部４６は、書換終了信号を受信することによって、ステップＳ１で選択した一つのスレーブ基板５０において制御プログラムの書き換えが終了したと判断し、ステップＳ１で選択した一つのスレーブ基板５０への更新用プログラムのロードを終了する。

ロード部４６は、ステップＳ１で選択した一つのスレーブ基板５０への更新用プログラムのロードを終了すると（Ｓ４；ＹＥＳ）、複写機１に備えられた全てのスレーブ基板５０への更新用プログラムのロードが終了したか否かを判断する（Ｓ９）。

ロード部４６は、複写機１に備えられた全てのスレーブ基板５０への更新用プログラムのロードが終了したと判断した場合は（Ｓ９；ＹＥＳ）、ロード処理の実行を終了する。一方、ロード部４６は、複写機１に備えられた全てのスレーブ基板５０のうち、更新用プログラムのロードを終了していないスレーブ基板５０が存在すると判断した場合は（Ｓ９；ＮＯ）、再びステップＳ１を実行する。当該ステップＳ１の実行後は、ステップＳ２以降の処理が実行される。

一方、ロード部４６がステップＳ１で選択した一つのスレーブ基板５０への更新用プログラムのロードを終了していない間に（Ｓ４；ＮＯ）、ステップＳ１で選択した一つのスレーブ基板５０とは他のスレーブ基板５０の電源監視回路５４及び電源監視回路４４によって、電源電圧の低下を検知したことを示すローレベルの検知信号が出力された場合（Ｓ５；ＹＥＳ）、当該他のスレーブ基板５０の記録部５８は、当該電源電圧の低下を示す検知信号が出力されたときの現在時刻を示す情報、つまり、電源異常の発生時刻を示す情報を電源異常情報に含め、当該電源異常情報を当該他のスレーブ基板５０の不揮発性メモリー５３に記憶する（Ｓ６）。更に、当該他のスレーブ基板５０の記録部５８は、当該他のスレーブ基板５０の識別情報をマスター基板４０へ送信する（Ｓ７）。

一方、マスター基板４０の記録部４８は、当該他のスレーブ基板５０の識別情報を受信し、受信した識別情報と、電源監視回路４４によって電源電圧の低下を示す検知信号が出力されたときの現在時刻を示す情報、つまり、電源異常の発生時刻を示す情報と、を電源異常情報に含め、当該電源異常情報を当不揮発性メモリー４３に記憶する（Ｓ８）。この場合、電源電圧の低下が検知された状態であり、電源部２０から電源電圧が供給されなくなるので、ロード部４６はロード処理の実行を途中で終了することになる。

上記実施形態の構成によれば、あるスレーブ基板５０への更新用プログラムのロード中に、そのスレーブ基板５０への電源電圧の低下が検知された場合、当該スレーブ基板５０とは別の他のスレーブ基板５０の不揮発性メモリー５３に電源異常情報が記憶される。このため、ユーザーは、各スレーブ基板５０に備えられた不揮発性メモリー５３にアクセスするための専用治具等を用いて各スレーブ基板５０に備えられた不揮発性メモリー５３に電源異常情報が記憶されているか否かを確認することによって、電源異常情報が記憶されている不揮発性メモリー５３を備えたスレーブ基板５０とは別の他のスレーブ基板５０への更新用プログラムのロード中に、電源異常が発生したことを把握することができる。

また、上記実施形態の構成によれば、更新用プログラムを一のスレーブ基板５０にロードする際に、他のスレーブ基板５０では、監視要求信号が受信されたときに当該一のスレーブ基板５０に供給される電源電圧、つまり、電源部２０から供給される電源電圧の監視が開始される。その後、電源監視回路５４によって当該電源電圧の低下が検知された場合、不揮発性メモリー５３に電源異常情報が記憶される。これによって、更新用プログラムを一つのスレーブ基板５０へロードしている間に電源異常が発生した場合には、当該一つのスレーブ基板５０の不揮発性メモリー５３には電源異常情報が記憶されず、他のスレーブ基板５０の不揮発性メモリー５３には電源異常情報が記憶されるようになる。

このため、ユーザーは、各スレーブ基板５０の不揮発性メモリー５３に電源異常情報が記憶されているか否かを確認することによって、電源異常情報が記憶されていない不揮発性メモリー５３を備えたスレーブ基板５０への更新用プログラムのロード中に、電源異常が発生したことを把握することができる。つまり、電源異常が発生したことによって更新用プログラムが正常にロードされていない虞のあるスレーブ基板５０を容易に特定することができる。

また、上記実施形態の構成によれば、マスター基板４０に備えられた不揮発性メモリー４３に記憶されている電源異常情報に含まれた識別情報を用いて、当該識別情報で識別されるスレーブ基板５０とは他のスレーブ基板５０の更新用プログラムのロード中に、電源異常が発生したことを容易に把握することができる。つまり、識別情報で識別されるスレーブ基板５０とは他のスレーブ基板５０を、電源異常が発生したことによって更新用プログラムが正常にロードされていない虞のあるスレーブ基板５０として、容易に特定することができる。

また、上記実施形態の構成によれば、複写機１の起動時に、マスター基板４０の不揮発性メモリー４３に記憶されている電源異常情報がユーザーに報知される。このため、ユーザーは、一つのスレーブ基板５０の更新用プログラムのロード中に電源異常が発生していたことに気付き易くなる。

また、上記実施形態の構成によれば、電源異常情報に電源異常の発生時刻が含まれているので、スレーブ基板５０の更新用プログラムのロード中に発生した電源異常の発生時刻を容易に把握することができる。その結果、例えば、作業工程表等に記載された作業スケジュールに基づいて、どの作業工程において電源異常が発生したかを把握する等して、電源異常の発生原因を究明するときの効率を向上することができる。

尚、上記実施形態において図１及び図２に示した構成は単なる一例に過ぎず、本発明を当該実施形態に限定する趣旨ではない。

例えば、上記実施形態においては、マスター基板４０の不揮発性メモリー４３に記憶されている制御プログラムの書き換えが行われないので、電源監視回路４４を備えず、また、ＣＰＵ４２が記録部４８及び報知部４９として動作しないように簡素化して構成してもよい。

一方、ロード部４６は、ロード処理において、更に、マスター基板４０へ制御プログラムの更新用プログラムをロードするように構成してもよい。つまり、ロード部４６は、不揮発性メモリー４３に記憶されている制御プログラムの更新用プログラムを外部メモリー６０から読み出して、読み出した更新用プログラムによって、不揮発性メモリー４３に記憶されている制御プログラムを書き換えるように構成してもよい。尚、この場合、不揮発性メモリー４３に記憶されている、ＣＰＵ４２をロード部４６として動作させるための制御プログラムは、ＣＰＵ４２をロード部４６とは別の他の動作部として動作させる制御プログラムとは別のプログラムとして構成され、外部メモリー６０には、ＣＰＵ４２をロード部４６とは別の動作部として動作させるための制御プログラムの更新用プログラムが記憶されている。

この場合、監視要求部４７は、ロード部４６がマスター基板４０へ制御プログラムの更新用プログラムをロードする際には、スレーブ基板５０ａ、５０ｂの電源監視回路５４ａ、５４ｂへ監視要求信号を送信する。その後、ＣＰＵ４２は、ロード部４６以外の動作部として動作できなくなる。その結果、監視要求信号を受信した電源監視回路５４ａ、５４ｂは、電源部２０から供給される電源電圧の監視を開始する。これによって、ロード部４６がマスター基板４０へ制御プログラムの更新用プログラムをロードしている間、電源監視回路５４ａ、５４ｂによって電源電圧の低下が検知された場合には、記録部５８ａ、５８ｂによって不揮発性メモリー５３ａ、５３ｂに電源異常情報が記憶される。

このため、ユーザーは、スレーブ基板５０ａ、５０ｂに備えられた不揮発性メモリー５３ａ、５３ｂにアクセスするための専用治具等を用いて、スレーブ基板５０ａ、５０ｂに備えられた不揮発性メモリー５３ａ、５３ｂに、共に電源異常情報が記憶されていることを確認することによって、マスター基板４０への更新用プログラムのロード中に、電源異常が発生したことを把握することができる。

また、記録部５８は、ステップＳ６において、電源異常情報に電源異常の発生時刻を示す情報を含めないように簡素化して構成してもよい。同様に、記録部４８は、ステップＳ８において、電源異常情報に電源異常の発生時刻を示す情報を含めないように簡素化して構成してもよい。

また、ＣＰＵ４２が制御プログラムを実行することによって、報知部４９として動作しないように簡素化してもよい。

また、記録部５８は、ステップＳ７を実行しないように簡素化して構成してもよい。これに合わせて、記録部４８は、ステップＳ８において、電源異常情報にスレーブ基板５０の識別情報を含めないように簡素化して構成してもよい。

また、上記実施形態では、マスター基板４０及びスレーブ基板５０に供給される電源電圧は、何れも電源部２０から供給されていた。しかし、これに替えて、電源電圧を生成する電源部を複数備え、各基板への電源電圧の供給元の電源部を異ならせるように構成してもよい。ただし、これに合わせて、各スレーブ基板５０に備えられた電源監視回路５４は、ステップＳ２において監視要求信号を受信した場合に、更新用プログラムのロード対象の一つのスレーブ基板５０に供給される電源電圧を監視するように構成する必要がある。

１ 複写機（電子機器）
２０ 電源部
３０ 制御バス
４０ マスター基板（基板）
４１ ＤＣＤＣコンバーター
４２ ＣＰＵ
４３ 不揮発性メモリー（記憶部）
４４ 電源監視回路（監視部）
４５ 操作部
４５１ 表示部
４５２ 操作キー部
４６ ロード部
４７ 監視要求部
４８ 記録部
４９ 報知部
５０、５０ａ、５０ｂ スレーブ基板（基板）
５１ａ、５１ｂ ＤＣＤＣコンバーター
５２ａ、５２ｂ ＣＰＵ
５３、５３ａ、５３ｂ 不揮発性メモリー（記憶部）
５４、５４ａ、５４ｂ 電源監視回路（監視部）
５６、５６ａ、５６ｂ 書換部
５８、５８ａ、５８ｂ 記録部
６０ 外部メモリー

Claims (4)

1. 通信可能に接続された複数の基板を備える電子機器であって、
   各基板は、
   不揮発性の記憶部と、
   他の基板への更新用プログラムのロード中に前記他の基板に供給される電源電圧を監視する監視部と、
   前記監視部により前記電源電圧の低下が検知された場合、電源異常の発生を示す電源異常情報を前記記憶部に記憶する記録部と、
   を備え、
   前記複数の基板には、マスター基板と複数のスレーブ基板とが含まれ、
   前記マスター基板は、
   一のスレーブ基板に前記更新用プログラムをロードするロード部と、
   前記ロード部が一のスレーブ基板への前記更新用プログラムのロードを開始する際に、他のスレーブ基板に対して、前記一のスレーブ基板に供給される電源電圧の監視要求を送信する監視要求部と、
   を更に備え、
   前記他のスレーブ基板の前記監視部は、前記監視要求を受信したときに前記一のスレーブ基板に供給される電源電圧の監視を開始する電子機器。
2. 前記他のスレーブ基板の前記記録部は、前記記憶部への前記電源異常情報を記憶する場合に、更に、当該記録部を備えるスレーブ基板の識別情報を前記マスター基板へ送信し、
   前記マスター基板の前記記録部は、前記記憶部への前記電源異常情報を記憶する場合に、更に、前記他のスレーブ基板から受信した前記識別情報を前記電源異常情報に含めて前記記憶部に記憶する請求項１に記載の電子機器。
3. 前記電子機器の起動時に、前記マスター基板の前記記憶部に前記電源異常情報が記憶されていた場合、当該記憶されている電源異常情報をユーザーに報知する報知部を更に備える請求項１又は２に記載の電子機器。
4. 前記記録部は、前記電源異常情報に前記電源異常の発生時刻を示す情報を含めて前記記憶部に記憶する請求項１から３の何れか一項に記載の電子機器。

Images