JP5947697B2 - Sputtering target - Google Patents

Sputtering target Download PDF

Info

Publication number
JP5947697B2
JP5947697B2 JP2012232406A JP2012232406A JP5947697B2 JP 5947697 B2 JP5947697 B2 JP 5947697B2 JP 2012232406 A JP2012232406 A JP 2012232406A JP 2012232406 A JP2012232406 A JP 2012232406A JP 5947697 B2 JP5947697 B2 JP 5947697B2
Authority
JP
Japan
Prior art keywords
thin film
less
metal
semiconductor thin
sputtering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012232406A
Other languages
Japanese (ja)
Other versions
JP2014084479A (en
Inventor
望 但馬
望 但馬
一晃 江端
一晃 江端
麻美 西村
麻美 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Priority to JP2012232406A priority Critical patent/JP5947697B2/en
Priority to PCT/JP2013/006151 priority patent/WO2014061272A1/en
Priority to TW102137808A priority patent/TWI557254B/en
Publication of JP2014084479A publication Critical patent/JP2014084479A/en
Application granted granted Critical
Publication of JP5947697B2 publication Critical patent/JP5947697B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3407Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • C23C14/086Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02551Group 12/16 materials
    • H01L21/02554Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Description

本発明は、スパッタリングターゲット、半導体薄膜、その製造方法、それを用いた薄膜トランジスタ、及びその薄膜トランジスタを備えた表示装置に関する。   The present invention relates to a sputtering target, a semiconductor thin film, a manufacturing method thereof, a thin film transistor using the same, and a display device including the thin film transistor.

電界効果型トランジスタは、半導体メモリ集積回路の単位電子素子、高周波信号増幅素子、液晶駆動用素子等として広く用いられており、現在、最も多く実用化されている電子デバイスである。そのなかでも、近年における表示装置の発展に伴い、液晶表示装置(LCD)のみならず、エレクトロルミネッセンス表示装置(EL)、フィールドエミッションディスプレイ(FED)等の各種表示装置において、表示素子に駆動電圧を印加して表示装置を駆動させるスイッチング素子として、薄膜トランジスタ(TFT)が多用されている。   Field effect transistors are widely used as unit electronic elements, high frequency signal amplifying elements, liquid crystal driving elements and the like of semiconductor memory integrated circuits, and are the most widely used electronic devices at present. Among them, with the development of display devices in recent years, not only liquid crystal display devices (LCD) but also various display devices such as electroluminescence display devices (EL) and field emission displays (FED), drive voltages are applied to display elements. Thin film transistors (TFTs) are frequently used as switching elements that are applied to drive display devices.

TFT駆動素子には、現在、シリコン系半導体薄膜が最も広く用いられている。一方、移動度が高く、薄膜の表面の均一性に優れることから金属酸化物からなる透明半導体薄膜が注目されている。   Currently, silicon-based semiconductor thin films are most widely used for TFT drive elements. On the other hand, a transparent semiconductor thin film made of a metal oxide has attracted attention because of its high mobility and excellent surface uniformity.

金属酸化物薄膜の材料として、インジウム、ガリウム及び亜鉛の酸化物からなるIGZO系が知られている。金属酸化物薄膜の成膜にはスパッタリングターゲットを用いることができ、IGZO系のスパッタリングターゲットは相対密度が高く、抵抗も低いために工業的に有用なDCスパッタが可能である。しかしながら、ガリウムは高価であることから、ガリウムを含まない金属薄膜が必要とされている。   As a material for a metal oxide thin film, an IGZO system made of an oxide of indium, gallium and zinc is known. A sputtering target can be used for forming the metal oxide thin film, and an IGZO-based sputtering target has a high relative density and a low resistance, so that industrially useful DC sputtering is possible. However, since gallium is expensive, a metal thin film containing no gallium is required.

ガリウムを含まない金属酸化物からなるスパッタリングターゲットが報告されている。
非特許文献1には、Hf−インジウム亜鉛酸化物のスパッタリングターゲットを用いてRFマグネトロンスパッタリングで製造された、信頼性の高いTFTが記載されている。しかしながら、Hfを含んだターゲットは絶縁性物質の凝集体が形成されやすく、また密度が向上しにくく、さらに抵抗値が高くなってしまうという問題があるため、DCスパッタリングやACスパッタリングで半導体薄膜を形成することは困難であった。
A sputtering target made of a metal oxide not containing gallium has been reported.
Non-Patent Document 1 describes a highly reliable TFT manufactured by RF magnetron sputtering using a sputtering target of Hf-indium zinc oxide. However, since the target containing Hf is prone to form aggregates of insulating materials, it is difficult to improve the density, and the resistance value is increased, a semiconductor thin film is formed by DC sputtering or AC sputtering. It was difficult to do.

これに対して、ガリウムを含まない金属酸化物からなり、DCスパッタリングが可能なスパッタリングターゲットとして、特許文献1にはスパッタリング時のノジュールが低減できるスパッタリングターゲットが開示されている。しかしながら、このターゲットによって提供される薄膜は導電膜であり、TFTの活性層に用いることはできなかった。   On the other hand, as a sputtering target made of a metal oxide not containing gallium and capable of DC sputtering, Patent Document 1 discloses a sputtering target capable of reducing nodules during sputtering. However, the thin film provided by this target is a conductive film and could not be used for the active layer of the TFT.

以上のように、ガリウムを含まない金属酸化物からなり、良好なTFT特性を示す半導体膜をDC又はACスパッタリングによって製造することができる、高密度で、低抵抗なスパッタリングターゲットが必要とされているが、詳細なターゲットの検討は不十分であった。   As described above, there is a need for a high-density, low-resistance sputtering target that can be manufactured by DC or AC sputtering, which is made of a metal oxide not containing gallium and that exhibits good TFT characteristics. However, detailed target review was insufficient.

特開2005−307269号公報JP 2005-307269 A

Appl.Phys.Lett.96,152102 (2010)Appl. Phys. Lett. 96,152102 (2010)

本発明の目的は、密度が高く、抵抗が低いスパッタリングターゲットを提供することである。   An object of the present invention is to provide a sputtering target with high density and low resistance.

本発明によれば、以下のスパッタリングターゲット等が提供される。
1.インジウム、亜鉛及び金属Mを含む酸化物を含有し、
In、MIn及びIn(ZnO)(1≦m≦20)を結晶相として含有し、相対密度が95%以上である焼結体を含むスパッタリングターゲットであって、
前記焼結体が、周囲よりもInの含有量が多い組織、周囲よりもZnの含有量が多い組織及び周囲よりも金属Mの含有量が多い組織を含み、
前記Inの含有量が多い組織を包含する面積が最小となる円の平均直径、及び前記金属Mの含有量が多い組織を包含する面積が最小となる円の平均直径が25μm以下であるスパッタリングターゲット。
2.前記Inの含有量が多い組織を包含する面積が最小となる円の平均直径が10μm以下である1に記載のスパッタリングターゲット。
3.X線回折における前記MInの最大ピーク強度Iと前記In(ZnO)の最大ピーク強度Iの強度比I/Iが、0.2〜2.0である焼結体を含む1又は2に記載のスパッタリングターゲット。
4.In/(In+Zn+M)で表される原子比が0.75以下であり、Zn/(In+Zn+M)で表される原子比が0.70以下であり、M/(In+Zn+M)で表される原子比が0.01〜0.30である1〜3のいずれかに記載のスパッタリングターゲット。
5.前記金属MがMg、Ca、Sr、Cu、Ni、Co、Be及びFeから選択される1以上である1〜4のいずれかに記載のスパッタリングターゲット。
6.前記金属MがMgである5に記載のスパッタリングターゲット。
7.インジウム、亜鉛及び金属Mを含む酸化物を含有し、
In/(In+Zn+M)で表される原子比が0.75以下であり、Zn/(In+Zn+M)で表される原子比が0.70以下であり、M/(In+Zn+M)で表される原子比が0.01〜0.30であり、
ホール移動度が3cm/V・sec以上である半導体薄膜。
8.非晶質である7に記載の半導体薄膜。
9.前記金属MがMg、Ca、Sr、Cu、Ni、Co、Be及びFeから選択される1以上である7又は8に記載の半導体薄膜。
10.前記金属MがMgである9に記載の半導体薄膜。
11.前記半導体薄膜の成膜を、真空チャンバー内に所定の間隔を置いて並設された3枚以上のターゲットに対向する位置に、基板を順次搬送し、前記各ターゲットに対して交流電源から負電位及び正電位を交互に印加する場合に、前記交流電源からの出力の少なくとも1つを、分岐して接続した2枚以上のターゲットの間で、電位を印加するターゲットの切替を行いながら、ターゲット上にプラズマを発生させて基板表面に成膜するスパッタリング方法で行う7〜10のいずれかに記載の半導体薄膜の製造方法。
12.前記交流電源の交流パワー密度を3W/cm以上、20W/cm以下とする11に記載の半導体薄膜の製造方法。
13.前記交流電源の周波数が10kHz〜1MHzである11又は12に記載の半導体薄膜の製造方法。
14.7〜10のいずれかに記載の半導体薄膜を用いた薄膜トランジスタ。
15.7〜10のいずれかに記載の半導体薄膜の上に、少なくともSiNxを含有する保護膜を用いた薄膜トランジスタ。
16.14又は15に記載の薄膜トランジスタを備えた表示装置。
According to the present invention, the following sputtering target and the like are provided.
1. Containing an oxide comprising indium, zinc and metal M;
A sputtering target including a sintered body containing In 2 O 3 , MIn 2 O 4 and In 2 O 3 (ZnO) m (1 ≦ m ≦ 20) as a crystal phase and having a relative density of 95% or more. ,
The sintered body includes a structure having a higher In content than the surroundings, a structure having a higher Zn content than the surroundings, and a structure having a higher metal M content than the surroundings.
Sputtering target in which the average diameter of the circle that minimizes the area including the structure with a large amount of In and the average diameter of the circle that includes the structure with a high content of the metal M and that has the minimum area is 25 μm or less. .
2. 2. The sputtering target according to 1, wherein an average diameter of a circle having a minimum area including a structure containing a large amount of In is 10 μm or less.
3. Intensity ratio I 2 / I 1 of the maximum peak intensity I 1 of the MIn 2 O 4 in the X-ray diffraction In 2 O 3 (ZnO) maximum peak intensity of the m I 2 is located at 0.2 to 2.0 3. The sputtering target according to 1 or 2, comprising a sintered body.
4). The atomic ratio represented by In / (In + Zn + M) is 0.75 or less, the atomic ratio represented by Zn / (In + Zn + M) is 0.70 or less, and the atomic ratio represented by M / (In + Zn + M) is The sputtering target according to any one of 1 to 3, which is 0.01 to 0.30.
5. The sputtering target according to any one of 1 to 4, wherein the metal M is one or more selected from Mg, Ca, Sr, Cu, Ni, Co, Be, and Fe.
6). 6. The sputtering target according to 5, wherein the metal M is Mg.
7). Containing an oxide comprising indium, zinc and metal M;
The atomic ratio represented by In / (In + Zn + M) is 0.75 or less, the atomic ratio represented by Zn / (In + Zn + M) is 0.70 or less, and the atomic ratio represented by M / (In + Zn + M) is 0.01-0.30,
A semiconductor thin film having a hole mobility of 3 cm 2 / V · sec or more.
8). 8. The semiconductor thin film according to 7, which is amorphous.
9. The semiconductor thin film according to 7 or 8, wherein the metal M is one or more selected from Mg, Ca, Sr, Cu, Ni, Co, Be, and Fe.
10. 10. The semiconductor thin film according to 9, wherein the metal M is Mg.
11. The semiconductor thin film is formed by sequentially transporting the substrate to a position facing three or more targets arranged in parallel in the vacuum chamber at a predetermined interval, and a negative potential is supplied to each target from an AC power source. When alternately applying a positive potential and at least one of the outputs from the AC power source, the target to which the potential is applied is switched between two or more targets branched and connected. The manufacturing method of the semiconductor thin film in any one of 7-10 performed by the sputtering method which produces | generates a plasma and forms into a film on the substrate surface.
12 12. The method for producing a semiconductor thin film according to 11, wherein the AC power density of the AC power source is 3 W / cm 2 or more and 20 W / cm 2 or less.
13. The manufacturing method of the semiconductor thin film of 11 or 12 whose frequency of the said AC power supply is 10 kHz-1 MHz.
A thin film transistor using the semiconductor thin film according to any one of 14.7 to 10.
A thin film transistor using a protective film containing at least SiNx on the semiconductor thin film according to any one of 15.7 to 10.
16. A display device comprising the thin film transistor according to 14.14 or 15.

本発明によれば、密度が高く、抵抗が低いスパッタリングターゲットが提供できる。   According to the present invention, a sputtering target having high density and low resistance can be provided.

本発明の一実施形態に用いるスパッタリング装置を示す図である。It is a figure which shows the sputtering device used for one Embodiment of this invention. 実施例1で得た焼結体のX線チャートである。2 is an X-ray chart of a sintered body obtained in Example 1. 実施例1で得た焼結体のEPMA画像である。2 is an EPMA image of the sintered body obtained in Example 1. 比較例4で得た焼結体のX線チャートである。6 is an X-ray chart of a sintered body obtained in Comparative Example 4.

本発明のスパッタリングターゲットは焼結体を含み、焼結体は、インジウム、亜鉛及び金属Mを含む酸化物を含有し、In、MIn及びIn(ZnO)(1≦m≦20)を結晶相として含む。
また、焼結体は、周囲よりもInの含有量が多い組織(Inリッチ組織)、周囲よりもZnの含有量が多い組織(Znリッチ組織)及び周囲よりも金属Mの含有量が多い組織(Mリッチ組織)を含み、Inリッチ組織の大きさ(Inリッチ組織を包含する面積が最小となる円の平均直径)、及びMリッチ組織の大きさ(Mリッチ組織を包含する面積が最小となる円の平均直径)がそれぞれ25μm以下である。
また、本発明に用いる焼結体は、相対密度が95%以上である。
The sputtering target of the present invention comprises a sintered body, the sintered body contains an oxide containing indium, zinc and metal M, In 2 O 3, MIn 2 O 4 and In 2 O 3 (ZnO) m ( 1 ≦ m ≦ 20) as a crystal phase.
In addition, the sintered body has a structure in which the In content is higher than that of the surroundings (In rich structure), a structure in which the Zn content is higher than that of the surroundings (Zn rich structure), and a structure in which the content of the metal M is higher than that of the surroundings. (M-rich tissue), the size of the In-rich tissue (the average diameter of the circle that minimizes the area including the In-rich tissue), and the size of the M-rich tissue (the area including the M-rich tissue is the minimum) The average diameter of the circles is 25 μm or less.
The sintered body used in the present invention has a relative density of 95% or more.

本発明に用いる焼結体は、In、MIn及びIn(ZnO)(mは1≦m≦20)を結晶相として含み、Inリッチ組織、Znリッチ組織及びMリッチ組織を含み、Inリッチ組織及びMリッチ組織が所定の大きさであることにより、各元素が分散しやすくなり、ターゲット密度を高くすることができ、ターゲット抵抗を低減することができる。 The sintered body used in the present invention includes In 2 O 3 , MIn 2 O 4 and In 2 O 3 (ZnO) m (m is 1 ≦ m ≦ 20) as a crystal phase, and includes an In-rich structure, a Zn-rich structure, and By including the M-rich structure and the In-rich structure and the M-rich structure having a predetermined size, each element can be easily dispersed, the target density can be increased, and the target resistance can be reduced.

In、MIn及びIn(ZnO)(mは1≦m≦20)を結晶相として含むことは、X線回折測定で確認できる。結晶構造の確認は以下のように行うことができる。また、X線回折測定は、具体的には実施例に記載の方法により行うことができる。 It can be confirmed by X-ray diffraction measurement that In 2 O 3 , MIn 2 O 4 and In 2 O 3 (ZnO) m (m is 1 ≦ m ≦ 20) are included as crystal phases. The crystal structure can be confirmed as follows. Further, the X-ray diffraction measurement can be specifically performed by the method described in the examples.

結晶構造は、例えばターゲット(焼結体)のX線回折パターンが、想定される結晶構造X線回折パターンと一致することから確認できる。
具体的には、JCPDS(Joint Committee of Powder Diffraction Standard)カードやICSD(The Inorganic Crystal Structure Database)から得られる結晶構造X線回折パターンと一致することから確認することができる。
The crystal structure can be confirmed, for example, because the X-ray diffraction pattern of the target (sintered body) matches the assumed crystal structure X-ray diffraction pattern.
Specifically, it can be confirmed from the coincidence with a crystal structure X-ray diffraction pattern obtained from a JCPDS (Joint Committee of Powder Diffraction Standard) card or an ICSD (The Inorganic Crystal Structure Database).

Inの結晶相はビックスバイト構造である。
ビックスバイト構造であることは、焼結体をX線回折測定した結果、ビックスバイト構造化合物のピークが観察されることにより確認できる。
The crystal phase of In 2 O 3 has a bixbite structure.
The bixbite structure can be confirmed by observing the peak of the bixbite structure compound as a result of X-ray diffraction measurement of the sintered body.

ビックスバイト(bixbyite)は、希土類酸化物C型又はMn(I)型酸化物とも言われる。「透明導電膜の技術」((株)オーム社出版、日本学術振興会、透明酸化物・光電子材料第166委員会編、1999)等に開示されている通り、化学量論比がM(Mは陽イオン、Xは陰イオンで通常酸素イオン)で、一つの単位胞はM16分子、合計80個の原子(Mが32個、Xが48個)により構成されている。 Bixbyte is also referred to as rare earth oxide C-type or Mn 2 O 3 (I) -type oxide. As disclosed in “Technology of Transparent Conductive Films” (Ohm Publishing Co., Ltd., Japan Society for the Promotion of Science, Transparent Oxide / Optoelectronic Materials 166th Committee, 1999), the stoichiometric ratio is M 2 X 3 (M is a cation, X is an anion, usually an oxygen ion), and one unit cell is composed of 16 molecules of M 2 X 3 , a total of 80 atoms (M is 32, X is 48) Yes.

ビックスバイト構造は、X線回折で、JCPDSデータベースのNo.06−0416のピークパターンか、又は類似の(シフトした)パターンを示す。
また、結晶構造中の原子やイオンが一部他の原子で置換された置換型固溶体、他の原子が格子間位置に加えられた侵入型固溶体もビックスバイト構造化合物に含まれる。
The bixbite structure is X-ray diffraction, and the JCPDS database No. A peak pattern of 06-0416 or a similar (shifted) pattern is shown.
The bixbite structure compound also includes a substitutional solid solution in which atoms and ions in the crystal structure are partially substituted with other atoms, and an interstitial solid solution in which other atoms are added to interstitial positions.

同様に、MInの組成からなる結晶を含むことはX線回折測定で確認できるが、MInの結晶相は、X線回折測定で複数個観測される場合がある。
例えば、MgInの組成からなる結晶構造は、JCPDSカード及びICSDによれば、InMgO(JCPDSカード:40−1402)やMgIn(ICSD:♯24992)等が存在するが、いずれもMgInの組成からなる結晶である。
Similarly, it can be confirmed by X-ray diffraction measurement that crystals having a composition of MIn 2 O 4 are included, but a plurality of crystal phases of MIn 2 O 4 may be observed by X-ray diffraction measurement.
For example, the crystal structure having a composition of MgIn 2 O 4, according to the JCPDS card and ICSD, In 2 MgO 4 (JCPDS card: 40-1402) or MgIn 2 O 4 (ICSD: ♯24992 ) but such is present , Both are crystals of MgIn 2 O 4 composition.

MInの組成からなる結晶相としては、スピネル構造や逆スピネル構造等が挙げられる。
スピネル構造は、Aを2価のカチオン、Bを3価のカチオンとした場合に、ABの組成をとるイオン結晶であり、O2−が形成する立体面心格子の四面体隙間の8分の1にAが充填され、八面体隙間の2分の1にBが充填された構造を有する。逆スピネル構造は、スピネル構造と同様にABの組成をとるイオン結晶であり、四面体隙間の8分の1にBが充填され八面体隙間の2分の1にA及びBが充填された構造を有する。
Examples of the crystal phase comprising the composition of MIn 2 O 4 include a spinel structure and an inverse spinel structure.
The spinel structure is an ionic crystal having a composition of AB 2 O 4 when A is a divalent cation and B is a trivalent cation, and is a tetrahedral gap of a three-dimensional face-centered lattice formed by O 2− . One-eighth is filled with A and half of the octahedral gap is filled with B. The reverse spinel structure is an ionic crystal having a composition of AB 2 O 4 like the spinel structure. B is filled in one-eighth of the tetrahedral gap and A and B are filled in one-half of the octahedral gap. Has a structured.

本発明の焼結体がMInの組成からなる結晶相を含むことにより、金属Mの酸化物が単独領域に現れることによるターゲットの高抵抗化を抑制できる。 When the sintered body of the present invention includes a crystal phase having a composition of MIn 2 O 4 , it is possible to suppress an increase in resistance of the target due to the appearance of the metal M oxide in a single region.

In(ZnO)(1≦m≦20)の結晶相としては、ホモロガス構造に由来する結晶相等が挙げられる。
ホモロガス構造に由来する結晶相とは、異なる物質の結晶層を何層か重ね合わせた長周期を有する「自然超格子」構造からなる結晶である。結晶周期ないし各薄膜層の厚さが、ナノメーター程度の場合、これら各層の化学組成や層の厚さの組み合わせによって、単一の物質や各層を均一に混ぜ合わせた混晶の性質とは異なる固有の特性を示す場合がある。
Examples of the crystal phase of In 2 O 3 (ZnO) m (1 ≦ m ≦ 20) include a crystal phase derived from a homologous structure.
A crystal phase derived from a homologous structure is a crystal having a “natural superlattice” structure having a long period in which several crystal layers of different substances are stacked. When the crystal cycle or thickness of each thin film layer is on the order of nanometers, depending on the combination of the chemical composition of these layers and the thickness of the layers, it differs from the properties of a single crystal or a mixed crystal in which each layer is uniformly mixed. May show unique characteristics.

ホモロガス相の結晶構造は、例えば、ターゲットの粉砕物又は切削片について測定したX線回折パターンが、組成比から想定されるホモロガス相の結晶構造X線回折パターンと一致することから確認できる。具体的には、JCPDSカードから得られるホモロガス相の結晶構造X線回折パターンと一致することから確認することができる。   The crystal structure of the homologous phase can be confirmed, for example, because the X-ray diffraction pattern measured for the target pulverized product or the cut piece matches the crystal structure X-ray diffraction pattern of the homologous phase assumed from the composition ratio. Specifically, it can be confirmed from the coincidence with the crystal structure X-ray diffraction pattern of the homologous phase obtained from the JCPDS card.

In(ZnO)のmは、好ましくは3〜10であり、より好ましくは3である。mが3〜10であることにより、ターゲットの抵抗をより下げやすくすることができる。 M of In 2 O 3 (ZnO) m is preferably 3 to 10, and more preferably 3. When m is 3 to 10, the resistance of the target can be more easily lowered.

本発明に用いる焼結体は、Inの含有量が多い組織(Inリッチ組織)、Znの含有量が多い組織(Znリッチ組織)、及び金属Mの含有量が多い組織(Mリッチ組織)が混在した状態である。
Znリッチ組織、Mリッチ組織をターゲット(焼結体)中に存在させることにより、酸化亜鉛と金属Mの酸化物がそれぞれ単独領域に現れることによる高抵抗化を抑制できる。Inリッチ組織、Znリッチ組織、Mリッチ組織の有無はEPMAを用いた分散マップにより確認できる。
The sintered body used in the present invention has a structure with a large In content (In rich structure), a structure with a large Zn content (Zn rich structure), and a structure with a large amount of metal M (M rich structure). It is a mixed state.
By making the Zn-rich structure and the M-rich structure present in the target (sintered body), it is possible to suppress an increase in resistance due to the appearance of zinc oxide and metal M oxide in individual regions. The presence or absence of an In rich structure, a Zn rich structure, or an M rich structure can be confirmed by a dispersion map using EPMA.

Inリッチ組織とは、組織内においてInが示す最強の特性X線強度に対して70%以上の特性X線強度を示す連続した領域であり、Znリッチ組織とは、組織内においてZnが示す最強の特性X線強度に対して70%以上の特性X線強度を示す連続した領域であり、Mリッチ組織とは、組織内において金属Mが示す最強の特性X線強度に対して70%以上の特性X線強度を示す連続した領域である。   The In-rich structure is a continuous region showing a characteristic X-ray intensity of 70% or more with respect to the strongest characteristic X-ray intensity exhibited by In in the structure. The Zn-rich structure is the strongest exhibited by Zn in the structure. The M-rich structure is a continuous region showing a characteristic X-ray intensity of 70% or more with respect to the characteristic X-ray intensity of 70% or more of the strongest characteristic X-ray intensity exhibited by the metal M in the structure. It is a continuous region showing the characteristic X-ray intensity.

Inリッチ組織は他の組織に比べて酸素の含有量が少なく、Znリッチ組織は他の組織に比べて酸素の含有量が多いため、Inリッチ組織はIn、Znリッチ組織はIn(ZnO)、Mリッチ組織はMInにそれぞれ対応することが分かる。 The In-rich structure has a lower oxygen content than the other tissues, and the Zn-rich structure has a higher oxygen content than the other tissues. Therefore, the In-rich structure is In 2 O 3 , and the Zn-rich structure is In 2. It can be seen that the O 3 (ZnO) m and M rich structures correspond to MIn 2 O 4 , respectively.

また、Inリッチ組織及びMリッチ組織が25μm以下の大きさの領域を形成しているため、分散性の良いターゲットとすることができる。好ましくは、Inリッチ組織及びMリッチ組織の領域の大きさは、それぞれ20μm以下、より好ましくはそれぞれ15μm以下、さらに好ましくはそれぞれ10μm以下である。Inリッチ組織及びMリッチ組織の領域の大きさが上記の範囲にあることにより、ノジュールが発生しにくくなる。   In addition, since the In-rich structure and the M-rich structure form a region having a size of 25 μm or less, a target with good dispersibility can be obtained. Preferably, the sizes of the In-rich structure and M-rich structure regions are each 20 μm or less, more preferably 15 μm or less, and still more preferably 10 μm or less. When the size of the region of the In rich structure and the M rich structure is in the above range, nodules are hardly generated.

尚、Inリッチ組織及びMリッチ組織が25μm以下の大きさの領域を形成していればよく、Znリッチ組織の大きさは25μm超であってもよい。
Znリッチ組織の大きさが25μm超であっても、組織が網目状に連結し、その内部に25μm以下の他の組織が形成されることにより、分散性の良いターゲットとすることができる。
The In-rich structure and the M-rich structure need only form a region having a size of 25 μm or less, and the size of the Zn-rich structure may be more than 25 μm.
Even if the size of the Zn-rich structure is more than 25 μm, the structure is connected in a network shape, and another structure of 25 μm or less is formed therein, so that a target with good dispersibility can be obtained.

領域の大きさは、縦100μm、横100μmのEPMAの画像において、リッチ組織が包含される面積が最小となる円を描いたときの直径の平均と定義する。但し、平均を算出する際に用いる直径の数は少なくとも5個であり、リッチ組織の面積が、上記の円の面積の40%に満たない場合は、平均の算出に用いない。   The size of the region is defined as an average diameter when a circle having a minimum area including a rich tissue is drawn in an EPMA image having a length of 100 μm and a width of 100 μm. However, the number of diameters used when calculating the average is at least five, and when the area of the rich tissue is less than 40% of the area of the circle, it is not used for calculating the average.

本発明に用いる焼結体は、相対密度が95%以上である。特に大型基板(1Gサイズ以上)にスパッタ出力を上げて酸化物半導体を成膜する場合は、相対密度が95%以上であることが好ましい。
相対密度とは、加重平均より算出した理論密度に対して相対的に算出した密度である。各原料の密度の加重平均より算出した密度が理論密度であり、これを100%とする。
相対密度が95%以上であれば、安定したスパッタリング状態が保たれる。大型基板でスパッタ出力を上げて成膜する場合は、相対密度が95%未満ではターゲット表面が黒化したり、異常放電が発生するおそれがある。相対密度は好ましくは97%以上、より好ましくは98%以上である。
The sintered body used in the present invention has a relative density of 95% or more. In particular, when an oxide semiconductor is formed by increasing the sputtering output on a large substrate (1G size or more), the relative density is preferably 95% or more.
The relative density is a density calculated relative to the theoretical density calculated from the weighted average. The density calculated from the weighted average of the density of each raw material is the theoretical density, which is defined as 100%.
If the relative density is 95% or more, a stable sputtering state is maintained. When forming a film with a large substrate and increasing the sputtering output, if the relative density is less than 95%, the target surface may be blackened or abnormal discharge may occur. The relative density is preferably 97% or more, more preferably 98% or more.

また、本発明に用いる焼結体は、好ましくは、X線回折におけるMInの最大ピーク強度IとIn(ZnO)の最大ピーク強度Iの強度比I/Iが、0.2〜2.0であり、より好ましくは0.25〜1.8であり、さらに好ましくは0.8〜1.7である。このような範囲とすることにより、ターゲット中の金属MとZnの分散性が良くなり、ターゲット抵抗が下がりやすくなる。
分散性は、電子プローブマイクロアナライザ(EPMA)を用いたIn,Zn,金属M,Oの分散MAPにより確認できる。
Further, the sintered body used in the present invention, preferably, the maximum peak intensity of MIn 2 O 4 in the X-ray diffraction I 1 and In 2 O 3 (ZnO) intensity ratio of the maximum peak intensity I 2 of m I 2 / I 1 is 0.2-2.0, More preferably, it is 0.25-1.8, More preferably, it is 0.8-1.7. By setting it as such a range, the dispersibility of the metal M and Zn in a target becomes good, and target resistance becomes easy to fall.
Dispersibility can be confirmed by dispersion MAP of In, Zn, metals M, and O using an electronic probe microanalyzer (EPMA).

上記I/Iは、X線回折測定により求めたチャートより、任意の範囲(例えば、2θ=15〜65°の範囲)に存在する最大ピーク強度から計算することによって求めることができる。 The I 2 / I 1 can be determined by from the chart obtained by X-ray diffraction measurement, is calculated from the maximum peak intensity existing in an arbitrary range (e.g., range of 2θ = 15~65 °).

本発明に用いる焼結体において、原子比In/(In+Zn+M)は0.75以下であると好ましく、0.70以下であるとより好ましく、0.65以下であるとさらに好ましく、0.60以下であるとさらに好ましい。また、上記原子比は0.20以上であると好ましく、0.25以上であるとより好ましく、0.30以上であるとさらに好ましい。   In the sintered body used in the present invention, the atomic ratio In / (In + Zn + M) is preferably 0.75 or less, more preferably 0.70 or less, further preferably 0.65 or less, and 0.60 or less. Is more preferable. The atomic ratio is preferably 0.20 or more, more preferably 0.25 or more, and further preferably 0.30 or more.

本発明に用いる焼結体において、原子比Zn/(In+Zn+M)が0.70以下であると好ましく、0.60以下であるとより好ましく、0.45以下であるとさらに好ましい。また、上記原子比は0.05以上であると好ましく、0.10以上であるとより好ましく、0.20以上であるとさらに好ましい。   In the sintered body used in the present invention, the atomic ratio Zn / (In + Zn + M) is preferably 0.70 or less, more preferably 0.60 or less, and further preferably 0.45 or less. The atomic ratio is preferably 0.05 or more, more preferably 0.10 or more, and further preferably 0.20 or more.

また、本発明に用いる焼結体において、原子比M/(In+Zn+M)が0.01〜0.30であると好ましく、0.03〜0.25であるとより好ましい。   In the sintered body used in the present invention, the atomic ratio M / (In + Zn + M) is preferably 0.01 to 0.30, and more preferably 0.03 to 0.25.

In/(In+Zn+M)を上記の値とすると、ターゲット抵抗が低下するため好ましい。Zn/(In+Zn+M)を上記の値とすると、ターゲット密度が向上するため好ましい。また、M/(In+Zn+M)を上記の値とすると、ターゲットの密度が向上し、さらにスパッタ時のノジュールの発生を抑えることができるため好ましい。
原子比はICP(誘導結合プラズマ)発光分析法によって測定することができる。
When In / (In + Zn + M) is set to the above value, the target resistance is preferably reduced. When Zn / (In + Zn + M) is set to the above value, it is preferable because the target density is improved. Further, it is preferable to set M / (In + Zn + M) to the above value because the density of the target is improved and generation of nodules during sputtering can be suppressed.
The atomic ratio can be measured by ICP (inductively coupled plasma) emission spectrometry.

金属Mは、Mg、Ca、Sr、Cu、Ni、Co、Be及びFeから選択される1以上であると好ましい。金属Mはこれらのうち1つのみであってもよいし、2以上であってもよい。   The metal M is preferably 1 or more selected from Mg, Ca, Sr, Cu, Ni, Co, Be, and Fe. The metal M may be only one of these, or two or more.

金属Mは、より好ましくはMgである。Mgを選択することでスパッタリングターゲットの密度をより向上させることができる。   The metal M is more preferably Mg. The density of the sputtering target can be further improved by selecting Mg.

尚、本発明に用いる焼結体は、酸化インジウム、酸化亜鉛及び金属Mの酸化物、並びにインジウム、亜鉛及び金属Mの2以上の金属の複合酸化物から選択される酸化物を含む。   In addition, the sintered compact used for this invention contains the oxide selected from the oxide of indium oxide, zinc oxide, and the metal M, and 2 or more metal complex oxides of indium, zinc, and the metal M.

本発明に用いる焼結体において、本発明の効果を損ねない範囲において、上述したIn、Zn及び金属M以外の他の金属元素(例えば、ガリウム、スズ、チタン、シリコン、クロム、カドミウム、鉛、カルシウム、ジルコニウム等)を含有していてもよい。しかしながら、焼結体に含有される金属元素は、実質的にIn,Zn及び金属Mのみ、又はIn,Zn及び金属Mのみであってもよい。   In the sintered body used in the present invention, other metal elements (for example, gallium, tin, titanium, silicon, chromium, cadmium, lead, other than In, Zn, and metal M described above, as long as the effects of the present invention are not impaired). (Calcium, zirconium, etc.) may be contained. However, the metal element contained in the sintered body may be substantially only In, Zn and metal M, or only In, Zn and metal M.

本発明において「実質的」とは、スパッタリングターゲットとしての効果が上記In、Zn及び金属Mに起因すること、又はスパッタリングターゲットの金属元素の95重量%以上100重量%以下(好ましくは98重量%以上100重量%以下)がIn、Zn及び金属Mであることを意味する。
また、本発明に用いる焼結体に含有される金属元素は、In,Zn及び金属Mのみからなり、本発明の効果を損なわない範囲で他に不可避不純物を含んでいてもよい。
In the present invention, “substantially” means that the effect as a sputtering target is caused by the above In, Zn and metal M, or 95 wt% or more and 100 wt% or less (preferably 98 wt% or more of the metal element of the sputtering target). 100% by weight or less) is In, Zn and metal M.
In addition, the metal element contained in the sintered body used in the present invention is composed only of In, Zn, and metal M, and may contain other inevitable impurities as long as the effects of the present invention are not impaired.

本発明のスパッタリングターゲットは、例えば、インジウム化合物、亜鉛化合物及び金属Mの化合物の各粉体(原料粉体)(好ましくは酸化物)を混合粉砕して混合物を調製し、この混合物を所望の形状に成形して成形体を作製し、焼結することにより製造できる。   In the sputtering target of the present invention, for example, each powder (raw material powder) (preferably oxide) of an indium compound, a zinc compound and a metal M compound is mixed and pulverized to prepare a mixture, and the mixture is formed into a desired shape. It can be manufactured by forming into a green body and sintering.

原料であるインジウム化合物粉は、特に限定はなく、工業的に市販されているものが使用できるが、高純度、例えば、4N(0.9999)以上であることが好ましい。また、酸化物だけでなく、塩化インジウム、硝酸インジウム、酢酸インジウム等のインジウム塩を用いても構わない。   The indium compound powder that is a raw material is not particularly limited, and commercially available products can be used. However, it is preferable that the raw material has a high purity, for example, 4N (0.9999) or more. In addition to oxides, indium salts such as indium chloride, indium nitrate, and indium acetate may be used.

原料である亜鉛化合物粉は、特に限定はなく、工業的に市販されているものが使用できるが、高純度、例えば、4N(0.9999)以上であることが好ましい。また塩化亜鉛、硝酸亜鉛等の亜鉛塩を用いても構わない。   The zinc compound powder as a raw material is not particularly limited, and those commercially available can be used. However, it is preferable that the zinc compound powder has a high purity, for example, 4N (0.9999) or more. Further, zinc salts such as zinc chloride and zinc nitrate may be used.

金属Mの化合物としては、例えば、MgO,CaO、SrO、CuO、NiO、CoO、BeO、FeO、Mg(NO、Ca(NO、Sr(NO、Cu(NO、Ni(NO、Co(NO、Be(NO、Fe(NO等が挙げられる。 Examples of the metal M compound include MgO, CaO, SrO, CuO, NiO, CoO, BeO, FeO, Mg (NO 3 ) 2 , Ca (NO 3 ) 2 , Sr (NO 3 ) 2 , Cu (NO 3). ) 2 , Ni (NO 3 ) 2 , Co (NO 3 ) 2 , Be (NO 3 ) 2 , Fe (NO 3 ) 2 and the like.

混合粉砕は、例えば、ボールミル、ビーズミル、ジェットミル又は超音波装置等の公知の装置を用いて行うことができる。粉砕時間等の条件は、適宜調整すればよいが、6〜100時間程度が好ましい。   The mixing and pulverization can be performed using a known device such as a ball mill, a bead mill, a jet mill, or an ultrasonic device. Conditions such as pulverization time may be adjusted as appropriate, but about 6 to 100 hours are preferable.

各原料の配合比が、原子比In/(In+Zn+M)が0.75以下、原子比Zn/(In+Zn+M)が0.70以下、原子比M/(In+Zn+M)が0.01〜0.30となるように各原料粉体を混合すると好ましい。尚、本発明の効果を損なわない範囲で、他の成分を添加してもよい。   The mixing ratio of each raw material is such that the atomic ratio In / (In + Zn + M) is 0.75 or less, the atomic ratio Zn / (In + Zn + M) is 0.70 or less, and the atomic ratio M / (In + Zn + M) is 0.01 to 0.30. Thus, it is preferable to mix each raw material powder. In addition, you may add another component in the range which does not impair the effect of this invention.

上記の混合工程で調製した原料を、成形し、焼結することにより酸化物焼結体とする。
成形工程では、混合粉を加圧成形して成形体とする。この工程により、製品の形状(例えば、ターゲットとして好適な形状)に成形する。
The raw material prepared in the above mixing step is molded and sintered to obtain an oxide sintered body.
In the molding step, the mixed powder is pressure-molded to form a molded body. By this step, the product is formed into a product shape (for example, a shape suitable as a target).

成形処理としては、例えば、金型成形、鋳込み成形、射出成形等が挙げられるが、焼結密度の高い焼結体(ターゲット)を得るためには、冷間静水圧(CIP)等で成形するのが好ましい。
尚、成形処理に際しては、ポリビニルアルコールやメチルセルロース、ポリワックス、オレイン酸等の成形助剤を用いてもよい。
Examples of the molding process include mold molding, cast molding, and injection molding. In order to obtain a sintered body (target) having a high sintering density, molding is performed by cold isostatic pressure (CIP) or the like. Is preferred.
In the molding process, molding aids such as polyvinyl alcohol, methylcellulose, polywax, and oleic acid may be used.

焼結工程は、上記成形工程で得られた成形体を焼成する工程である。
焼結条件としては、酸素ガス雰囲気又は酸素ガス加圧下に、通常、1200〜1550℃において、通常30分〜360時間、好ましくは8〜180時間、より好ましくは12〜96時間焼結する。
A sintering process is a process of baking the molded object obtained at the said formation process.
As sintering conditions, the sintering is usually performed at 1200 to 1550 ° C. for 30 minutes to 360 hours, preferably 8 to 180 hours, and more preferably 12 to 96 hours in an oxygen gas atmosphere or oxygen gas pressurization.

焼結温度が1200℃以上であると、ターゲットの密度が上がりやすく、また、焼結に時間がかかり過ぎることがない。一方、1550℃以下であると、成分の気化により、組成がずれたり、炉を傷めたりすることを防ぐことができる。   When the sintering temperature is 1200 ° C. or higher, the target density is likely to increase, and the sintering does not take too long. On the other hand, when the temperature is 1550 ° C. or lower, it is possible to prevent the composition from shifting or the furnace from being damaged due to vaporization of the components.

焼結時間が30分以上であると、ターゲットの密度が上がりやすく、360時間以下であると、製造時間、コストを適切な範囲とすることができる。また、上記の範囲内であるとバルク抵抗を下げることができる。   When the sintering time is 30 minutes or more, the density of the target is likely to increase, and when it is 360 hours or less, the production time and cost can be in appropriate ranges. In addition, the bulk resistance can be lowered within the above range.

焼成時の昇温速度は、通常8℃/分以下、好ましくは4℃/分以下、より好ましくは3℃/分以下、さらに好ましくは2℃/分以下である。8℃/分以下であるとクラックが発生しにくい。   The heating rate during firing is usually 8 ° C./min or less, preferably 4 ° C./min or less, more preferably 3 ° C./min or less, and further preferably 2 ° C./min or less. If it is 8 ° C./min or less, cracks are unlikely to occur.

また、焼成時の降温速度は、通常4℃/分以下、好ましくは2℃/分以下、より好ましくは1℃/分以下、さらに好ましくは0.8℃/分以下、特に好ましくは0.5℃/分以下である。4℃/分以下であるとクラックが発生しにくい。
尚、昇温や降温は段階的に温度を変化させてもよい。
The temperature decreasing rate during firing is usually 4 ° C./min or less, preferably 2 ° C./min or less, more preferably 1 ° C./min or less, still more preferably 0.8 ° C./min or less, particularly preferably 0.5 C / min or less. If it is 4 ° C./min or less, cracks are unlikely to occur.
Note that the temperature increase or decrease may be changed step by step.

酸化物焼結体を必要に応じて所望の形状に加工することによりスパッタリングターゲットが得られる。
加工は、上記の酸化物焼結体をスパッタリング装置への装着に適した形状に切削加工し、また、バッキングプレート等の装着用治具を取り付けるために行う。酸化物焼結体をスパッタリングターゲットとするには、焼結体を、例えば、平面研削盤で研削して表面粗さ(Ra)を5μm以下とする。さらに、スパッタリングターゲットのスパッタ面に鏡面加工を施して、平均表面粗さRaが1000オングストローム以下としてもよい。平均表面粗さが小さいほどスパッタ成膜初期に発生するパーティクルを低減することができ好ましい。
A sputtering target is obtained by processing the oxide sintered body into a desired shape as necessary.
The processing is performed to cut the oxide sintered body into a shape suitable for mounting on a sputtering apparatus and to attach a mounting jig such as a backing plate. In order to use an oxide sintered body as a sputtering target, the sintered body is ground by, for example, a surface grinder so that the surface roughness (Ra) is 5 μm or less. Further, the sputter surface of the sputtering target may be mirror-finished so that the average surface roughness Ra is 1000 angstroms or less. A smaller average surface roughness is preferable because particles generated at the initial stage of sputtering film formation can be reduced.

研削は、0.1mm以上行うことが好ましく、0.3mm以上行うことがより好ましく、0.5mm以上がさらに好ましく、1mm以上行うことが特に好ましい。0.1mm以上研削することで、亜鉛等の成分が気化すること等で発生する表面付近の組成ずれした部位を取り除くことができる。   The grinding is preferably performed by 0.1 mm or more, more preferably by 0.3 mm or more, further preferably by 0.5 mm or more, and particularly preferably by 1 mm or more. By grinding 0.1 mm or more, it is possible to remove a composition-shifted portion in the vicinity of the surface, which is generated when a component such as zinc is vaporized.

得られたスパッタリングターゲットをバッキングプレートへボンディングする。ターゲットの厚みは通常2〜20mm、好ましくは3〜12mm、特に好ましくは4〜10mmである。また、複数のターゲットを1つのバッキングプレートに取り付け、実質1つのターゲットとしてもよい。   The obtained sputtering target is bonded to a backing plate. The thickness of the target is usually 2 to 20 mm, preferably 3 to 12 mm, particularly preferably 4 to 10 mm. Further, a plurality of targets may be attached to one backing plate to substantially serve as one target.

本発明の半導体薄膜は、インジウム、亜鉛及び金属Mを含む酸化物を含有し、In/(In+Zn+M)で表される原子比が0.75以下であり、Zn/(In+Zn+M)で表される原子比が0.70以下であり、M/(In+Zn+M)で表される原子比が0.01〜0.30である。
半導体薄膜をこのような組成とすることにより、移動度が高く、均一性が高い良好な半導体特性が得られる。
The semiconductor thin film of the present invention contains an oxide containing indium, zinc and metal M, has an atomic ratio represented by In / (In + Zn + M) of 0.75 or less, and atoms represented by Zn / (In + Zn + M). The ratio is 0.70 or less, and the atomic ratio represented by M / (In + Zn + M) is 0.01 to 0.30.
By setting the semiconductor thin film to such a composition, good semiconductor characteristics with high mobility and high uniformity can be obtained.

また、本発明の半導体薄膜は、ホール移動度が3cm/V・sec以上であり、好ましくは5cm/V・sec以上であり、より好ましくは7cm/V・sec以上である。
ホール移動度は、実施例に記載の方法により測定することができる。
In addition, the semiconductor thin film of the present invention has a hole mobility of 3 cm 2 / V · sec or more, preferably 5 cm 2 / V · sec or more, more preferably 7 cm 2 / V · sec or more.
The hole mobility can be measured by the method described in the examples.

本発明の半導体薄膜は、酸化インジウム、酸化亜鉛及び金属Mの酸化物、並びにインジウム、亜鉛及び金属Mの2以上の金属の複合酸化物から選択される酸化物を含む。   The semiconductor thin film of the present invention includes an oxide selected from an oxide of indium oxide, zinc oxide and metal M, and a composite oxide of two or more metals of indium, zinc and metal M.

本発明の半導体薄膜において、原子比In/(In+Zn+M)が0.75以下であると好ましく、0.70以下であるとより好ましく、0.65以下であるとさらに好ましく、0.60以下であるとさらに好ましい。また、上記原子比は0.20以上であると好ましく、0.25以上であるとより好ましく、0.30以上であるとさらに好ましい。   In the semiconductor thin film of the present invention, the atomic ratio In / (In + Zn + M) is preferably 0.75 or less, more preferably 0.70 or less, further preferably 0.65 or less, and 0.60 or less. And more preferred. The atomic ratio is preferably 0.20 or more, more preferably 0.25 or more, and further preferably 0.30 or more.

本発明の半導体薄膜において、原子比Zn/(In+Zn+M)が0.70以下であると好ましく、0.60以下であるとより好ましい。また、上記原子比は0.05以上であると好ましく、0.10以上であるとより好ましく、0.20以上であるとさらに好ましい。   In the semiconductor thin film of the present invention, the atomic ratio Zn / (In + Zn + M) is preferably 0.70 or less, and more preferably 0.60 or less. The atomic ratio is preferably 0.05 or more, more preferably 0.10 or more, and further preferably 0.20 or more.

また、本発明の半導体薄膜において、原子比M/(In+Zn+M)は0.01〜0.30であると好ましく、0.03〜0.25であるとより好ましい。
In/(In+Zn+M)を上記の値とすると、移動度が高くなるため好ましい。Zn/(In+Zn+M)を上記の値とすると、ウェットエッチングの際に、残渣が残りにくいため好ましい。また、M/(In+Zn+M)を上記の値とすると、TFT特性の面内ばらつきを低減することができるため好ましい。
原子比はICP(誘導結合プラズマ)発光分析法によって測定することができる。
In the semiconductor thin film of the present invention, the atomic ratio M / (In + Zn + M) is preferably 0.01 to 0.30, and more preferably 0.03 to 0.25.
When In / (In + Zn + M) is set to the above value, it is preferable because mobility increases. When Zn / (In + Zn + M) is set to the above value, it is preferable because a residue hardly remains during wet etching. Further, it is preferable to set M / (In + Zn + M) to the above value because the in-plane variation in TFT characteristics can be reduced.
The atomic ratio can be measured by ICP (inductively coupled plasma) emission spectrometry.

金属Mは、Mg、Ca、Sr、Cu、Ni、Co、Be及びFeから選択される1以上であると好ましい。金属Mはこれらのうち1つのみであってもよいし、2以上であってもよい。
金属Mは、より好ましくはMgである。半導体薄膜がMgを含むことにより、半導体薄膜の経時変化(薄膜の特性劣化)を低減できる。
The metal M is preferably 1 or more selected from Mg, Ca, Sr, Cu, Ni, Co, Be, and Fe. The metal M may be only one of these, or two or more.
The metal M is more preferably Mg. When the semiconductor thin film contains Mg, the change of the semiconductor thin film with time (deterioration of the characteristics of the thin film) can be reduced.

本発明の半導体薄膜は、好ましくは非晶質である。非晶質であると膜の表面の均一性がよく、TFT特性の面内のばらつきを減らすことができるため好ましい。非晶質であることは、X線回折測定によりハローパターンが観測され特定の回折ピークを示さないことから確認できる。   The semiconductor thin film of the present invention is preferably amorphous. Amorphous is preferable because the uniformity of the film surface is good and in-plane variations in TFT characteristics can be reduced. Amorphousness can be confirmed from the fact that a halo pattern is observed by X-ray diffraction measurement and does not show a specific diffraction peak.

本発明の半導体薄膜において、本発明の効果を損ねない範囲において、上述したIn、Zn及び金属M以外の他の金属元素を含有していてもよい。しかしながら、半導体薄膜に含有される金属元素は、実質的にIn,Zn及び金属Mのみ、又はIn,Zn及び金属Mのみであってもよい。   The semiconductor thin film of the present invention may contain a metal element other than In, Zn and metal M described above as long as the effects of the present invention are not impaired. However, the metal element contained in the semiconductor thin film may be substantially only In, Zn and metal M, or only In, Zn and metal M.

本発明において「実質的」とは、半導体薄膜としての効果が上記In、Zn及び金属Mに起因すること、又は半導体薄膜の金属元素の95重量%以上100重量%以下(好ましくは98重量%以上100重量%以下)がIn、Zn及び金属Mであることを意味する。
また、本発明の半導体薄膜に含有される金属元素は、In,Zn及び金属Mのみからなり、本発明の効果を損なわない範囲で他に不可避不純物を含んでいてもよい。
In the present invention, “substantially” means that the effect as a semiconductor thin film is attributed to the above In, Zn and metal M, or 95 wt% to 100 wt% (preferably 98 wt% or more of the metal element of the semiconductor thin film). 100% by weight or less) is In, Zn and metal M.
Further, the metal element contained in the semiconductor thin film of the present invention is composed of only In, Zn, and metal M, and may contain other inevitable impurities as long as the effects of the present invention are not impaired.

本発明のスパッタリングターゲットを用いて、基板等の対象物にスパッタすることにより、本発明の半導体薄膜を成膜することができる。本発明のスパッタリングターゲットを用いることで、成膜時における酸素濃度を抑えることができる。
例えば、スパッタ時における酸素濃度は、通常1〜50%程度であるが、本発明の場合、1〜30%程度にすることができる。
By sputtering the target such as a substrate using the sputtering target of the present invention, the semiconductor thin film of the present invention can be formed. By using the sputtering target of the present invention, the oxygen concentration during film formation can be suppressed.
For example, the oxygen concentration during sputtering is usually about 1 to 50%, but in the present invention, it can be about 1 to 30%.

酸化物半導体薄膜の成膜は、次のような交流スパッタリングで行ってもよい。
真空チャンバー内に所定の間隔を置いて並設された3枚以上のターゲットに対向する位置に、基板を順次搬送し、各ターゲットに対して交流電源から負電位及び正電位を交互に印加して、ターゲット上にプラズマを発生させて基板表面上に成膜する。
このとき、交流電源からの出力の少なくとも1つを、分岐して接続された2枚以上のターゲットの間で、電位を印加するターゲットの切替を行いながら行う。即ち、上記交流電源からの出力の少なくとも1つを分岐して2枚以上のターゲットに接続し、隣り合うターゲットに異なる電位を印加しながら成膜を行う。
The oxide semiconductor thin film may be formed by AC sputtering as follows.
The substrate is sequentially transported to a position facing three or more targets arranged in parallel at a predetermined interval in the vacuum chamber, and negative and positive potentials are alternately applied to each target from an AC power source. Then, plasma is generated on the target to form a film on the substrate surface.
At this time, at least one of the outputs from the AC power supply is performed while switching a target to which a potential is applied between two or more targets that are branched and connected. That is, at least one of the outputs from the AC power supply is branched and connected to two or more targets, and film formation is performed while applying different potentials to adjacent targets.

ACスパッタリングで成膜した場合、工業的に大面積均一性に優れた酸化物層が得られると共に、ターゲットの利用効率の向上が期待できる。
また、1辺が1mを超える大面積基板にスパッタ成膜する場合には、例えば特開2005−290550号公報記載のような大面積生産用のACスパッタ装置を使用することが好ましい。
When the film is formed by AC sputtering, an oxide layer having industrially excellent large area uniformity can be obtained, and improvement in the utilization efficiency of the target can be expected.
Further, when sputtering film formation is performed on a large-area substrate having a side exceeding 1 m, it is preferable to use an AC sputtering apparatus for large-area production as described in, for example, JP-A-2005-290550.

特開2005−290550号公報記載のACスパッタ装置は、具体的には、真空槽と、真空槽内部に配置された基板ホルダと、この基板ホルダと対向する位置に配置されたスパッタ源とを有する。図1にACスパッタ装置のスパッタ源の要部を示す。スパッタ源は、複数のスパッタ部を有し、板状のターゲット31a〜31fをそれぞれ有し、各ターゲット31a〜31fのスパッタされる面をスパッタ面とすると、各スパッタ部はスパッタ面が同じ平面上に位置するように配置される。各ターゲット31a〜31fは長手方向を有する細長に形成され、各ターゲットは同一形状であり、スパッタ面の長手方向の縁部分(側面)が互いに所定間隔を空けて平行に配置される。従って、隣接するターゲット31a〜31fの側面は平行になる。   Specifically, the AC sputtering apparatus described in JP-A-2005-290550 includes a vacuum chamber, a substrate holder disposed inside the vacuum chamber, and a sputtering source disposed at a position facing the substrate holder. . FIG. 1 shows a main part of a sputtering source of an AC sputtering apparatus. The sputter source has a plurality of sputter units, each of which has plate-like targets 31a to 31f, and the surfaces to be sputtered of the targets 31a to 31f are sputter surfaces. It arrange | positions so that it may be located in. Each target 31a to 31f is formed in an elongated shape having a longitudinal direction, each target has the same shape, and the edge portions (side surfaces) in the longitudinal direction of the sputtering surface are arranged in parallel at a predetermined interval. Therefore, the side surfaces of the adjacent targets 31a to 31f are parallel.

真空槽の外部には、交流電源17a〜17cが配置されており、各交流電源17a〜17cの二つの端子のうち、一方の端子は隣接する二つの電極のうちの一方の電極に接続され、他方の端子は他方の電極に接続されている。各交流電源17a〜17cの2つの端子は正負の異なる極性の電圧を出力するようになっており、ターゲット31a〜31fは電極に密着して取り付けられているので、隣接する2つのターゲット31a〜31fには互いに異なる極性の交流電圧が交流電源17a〜17cから印加される。従って、互いに隣接するターゲット31a〜31fのうち、一方が正電位に置かれる時には他方が負電位に置かれた状態になる。   AC power supplies 17a to 17c are arranged outside the vacuum chamber, and one of the two terminals of each AC power supply 17a to 17c is connected to one of the two adjacent electrodes, The other terminal is connected to the other electrode. Two terminals of each of the AC power supplies 17a to 17c output voltages having different polarities, and the targets 31a to 31f are attached in close contact with the electrodes, so that the two adjacent targets 31a to 31f are adjacent to each other. AC voltages having different polarities are applied from the AC power sources 17a to 17c. Accordingly, when one of the targets 31a to 31f adjacent to each other is placed at a positive potential, the other is placed at a negative potential.

電極のターゲット31a〜31fとは反対側の面には磁界形成手段40a〜40fが配置されている。各磁界形成手段40a〜40fは、外周がターゲット31a〜31fの外周と略等しい大きさの細長のリング状磁石と、リング状磁石の長さよりも短い棒状磁石とをそれぞれ有している。   Magnetic field forming means 40a to 40f are arranged on the surface of the electrode opposite to the targets 31a to 31f. Each of the magnetic field forming means 40a to 40f includes an elongated ring-shaped magnet whose outer periphery is substantially equal to the outer periphery of the targets 31a to 31f, and a bar-shaped magnet shorter than the length of the ring-shaped magnet.

各リング状磁石は、対応する1個のターゲット31a〜31fの真裏位置で、ターゲット31a〜31fの長手方向に対して平行に配置されている。上述したように、ターゲット31a〜31fは所定間隔を空けて平行配置されているので、リング状磁石もターゲット31a〜31fと同じ間隔を空けて配置されている。   Each ring-shaped magnet is arranged in parallel with the longitudinal direction of the targets 31a to 31f at a position directly behind the corresponding one of the targets 31a to 31f. As described above, since the targets 31a to 31f are arranged in parallel at a predetermined interval, the ring-shaped magnets are also arranged at the same interval as the targets 31a to 31f.

ACスパッタで、酸化物ターゲットを用いる場合の交流パワー密度は、3W/cm以上、20W/cm以下が好ましい。パワー密度が3W/cm以上であると、成膜速度が速く、生産上経済的である。20W/cm以下であると、ターゲットの破損を防ぐことができる。より好ましいパワー密度は3W/cm〜15W/cmである。 The AC power density when an oxide target is used in AC sputtering is preferably 3 W / cm 2 or more and 20 W / cm 2 or less. When the power density is 3 W / cm 2 or more, the film forming speed is high, which is economical in production. If it is 20 W / cm 2 or less, damage to the target can be prevented. More preferred power density is 3W / cm 2 ~15W / cm 2 .

ACスパッタの周波数は10kHz〜1MHzの範囲が好ましい。10kHz以上であると、騒音の問題が発生しにくい。1MHz以下であると、プラズマが広がりすぎず、所望のターゲット位置でスパッタが行われ、均一性を保ちやすい。より好ましいACスパッタの周波数は20kHz〜500kHzである。   The frequency of AC sputtering is preferably in the range of 10 kHz to 1 MHz. If it is 10 kHz or more, the problem of noise hardly occurs. When the frequency is 1 MHz or less, plasma does not spread too much, and sputtering is performed at a desired target position, so that uniformity is easily maintained. A more preferable frequency of AC sputtering is 20 kHz to 500 kHz.

本発明の酸化物薄膜は、透明電極、薄膜トランジスタの半導体層、酸化物薄膜層等に使用できる。中でも、薄膜トランジスタの半導体層として好適に使用できる。   The oxide thin film of the present invention can be used for a transparent electrode, a semiconductor layer of a thin film transistor, an oxide thin film layer, and the like. Among these, it can be suitably used as a semiconductor layer of a thin film transistor.

上記の酸化物薄膜は、薄膜トランジスタ(TFT)に使用でき、特に半導体層(チャネル層)として好適に使用できる。
本発明の薄膜トランジスタは、上記の酸化物薄膜を有していれば、その素子構成は特に限定されず、公知の各種の素子構成を採用することができる。本発明の薄膜トランジスタは、上記の酸化物薄膜を好ましくはチャネル層として有する。
Said oxide thin film can be used for a thin-film transistor (TFT), and can be used especially suitably as a semiconductor layer (channel layer).
If the thin-film transistor of this invention has said oxide thin film, the element structure will not be specifically limited, Various well-known element structures are employable. The thin film transistor of the present invention preferably has the above oxide thin film as a channel layer.

本発明の薄膜トランジスタにおけるチャネル層の膜厚は、通常10〜300nm、好ましくは20〜250nm、より好ましくは30〜200nm、さらに好ましくは35〜120nm、特に好ましくは40〜80nmである。チャネル層の膜厚が10nm以上であると、大面積に成膜した際でも膜厚が均一であり、作製したTFTの特性を面内で均一にしやすい。一方、膜厚が300nm以下であると、成膜時間が適切であり、工業的に好ましい。   The film thickness of the channel layer in the thin film transistor of the present invention is usually 10 to 300 nm, preferably 20 to 250 nm, more preferably 30 to 200 nm, still more preferably 35 to 120 nm, and particularly preferably 40 to 80 nm. When the film thickness of the channel layer is 10 nm or more, the film thickness is uniform even when the film is formed in a large area, and the characteristics of the manufactured TFT are easily made uniform in the plane. On the other hand, when the film thickness is 300 nm or less, the film formation time is appropriate and industrially preferable.

本発明の薄膜トランジスタにおけるチャネル層は、通常、N型領域で用いられるが、P型Si系半導体、P型酸化物半導体、P型有機半導体等の種々のP型半導体と組合せてPN接合型トランジスタ等の各種の半導体デバイスに利用することができる。   The channel layer in the thin film transistor of the present invention is usually used in an N-type region, but a PN junction transistor or the like in combination with various P-type semiconductors such as a P-type Si-based semiconductor, a P-type oxide semiconductor, and a P-type organic semiconductor. It can be used for various semiconductor devices.

本発明の薄膜トランジスタは、上記チャネル層上に保護膜を備えることが好ましい。本発明の薄膜トランジスタにおける保護膜は、少なくともSiNを含有することが好ましい。SiNはSiOと比較して緻密な膜を形成できるため、TFTの劣化抑制効果が高いという利点を有する。 The thin film transistor of the present invention preferably includes a protective film on the channel layer. The protective film in the thin film transistor of the present invention preferably contains at least SiN x . Since SiN x can form a dense film as compared with SiO 2 , it has an advantage of a high TFT deterioration suppressing effect.

保護膜は、SiNの他に例えばSiO,Al,Ta,TiO,MgO,ZrO,CeO,KO,LiO,NaO,RbO,Sc,Y,HfO,CaHfO,PbTi,BaTa,Sm,SrTiO又はAlN等の酸化物等を含むことができるが、実質的にSiNのみからなることが好ましい。ここで、「実質的にSiNのみからなる」とは、本発明の薄膜トランジスタにおける保護層を構成する薄膜の70wt%以上、好ましくは80wt%以上、さらに好ましくは85wt%以上がSiNであることを意味する。 In addition to SiN x , the protective film may be, for example, SiO 2 , Al 2 O 3 , Ta 2 O 5 , TiO 2 , MgO, ZrO 2 , CeO 2 , K 2 O, Li 2 O, Na 2 O, Rb 2 O, It may contain oxides such as Sc 2 O 3 , Y 2 O 3 , HfO 2 , CaHfO 3 , PbTi 3 , BaTa 2 O 6 , Sm 2 O 3 , SrTiO 3, or AlN, but substantially SiN x. It is preferable that it consists only of. Here, “consisting essentially of SiN x ” means that 70 wt% or more, preferably 80 wt% or more, more preferably 85 wt% or more of the thin film constituting the protective layer in the thin film transistor of the present invention is SiN x. Means.

保護膜を形成する前に、チャネル層に対し、オゾン処理、酸素プラズマ処理、二酸化窒素プラズマ処理もしくは亜酸化窒素プラズマ処理を施すことが好ましい。このような処理は、チャネル層を形成した後、保護膜を形成する前であれば、どのタイミングで行ってもよいが、保護膜を形成する直前に行うことが望ましい。このような前処理を行うことによって、チャネル層における酸素欠陥の発生を抑制することができる。
また、TFT駆動中に酸化物半導体膜中の水素が拡散すると、閾値電圧のシフトが起こりTFTの信頼性が低下するおそれがある。チャネル層に対し、オゾン処理、酸素プラズマ処理もしくは亜酸化窒素プラズマ処理を施すことにより、結晶構造中においてIn−OHの結合が安定化され、酸化物半導体膜中の水素の拡散を抑制することができる。
Before forming the protective film, the channel layer is preferably subjected to ozone treatment, oxygen plasma treatment, nitrogen dioxide plasma treatment, or nitrous oxide plasma treatment. Such treatment may be performed at any timing after the channel layer is formed and before the protective film is formed, but is preferably performed immediately before the protective film is formed. By performing such pretreatment, generation of oxygen defects in the channel layer can be suppressed.
Further, when hydrogen in the oxide semiconductor film diffuses during driving of the TFT, a threshold voltage shift may occur and the reliability of the TFT may be reduced. By performing ozone treatment, oxygen plasma treatment, or nitrous oxide plasma treatment on the channel layer, the bond of In—OH is stabilized in the crystal structure, and diffusion of hydrogen in the oxide semiconductor film can be suppressed. it can.

薄膜トランジスタは、通常、基板、ゲート電極、ゲート絶縁層、有機半導体層(チャネル層)、ソース電極及びドレイン電極を備える。チャネル層については上述した通りであり、基板については公知の材料を用いることができる。   A thin film transistor usually includes a substrate, a gate electrode, a gate insulating layer, an organic semiconductor layer (channel layer), a source electrode, and a drain electrode. The channel layer is as described above, and a known material can be used for the substrate.

本発明の薄膜トランジスタにおけるゲート絶縁膜を形成する材料にも特に制限はなく、一般に用いられている材料を任意に選択できる。具体的には、例えば、SiO,SiN,Al,Ta,TiO,MgO,ZrO,CeO,KO,LiO,NaO,RbO,Sc,Y,HfO,CaHfO,PbTi,BaTa,SrTiO,Sm,AlN等の化合物を用いることができる。これらのなかでも、好ましくはSiO,SiN,Al,Y,HfO,CaHfOであり、より好ましくはSiO,SiN,HfO,Alである。 The material for forming the gate insulating film in the thin film transistor of the present invention is not particularly limited, and a commonly used material can be arbitrarily selected. Specifically, for example, SiO 2, SiN x, Al 2 O 3, Ta 2 O 5, TiO 2, MgO, ZrO 2, CeO 2, K 2 O, Li 2 O, Na 2 O, Rb 2 O, A compound such as Sc 2 O 3 , Y 2 O 3 , HfO 2 , CaHfO 3 , PbTi 3 , BaTa 2 O 6 , SrTiO 3 , Sm 2 O 3 , or AlN can be used. Among them, preferred are SiO 2, SiN x, Al 2 O 3, Y 2 O 3, HfO 2, CaHfO 3, more preferably SiO 2, SiN x, HfO 2 , Al 2 O 3.

ゲート絶縁膜は、例えばプラズマCVD(ChemicalVaporDeposition;化学気相成長)法により形成することができる。
プラズマCVD法によりゲート絶縁膜を形成し、その上にチャネル層を成膜した場合、ゲート絶縁膜中の水素がチャネル層に拡散し、チャネル層の膜質低下やTFTの信頼性低下を招くおそれがある。チャネル層の膜質低下やTFTの信頼性低下を防ぐために、チャネル層を成膜する前にゲート絶縁膜に対してオゾン処理、酸素プラズマ処理、二酸化窒素プラズマ処理もしくは亜酸化窒素プラズマ処理を施すことが好ましい。このような前処理を行うことによって、チャネル層の膜質の低下やTFTの信頼性低下を防ぐことができる。
尚、上記の酸化物の酸素数は、必ずしも化学量論比と一致していなくともよく、例えば、SiOでもSiOでもよい。
The gate insulating film can be formed by, for example, a plasma CVD (Chemical Vapor Deposition) method.
When a gate insulating film is formed by plasma CVD and a channel layer is formed on the gate insulating film, hydrogen in the gate insulating film may diffuse into the channel layer, leading to deterioration in channel layer quality and TFT reliability. is there. In order to prevent deterioration in channel layer quality and TFT reliability, the gate insulating film may be subjected to ozone treatment, oxygen plasma treatment, nitrogen dioxide plasma treatment or nitrous oxide plasma treatment before forming the channel layer. preferable. By performing such pretreatment, it is possible to prevent deterioration of the channel layer film quality and TFT reliability.
Note that the number of oxygen in the oxide does not necessarily match the stoichiometric ratio, and may be, for example, SiO 2 or SiO x .

ゲート絶縁膜は、異なる材料からなる2層以上の絶縁膜を積層した構造でもよい。また、ゲート絶縁膜は、結晶質、多結晶質、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶質又は非晶質であることが好ましい。   The gate insulating film may have a structure in which two or more insulating films made of different materials are stacked. The gate insulating film may be crystalline, polycrystalline, or amorphous, but is preferably polycrystalline or amorphous that can be easily manufactured industrially.

本発明の薄膜トランジスタにおけるドレイン電極、ソース電極及びゲート電極の各電極を形成する材料に特に制限はなく、一般に用いられている材料を任意に選択することができる。例えば、ITO,IZO,ZnO,SnO等の透明電極や、Al,Ag,Cu,Cr,Ni,Mo,Au,Ti,Ta等の金属電極、又はこれらを含む合金の金属電極を用いることができる。 There are no particular limitations on the material for forming each of the drain electrode, the source electrode, and the gate electrode in the thin film transistor of the present invention, and a commonly used material can be arbitrarily selected. For example, a transparent electrode such as ITO, IZO, ZnO, or SnO 2 , a metal electrode such as Al, Ag, Cu, Cr, Ni, Mo, Au, Ti, or Ta, or a metal electrode made of an alloy containing these may be used. it can.

ドレイン電極、ソース電極及びゲート電極の各電極は、異なる2層以上の導電層を積層した多層構造とすることもできる。特にソース・ドレイン電極は低抵抗配線への要求が強いため、AlやCu等の良導体をTiやMo等の密着性に優れた金属でサンドイッチして使用してもよい。   Each of the drain electrode, the source electrode, and the gate electrode can have a multilayer structure in which two or more different conductive layers are stacked. In particular, since the source / drain electrodes have a strong demand for low-resistance wiring, a good conductor such as Al or Cu may be sandwiched with a metal having excellent adhesion such as Ti or Mo.

本発明の薄膜トランジスタは、電界効果型トランジスタ、論理回路、メモリ回路、差動増幅回路等各種の集積回路にも適用できる。さらに、電界効果型トランジスタ以外にも静電誘起型トランジスタ、ショットキー障壁型トランジスタ、ショットキーダイオード、抵抗素子にも適応できる。   The thin film transistor of the present invention can be applied to various integrated circuits such as a field effect transistor, a logic circuit, a memory circuit, and a differential amplifier circuit. Further, in addition to the field effect transistor, it can be applied to an electrostatic induction transistor, a Schottky barrier transistor, a Schottky diode, and a resistance element.

本発明の薄膜トランジスタの構成は、ボトムゲート、ボトムコンタクト、トップコンタクト等公知の構成を制限なく採用することができる。   As the structure of the thin film transistor of the present invention, known structures such as a bottom gate, a bottom contact, and a top contact can be adopted without limitation.

特にボトムゲート構成が、アモルファスシリコンやZnOの薄膜トランジスタに比べ高い性能が得られるので有利である。ボトムゲート構成は、製造時のマスク枚数を削減しやすく、大型ディスプレイ等の用途の製造コストを低減しやすいため好ましい。   In particular, the bottom gate structure is advantageous because high performance can be obtained as compared with thin film transistors of amorphous silicon or ZnO. The bottom gate configuration is preferable because it is easy to reduce the number of masks at the time of manufacturing, and it is easy to reduce the manufacturing cost for uses such as a large display.

大面積のディスプレイ用としては、チャンネルエッチ型のボトムゲート構成の薄膜トランジスタが特に好ましい。チャンネルエッチ型のボトムゲート構成の薄膜トランジスタは、フォトリソ工程時のフォトマスクの数が少なく低コストでディスプレイ用パネルを製造できる。中でも、チャンネルエッチ型のボトムゲート構成及びトップコンタクト構成の薄膜トランジスタが移動度等の特性が良好で工業化しやすいため特に好ましい。   For large-area displays, a channel-etched bottom gate thin film transistor is particularly preferable. A channel-etched bottom gate thin film transistor has a small number of photomasks at the time of a photolithography process, and can produce a display panel at a low cost. Among them, a channel-etched bottom gate structure and a top contact structure thin film transistor are particularly preferable because they have good characteristics such as mobility and are easily industrialized.

本発明の薄膜トランジスタは、液晶ディスプレイや有機ELディスプレイ等の表示装置に好適に用いることができる。   The thin film transistor of the present invention can be suitably used for a display device such as a liquid crystal display or an organic EL display.

実施例1〜8
平均粒経が1μm以下のIn粉末、平均粒経が1μm以下のZnO粉末及び平均粒経が1μm以下のMgO粉末を、表1の原子比となるように秤量し、混合した後、樹脂製ポットに入れ、さらに水を加えて、硬質ZrOボールを用いた湿式ボールミル混合を行った。混合時間は20時間とした。
得られた混合スラリーを取り出し、濾過、乾燥及び造粒を行った。得られた造粒物を成形型に入れ、冷間静水圧プレスで3ton/cmの圧力をかけて成形し、成形体を得た。
Examples 1-8
In 2 O 3 powder having an average particle size of 1 μm or less, ZnO powder having an average particle size of 1 μm or less, and MgO powder having an average particle size of 1 μm or less were weighed so as to have the atomic ratio shown in Table 1, and mixed. placed in a resin pot, in addition to water, it was wet ball mill mixing using a hard ZrO 2 balls. The mixing time was 20 hours.
The obtained mixed slurry was taken out, filtered, dried and granulated. The obtained granulated product was put into a mold and molded by applying a pressure of 3 ton / cm 2 with a cold isostatic press to obtain a molded product.

得られた成形体を以下のように焼結した。まず、焼結炉内に、成形体を載置し、この焼結炉内の容積0.1m当たり5リットル/分の割合で、酸素を流入した。この雰囲気中で、上記成形体を1400℃で24時間焼結した。
この時、焼結炉内の温度は、800℃までは0.5℃/分で昇温し、1000℃〜1400℃は1℃/分で昇温した。その後、1400℃で24時間焼結した後は、自然降温させた。
The obtained molded body was sintered as follows. First, the compact was placed in a sintering furnace, and oxygen was introduced at a rate of 5 liters / minute per volume of 0.1 m 3 in the sintering furnace. In this atmosphere, the molded body was sintered at 1400 ° C. for 24 hours.
At this time, the temperature in the sintering furnace was increased at a rate of 0.5 ° C./min up to 800 ° C., and was increased at a rate of 1 ° C./min from 1000 ° C. to 1400 ° C. Then, after sintering for 24 hours at 1400 ° C., the temperature was naturally lowered.

得られた焼結体中の各原子の含有量をICP(誘導結合プラズマ)発光分析法で定量分析したところ、原料粉末を混合する際の仕込み組成が、焼結体中でも維持されていることが確認できた。   When the content of each atom in the obtained sintered body was quantitatively analyzed by ICP (inductively coupled plasma) emission spectrometry, the charged composition when mixing the raw material powder was maintained even in the sintered body. It could be confirmed.

また、得られた焼結体についてX線回折測定を行った。
実施例1において得られたX線回折チャートを図2に示す。図2において、縦軸は回折したX線の強度、横軸は回折したX線の角度を示す。実施例1の焼結体において、In、InMgO及びIn(ZnO)の結晶が確認された。実施例2〜8の焼結体においても、これらの結晶が確認された。結果を表1に示す。
Moreover, the X-ray-diffraction measurement was performed about the obtained sintered compact.
The X-ray diffraction chart obtained in Example 1 is shown in FIG. In FIG. 2, the vertical axis represents the intensity of the diffracted X-ray, and the horizontal axis represents the angle of the diffracted X-ray. In the sintered body of Example 1, crystals of In 2 O 3 , In 2 MgO 4 and In 2 O 3 (ZnO) 3 were confirmed. These crystals were also confirmed in the sintered bodies of Examples 2 to 8. The results are shown in Table 1.

また、InMgOの最大ピーク強度Iと、In(ZnO)の最大ピーク強度Iの比は、I/I=1.6であった。実施例2〜8の焼結体においても、I/Iを算出した。結果を表1に示す。 Further, the maximum peak intensity I 1 of an In 2 MgO 4, the ratio of In 2 O 3 (ZnO) 2 of the maximum peak intensity I 2 was I 2 / I 1 = 1.6. I 2 / I 1 was also calculated for the sintered bodies of Examples 2 to 8. The results are shown in Table 1.

X線回折測定は、下記の装置・条件で測定した。
装置:(株)リガク製Ultima−III
X線:Cu−Kα線(波長1.5406Å、グラファイトモノクロメータにて単色化)
2θ−θ反射法、連続スキャン(1.0°/分)
サンプリング間隔:0.02°
スリット DS、SS:2/3°、RS:0.6mm
X-ray diffraction measurement was performed with the following apparatus and conditions.
Device: Rigaku Ultima-III
X-ray: Cu-Kα ray (wavelength 1.5406mm, monochromatized with graphite monochromator)
2θ-θ reflection method, continuous scan (1.0 ° / min)
Sampling interval: 0.02 °
Slit DS, SS: 2/3 °, RS: 0.6 mm

また、実施例1において得られた焼結体の電子プローブマイクロアナライザ(EPMA)観察を行い、In,Zn,Mg,Oの分散の様子を調べた。得られたEPMAの画像を図3に示す。
その結果、Inリッチ組織、Znリッチ組織及びMgリッチ組織が観測された。Inリッチ組織の大きさは5μm以下、Mgリッチ組織の大きさは9μmであった。さらにZnリッチ組織は網目状に連結しており、その内部に25μm以下のInリッチ組織及びMgリッチ組織が存在していることから、分散性が良いことを確認した。
実施例2〜8においても、Inリッチ組織、Znリッチ組織及びMgリッチ組織が存在し、それぞれの領域の大きさから分散性が良いことが分かった。Inリッチ組織、Znリッチ組織及びMgリッチ組織の大きさを表1に示す。
Further, the sintered body obtained in Example 1 was observed with an electron probe microanalyzer (EPMA), and the state of dispersion of In, Zn, Mg, and O was examined. The obtained EPMA image is shown in FIG.
As a result, an In rich structure, a Zn rich structure, and an Mg rich structure were observed. The size of the In-rich structure was 5 μm or less, and the size of the Mg-rich structure was 9 μm. Furthermore, the Zn-rich structure is connected in a network shape, and since an In-rich structure and an Mg-rich structure of 25 μm or less are present in the inside, it was confirmed that the dispersibility is good.
Also in Examples 2 to 8, it was found that an In-rich structure, a Zn-rich structure, and an Mg-rich structure exist, and the dispersibility is good from the size of each region. Table 1 shows the sizes of the In-rich structure, the Zn-rich structure, and the Mg-rich structure.

得られた焼結体の相対密度をアルキメデス法により測定した。また、バルク比抵抗(導電性)を抵抗率計(三菱化学(株)製、ロレスタ)を使用して四探針法(JIS R 1637)に基づき測定した。結果を表1に示す。   The relative density of the obtained sintered body was measured by the Archimedes method. Moreover, the bulk specific resistance (conductivity) was measured based on the four-probe method (JIS R 1637) using a resistivity meter (manufactured by Mitsubishi Chemical Corporation, Loresta). The results are shown in Table 1.

次に、上記焼結体のスパッタ面をカップ砥石で磨き、直径100mm、厚さ5mmに加工し、In系合金を用いてバッキングプレートを貼り合わせて、スパッタリングターゲットを製造した。   Next, the sputtering surface of the sintered body was polished with a cup grindstone, processed to a diameter of 100 mm and a thickness of 5 mm, and a backing plate was bonded using an In-based alloy to produce a sputtering target.

得られたターゲットをDCスパッタリング装置に装着し、室温で、スライドガラス上に、膜厚50nmの半導体薄膜を成膜した。
尚、スパッタ成膜中に電圧変動をモニターして、異常放電の有無を調べたが、異常放電はみられなかった。尚、電圧変動が定常電圧に対して10%以上あった場合を異常放電とした。
また、成膜した半導体薄膜についてX線回折測定を行った結果、ピークは観測されず非晶質であることが分かった。
また、ICP分析により、焼結体の原子比が半導体薄膜においても維持されていることを確認した。
The obtained target was mounted on a DC sputtering apparatus, and a semiconductor thin film having a thickness of 50 nm was formed on a glass slide at room temperature.
In addition, the voltage fluctuation was monitored during the sputter film formation to examine the presence or absence of abnormal discharge, but no abnormal discharge was observed. In addition, the case where voltage fluctuation was 10% or more with respect to the steady voltage was defined as abnormal discharge.
Further, as a result of X-ray diffraction measurement of the deposited semiconductor thin film, it was found that no peak was observed and the semiconductor thin film was amorphous.
ICP analysis also confirmed that the atomic ratio of the sintered body was maintained in the semiconductor thin film.

得られた薄膜に金を蒸着し、300℃で1時間アニールした後、ResiTest8300型(東陽テクニカ社製)を用いて、室温、大気圧環境下でVan der Paw法によってホール効果を評価した。その結果、実施例1のホール移動度は23cm/V・secであった。実施例2〜8についても同様に測定した。結果を表1に示す。 Gold was vapor-deposited on the obtained thin film, annealed at 300 ° C. for 1 hour, and then the Hall effect was evaluated by a Van der Paw method using a ResiTest 8300 type (manufactured by Toyo Technica Co., Ltd.) at room temperature and atmospheric pressure. As a result, the hole mobility of Example 1 was 23 cm 2 / V · sec. It measured similarly about Examples 2-8. The results are shown in Table 1.

次に、上記のターゲットを用いて下記のように薄膜トランジスタを作製した。
膜厚100nmの熱酸化膜付きの導電性シリコン基板上に、ターゲットを用いて、DCスパッタ成膜し、膜厚50nmの非晶質薄膜を作製した。スパッタ条件は以下の通りである。尚、成膜時の酸素分圧は表1の通りである。
基板温度:25℃
到達圧力:8.5×10−5Pa
雰囲気ガス:Arガス、Oガス
スパッタ圧力(全圧):0.4Pa
投入電力:DC50W
S(基板)−T(ターゲット)距離:100mm
Next, a thin film transistor was manufactured using the above target as follows.
Using a target, a DC sputtering film was formed on a conductive silicon substrate with a thermal oxide film having a thickness of 100 nm to produce an amorphous thin film having a thickness of 50 nm. The sputtering conditions are as follows. The oxygen partial pressure during film formation is shown in Table 1.
Substrate temperature: 25 ° C
Ultimate pressure: 8.5 × 10 −5 Pa
Atmospheric gas: Ar gas, O 2 gas Sputtering pressure (total pressure): 0.4 Pa
Input power: DC50W
S (substrate) -T (target) distance: 100 mm

レジストとしてOFPR♯800(東京応化工業株式会社製)を使用し、塗布、プレベーク(80℃、5分)、露光した。現像後、ポストベーク(120℃、5分)し、シュウ酸にてエッチングし、所望の形状にパターニングした。その後熱風加熱炉内にて300℃で60分加熱処理(アニール処理)を行った。   OFPR # 800 (manufactured by Tokyo Ohka Kogyo Co., Ltd.) was used as a resist, and coating, pre-baking (80 ° C., 5 minutes), and exposure were performed. After development, it was post-baked (120 ° C., 5 minutes), etched with oxalic acid, and patterned into a desired shape. Thereafter, heat treatment (annealing treatment) was performed at 300 ° C. for 60 minutes in a hot air heating furnace.

その後、リフトオフ法によりMo(100nm)をスパッタ成膜により成膜し、ソース/ドレイン電極を所望の形状にパターニングした。その後、プラズマCVD法(PECVD)にてSiOを成膜して保護膜とした。フッ酸を用いてコンタクトホールを開口し、薄膜トランジスタを作製した。尚、チャネル幅、チャネル長は、それぞれ20μm、10μmとした。 Thereafter, Mo (100 nm) was deposited by sputtering using a lift-off method, and the source / drain electrodes were patterned into a desired shape. After that, a protective film by forming a SiO x by plasma CVD (PECVD). A contact hole was opened using hydrofluoric acid to produce a thin film transistor. The channel width and channel length were 20 μm and 10 μm, respectively.

得られたTFTについて、半導体パラメーターアナライザー(ケースレー4200)を用い、大気圧の乾燥窒素雰囲気下、室温、遮光環境下で電界効果移動度及びVthを測定した。結果を表1に示す。   With respect to the obtained TFT, a field effect mobility and Vth were measured using a semiconductor parameter analyzer (Caseley 4200) in a dry nitrogen atmosphere at atmospheric pressure at room temperature and in a light-shielding environment. The results are shown in Table 1.

比較例1〜3
表1に示す原子比となるように粉末を混合し、実施例1〜8と同様の条件でスパッタリングターゲット、薄膜及びTFTを作製し、評価した。結果を表1に示す。
比較例1では、導電膜化してTFTとして駆動しなかった。比較例2及び3においては、移動度が低く、良好なTFT特性は得られなかった。
Comparative Examples 1-3
Powders were mixed so that the atomic ratios shown in Table 1 were obtained, and sputtering targets, thin films and TFTs were prepared and evaluated under the same conditions as in Examples 1-8. The results are shown in Table 1.
In Comparative Example 1, a conductive film was formed and not driven as a TFT. In Comparative Examples 2 and 3, the mobility was low, and good TFT characteristics were not obtained.

比較例4〜6
表2に示す原子比となるように粉末を混合し、実施例1〜8と同様の条件でスパッタリングターゲットを製造し、結晶相、相対密度及びバルク比抵抗を評価した。結果を表2に示す。これらのターゲットを用いてDCスパッタリングすると、異常放電を起こした。
比較例4において得られたX線回折チャートを図4に示す。比較例4において得られた焼結体には、MInの結晶層が含まれていなかった。
Comparative Examples 4-6
Powders were mixed so that the atomic ratios shown in Table 2 were obtained, sputtering targets were produced under the same conditions as in Examples 1 to 8, and the crystal phase, relative density, and bulk specific resistance were evaluated. The results are shown in Table 2. When these targets were used for DC sputtering, abnormal discharge occurred.
The X-ray diffraction chart obtained in Comparative Example 4 is shown in FIG. The sintered body obtained in Comparative Example 4 did not contain a crystal layer of MIn 2 O 4 .

実施例9〜12、比較例7
実施例1〜4、比較例1と同様の原子比及び条件で作製した、幅200mm、長さ1700mm、厚さ10mmの6枚のターゲットを用いて、特開2005−290550号公報に開示された成膜装置を用い、表3に示す条件でACスパッタリングを行って非晶質膜を成膜し、加熱処理を行い、ソース・ドレインパターニングをドライエッチングで行い、アニールの温度及び時間を表3に記載の条件で行った他は、実施例1〜8と同様にして薄膜トランジスタを作製し、評価した。結果を表3に示す。
Examples 9-12, Comparative Example 7
It was disclosed in Japanese Patent Application Laid-Open No. 2005-290550 using six targets having a width of 200 mm, a length of 1700 mm, and a thickness of 10 mm, which were produced under the same atomic ratio and conditions as in Examples 1 to 4 and Comparative Example 1. Using a film forming apparatus, AC sputtering is performed under the conditions shown in Table 3 to form an amorphous film, heat treatment is performed, source / drain patterning is performed by dry etching, and annealing temperature and time are shown in Table 3. A thin film transistor was fabricated and evaluated in the same manner as in Examples 1 to 8, except that the conditions were as described. The results are shown in Table 3.

具体的に、ACスパッタリングは、図1に示す装置を用いて行った。
上記で作製した幅200mm、長さ1700mm、厚さ10mmの6枚のターゲット31a〜31fを用い、各ターゲット31a〜31fを基板の幅方向に平行に、距離が2mmになるように配置した。磁界形成手段40a〜40fの幅はターゲット31a〜31fと同じ200mmであった。
ガス供給系からスパッタガスであるAr、Oをそれぞれ系内に導入した。スパッタ条件は以下の通りである。
基板温度:25℃(RT)又は80℃
到達圧力:8.5×10−5Pa
雰囲気ガス:Arガス、Oガス
スパッタ圧力(全圧):0.5Pa
Specifically, AC sputtering was performed using the apparatus shown in FIG.
The six targets 31a to 31f having a width of 200 mm, a length of 1700 mm, and a thickness of 10 mm produced as described above were used, and the targets 31a to 31f were arranged in parallel to the width direction of the substrate so that the distance was 2 mm. The widths of the magnetic field forming means 40a to 40f were 200 mm, which is the same as the targets 31a to 31f.
Ar and O 2 as sputtering gases were introduced into the system from the gas supply system. The sputtering conditions are as follows.
Substrate temperature: 25 ° C (RT) or 80 ° C
Ultimate pressure: 8.5 × 10 −5 Pa
Atmospheric gas: Ar gas, O 2 gas Sputtering pressure (total pressure): 0.5 Pa

例えば、実施例9において、成膜速度を調べるために、記載の条件で10秒成膜し、得られた薄膜の膜厚を測定すると11nmであった。成膜速度は66nm/分と高速であり、量産に適している。
また、XRD測定から薄膜堆積直後は非晶質であり、空気中350℃、30分後も非晶質であることを確認した。
For example, in Example 9, in order to investigate the film formation rate, a film was formed for 10 seconds under the described conditions, and the thickness of the obtained thin film was measured to be 11 nm. The film formation rate is as high as 66 nm / min and is suitable for mass production.
Further, from XRD measurement, it was confirmed that the film was amorphous immediately after deposition of the thin film and was amorphous even after 30 minutes at 350 ° C. in air.

本発明のスパッタリングターゲットは、酸化物半導体や透明導電膜等の酸化物薄膜の作製に使用できる。また、本発明の酸化物薄膜は、透明電極、薄膜トランジスタの半導体層、酸化物薄膜層等に使用できる。   The sputtering target of this invention can be used for preparation of oxide thin films, such as an oxide semiconductor and a transparent conductive film. The oxide thin film of the present invention can be used for a transparent electrode, a semiconductor layer of a thin film transistor, an oxide thin film layer, and the like.

31a〜31f:ターゲット
40a〜40f:磁界形成手段
17a〜17c:交流電源
31a to 31f: Target 40a to 40f: Magnetic field forming means 17a to 17c: AC power source

Claims (14)

インジウム、亜鉛、並びにMg、Ca、Sr、Cu、Ni、Co、Be及びFeから選択される1以上である金属Mを含む酸化物を含有し、
In、MIn及びIn(ZnO)(1≦m≦20)を結晶相として含有し、相対密度が95%以上であって、原子比In/(In+Zn+M)が0.70以下を満たす焼結体を含むスパッタリングターゲットであって、
前記焼結体が、前記In 結晶相である周囲よりもInの含有量が多い組織、前記In (ZnO) 結晶相である周囲よりもZnの含有量が多い組織及び前記MIn 結晶相である周囲よりも金属Mの含有量が多い組織を含み、
前記Inの含有量が多い組織を包含する面積が最小となる円の平均直径、及び前記金属Mの含有量が多い組織を包含する面積が最小となる円の平均直径が25μm以下であるスパッタリングターゲット。
Containing indium, zinc, and an oxide containing a metal M that is one or more selected from Mg, Ca, Sr, Cu, Ni, Co, Be and Fe ;
In 2 O 3 , MIn 2 O 4 and In 2 O 3 (ZnO) m (1 ≦ m ≦ 20) are contained as crystal phases, the relative density is 95% or more, and the atomic ratio In / (In + Zn + M) is A sputtering target including a sintered body satisfying 0.70 or less ,
The structure in which the sintered body has a higher In content than the surroundings that are the In 2 O 3 crystal phase, the structure that has a higher Zn content than the surroundings that are the In 2 O 3 (ZnO) m crystal phase, and Including a structure in which the content of the metal M is higher than that of the surrounding, which is the MIn 2 O 4 crystal phase ,
Sputtering target in which the average diameter of the circle that minimizes the area including the structure with a large amount of In and the average diameter of the circle that includes the structure with a high content of the metal M and that has the minimum area is 25 μm or less. .
前記Inの含有量が多い組織を包含する面積が最小となる円の平均直径が10μm以下である請求項1に記載のスパッタリングターゲット。   2. The sputtering target according to claim 1, wherein an average diameter of a circle having a minimum area including a structure containing a large amount of In is 10 μm or less. X線回折における前記MInの最大ピーク強度Iと前記In(ZnO)の最大ピーク強度Iの強度比I/Iが、0.2〜2.0である焼結体を含む請求項1又は2に記載のスパッタリングターゲット。 Intensity ratio I 2 / I 1 of the maximum peak intensity I 1 of the MIn 2 O 4 in the X-ray diffraction In 2 O 3 (ZnO) maximum peak intensity of the m I 2 is located at 0.2 to 2.0 The sputtering target of Claim 1 or 2 containing a sintered compact. In/(In+Zn+M)で表される原子比が0.70以下であり、Zn/(In+Zn+M)で表される原子比が0.70以下であり、M/(In+Zn+M)で表される原子比が0.01〜0.30である請求項1〜3のいずれかに記載のスパッタリングターゲット。 The atomic ratio represented by In / (In + Zn + M) is 0.70 or less, the atomic ratio represented by Zn / (In + Zn + M) is 0.70 or less, and the atomic ratio represented by M / (In + Zn + M) is It is 0.01-0.30, The sputtering target in any one of Claims 1-3. 前記金属MがMgである請求項1〜4のいずれかに記載のスパッタリングターゲット。 The sputtering target according to claim 1 wherein the metal M is Mg. インジウム、亜鉛、並びにMg、Ca、Sr、Cu、Ni、Co、Be及びFeから選択される1以上である金属Mを含む酸化物を含有し、
In/(In+Zn+M)で表される原子比が0.70以下であり、Zn/(In+Zn+M)で表される原子比が0.70以下であり、M/(In+Zn+M)で表される原子比が0.01〜0.30であり、
ホール移動度が3cm/V・sec以上である半導体薄膜。
Containing indium, zinc, and an oxide containing a metal M that is one or more selected from Mg, Ca, Sr, Cu, Ni, Co, Be and Fe ;
The atomic ratio represented by In / (In + Zn + M) is 0.70 or less, the atomic ratio represented by Zn / (In + Zn + M) is 0.70 or less, and the atomic ratio represented by M / (In + Zn + M) is 0.01-0.30,
A semiconductor thin film having a hole mobility of 3 cm 2 / V · sec or more.
非晶質である請求項に記載の半導体薄膜。 The semiconductor thin film according to claim 6 which is amorphous. 前記金属MがMgである請求項6又は7に記載の半導体薄膜。 The semiconductor thin film according to claim 6 or 7 , wherein the metal M is Mg. 前記半導体薄膜の成膜を、真空チャンバー内に所定の間隔を置いて並設された3枚以上のターゲットに対向する位置に、基板を順次搬送し、前記各ターゲットに対して交流電源から負電位及び正電位を交互に印加する場合に、前記交流電源からの出力の少なくとも1つを、分岐して接続した2枚以上のターゲットの間で、電位を印加するターゲットの切替を行いながら、ターゲット上にプラズマを発生させて基板表面に成膜するスパッタリング方法で行う請求項6〜8のいずれかに記載の半導体薄膜の製造方法。 The semiconductor thin film is formed by sequentially transporting the substrate to a position facing three or more targets arranged in parallel in the vacuum chamber at a predetermined interval, and a negative potential is supplied to each target from an AC power source. When alternately applying a positive potential and at least one of the outputs from the AC power source, the target to which the potential is applied is switched between two or more targets branched and connected. The method for producing a semiconductor thin film according to claim 6 , wherein the method is performed by a sputtering method in which plasma is generated on the substrate surface to form a film. 前記交流電源の交流パワー密度を3W/cm以上、20W/cm以下とする請求項に記載の半導体薄膜の製造方法。 The method for producing a semiconductor thin film according to claim 9 , wherein the AC power density of the AC power supply is 3 W / cm 2 or more and 20 W / cm 2 or less. 前記交流電源の周波数が10kHz〜1MHzである請求項又は10に記載の半導体薄膜の製造方法。 The method of manufacturing a semiconductor thin film according to claim 9 or 10 , wherein the frequency of the AC power source is 10 kHz to 1 MHz. 請求項6〜8のいずれかに記載の半導体薄膜を用いた薄膜トランジスタ。 A thin film transistor using the semiconductor thin film according to claim 6 . 請求項6〜8のいずれかに記載の半導体薄膜の上に、少なくともSiNxを含有する保護膜を用いた薄膜トランジスタ。 A thin film transistor using a protective film containing at least SiNx on the semiconductor thin film according to claim 6 . 請求項12又は13に記載の薄膜トランジスタを備えた表示装置。 Display device having a thin film transistor according to claim 12 or 13.
JP2012232406A 2012-10-19 2012-10-19 Sputtering target Expired - Fee Related JP5947697B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012232406A JP5947697B2 (en) 2012-10-19 2012-10-19 Sputtering target
PCT/JP2013/006151 WO2014061272A1 (en) 2012-10-19 2013-10-16 Sputtering target
TW102137808A TWI557254B (en) 2012-10-19 2013-10-18 Sputtering target

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012232406A JP5947697B2 (en) 2012-10-19 2012-10-19 Sputtering target

Publications (2)

Publication Number Publication Date
JP2014084479A JP2014084479A (en) 2014-05-12
JP5947697B2 true JP5947697B2 (en) 2016-07-06

Family

ID=50487851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012232406A Expired - Fee Related JP5947697B2 (en) 2012-10-19 2012-10-19 Sputtering target

Country Status (3)

Country Link
JP (1) JP5947697B2 (en)
TW (1) TWI557254B (en)
WO (1) WO2014061272A1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10516497B2 (en) 2015-10-05 2019-12-24 Sony Corporation Reception apparatus, transmission apparatus, and data processing method
JP6410960B2 (en) * 2016-01-28 2018-10-24 Jx金属株式会社 Cylindrical ceramics sputtering target material and cylindrical ceramics sputtering target constructed by joining one or more cylindrical ceramics sputtering target material to a backing tube
JP6550514B2 (en) * 2017-11-29 2019-07-24 株式会社神戸製鋼所 Oxide semiconductor thin film for display, thin film transistor for display and sputtering target for display
KR20230017294A (en) * 2020-08-05 2023-02-03 미쓰이금속광업주식회사 Sputtering target material and oxide semiconductor
WO2023145497A1 (en) * 2022-01-31 2023-08-03 三井金属鉱業株式会社 Field effect transistor, method for producing same, and sputtering target for production of field effect transistor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1195886C (en) * 1999-11-25 2005-04-06 出光兴产株式会社 Sputtering target, transparent conductive oxide and method for producing the sputtering target
JP4488184B2 (en) * 2004-04-21 2010-06-23 出光興産株式会社 Indium oxide-zinc oxide-magnesium oxide sputtering target and transparent conductive film
KR20130079348A (en) * 2010-04-22 2013-07-10 이데미쓰 고산 가부시키가이샤 Deposition method
CN103270602A (en) * 2010-12-28 2013-08-28 株式会社神户制钢所 Oxide for semiconductor layer of thin film transistor, sputtering target, and thin-film transistor

Also Published As

Publication number Publication date
TW201425619A (en) 2014-07-01
TWI557254B (en) 2016-11-11
JP2014084479A (en) 2014-05-12
WO2014061272A1 (en) 2014-04-24

Similar Documents

Publication Publication Date Title
JP6622855B2 (en) Sputtering target, oxide semiconductor thin film, and thin film transistor including the oxide semiconductor thin film
JP5301021B2 (en) Sputtering target
WO2014073210A1 (en) Sputtering target, oxide semiconductor thin film, and methods for producing these products
JP5965338B2 (en) Sputtering target, oxide semiconductor thin film, and manufacturing method thereof
JP6284710B2 (en) Sputtering target, oxide semiconductor thin film, and manufacturing method thereof
JP2014214359A (en) Sputtering target, oxide semiconductor thin film, and thin film transistor including oxide semiconductor thin film
JP5947697B2 (en) Sputtering target
TWI619825B (en) Sputter target, oxide semiconductor film and method of manufacturing same
JP6353369B2 (en) Sputtering target, oxide semiconductor thin film, and manufacturing method thereof
WO2014112369A1 (en) Sputtering target, oxide semiconductor thin film and process for manufacturing same
JP2013127118A (en) Sputtering target
JP2014095144A (en) Sputtering target
JP6141332B2 (en) Sputtering target, oxide semiconductor thin film, and manufacturing method thereof
JP6188712B2 (en) Sputtering target
JP6078288B2 (en) Sputtering target, semiconductor thin film, and thin film transistor using the same
JP6006055B2 (en) Sputtering target
JP6470352B2 (en) Oxide semiconductor thin film
JP6052967B2 (en) Sputtering target

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160603

R150 Certificate of patent or registration of utility model

Ref document number: 5947697

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees