JP5945262B2 - Printed wiring board and manufacturing method thereof - Google Patents
Printed wiring board and manufacturing method thereof Download PDFInfo
- Publication number
- JP5945262B2 JP5945262B2 JP2013244432A JP2013244432A JP5945262B2 JP 5945262 B2 JP5945262 B2 JP 5945262B2 JP 2013244432 A JP2013244432 A JP 2013244432A JP 2013244432 A JP2013244432 A JP 2013244432A JP 5945262 B2 JP5945262 B2 JP 5945262B2
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- conductive
- conductive paste
- conductive layer
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 239000002245 particle Substances 0.000 claims description 126
- 239000000463 material Substances 0.000 claims description 50
- 239000000758 substrate Substances 0.000 claims description 40
- 239000011230 binding agent Substances 0.000 claims description 39
- 238000011049 filling Methods 0.000 claims description 26
- 230000009974 thixotropic effect Effects 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 101100361281 Caenorhabditis elegans rpm-1 gene Proteins 0.000 claims 1
- 239000010410 layer Substances 0.000 description 154
- 238000000034 method Methods 0.000 description 35
- 239000010408 film Substances 0.000 description 24
- 229910052751 metal Inorganic materials 0.000 description 20
- 239000002184 metal Substances 0.000 description 20
- 239000013039 cover film Substances 0.000 description 18
- 239000012790 adhesive layer Substances 0.000 description 16
- 238000010438 heat treatment Methods 0.000 description 16
- 239000003822 epoxy resin Substances 0.000 description 14
- 229920000647 polyepoxide Polymers 0.000 description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 11
- 239000003795 chemical substances by application Substances 0.000 description 11
- 229910052709 silver Inorganic materials 0.000 description 11
- 239000004332 silver Substances 0.000 description 11
- 230000008859 change Effects 0.000 description 9
- 239000011248 coating agent Substances 0.000 description 9
- 238000000576 coating method Methods 0.000 description 9
- RAXXELZNTBOGNW-UHFFFAOYSA-N imidazole Natural products C1=CNC=N1 RAXXELZNTBOGNW-UHFFFAOYSA-N 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- IISBACLAFKSPIT-UHFFFAOYSA-N bisphenol A Chemical compound C=1C=C(O)C=CC=1C(C)(C)C1=CC=C(O)C=C1 IISBACLAFKSPIT-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 238000010030 laminating Methods 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 7
- 238000007639 printing Methods 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 238000007650 screen-printing Methods 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000012267 brine Substances 0.000 description 4
- 238000001035 drying Methods 0.000 description 4
- 238000003475 lamination Methods 0.000 description 4
- HPALAKNZSZLMCH-UHFFFAOYSA-M sodium;chloride;hydrate Chemical compound O.[Na+].[Cl-] HPALAKNZSZLMCH-UHFFFAOYSA-M 0.000 description 4
- 229920000178 Acrylic resin Polymers 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 3
- 239000011247 coating layer Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 239000011888 foil Substances 0.000 description 3
- 230000001771 impaired effect Effects 0.000 description 3
- 239000002923 metal particle Substances 0.000 description 3
- 238000002156 mixing Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- -1 polyethylene terephthalate Polymers 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 230000035939 shock Effects 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- VXQBJTKSVGFQOL-UHFFFAOYSA-N 2-(2-butoxyethoxy)ethyl acetate Chemical compound CCCCOCCOCCOC(C)=O VXQBJTKSVGFQOL-UHFFFAOYSA-N 0.000 description 2
- 229930185605 Bisphenol Natural products 0.000 description 2
- UFWIBTONFRDIAS-UHFFFAOYSA-N Naphthalene Chemical compound C1=CC=CC2=CC=CC=C21 UFWIBTONFRDIAS-UHFFFAOYSA-N 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- PXKLMJQFEQBVLD-UHFFFAOYSA-N bisphenol F Chemical compound C1=CC(O)=CC=C1CC1=CC=C(O)C=C1 PXKLMJQFEQBVLD-UHFFFAOYSA-N 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- ZUOUZKKEUPVFJK-UHFFFAOYSA-N diphenyl Chemical compound C1=CC=CC=C1C1=CC=CC=C1 ZUOUZKKEUPVFJK-UHFFFAOYSA-N 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000005429 filling process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000005011 phenolic resin Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229920001225 polyester resin Polymers 0.000 description 2
- 239000004645 polyester resin Substances 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 238000010008 shearing Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- HECLRDQVFMWTQS-RGOKHQFPSA-N 1755-01-7 Chemical compound C1[C@H]2[C@@H]3CC=C[C@@H]3[C@@H]1C=C2 HECLRDQVFMWTQS-RGOKHQFPSA-N 0.000 description 1
- VPWNQTHUCYMVMZ-UHFFFAOYSA-N 4,4'-sulfonyldiphenol Chemical compound C1=CC(O)=CC=C1S(=O)(=O)C1=CC=C(O)C=C1 VPWNQTHUCYMVMZ-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229920000106 Liquid crystal polymer Polymers 0.000 description 1
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 1
- 239000004640 Melamine resin Substances 0.000 description 1
- 229920000877 Melamine resin Polymers 0.000 description 1
- 239000004962 Polyamide-imide Substances 0.000 description 1
- 150000008065 acid anhydrides Chemical class 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 239000002216 antistatic agent Substances 0.000 description 1
- 239000004305 biphenyl Substances 0.000 description 1
- 235000010290 biphenyl Nutrition 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 239000010954 inorganic particle Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000007561 laser diffraction method Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 239000003094 microcapsule Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 239000013034 phenoxy resin Substances 0.000 description 1
- 229920006287 phenoxy resin Polymers 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 229920002312 polyamide-imide Polymers 0.000 description 1
- 229920005749 polyurethane resin Polymers 0.000 description 1
- 239000013557 residual solvent Substances 0.000 description 1
- 239000011342 resin composition Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 229920006259 thermoplastic polyimide Polymers 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Description
本発明は、プリント配線板及びその製造方法に関する。 The present invention relates to a printed wiring board and a manufacturing method thereof.
プリント配線板としては、可撓性基板の表裏面に導電パターンを配設したフレキシブルプリント配線板、硬質基板を用いたリジッドプリント配線板、硬質基板と可撓性基板とを積層したリジッドフレキシブルプリント配線板等が公知である。 As a printed wiring board, a flexible printed wiring board having conductive patterns disposed on the front and back surfaces of a flexible board, a rigid printed wiring board using a rigid board, and a rigid flexible printed wiring in which a rigid board and a flexible board are laminated. Plates and the like are known.
かかるプリント配線板としては、基材の一方の面に第１導電層が形成されると共に基板の他方の面に第２導電層が形成される両面プリント配線板がある。この両面プリント配線板では、一般的に第１導電層及び第２導電層同士がブラインドビアホール等のインタースティシャルビアホールを介して接続されることがある。 As such a printed wiring board, there is a double-sided printed wiring board in which a first conductive layer is formed on one surface of a base material and a second conductive layer is formed on the other surface of the substrate. In this double-sided printed wiring board, generally, the first conductive layer and the second conductive layer may be connected to each other through an interstitial via hole such as a blind via hole.
このインタースティシャルビアホールは、例えば第１導電層及び基材を貫通すると共に第２導電層と接触するものである。このようなインタースティシャルビアホールは、ビアホール用孔の内面に電解めっきを施すこと（特開２００６−１１４７８７号公報参照）、又はビアホール用孔にビア導電ペーストを充填した後に焼成すること（特開２００８−１０３５４８号公報、特開２００１−３４５５５５号公報参照）により形成される。 For example, the interstitial via hole penetrates the first conductive layer and the base material and contacts the second conductive layer. Such an interstitial via hole is subjected to electrolytic plating on the inner surface of the via hole (see Japanese Patent Application Laid-Open No. 2006-114787), or fired after filling the via hole with a via conductive paste (Japanese Patent Application Laid-Open No. 2008-2008). -103548 and JP-A-2001-345555).
しかし、電解メッキによりビアホールを形成する場合、メッキ過程において、ビアホール用孔の下部（第２導電層の表面）から成長したメッキが第１導電層に接触すると、この第１導電層にも電力が供給される。そのため、第１導電層の表面に金属が析出して第１導電層の厚みが大きくなり、細線配線の形成が困難となるおそれがある。このような不都合は、第１導電層の表面に被覆層を形成することで防止することができる。ところが、第１導電層の表面に被覆層を形成することは、ビアホールの形成工程の複雑化、ひいてはプリント配線板の製造工程の複雑化を招来し、生産性を悪化させる。 However, when forming a via hole by electrolytic plating, if plating grown from the lower part of the via hole (the surface of the second conductive layer) contacts the first conductive layer in the plating process, power is also applied to the first conductive layer. Supplied. For this reason, metal is deposited on the surface of the first conductive layer, the thickness of the first conductive layer is increased, and it may be difficult to form the fine wire. Such inconvenience can be prevented by forming a coating layer on the surface of the first conductive layer. However, the formation of the coating layer on the surface of the first conductive layer leads to a complicated process for forming the via hole and a complicated manufacturing process for the printed wiring board, thereby deteriorating the productivity.
これに対して、導電ペーストによりビアホールを形成する場合、第１導電層の表面に被覆層を形成しなくとも厚み増大が抑制される。しかし、導電ペーストを充填するときに、ビアホール用孔や導電ペースト内に気泡が残存していると、ビアホール用孔への導電ペーストの充填が不十分となるおそれがある。このような導電ペーストの充填の不十分さは、ビアホールと第２導電層との接続不良の原因となり、特にビアホール用孔の径が小さくなるほど、かつ深さが大きくなるほど生じやすくなる。そこで、ビアホール用孔に導電ペーストを十分に充填するためには、ビアホール用孔や導電ペースト内に残された気泡を抜き取る脱泡工程が必要となる。この脱泡工程を行うためには、ペースト充填を真空状態で行うことができる真空印刷機等に対する設備投資が必要となる。また、ビアホールの形成工程の度に、容器の真空引き及び大気開放を繰り返す必要があるために生産性が低下する。 On the other hand, when a via hole is formed with a conductive paste, an increase in thickness is suppressed without forming a coating layer on the surface of the first conductive layer. However, if bubbles remain in the via hole or the conductive paste when the conductive paste is filled, the conductive paste may not be sufficiently filled in the via hole. Such insufficient filling of the conductive paste causes poor connection between the via hole and the second conductive layer, and is particularly likely to occur as the diameter of the via hole decreases and the depth increases. Therefore, in order to sufficiently fill the via hole with the conductive paste, a defoaming step for extracting bubbles remaining in the via hole and the conductive paste is necessary. In order to perform this defoaming step, it is necessary to make an investment in a vacuum printing machine or the like that can perform paste filling in a vacuum state. Further, productivity is reduced because it is necessary to repeatedly evacuate the container and release the atmosphere every time the via hole is formed.
本発明は、上記のような不都合に鑑みてなされたものであり、インタースティシャルビアホールを効率良く形成できると共に、インタースティシャルビアホールと導電層との電気的接続信頼性に優れるプリント配線板及びその製造方法を提供することを目的とする。 The present invention has been made in view of the above inconveniences, an interstitial via hole can be efficiently formed, and a printed wiring board excellent in electrical connection reliability between the interstitial via hole and the conductive layer, and its An object is to provide a manufacturing method.
本発明のプリント配線板は、基材と、この基材の一方の面に形成される第１導電層と、上記基材の他方の面に形成される第２導電層と、上記基材を貫通しかつ上記第１導電層及び上記第２導電層を電気的に接続するインタースティシャルビアホールとを備え、上記インタースティシャルビアホールが導電粒子を含有し、上記導電粒子の平均粒径が０．５μｍ以上５．０μｍ以下であり、上記導電粒子のアスペクト比が２以上２０以下である。 The printed wiring board of the present invention comprises a substrate, a first conductive layer formed on one surface of the substrate, a second conductive layer formed on the other surface of the substrate, and the substrate. An interstitial via hole that penetrates and electrically connects the first conductive layer and the second conductive layer. The interstitial via hole contains conductive particles, and the average particle size of the conductive particles is 0.00. 5 μm or more and 5.0 μm or less, and the aspect ratio of the conductive particles is 2 or more and 20 or less.
本発明の配線板の製造方法は、基材の一方の面に形成される第１導電層と上記基材の他方の面に形成される第２導電層とを電気的に接続するインタースティシャルビアホールを備えるプリント配線板の製造方法であって、ビアホール用有底孔を形成する工程と、このビアホール用有底孔に導電粒子及びバインダーを含む導電ペーストを充填する工程と、この導電ペーストを硬化させる工程とを備え、上記導電ペーストの粘度が２０Ｐａ・ｓ以上９５Ｐａ・ｓ以下、チクソトロピー指数が−０．０５以上０．５０以下であり、上記導電粒子の平均粒径が０．５μｍ以上５．０μｍ以下、アスペクト比が２以上２０以下、かつ上記導電粒子と上記バインダーとの質量比が８０：２０以上９６：４である。 The method for manufacturing a wiring board according to the present invention includes an interstitial that electrically connects a first conductive layer formed on one surface of a substrate and a second conductive layer formed on the other surface of the substrate. A method of manufacturing a printed wiring board including a via hole, the step of forming a bottomed hole for a via hole, the step of filling the bottomed hole for a via hole with a conductive paste containing conductive particles and a binder, and curing the conductive paste A viscosity of the conductive paste of 20 Pa · s to 95 Pa · s, a thixotropy index of −0.05 to 0.50, and an average particle size of the conductive particles of 0.5 μm to 5. 0 μm or less, an aspect ratio of 2 or more and 20 or less, and a mass ratio of the conductive particles to the binder of 80:20 or more and 96: 4.
本発明は、インタースティシャルビアホールを効率良く形成できると共に、インタースティシャルビアホールと導電層との電気的接続信頼性に優れるプリント配線板及びその製造方法を提供することができる。 The present invention can provide a printed wiring board that can efficiently form an interstitial via hole and has excellent electrical connection reliability between the interstitial via hole and the conductive layer, and a method for manufacturing the printed wiring board.
［本発明の実施形態の説明］
本発明は、基材と、この基材の一方の面に形成される第１導電層と、上記基材の他方の面に形成される第２導電層と、上記基材を貫通しかつ上記第１導電層及び上記第２導電層を電気的に接続するインタースティシャルビアホールとを備え、上記インタースティシャルビアホールが導電粒子を含有し、上記導電粒子の平均粒径が０．５μｍ以上５．０μｍ以下であり、上記導電粒子のアスペクト比が２以上２０以下のプリント配線板である。
[Description of Embodiment of the Present Invention]
The present invention includes a base material, a first conductive layer formed on one surface of the base material, a second conductive layer formed on the other surface of the base material, and penetrating the base material. 4. an interstitial via hole that electrically connects the first conductive layer and the second conductive layer, the interstitial via hole contains conductive particles, and the average particle size of the conductive particles is 0.5 μm or more. The printed wiring board has an aspect ratio of 2 or more and 20 or less.
当該プリント配線板は、インタースティシャルビアホールが導電粒子を含有し、この導電粒子の平均粒径及びアスペクト比が上記範囲であることで、インタースティシャルビアホールを形成する導電ペーストが、ビアホール用孔へ充填するときに好適な流動性を発揮する。これにより、インタースティシャルビアホールを導電ペーストにより形成するときのビアホール用孔への導電ペーストの充填性が向上する。そのため、当該プリント配線板は、ビアホール用孔や導電ペーストに気泡が残存することを抑制でき、脱泡工程を行うことなくインタースティシャルビアホールを形成することが可能となる。つまり、インタースティシャルビアホールを真空状態で形成することを不要とすることが可能となる。その結果、当該プリント配線板は、脱泡工程を実行するための設備投資を不要とでき、また真空状態及び大気開放状態を繰り返す必要もないことから生産性を向上できる。さらに、ビアホール用孔や導電ペーストへの気泡の残存が抑制されることで、インタースティシャルビアホールと第２導電層との密着性を高めることができるため電気的な接続信頼性を向上させることができる。従って、当該プリント配線板は、インタースティシャルビアホールを効率良く形成できると共に、インタースティシャルビアホールと第１導電層及び第２導電層との電気的接続信頼性に優れる。 In the printed wiring board, when the interstitial via hole contains conductive particles, and the average particle diameter and aspect ratio of the conductive particles are within the above ranges, the conductive paste forming the interstitial via hole is transferred to the via hole. Excellent fluidity when filling. Thereby, the filling property of the conductive paste into the via hole when the interstitial via hole is formed of the conductive paste is improved. Therefore, the printed wiring board can suppress bubbles from remaining in the via hole and the conductive paste, and can form an interstitial via hole without performing a defoaming step. That is, it becomes possible to eliminate the need to form the interstitial via hole in a vacuum state. As a result, the printed wiring board can eliminate the need for capital investment for performing the defoaming step, and can improve productivity because it is not necessary to repeat the vacuum state and the open air state. Furthermore, since the adhesion of the interstitial via hole and the second conductive layer can be improved by suppressing the remaining bubbles in the via hole and the conductive paste, the electrical connection reliability can be improved. it can. Therefore, the printed wiring board can efficiently form interstitial via holes and is excellent in electrical connection reliability between the interstitial via holes and the first conductive layer and the second conductive layer.
上記インタースティシャルビアホールがバインダーをさらに含有するとよい。上記導電粒子と上記バインダーとの質量比としては８０：２０以上９６：４以下が好ましい。このように導電粒子とバインダーとの質量比を上記範囲とすることで、インタースティシャルビアホールの導電性を十分に確保できると共に、インタースティシャルビアホールを形成するときの導電ペーストの流動性及びインタースティシャルビアホールの熱膨張率を適切化することができる。これにより、インタースティシャルビアホールと導電層との電気的接続信頼性を高めることをできる。 The interstitial via hole may further contain a binder. The mass ratio of the conductive particles to the binder is preferably from 80:20 to 96: 4. Thus, by setting the mass ratio of the conductive particles to the binder within the above range, the conductivity of the interstitial via hole can be sufficiently ensured, and the fluidity and interstitials of the conductive paste when forming the interstitial via hole can be ensured. The thermal expansion coefficient of the Char Beer hole can be made appropriate. Thereby, the electrical connection reliability between the interstitial via hole and the conductive layer can be improved.
上記インタースティシャルビアホールが導電ペーストを硬化させることで形成されるとよい。上記導電ペーストのチクソトロピー指数としては、−０．０５以上０．５０以下が好ましい。このようにチクソトロピー指数が上記範囲の導電ペーストによれば、導電ペーストをスクリーン印刷等により塗工するとき（高剪断時）に導電ペーストがビアホール用孔に充填されるのに好適な流動性を確保できる。一方、導電ペーストの充填後（低剪断時）に適度な粘性を発揮することができるため、導電ペーストがビアホール用孔に充填された状態が適切に維持される。そのため、インタースティシャルビアホールを形成するときのビアホール用孔への導電ペーストの充填性がより向上すると共にビアホール用孔や導電ペーストへの混入や残存を抑制できる。その結果、インタースティシャルビアホールをより効率良く形成できると共に、インタースティシャルビアホールと導電層との電気的接続信頼性をより向上させることができる。 The interstitial via hole may be formed by curing the conductive paste. The thixotropy index of the conductive paste is preferably −0.05 or more and 0.50 or less. Thus, according to the conductive paste having a thixotropy index in the above range, when the conductive paste is applied by screen printing or the like (during high shear), the fluidity suitable for filling the conductive paste into the via hole is ensured. it can. On the other hand, an appropriate viscosity can be exhibited after filling the conductive paste (at the time of low shear), so that the state where the conductive paste is filled in the via hole is appropriately maintained. Therefore, the filling property of the conductive paste into the via hole when the interstitial via hole is formed can be further improved, and mixing and remaining in the via hole and the conductive paste can be suppressed. As a result, the interstitial via hole can be formed more efficiently and the electrical connection reliability between the interstitial via hole and the conductive layer can be further improved.
上記導電ペーストの粘度としては２０Ｐａ・ｓ以上９５Ｐａ・ｓ以下が好ましい。このように粘度が上記範囲の導電ペーストによれば、インタースティシャルビアホールを形成するときのビアホール用孔への導電ペーストの充填性がさらに向上する。そのため、インタースティシャルビアホールをさらに効率良く形成できると共に、インタースティシャルビアホールと導電層との電気的接続信頼性をさらに向上させることができる。 The viscosity of the conductive paste is preferably 20 Pa · s to 95 Pa · s. Thus, according to the conductive paste having a viscosity in the above range, the filling property of the conductive paste into the via hole when the interstitial via hole is formed is further improved. Therefore, the interstitial via hole can be formed more efficiently and the electrical connection reliability between the interstitial via hole and the conductive layer can be further improved.
上記基材の厚み方向における熱膨張率としては、上記インタースティシャルビアホールの上記熱膨張率の０．１倍以上１０倍以下が好ましい。このように基材の熱膨張率がインタースティシャルビアホールの熱膨張率に対して０．１倍以上１０倍であることで、インタースティシャルビアホール及び基材が熱膨張又は熱収縮するときにこれらの界面に作用する応力を小さくすることができる。その結果、インタースティシャルビアホールと導電層との電気的接続信頼性をより向上させることができる。 The coefficient of thermal expansion in the thickness direction of the substrate is preferably 0.1 to 10 times the coefficient of thermal expansion of the interstitial via hole. As described above, when the thermal expansion coefficient of the base material is 0.1 to 10 times the thermal expansion coefficient of the interstitial via hole, the interstitial via hole and the base material undergo thermal expansion or contraction. The stress acting on the interface can be reduced. As a result, the reliability of electrical connection between the interstitial via hole and the conductive layer can be further improved.
上記インタースティシャルビアホールが導電ペーストを用いるスクリーン印刷により形成されるとよい。このように導電ペーストをスクリーン印刷することによりインタースティシャルビアホールを形成するようにすれば、スキージを移動させることで導電ペースト中の導電粒子の長軸がスキージの移動方向に配向させられるものと考えられる。これにより、導電粒子相互の接触面積を大きく確保し、インタースティシャルビアホールの抵抗、及びこのインタースティシャルビアホールと導体との接触抵抗を小さくすることが可能となる。その結果、インタースティシャルビアホールと導電層との電気的接続信頼性をより向上させることができる。 The interstitial via hole may be formed by screen printing using a conductive paste. If the interstitial via hole is formed by screen-printing the conductive paste in this way, the long axis of the conductive particles in the conductive paste can be oriented in the moving direction of the squeegee by moving the squeegee. It is done. Thereby, it is possible to secure a large contact area between the conductive particles, and to reduce the resistance of the interstitial via hole and the contact resistance between the interstitial via hole and the conductor. As a result, the reliability of electrical connection between the interstitial via hole and the conductive layer can be further improved.
上記インタースティシャルビアホールがビアホール用有底孔に形成されるブラインドビアホールであるとよい。上記ビアホール用有底孔の内径としては４０μｍ以上１００μｍ以下が好ましい。上記有底孔ビアホール用の深さとしては２０μｍ以上５０μｍ以下が好ましい。当該プリント配線板は、インタースティシャルビアホールが形成される有底孔の内径及び深さが上記範囲であっても、有底孔への導電ペーストの充填性を十分に確保することができる。そのため、当該プリント配線は、配線が微細化されることでインタースティシャルビアホールが小型化される場合であっても、インタースティシャルビアホールを効率良く形成できると共に、インタースティシャルビアホールと導電層との電気的接続信頼性を確保することができる。 The interstitial via hole may be a blind via hole formed in a bottomed hole for a via hole. The inner diameter of the bottomed hole for via hole is preferably 40 μm or more and 100 μm or less. The depth for the bottomed hole via hole is preferably 20 μm or more and 50 μm or less. The printed wiring board can sufficiently ensure the filling property of the conductive paste into the bottomed hole even if the inner diameter and depth of the bottomed hole in which the interstitial via hole is formed are in the above range. Therefore, the printed wiring can efficiently form the interstitial via hole even if the interstitial via hole is miniaturized by reducing the wiring, and the interstitial via hole and the conductive layer can be formed. Electrical connection reliability can be ensured.
本発明は、基材の一方の面に形成される第１導電層と上記基材の他方の面に形成される第２導電層とを電気的に接続するインタースティシャルビアホールを備えるプリント配線板の製造方法であって、ビアホール用有底孔を形成する工程と、このビアホール用有底孔に導電粒子及びバインダーを含む導電ペーストを充填する工程と、この導電ペーストを硬化させる工程とを備え、上記導電ペーストの粘度が２０Ｐａ・ｓ以上９５Ｐａ・ｓ以下、チクソトロピー指数が−０．０５以上０．５０以下であり、上記導電粒子の平均粒径が０．５μｍ以上５．０μｍ以下、アスペクト比が２以上２０以下であり、かつ上記導電粒子と上記バインダーとの質量比が８０：２０以上９６：４以下のプリント配線板の製造方法を含む。 The present invention relates to a printed wiring board comprising an interstitial via hole that electrically connects a first conductive layer formed on one surface of a substrate and a second conductive layer formed on the other surface of the substrate. A method of forming a bottomed hole for via holes, a step of filling the bottomed hole for via holes with a conductive paste containing conductive particles and a binder, and a step of curing the conductive paste, The conductive paste has a viscosity of 20 Pa · s to 95 Pa · s, a thixotropic index of −0.05 to 0.50, an average particle size of the conductive particles of 0.5 μm to 5.0 μm, and an aspect ratio of And a method for producing a printed wiring board having a mass ratio of 2 to 20 and the conductive particles and the binder of 80:20 to 96: 4.
当該製造方法では、ビアホール用有底孔に充填される導電ペーストとして、平均粒径及びアスペクト比が上記範囲である導電粒子を含有するものを使用することで、ビアホール用孔や導電ペーストに気泡が残存することを抑制でき、脱泡工程を行うことなくインタースティシャルビアホールを形成することが可能となる。つまり、インタースティシャルビアホールを真空状態で形成することを不要とすることが可能となる。その結果、当該製造方法は、脱泡工程を実行するための設備投資を不要とでき、また真空状態及び大気開放状態を繰り返す必要もないことからインタースティシャルビアホールを効率良く形成できる。さらに、ビアホール用孔や導電ペーストへの気泡の混入や残存が抑制されることで、インタースティシャルビアホールと第２導電層との密着性を高めることができるため、電気的な接続信頼性に優れるプリント配線板を提供できる。また、導電ペーストの粘度及びチクソトロピー指数が上記範囲であることで、ビアホール用有底孔への導電ペーストの充填性をより向上させることができる。さらに、導電ペーストとして導電粒子とバインダーとの質量比が上記範囲であることで、インタースティシャルビアホールの導電性をより十分に確保できると共に、インタースティシャルビアホールの熱膨張率を適切化することができる。従って、当該製造方法は、インタースティシャルビアホールを効率良く形成できると共に、インタースティシャルビアホールと導電層との電気的接続信頼性に優れるプリント配線板を提供できる。 In the manufacturing method, as the conductive paste filled in the bottomed hole for via holes, the conductive paste containing conductive particles having an average particle diameter and an aspect ratio in the above range is used, whereby bubbles are formed in the via hole and the conductive paste. It is possible to suppress the remaining, and it is possible to form an interstitial via hole without performing a defoaming step. That is, it becomes possible to eliminate the need to form the interstitial via hole in a vacuum state. As a result, the manufacturing method can eliminate the need for capital investment for performing the defoaming step, and can efficiently form interstitial via holes because it is not necessary to repeat the vacuum state and the air release state. Furthermore, since the admixture between the interstitial via hole and the second conductive layer can be improved by suppressing the mixing and remaining of bubbles in the via hole and the conductive paste, the electrical connection reliability is excellent. A printed wiring board can be provided. Moreover, the filling property of the electrically conductive paste to the bottomed hole for via holes can be further improved because the viscosity and thixotropy index of the electrically conductive paste are in the above ranges. Furthermore, as the conductive paste has a mass ratio between the conductive particles and the binder in the above range, the interstitial via hole can be more sufficiently secured and the coefficient of thermal expansion of the interstitial via hole can be optimized. it can. Therefore, the manufacturing method can efficiently form the interstitial via hole, and can provide a printed wiring board having excellent electrical connection reliability between the interstitial via hole and the conductive layer.
ここで、「インタースティシャルビアホール」とは、ブラインドビアホール及びベリードビアホールを含む概念である。「平均粒径」は、レーザ回折法で測定した累積分布から算出されるメディアン径（Ｄ５０）又はメーカーの公称値である。「粘度」は、ＪＩＳ−Ｚ８８０３：２０１１に準拠して測定した値である。この粘度は、例えばコーンプレート型粘度計（東機産業社の「ＴＶ２２形粘度計」：コーンＮｏ.７）を用い、回転数１ｒｐｍ（せん断速度２ｓ−１）、２５℃の条件下で測定することができる。「熱膨張率」は、ＪＩＳ−Ｒ３２５１「低膨張ガラスのレーザ干渉法による線膨張率の測定法」：１９９５に準拠して測定した値である。この熱膨張率は、例えばレーザー熱膨張計（アルバック理工社の「ＬＩＸ−２Ｌ型」）を用いて測定することができる。 Here, the “interstitial via hole” is a concept including a blind via hole and a buried via hole. The “average particle diameter” is a median diameter (D50) calculated from a cumulative distribution measured by a laser diffraction method or a manufacturer's nominal value. “Viscosity” is a value measured according to JIS-Z8803: 2011. This viscosity is measured using, for example, a cone plate viscometer (“TV22 viscometer” manufactured by Toki Sangyo Co., Ltd .: Cone No. 7) under the conditions of a rotation speed of 1 rpm (shear speed 2 s −1 ) and 25 ° C. be able to. “Thermal expansion coefficient” is a value measured according to JIS-R3251 “Measurement method of linear expansion coefficient by laser interference method of low expansion glass”: 1995. This coefficient of thermal expansion can be measured using, for example, a laser thermal dilatometer (“LIX-2L type” manufactured by ULVAC-RIKO).
また、「チクソトロピー指数」は、下記式（１）で算出される値である。
チクソトロピー指数＝ｌｏｇ（η１／η２）／ｌｏｇ（Ｄ２／Ｄ１）・・・（１）
Ｄ１（せん断速度）：２ｓ−１ （回転数１ｒｐｍ）
Ｄ２（せん断速度）：２０ｓ−１（回転数１０ｒｐｍ）
η１：せん断速度Ｄ１のときの導電ペーストの粘度
η２：せん断速度Ｄ２のときの導電ペーストの粘度
The “thixotropy index” is a value calculated by the following formula (1).
Thixotropic index = log (η1 / η2) / log (D2 / D1) (1)
D1 (shear rate): 2 s −1 (
D2 (shear rate): 20 s −1 (rotation speed: 10 rpm)
η1: Viscosity of conductive paste at shear rate D1 η2: Viscosity of conductive paste at shear rate D2
［本発明の実施形態の詳細］
以下、本発明のプリント配線板及びその製造方法について図面を参照しつつ説明する。
[Details of the embodiment of the present invention]
Hereinafter, the printed wiring board and the manufacturing method thereof of the present invention will be described with reference to the drawings.
［第１実施形態］
図１のプリント配線板１は、フレキシブル両面プリント配線板として構成されたものである。このプリント配線板１は、基材２、第１導電層３、第２導電層４、第１カバーレイ５、第２カバーレイ６、ビアホール用有底孔７及びブラインドビアホール８を備える。
[First Embodiment]
The printed
＜基材＞
基材２は、第１導電層３及び第２導電層４が積層されるものである。この基材２は、絶縁性及び可撓性を有する。基材２は、ビアホール用有底孔７を構成する貫通孔２０を有する。
<Base material>
The base material 2 is formed by laminating the first
基材２としては、樹脂フィルムを採用可能である。この樹脂フィルムとしては、例えばポリイミドフィルム、ポリエチレンテレフタレートフィルム等が挙げられる。 As the substrate 2, a resin film can be employed. Examples of the resin film include a polyimide film and a polyethylene terephthalate film.
基材２の平均厚みは、特に限定されるものではない。この基材２の平均厚みの下限としては、５μｍが好ましく、１０μｍがより好ましい。基材２の平均厚みの上限としては、１００μｍが好ましく、５０μｍがより好ましい。基材２の平均厚みが上記下限未満であると、基材２の強度が不十分となるおそれがある。一方、基材２の平均厚みが上記上限を超えると、薄型化の要請に反するおそれがあると共にフレキシブル性を損なうおそれがある。なお、平均厚みとは、任意の十点で測定した厚みの平均値として定義される。基材２以外の要素について平均厚みという場合には同様に定義される。
The average thickness of the base material 2 is not particularly limited. As a minimum of average thickness of this
基材２の厚み方向における熱膨張率の下限としては、ブラインドビアホール８の熱膨張率の０．１倍が好ましく、０．５倍がより好ましい。基材２の熱膨張率の下限としてはさらに、１０ｐｐｍ／℃が好ましく、２０ｐｐｍ／℃がより好ましい。基材２の上記熱膨張率の上限としては、ブラインドビアホール８の熱膨張率の１０倍が好ましく、５倍がより好ましい。基材２の熱膨張率の上限としてはさらに、２００ｐｐｍ／℃が好ましく、１５０ｐｐｍ／℃がより好ましい。基材２の熱膨張率が上記下限未満、又は上記上限を超えると、ブラインドビアホール８に対する基材２の熱膨張率の差が大きくなりすぎるおそれがある。その結果、基材２及びブラインドビアホール８が熱膨張又は熱収縮するときに、これらの界面に作用する応力を十分に小さくすることができず、基材２とブラインドビアホール８との電気的接続信頼性が低下するおそれがある。
The lower limit of the thermal expansion coefficient in the thickness direction of the substrate 2 is preferably 0.1 times the thermal expansion coefficient of the blind via
＜第１導電層＞
第１導電層３は、基材２の一方の面（図１の基材２における上方側の面）に積層されている。この第１導電層３は、所定の平面視形状にパターン形成されていると共に貫通孔３０を有している。第１導電層３を形成する材料としては、導電性を有する材料、例えば銅、銀、アルミ、ニッケル、これらの１種以上を含む合金が挙げられ、中でも、導電性、耐久性等の観点からは銅が好ましい。
<First conductive layer>
The first
第１導電層３の平均厚みは、特に限定されるものではない。第１導電層３の平均厚みの下限としては、２μｍが好ましく、５μｍがより好ましい。第１導電層３の平均厚みの上限としては、３０μｍが好ましく、５０μｍがより好ましい。第１導電層３の平均厚みが上記下限未満であると、導電性が不十分となるおそれがある。一方、第１導電層３の平均厚みが上記上限を超えると、プリント配線板のフレキシブル性を損なうおそれがある。
The average thickness of the first
＜第２導電層＞
第２導電層４は、基材２の他方の面（図１の基材２における下方側の面）に積層されている。この第２導電層４は、所定の平面視形状にパターン形成されている。第２導電層４を形成する材料としては、第１導電層３と同様なものが挙げられる。また、第２導電層４の平均厚みは、第１導電層３と同様とされる。
<Second conductive layer>
The second
＜第１カバーレイ＞
第１カバーレイ５は、第１導電３を保護するものであり、基材２の一方の面側に積層されている。この第１カバーレイ５は、カバーフィルム５０及び接着剤層５１を備える。
<First coverlay>
The
（カバーフィルム）
カバーフィルム５０は、可撓性を有するものであり、絶縁性を有することが好ましい。カバーフィルム５０の主成分としては、例えばポリイミド樹脂、エポキシ樹脂、フェノール樹脂、アクリル樹脂、ポリエステル樹脂、熱可塑性ポリイミド樹脂、ポリエチレンテレフタレート樹脂、フッ素樹脂、液晶ポリマー等が挙げられ、耐熱性の観点からポリイミド樹脂が好ましい。なお、このカバーフィルム５０は、主成分以外の他の樹脂、耐候剤、帯電防止剤等が含有されていてもよい。
(Cover film)
The
カバーフィルム５０の平均厚みは、特に限定はない。カバーフィルム５０の平均厚みの下限としては、３μｍが好ましく、１０μｍがより好ましい。カバーフィルム５０の平均厚みの上限としては、５００μｍが好ましく、１５０μｍがより好ましい。カバーフィルム５０の平均厚みが上記下限未満であると、第１導電３の保護が不十分となるおそれがある。一方、カバーフィルム５０の平均厚みが上記上限を超えると、プリント配線板１のフレキシブル性が低下するおそれがある。
The average thickness of the
（接着剤層）
接着剤層５１は、カバーフィルム５０に積層され、このカバーフィルム５０を基材２及び第１導電層３に接着するものである。この接着剤層５１としては、特に限定されるものではないが、柔軟性や耐熱性に優れたものが好ましく、例えばポリアミド樹脂、エポキシ樹脂、ブチラール樹脂、アクリル樹脂等が挙げられる。
(Adhesive layer)
The
接着剤層５１の厚みは、特に限定されない。接着剤層５１の平均厚みの下限としては、１２．５μｍが好ましく、１５μｍがより好ましい。接着剤層５１の平均厚みの上限としては、７５μｍが好ましく、５０μｍがより好ましい。接着剤層５１の平均厚みが上記下限未満であると接着強度を十分に確保でないおそれがある。一方、接着剤層５１の平均厚みが上記上限を超えると、プリント配線板１のフレキシブル性を損なうおそれがある。
The thickness of the
＜第２カバーレイ＞
第２カバーレイ６は、第２導電層４を保護するものであり、基材２の他方の面側に積層されている。このカバーレイ６は、カバーフィルム６０及び接着剤層６１を備える。
<Second coverlay>
The
カバーフィルム６０及び接着剤層６１は、第１カバーレイ５のカバーフィルム５０及び接着剤層５１と同様なものである。
The
なお、第１カバーレイ５及び第２カバーレイ６は、カバーフィルム及び接着剤層を備える２層構造に限らず、絶縁性を有し、かつ加熱等により適度な接着性を発揮する単層フィルムであってもよい。 The first cover lay 5 and the second cover lay 6 are not limited to a two-layer structure including a cover film and an adhesive layer, but have a single layer film that has insulating properties and exhibits appropriate adhesiveness by heating or the like. It may be.
＜ビアホール用有底孔＞
ビアホール用有底孔７は、ブラインドビアホール８が形成されるものである。このビアホール用有底孔７は、第１導電層３及び基材２を貫通すると共に、平面視（横断面）形状が円形かつ縦断面形状が台形のテーパ状に形成されている。ビアホール用有底孔７は、第１導電層３の貫通孔３０及び基材２の貫通孔２０により内周面が規定され、第２導電層４の表面（基材層２側の面）により底面が規定されている。
<Bottomed hole for via hole>
The bottomed
ビアホール用有底孔７の内径の下限としては、４０μｍが好ましく、５０μｍがより好ましく、６０μｍがさらに好ましい。ビアホール用有底孔７の内径の上限としては、１００μｍが好ましく、９０μｍがより好ましく、８０μｍがさらに好ましい。ビアホール用有底孔７の内径が上記下限未満であると、ビアホール用有底孔７の形成が困難となるおそれがある。一方、ビアホール用有底孔７の内径が上記上限を超えると、第１導電層３及び第２導電層４を構成する配線の細線化を阻害するおそれがある。ここで、ビアホール用有底孔７の内径とは、ビアホール用有底孔７における最大径（上部開口の径）である。
The lower limit of the inner diameter of the bottomed
ビアホール用有底孔７の深さの下限としては、１０μｍが好ましく、１５μｍがより好ましく、２０μｍがさらに好ましい。ビアホール用有底孔７の深さの上限としては、１００μｍが好ましく、７５μｍがより好ましく、５０μｍがさらに好ましい。ビアホール用有底孔７の深さの上記下限未満であると、ビアホール用有底孔７の形成が困難となるおそれがある。一方、ビアホール用有底孔７の深さが上記上限を超えると、第１導電層３及び第２導電層４を構成する配線の細線化を阻害するおそれがある。
As a minimum of the depth of bottomed
＜ブラインドビアホール＞
ブラインドビアホール８は、ビアホール用有底孔７に形成され、第１導電層３と第２導電層４との電気的導通を図るものであり、インタースティシャルビアホールの一例に相当する。このブラインドビアホール８は、フランジ部８０、本体部分８１及び凹部８２を含み、本体部分８０において第１導電層３及び基材２を貫通する。
<Blind via hole>
The blind via
フランジ部８０は、第１導電層３の表面と接触している。本体部分８１は、外周面の上部が第１導電層３の貫通孔３０の内面と接触し外周面の下部が基材２の貫通孔２０の内面と接触する。本体部分８１はさらに、底面が第２導電層４の表面と接触している。このように、ブラインドビアホール８は、フランジ部８０及び本体部分８１の上部が第１導電層３に接触する一方で、本体部分８１の底面が第２導電層４に接触することで、第１導電層３と第２導電層４とを電気的に導通する。
The
凹部８２は、ブラインドビアホール８に変形容易性を付与する。この凹部８２は、ブラインドビアホール８の上面の中央部に形成されている。
The
ブラインドビアホール８は、凹部８２を有することで、プリント配線板１が湾曲された際に第１導電層３との接触状態が良好に維持され易い。例えば、プリント配線板１を第１導電層３が外側となるように湾曲させると、第１導電層３側が伸長し第２導電層４側が収縮するよう基材２が変形する。このとき、この基材２の変形に伴ってブラインドビアホール８と第１導電層３とに両者を離間させるような力が作用する。これに対して、プリント配線板１は、ブラインドビアホール８が凹部８２を有するので、基材２の変化に伴ってブラインドビアホール８が変形しやすく、ブラインドビアホール８と第１導電層３５との両者を離間させるような力を緩和させやすい。このため、プリント配線板１は、ブラインドビアホール８と第１導電層３との接触状態が良好に維持され易い。
The blind via
ブラインドビアホール８は、後述するようにビアホール用有底孔７に導電粒子及びバインダーを含有する導電ペーストを充填した後、この導電ペーストを加熱して硬化させることで形成される。そのため、ブラインドビアホール８は、導電粒子及びバインダーを含有する。
As will be described later, the blind via
導電粒子は、ブラインドビアホール８の導電性を確保するものである。導電粒子としては、金属粒子が好適に用いられる。この金属粒子としては、例えば金粒子、銀粒子、銅粒子、ニッケル粒子、半田粒子、銀コート銅粒子等が挙げられる。これらの金属粒子は、単独で使用しても２種以上を併用してもよい。中でも、導電性の観点からは、銀粒子若しくは銀コート銅粒子を単独で使用し、又は銀粒子と銀コート銅粒子とを併用することが好ましい。
The conductive particles ensure the conductivity of the blind via
導電粒子の形状としては、例えば板状、扁平球状（球を扁平させた形状）、針状等が挙げられる。導電粒子のアスペクト比の下限は、２であり、好ましくは３、より好ましくは４である。導電粒子のアスペクト比の上限は、２０であり、好ましくは１５、より好ましくは１０である。導電粒子のアスペクト比が上記下限以上かつ上記上限以下であることで、導電ペーストに所望のチクソ性を付与することが可能となる。また、導電粒子のアスペクト比が上記下限未満であると、導電粒子相互の接触面積が小さくなり、ブラインドビアホール８の抵抗が大きくなり過ぎるおそれがある。一方、導電粒子のアスペクト比が上記上限を超えると、バインダーへの導電粒子の分散性が悪化することで導電粒子が偏在し、導通不良が生じるおそれがある。
Examples of the shape of the conductive particles include a plate shape, a flat spherical shape (a shape obtained by flattening a sphere), and a needle shape. The lower limit of the aspect ratio of the conductive particles is 2, preferably 3, and more preferably 4. The upper limit of the aspect ratio of the conductive particles is 20, preferably 15, and more preferably 10. When the aspect ratio of the conductive particles is not less than the above lower limit and not more than the above upper limit, it is possible to impart desired thixotropy to the conductive paste. Moreover, when the aspect ratio of the conductive particles is less than the above lower limit, the contact area between the conductive particles is decreased, and the resistance of the blind via
導電粒子の平均粒径（Ｄ５０）の下限は、０．５μｍであり、好ましくは０．７５μｍ、より好ましくは１μｍである。導電粒子の平均粒径（Ｄ５０）の上限は、５．０μｍであり、好ましくは４．５μｍ、より好ましくは４．０μｍである。導電粒子の平均粒径（Ｄ５０）が上記下限以上かつ上記上限以下であることで、導電ペーストに所望のチクソ性を付与することが可能となる。また、導電粒子の平均粒径（Ｄ５０）が上記下限未満であると、導電粒子相互の接触面積が小さくなり、ブラインドビアホール８の抵抗が大きくなり過ぎるおそれがある。一方、導電粒子の平均粒径（Ｄ５０）が上記上限を超えると、バインダーへの導電粒子の分散性が悪化することで導電粒子が偏在し、導通不良が生じるおそれがある。また、導電粒子の最大粒径（Ｄｍａｘ）としては、１４μｍ以下が好ましい。このように導電粒子の最大粒径（Ｄｍａｘ）が１４μｍ以下であることで、粒度分布がブロード化することを抑制し、粒度分布におけるピーク粒径と平均粒径との差を小さくすることがきる。これにより、ブラインドビアホール８の制御が容易となる。
The lower limit of the average particle diameter (D50) of the conductive particles is 0.5 μm, preferably 0.75 μm, more preferably 1 μm. The upper limit of the average particle diameter (D50) of the conductive particles is 5.0 μm, preferably 4.5 μm, more preferably 4.0 μm. When the average particle diameter (D50) of the conductive particles is not less than the above lower limit and not more than the above upper limit, desired thixotropy can be imparted to the conductive paste. Moreover, when the average particle diameter (D50) of the conductive particles is less than the lower limit, the contact area between the conductive particles is decreased, and the resistance of the blind via
導電粒子の比表面積の下限としては、０．７ｍ２／ｇが好ましく、１ｍ２／ｇがより好ましい。導電粒子の比表面積の上限としては、３．８ｍ２／ｇが好ましく、３ｍ２／ｇ以下がより好ましい。導電粒子の比表面積が上記下限以上かつ上記上限以下であることで、導電ペーストに所望のチクソ性を付与することが可能となる。また、導電粒子の比表面積が上記下限未満であると、導電粒子相互の接触面積が小さくなり、ビア抵抗が大きくなり過ぎるおそれがある。一方、導電粒子の比表面積が上記上限を超えると、バインダーへの導電粒子の分散性が悪化することで導電粒子が偏在し、導通不良が生じるおそれがある。 The lower limit of the specific surface area of the conductive particles is preferably 0.7m 2 / g, 1m 2 / g is more preferable. The upper limit of the specific surface area of the conductive particles is preferably 3.8 m 2 / g, more preferably 3 m 2 / g or less. When the specific surface area of the conductive particles is not less than the above lower limit and not more than the above upper limit, it is possible to impart desired thixotropy to the conductive paste. Further, if the specific surface area of the conductive particles is less than the above lower limit, the contact area between the conductive particles becomes small, and the via resistance may be excessively increased. On the other hand, when the specific surface area of the conductive particles exceeds the above upper limit, the conductive particles are unevenly distributed due to deterioration of the dispersibility of the conductive particles in the binder, which may cause poor conduction.
導電粒子のタップ密度の下限としては、２．０ｇ／ｃｍ３が好ましく、２．５ｇ／ｃｍ３がより好ましい。導電粒子のタップ密度の上限としては、４．５ｇ／ｃｍ３が好ましく、４ｇ／ｃｍ３がより好ましい。導電粒子のタップ密度が上記下限以上かつ上記上限以下であることで、導電ペーストに所望のチクソ性を付与することが可能となる。また、導電粒子のタップ密度が上記下限未満であると、導電粒子相互の接触面積が小さくなり、ブラインドビアホール８の抵抗が大きくなり過ぎるおそれがある。一方、導電粒子の比表面積が上記上限を超えると、バインダーへの導電粒子の分散性が悪化することで導電粒子が偏在し、導通不良が生じるおそれがある。
The lower limit of the tap density of the conductive particles is preferably from 2.0g / cm 3, 2.5g / cm 3 is more preferable. The upper limit of the tap density of the conductive particles is preferably from 4.5g / cm 3, 4g / cm 3 is more preferable. When the tap density of the conductive particles is not less than the above lower limit and not more than the above upper limit, it is possible to impart desired thixotropy to the conductive paste. If the tap density of the conductive particles is less than the above lower limit, the contact area between the conductive particles may be reduced, and the resistance of the blind via
上記バインダーは、導電粒子同士をバインドし体積収縮によりブラインドビアホール８での導電粒子の接続を図ると同時にブラインドビアホール８とビアホール用有底孔７との接着又は接続を図るものである。
The binder binds conductive particles to each other and attempts to connect the conductive particles in the blind via
バインダーとしては、例えばエポキシ樹脂、フェノール樹脂、ポリエステル樹脂、ポリウレタン樹脂、アクリル樹脂、メラミン樹脂、ポリイミド樹脂、ポリアミドイミド樹脂等が挙げられ、中でも、耐熱性、熱膨張性等の観点から、エポキシ樹脂が好ましい。 Examples of the binder include an epoxy resin, a phenol resin, a polyester resin, a polyurethane resin, an acrylic resin, a melamine resin, a polyimide resin, and a polyamideimide resin. Among these, from the viewpoint of heat resistance, thermal expansibility, etc., an epoxy resin is used. preferable.
エポキシ樹脂としては、例えばビスフェノールＡ型、ビスフェノールＦ型、ビスフェノールＳ型、ビスフェノールＡＤ型等を骨格とするビスフェノール型エポキシ樹脂、ナフタレン型エポキシ樹脂、ノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノキシ樹脂などが挙げられる。これらの中でも、ビスフェノールＡ型が好ましい。 Epoxy resins include, for example, bisphenol A type, bisphenol F type, bisphenol S type, bisphenol AD type and the like bisphenol type epoxy resin, naphthalene type epoxy resin, novolac type epoxy resin, biphenyl type epoxy resin, dicyclopentadiene type An epoxy resin, a phenoxy resin, etc. are mentioned. Among these, bisphenol A type is preferable.
エポキシ樹脂の分子量としては、４５，０００以上５５，０００以下が好ましい。エポキシ等量としては、７，５００以上８，５００以下が好ましい。エポキシ樹脂の分子量及び等量を上記範囲とすることで、基材２に対して所望とする耐熱性、熱膨張性等を付与することができる。 The molecular weight of the epoxy resin is preferably 45,000 or more and 55,000 or less. The epoxy equivalent is preferably 7,500 or more and 8,500 or less. By setting the molecular weight and the equivalent amount of the epoxy resin within the above ranges, desired heat resistance, thermal expansion property, and the like can be imparted to the base material 2.
エポキシ樹脂の硬化剤としては、例えばイミダゾール系硬化剤、酸無水物系硬化剤、アミン系硬化剤等が挙げられるが、中でも、ポットライフの観点から潜在性硬化剤が好ましく、マイクロカプセル型イミダゾール系硬化剤がより好ましい。 Examples of the epoxy resin curing agent include an imidazole curing agent, an acid anhydride curing agent, an amine curing agent, and the like. Among these, a latent curing agent is preferable from the viewpoint of pot life, and a microcapsule type imidazole system is preferable. A curing agent is more preferable.
導電粒子とバインダーとの質量比の下限としては、８０：２０が好ましく、７３：２７がより好ましい。この質量比の上限としては、９６：４が好ましく、９３：７がより好ましい。導電粒子とバインダーとの質量比であることで、ブラインドビアホール８の熱膨張率を所望のものとすることが可能となる。また、導電粒子とバインダーとの質量比が上記下限未満であると、導電粒子の割合が相対的に低くなると共にバインダーの割合が相対的に高くなり、ブラインドビアホール８の抵抗が大きくなり過ぎるおそれがある。一方、上記質量比が上記上限を超えると、導電粒子の割合が相対的に高くなると共にバインダーの割合が相対的に低くなり、ビアホール用有底孔７への導電ペーストの充填性が悪化し、第１導電層３と第２導電層４との間に接触不良が生じるおそれがある。
As a minimum of mass ratio of conductive particles and a binder, 80:20 is preferred and 73:27 is more preferred. The upper limit of this mass ratio is preferably 96: 4, more preferably 93: 7. By setting the mass ratio of the conductive particles to the binder, the thermal expansion coefficient of the blind via
＜利点＞
当該プリント配線板１は、ブラインドビアホール８が導電粒子を含有し、この導電粒子の平均粒径及びアスペクト比が特定の範囲であることで、ブラインドビアホール８を導電ペーストにより形成するときのビアホール用有底孔７への導電ペーストの充填性が向上する。そのため、当該プリント配線板１は、ビアホール用有底孔７や導電ペーストに気泡が残存することを抑制でき、脱泡工程を行うことなくブラインドビアホール８を形成することが可能となる。これにより、ブラインドビアホール８を真空状態で形成することを不要とすることが可能となる。その結果、当該プリント配線板１は、脱泡工程を実行するための設備投資を不要とでき、また真空状態及び大気開放状態を繰り返す必要もないことから生産性の悪化を抑制できる。さらに、ビアホール用有底孔７や導電ペーストへの気泡の残存が抑制されることで、ブラインドビアホール８と第２導電層４との密着性を高めることができるため、電気的な接続信頼性を向上させることができる。従って、当該プリント配線板１は、ブラインドビアホール８を効率良く形成できると共に、ブラインドビアホール８と第１導電層３及び第２導電層４との電気的接続信頼性に優れる。
<Advantages>
In the printed
＜プリント配線板の製造方法＞
次に、プリント配線板１の製造方法について、図２Ａ〜図２Ｆを参照しつつ説明する。
<Method for manufacturing printed wiring board>
Next, the manufacturing method of the printed
当該プリント配線板１の製造方法は、基材２の両面に金属膜９０，９１を積層する工程（図２Ａ参照）、金属膜９０，９１をパターニングして第１導電層３及び第２層体層４を形成する工程（図２Ｂ参照）、基材２に貫通孔２０を形成する工程（図２Ｃ参照）、ビアホール用有底孔７に導電ペーストを充填する工程（図２Ｄ及び図２Ｅ参照）、充填後の導電ペースト９２を加熱する工程（図２Ｅ参照）、第１カバーレイ５及び第２カバーレイ６を積層する工程（図２Ｆ参照）を備える。
The method for manufacturing the printed
（金属膜積層工程）
図２Ａに示すように、金属膜積層工程は、第１導電層３及び第２層体層４となる金属膜９０，９１を基材２に積層する工程である。基材２に金属層９０，９１を積層する方法としては、特に限定されず、例えば金属箔を接着剤で貼り合わせる接着法、金属箔上に基材２の材料である樹脂組成物を塗布するキャスト法、スパッタリングや蒸着法で基材２上に形成した厚さ数ｎｍの薄い導電層（シード層）の上に電解メッキで金属層を形成するスパッタ／メッキ法、金属箔を熱プレスで貼り付けるラミネート法等を用いることができる。
(Metal film lamination process)
As shown in FIG. 2A, the metal film laminating step is a step of laminating the
（導電層形成工程）
図２Ａに示すように、導電層形成工程は、金属膜９０，９１をパターニングすることで第１導電層３及び第２層体層４を形成する工程である。金属膜９０，９１のパターニングは、公知の方法、例えばフォトエッチングにより行うことができる。フォトエッチングは、金属膜９０，９１の表面に所定のパターンを有するレジスト膜を形成した後に、レジスト膜から露出する金属膜９０，９１をエッチング液で処理し、レジスト膜を除去することにより行われる。
(Conductive layer formation process)
As shown in FIG. 2A, the conductive layer forming step is a step of forming the first
なお、このパターニングの際には、第１導電層３に貫通孔３０を同時に形成することができる。この貫通孔３０は、上述のようにビアホール用有底孔７を構成するものである。
In this patterning, the through
また、金属膜９０，９１のパターニングは、離型フィルムの表面に形成した金属膜をパターニングした後にこの金属膜パターンを基材２に接着する方法、打ち抜いた金属膜を積層する方法等により行ってもよい。
Further, the
（貫通孔形成工程）
貫通孔形成工程は、基材２にビアホール用有底孔７を構成する貫通孔２０を形成する工程である。この貫通孔２０は、基材２における第１導電層３の貫通孔３０から露出する部位にレーザ光を照射することで、貫通孔３０に連通し、かつ第２導体層４の表面を露出させるものとして形成される。このような貫通孔２０を基材２に形成することで、貫通孔２０が貫通孔３０と共にビアホール用有底孔７を構成する。
(Through hole forming process)
The through hole forming step is a step of forming the through
レーザ光の照射は、気体レーザを用いて行うことができる。気体レーザとしては、例えばエキシマレーザ、ＣＯ２レーザ、Ａｒレーザ、Ｈｅ−Ｎｅレーザ等が挙げられる。 The laser light irradiation can be performed using a gas laser. Examples of the gas laser include an excimer laser, a CO 2 laser, an Ar laser, and a He—Ne laser.
なお、レーザ光照射の後は、貫通孔２０の内面をデスミアすることによって残渣の除去を行うことが好ましい。
After the laser light irradiation, it is preferable to remove the residue by desmearing the inner surface of the through
（導電ペースト充填工程）
図２Ｄ及び図２Ｆに示すように、導電ペースト充填工程は、ブラインドビアホール用孔７への導電ペースト９２の塗工と、塗工後の導電ペースト９２の放置とを含む。
(Conductive paste filling process)
As shown in FIGS. 2D and 2F, the conductive paste filling process includes the application of the
（導電ペースト）
導電ペースト９２は、導電粒子及びバインダーを含有し、好ましくは硬化剤及び溶剤を含有する。
(Conductive paste)
The
導電ペースト９２の導電粒子、バインダー及び硬化剤については、ブラインドビアホール８の導電粒子、バインダー及び硬化剤として説明したものと同様であるため、重複説明は省略する。
The
導電ペースト９２における導電粒子とバインダーとの質量比の下限としては、８０：２０が好ましく、７３：２７がより好ましい。この質量比の上限としては、９６：４が好ましく、９３：７がより好ましい。導電粒子とバインダーとの質量比が上記下限未満であると、導電粒子の割合が相対的に低くなると共にバインダーの割合が相対的に高くなり、ビア抵抗が大きくなり過ぎるおそれがある。一方、上記質量比が上記上限を超えると、導電粒子の割合が相対的に高くなると共にバインダーの割合が相対的に低くなり、ビアホール用有底孔７への導電ペースト９２の充填性が悪化し、第１導電層３と第２導電層４との間に接触不良が生じるおそれがある。
The lower limit of the mass ratio between the conductive particles and the binder in the
この導電ペースト９２の粘度の下限としては、２０Ｐａ・ｓが好ましく、２５Ｐａ・ｓがより好ましく、３０Ｐａ・ｓがさらに好ましい。導電ペースト９２の粘度の上限としては、９５Ｐａ・ｓが好ましく、９０Ｐａ・ｓがより好ましく、８５Ｐａ・ｓがさらに好ましい。導電ペースト９２の粘度が上記下限未満であると、導電ペースト９２の塗布性が悪化すると共に、ブラインビアホール８が高抵抗化するおそれがある。導電ペースト９２の粘度が上記上限を超えると、ビアホール用有底孔７への充填性が悪化し、ブラインビアホール８の電気的接続信頼性が低下するおそれがある。
The lower limit of the viscosity of the
導電ペースト９２のチクソトロピー指数の下限としては、−０．０５が好ましく、−０．０２５がより好ましく、０がさらに好ましい。導電ペースト９２のチクソトロピー指数の上限としては、０．５０が好ましく、０．４５がより好ましく、０．４０がさらに好ましい。導電ペースト９２のチクソトロピー指数が上記下限未満であると、又は上記上限を超えると、導電ペースト９２の塗布性及びビアホール用有底孔７への充填性が悪化し、ブラインビアホール８の電気的接続信頼性が低下するおそれがある。
The lower limit of the thixotropy index of the
（導電ペーストの塗工）
導電ペースト９２の塗工は、ビアホール用有底孔７及びその周辺部に一定量の導電ペースト９２を塗布することで行われる。導電ペースト９２のチクソトロピー指数が上記範囲であるため、塗工された導電ペースト９２の粘度が小さくなるため、塗工によりビアホール用有底孔７に対して十分に導電ペーストを充填することができる。
(Coating of conductive paste)
The
導電ペーストの塗工方法としては、従来公知の手法、例えばスクリーン印刷、インクジェット印刷等が挙げられ、スクリーン印刷が好ましい。このスクリーン印刷によれば、スキージを移動させることで導電ペースト９２中の導電粒子の長軸がスキージの移動方向に配向させられるものと考えられる。これにより、導電粒子相互の接触面積を大きく確保し、ブラインドビアホール８の抵抗、及びこのブラインドビアホール８と第２導体層４との接触抵抗を小さくすることが可能となる。その結果、ブラインドビアホール８と第２導電層４との電気的接続信頼性をより向上させることができる。
Examples of the method for applying the conductive paste include conventionally known methods such as screen printing and ink jet printing, and screen printing is preferred. According to this screen printing, it is considered that the major axis of the conductive particles in the
ビアホール用有底孔７への導電ペーストの塗工量の下限としては、ビアホール用有底孔７の容積に対して、６０容量％が好ましく、８０容量％がより好ましい。この塗工量の上限としては、ビアホール用有底孔７の容積に対して、１００容量％以下が好ましい。上記塗工量が上記下限以上かつ上記上限以下であることで、第１導電層３と第２導電層４との電気的導通を十分に確保し、かつブラインドビアホール８が第１導電層３の表面から不必要に突出することを抑制できる。
The lower limit of the amount of the conductive paste applied to the bottomed
（塗工後の導電ペーストの放置）
図２Ｅに示すように、塗工後の導電ペースト９２の放置は、塗工された導電ペースト９２をビアホール用有底孔７に充填させるために行われる。上述のように、導電ペースト９２は、所定のチクソ性を有する。そのため、導電ペースト９２の塗工後に放置することで、塗工時よりも導電ペースト９２に作用する剪断力が小さくなるために導電ペースト９２の粘度が増加する。その結果、塗工後の導電ペースト９２の放置により、ビアホール用有底孔７に充填された導電ペースト９２が気泡の混合を抑制しつつ安定化するため、充填性を高めることができる。
(Leave conductive paste after coating)
As shown in FIG. 2E, the
導電ペースト印刷後の放置時間は、導電ペースト９２の粘度、チクソトロピー指数、導電ペースト９２の印刷量、ビアホール用有底孔７の容積等により決定される。上記印刷時間の下限は、通常１分であり、好ましくは２分、より好ましくは３分である。上記印刷時間の上限は、通常６０分であり、好ましくは４５分、より好ましくは３０分である。上記印刷時間が上記下限未満であると、ビアホール用有底孔７への導電ペースト９２の充填が不十分となるおそれがある。一方、上記印刷時間が上記上限を超えても、充填性に変化が見受けられないおそれがある。
The standing time after printing the conductive paste is determined by the viscosity of the
導電ペースト９２のチクソトロピー指数は、上述のよう上記式（１）に従い、剪断速度Ｄ１（２ｓ−１）、剪断速度Ｄ１（２ｓ−１）のときの導電ペーストの粘度η１、剪断速度Ｄ２（２０ｓ−１）及び剪断速度Ｄ２（２０ｓ−１）のときの導電ペースト９２の粘度η２に基づいて算出される。そして、ビアホール用有底孔７への導電ペースト９２の充填性を高めるためには、導電ペースト９２に作用する剪断力が小さいときの粘度、すなわちη１が小さいことが好ましい。具体的には、η１の下限としては、２０Ｐａ・ｓが好ましく、４０Ｐａ・ｓがより好ましい。η１の上限としては、３００Ｐａ・ｓが好ましく、１５０Ｐａ・ｓがより好ましい。
Thixotropic index of the
（導電ペーストの加熱）
導電ペースト９２の加熱は、導電ペースト９２のバインダーを硬化させてブラインビアホール８を得るために行われる。
(Heating of conductive paste)
The
導電ペースト９２の加熱は、公知の方法、例えば高温雰囲気の加熱炉内に保持する方法、熱風を吹き付ける方法、プレス機を用いて加圧加熱する方法等が挙げられ、中でも、ブラインビアホール８の導電性を向上させる観点から加圧加熱する方法が好ましい。
The
加圧加熱によれば、加熱時に導電ペースト９２が圧縮され、ブラインドビアホール８での導電粒子の密度や接触面積が大きくなると共に、導電粒子と第１導電層３及び第２導電層４との接触面積が小さくなる。これにより、ブラインドビアホール８及び第１導電層３と第２導電層４との接続抵抗が小さくなる。
According to the pressure heating, the
導電ペースト９２の加熱温度は、導電ペースト９２の種類、特にバインダーの種類により決定すればよいが、通常１００℃〜２８０℃である。
The heating temperature of the
このような導電ペースト９２の加熱は、導電ペースト９２のバインダーとして熱硬化性樹脂を使用する場合には、予備乾燥後に行うことが好ましい。
Such heating of the
予備乾燥は、導電ペースト９２に含まれる溶剤を除去するために行われる。このようにバインダーを硬化させる前に導電ペースト９２の残留溶剤を除去することで、ビアホール用有底孔７でのボイドの発生を防止でき、接続抵抗を低くすることができる。なお、バインダーとして熱可塑性樹脂を使用する場合には、予備乾燥と同様な工程のみにより導電ペースト９２の加熱を完了してもよい。
The preliminary drying is performed to remove the solvent contained in the
（カバーレイ積層工程）
図２Ｆに示すように、カバーレイ積層工程は、第１導電層３及び第２導電層４を覆うように第１カバーレイ５及び第２カバーレイを積層する工程である。このカバーレイ積層工程は、例えばカバーフィルム５０，６０に接着剤層５１，６１を予め形成した第１カバーレイ５及び第２カバーレイ６を、第１導電層３及び第２導電層４を覆うように載置した後、加圧加熱により接着剤層５１，６１を介して基材２にカバーフィルム５０，６０を固定することで行われる。
(Coverlay lamination process)
As illustrated in FIG. 2F, the cover lay stacking step is a step of stacking the first cover lay 5 and the second cover lay so as to cover the first
なお、加圧加熱の条件は、第１カバーレイ５及び第２カバーレイ６に使用する接着剤層５１，６１の主成分等に応じて適宜決定すればよい。また、カバーレイ積層工程の加熱時に導電ペースト９２の加熱を同時に行ってもよい。
The pressure heating conditions may be appropriately determined according to the main components of the
＜利点＞
当該プリント配線板の製造方法では、ビアホール用有底孔７に充填される導電ペースト９２として、平均粒径及びアスペクト比が上記範囲である導電粒子を含有するものを使用することで、ビアホール用有底孔７や導電ペースト９２に気泡が残存することを抑制でき、脱泡工程を行うことなくブラインドビアホール８を形成することが可能となる。これにより、ブラインドビアホール８を真空状態で形成することを不要とすることが可能となる。その結果、当該プリント配線板の製造方法は、脱泡工程を実行するための設備投資を不要とでき、また真空状態及び大気開放状態を繰り返す必要もないことから生産性の悪化を抑制できる。さらに、ビアホール用有底孔７や導電ペースト９２への気泡の残存が抑制されることで、ブラインドビアホール８と第２導電層４との密着性を高めることができるため、電気的な接続信頼性を向上させることができる。また、導電ペースト９２のチクソトロピー指数及び粘度が上記範囲であることで、ビアホール用有底孔７への導電ペースト９２の充填性をより向上させることができ。さらに、導電ペースト９２として導電粒子とバインダーとの質量比が上記範囲であることで、ブラインドビアホール８の導電性をより十分に確保できると共に、ブラインドビアホール８の熱膨張率を適切化することができる。従って、当該製造方法は、ブラインドビアホール８を効率良く形成できると共に、ブラインドビアホール８と第１導電層３及び第２導電層４との電気的接続信頼性に優れるプリント配線板１を提供できる。
<Advantages>
In the method for manufacturing a printed wiring board, the
［第２実施形態］
次に、本発明の第２実施形態に係るプリント配線板について、図３を参照しつつ説明する。ただし、図３においては、図１のプリント配線板１と同様な要素については同一の符号を付してあり、以下における重複説明は省略する。
[Second Embodiment]
Next, a printed wiring board according to a second embodiment of the present invention will be described with reference to FIG. However, in FIG. 3, the same code | symbol is attached | subjected about the element similar to the printed
図３のプリント配線板１Ａは、基本的には図１のプリント配線板１と同様であるが、ビアホール用有底孔７Ａ及びブラインドビアホール８Ａをさらに備える点で異なっている。
The printed
＜ビアホール用有底孔＞
ビアホール用有底孔７Ａは、ブラインドビアホール８Ａが形成されるものである。このビアホール用有底孔７Ａは、第２導電層４Ａ及び基材２Ａを貫通すると共に、平面視（横断面）形状が円形かつ縦断面形状が台形のテーパ状に形成されている。ビアホール用有底孔７Ａは、第２導電層４Ａの貫通孔４０Ａ及び基材２Ａの貫通孔２０Ａにより内周面が規定され、第１導電層３の表面（基材層２Ａ側の面）により底面が規定されている。このビアホール用有底孔７Ａの内径及び深さは、図１のビアホール用有底孔７と同様である。
<Bottomed hole for via hole>
The bottomed
＜ブラインドビアホール＞
ブラインドビアホール８Ａは、第１導電層３と第２導電層４Ａとの電気的導通を図るものであり、インタースティシャルビアホールの一例に相当する。このブラインドビアホール８Ａは、フランジ部８０Ａ、本体部分８１Ａ及び凹部８２Ａを含み、本体部分８０Ａにおいて第２導電層４Ａ及び基材２Ａを貫通する。
<Blind via hole>
The blind via
フランジ部８０Ａは、第２導電層４Ａの表面と接触している。本体部分８１Ａは、外周面の上部が第２導電層４Ａの貫通孔４０Ａの内面と接触し外周面の下部が基材２Ａの貫通孔２０Ａの内面と接触する。本体部分８１Ａはさらに、底面が第１導電層３の表面と接触している。このように、ブラインドビアホール８Ａは、フランジ部８０Ａ及び本体部分８１Ａの上部が第２導電層４Ａに接触する一方で、本体部分８１Ａの底面が第１導電層３に接触することで、第１導電層３と第２導電層４Ａとを電気的に導通する。
The
凹部８２Ａは、ブラインドビアホール８Ａに変形容易性を付与する。この凹部８２Ａは、ブラインドビアホール８Ａの上面の中央部に形成されている。凹部８２Ａは、図１のブラインドビアホール８の凹部８２と同様な作用により、プリント配線板１Ａが湾曲された際に第２導電層４Ａとの接触状態が良好に維持され易い。そのため、プリント配線板１Ａは、ブラインドビアホール８Ａと第２導電層４Ａとの接触状態が良好に維持され易い。
The
［その他の実施形態］
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記実施形態の構成に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
[Other Embodiments]
The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is not limited to the configuration of the embodiment described above, but is defined by the scope of the claims, and is intended to include all modifications within the meaning and scope equivalent to the scope of the claims. The
上記実施形態においては、プリント配線板の一実施例としてフレキシブル性を有するプリント配線板を例にとり説明したが、本発明の範囲はこれに限定されるものではない。当該プリント配線板としては、リジッドプリント配線板を採用することも可能である。また、当該プリント配線板は、フレキシブルプリント配線板とリジッドプリント配線板とを一体化したリジッドフレキシブルプリント配線板や、多層構造のビルドアップ基板等に採用することも可能である。 In the said embodiment, although demonstrated taking the case of the printed wiring board which has flexibility as an example of a printed wiring board, the scope of the present invention is not limited to this. A rigid printed wiring board can also be adopted as the printed wiring board. The printed wiring board can also be employed in a rigid flexible printed wiring board in which a flexible printed wiring board and a rigid printed wiring board are integrated, a build-up board having a multilayer structure, or the like.
上記実施形態では、インタースティシャルビアホールとしてブラインドビアホールを備えるプリント配線板について説明したが、当該プリント配線板はインタースティシャルビアホールとしてベリードビアホール等を採用したものであってもよい。 Although the printed wiring board provided with the blind via hole as the interstitial via hole has been described in the above embodiment, the printed wiring board may employ a buried via hole or the like as the interstitial via hole.
ブラインドビアホールの形成位置、個数及び形状は、上記実施形態で説明したものには限定されない。例えば、ブラインドビアホールは、必ずしもテーパ状である必要はなく、円柱状であっても、水平方向の断面が円形以外の他の形状であってもよい。 The formation position, the number, and the shape of the blind via hole are not limited to those described in the above embodiment. For example, the blind via hole does not necessarily need to have a tapered shape, and may have a cylindrical shape or a shape having a horizontal cross section other than a circular shape.
次に、本発明を実施例に基づいてさらに詳細に説明する。ただし、実施例は本発明の範囲を限定するものではない。 Next, the present invention will be described in more detail based on examples. However, the examples do not limit the scope of the present invention.
［実施例１］
ポリイミドフィルムの両面に、接着剤を用いずに銅箔を貼り合わせた両面銅貼基板（ポリイミドフィルム厚み：２５μｍ、銅箔厚み：１２μｍ）を準備し、この両面銅貼基板の銅箔をエッチング加工して両面に配線（導電層）を形成した。さらに、ＹＡＧレーザにより有底のビアホール用孔（開口径１００μｍ）を開け、ドライデスミア処理を施した。ビアホール用孔は１２９６個形成した。
[Example 1]
A double-sided copper-clad substrate (polyimide film thickness: 25 μm, copper foil thickness: 12 μm) prepared by bonding copper foil on both sides of the polyimide film without using an adhesive is prepared, and the copper foil of this double-sided copper-clad substrate is etched. Then, wiring (conductive layer) was formed on both sides. Further, a bottomed via hole (opening diameter: 100 μm) was opened with a YAG laser, and dry desmear treatment was performed. 1296 via hole holes were formed.
次に、バインダーとしてビスフェノールＡ型エポキシ樹脂６質量部をブチルカルビトールアセテート（ＢＣＡ）に溶解した。これにイミダゾール系の潜在性硬化剤２質量部、無機粒子として銀粒子７３質量部及び銀コート銅粒子４質量部を添加して導電ペーストを作製した。なお、銀粒子７３質量部及び銀コート銅粒子の平均粒径及びアスペクト比は、それぞれ１．１μｍ及び３．４である。 Next, 6 parts by mass of a bisphenol A type epoxy resin as a binder was dissolved in butyl carbitol acetate (BCA). To this, 2 parts by mass of an imidazole-based latent curing agent, 73 parts by mass of silver particles and 4 parts by mass of silver-coated copper particles as inorganic particles were added to prepare a conductive paste. The average particle diameter and aspect ratio of 73 parts by mass of silver particles and silver-coated copper particles are 1.1 μm and 3.4, respectively.
上記導電ペーストをスクリーン印刷により、全てのビアホール用孔に充填した。導電ペーストはビアホール用孔の全体を被覆するように塗布し、塗布径は１５０μｍとした。その後、７０℃に加熱して予備乾燥することで導電ペースト中の溶剤を除去し、１２９６個のビアホールがデイジーチェーン構造で接続されたプリント配線板を作製した。 The conductive paste was filled in all via hole holes by screen printing. The conductive paste was applied so as to cover the entire via hole, and the coating diameter was 150 μm. Thereafter, the solvent in the conductive paste was removed by heating to 70 ° C. and preliminary drying, and a printed wiring board in which 1296 via holes were connected in a daisy chain structure was produced.
［実施例２〜実施例１２及び比較例１〜１１］
導電ペーストとして表１に示す物性及び組成のものを用いた以外は実施例１と同様とし、実施例２〜実施例１２及び比較例１〜１１のプリント配線板を作製した。なお、表１における「−」は、導電ペーストに対して該当成分を配合していないことを意味する。
[Examples 2 to 12 and Comparative Examples 1 to 11]
The printed wiring boards of Examples 2 to 12 and Comparative Examples 1 to 11 were prepared in the same manner as in Example 1 except that the conductive paste having the physical properties and composition shown in Table 1 was used. In addition, "-" in Table 1 means that the corresponding component is not blended with the conductive paste.
［評価］
実施例１〜１２及び比較例１〜１１のプリント配線板について、熱膨張特性及び接続信頼性を評価した。その結果を表２に示す。
[Evaluation]
About the printed wiring board of Examples 1-12 and Comparative Examples 1-11, the thermal expansion characteristic and connection reliability were evaluated. The results are shown in Table 2.
＜熱膨張特性＞
熱膨張特性は、基材の熱膨張率に対するビアホールの熱膨張率の比として評価した。基材及びビアホールの熱膨張率は、ＪＩＳ−Ｒ３２５１「低膨張ガラスのレーザ干渉法による線膨張率の測定法」：１９９５に準拠し、レーザー熱膨張計（アルバック理工社の「ＬＩＸ−２Ｌ型」）を用いて測定した。
<Thermal expansion characteristics>
The thermal expansion characteristic was evaluated as the ratio of the thermal expansion coefficient of the via hole to the thermal expansion coefficient of the substrate. The thermal expansion coefficient of the base material and the via hole is based on JIS-R3251 “Measuring method of linear expansion coefficient by laser interference method of low expansion glass”: 1995. Laser thermal dilatometer (“LIX-2L type” manufactured by ULVAC-RIKO) ).
この熱膨張特性は熱膨張率比が０．１以上１０以下の場合に良好であると判断できる。 This thermal expansion characteristic can be judged to be good when the thermal expansion ratio is 0.1 or more and 10 or less.
＜接続信頼性＞
接続信頼性は、初期抵抗値、及び熱衝撃試験の前後での接続抵抗の変化率（抵抗変化率）として評価した。なお、抵抗変化率は、以下の式により算出した。
抵抗変化率（％）＝１００×（衝撃試験後の抵抗値−初期抵抗値）／初期抵抗値
<Connection reliability>
The connection reliability was evaluated as an initial resistance value and a change rate (resistance change rate) of the connection resistance before and after the thermal shock test. The resistance change rate was calculated by the following equation.
Resistance change rate (%) = 100 × (resistance value after impact test−initial resistance value) / initial resistance value
この接続信頼性は、初期抵抗値が５０Ω以下、かつ抵抗変化率の絶対値が１０％以内の場合に良好であると判断できる。 This connection reliability can be determined to be good when the initial resistance value is 50Ω or less and the absolute value of the resistance change rate is within 10%.
（熱衝撃試験）
熱衝撃試験は、プリント配線板を低温環境下及び高温環境下に一定周期で繰り返し晒すことで行った。具体的には、−４５℃の低温環境下に１５分間晒した後に、１２５℃の高温環境下に１５分間晒すことを１セットとし、このセットを１０００回繰り返した。
(Thermal shock test)
The thermal shock test was performed by repeatedly exposing the printed wiring board to a low temperature environment and a high temperature environment at regular intervals. Specifically, after being exposed to a low temperature environment of −45 ° C. for 15 minutes, exposure to a high temperature environment of 125 ° C. for 15 minutes was taken as one set, and this set was repeated 1000 times.
（接続抵抗の評価）
接続抵抗は、デイジーチェーンの両端から４端子法により測定した。なお、抵抗値は１２９６個のビアホールの抵抗、導電層の抵抗、及びビアホールと導電層の接触抵抗の合計と考えられる。
(Evaluation of connection resistance)
The connection resistance was measured by the 4-terminal method from both ends of the daisy chain. The resistance value is considered to be the sum of the resistance of 1296 via holes, the resistance of the conductive layer, and the contact resistance of the via hole and the conductive layer.
表２から分かるように、実施例１〜１２のプリント配線板は、熱膨張率比（（Ａ）／（Ｂ））が０．７７〜６．３３の範囲であり、熱膨張特性について良好な結果が得られた。また、実施例１〜１２のプリント配線板は、初期抵抗値が最大で３８．１Ω、抵抗変化率の絶対値が最大で６％であり、接続信頼性に優れるものであった。 As can be seen from Table 2, in the printed wiring boards of Examples 1 to 12, the thermal expansion coefficient ratio ((A) / (B)) is in the range of 0.77 to 6.33, and the thermal expansion characteristics are good. Results were obtained. In addition, the printed wiring boards of Examples 1 to 12 had an initial resistance value of 38.1Ω at the maximum and an absolute value of the resistance change rate of 6% at the maximum, and were excellent in connection reliability.
これに対して、比較例１〜１１のプリント配線板は、比較例１１を除き、熱膨張率比（（Ａ）／（Ｂ））について良好な結果が得られているが、全体的に初期抵抗値が高く、知抵抗変化率が１０％を超えていた。このように、比較例１〜１１のプリント配線板は、接続信頼が低い結果となった。 On the other hand, the printed wiring boards of Comparative Examples 1 to 11, except for Comparative Example 11, have obtained good results for the thermal expansion coefficient ratio ((A) / (B)). The resistance value was high, and the intelligent resistance change rate exceeded 10%. Thus, the printed wiring boards of Comparative Examples 1 to 11 resulted in low connection reliability.
以上の結果から、ビアホールの導電粒子として平均粒径が０．５μｍ以上５．０μｍ以下、アスペクト比が２以上２０以下のものを含有させることで電気的な接続信頼性が向上するものと考えられる。また、ビアホールを形成するための導電ペーストの粘度を２０Ｐａ・ｓ以上９５Ｐａ・ｓ以下とし、上記導電ペーストのチクソトロピー指数を−０．０５以上０．５０以下とすることで、より電気的な接続信頼の高いビアホールが得られるものと推定される。 From the above results, it is considered that electrical connection reliability is improved by including conductive particles of via holes having an average particle size of 0.5 μm or more and 5.0 μm or less and an aspect ratio of 2 or more and 20 or less. . Further, the electrical paste for forming the via hole has a viscosity of 20 Pa · s or more and 95 Pa · s or less, and the thixotropy index of the conductive paste is −0.05 or more and 0.50 or less. It is estimated that a high via hole can be obtained.
本発明は、インタースティシャルビアホールを効率良く形成できると共に、インタースティシャルビアホールと導電層との電気的接続信頼性に優れるプリント配線板及びその製造方法を提供することができる。 The present invention can provide a printed wiring board that can efficiently form an interstitial via hole and has excellent electrical connection reliability between the interstitial via hole and the conductive layer, and a method for manufacturing the printed wiring board.
１，１Ａ プリント配線板
２，２Ａ 基材
２０，２０Ａ 貫通孔
３ 第１導電層
３０ 貫通孔
４，４Ａ 第２導電層
４０Ａ 貫通孔
５ 第１カバーレイ
５０ カバーフィルム
５１ 接着剤層
６ 第２カバーレイ
６０ カバーフィルム
６１ 接着剤層
７，７Ａ ビアホール用有底孔
８，８Ａ ブラインドビアホール
８０，８０Ａ フランジ部
８１，８１Ａ 本体部分
８２，８２Ａ 凹部
９０，９１ 金属膜
９２ 導電ペースト
DESCRIPTION OF
Claims (3)
上記インタースティシャルビアホールが導電粒子及びバインダーを含有し、
上記インタースティシャルビアホールが導電ペーストを硬化したものであり、上記導電ペーストのＪＩＳ−Ｚ８８０３：２０１１に準拠し回転数１ｒｐｍ（せん断速度２ｓ −１ ）、２５℃の条件下で測定される粘度が２０Ｐａ・ｓ以上９５Ｐａ・ｓ以下、下記式（１）で表されるチクソトロピー指数が−０．０５以上０．５０以下であり、
上記導電粒子の平均粒径が０．５μｍ以上５．０μｍ以下であり、
上記導電粒子のアスペクト比が２以上２０以下であり、
上記導電粒子と上記バインダーとの質量比が８０：２０以上９６：４以下であり、
上記基材の厚み方向における熱膨張率が、上記インタースティシャルビアホールの上記熱膨張率の０．１倍以上１０倍以下であるプリント配線板。
チクソトロピー指数＝ｌｏｇ（η１／η２）／ｌｏｇ（Ｄ２／Ｄ１）・・・（１）
Ｄ１（せん断速度）：２ｓ −１ （回転数１ｒｐｍ）
Ｄ２（せん断速度）：２０ｓ −１ （回転数１０ｒｐｍ）
η１：せん断速度Ｄ１、２５℃のときの導電ペーストの粘度
η２：せん断速度Ｄ２、２５℃のときの導電ペーストの粘度 A base material, a first conductive layer formed on one surface of the base material, a second conductive layer formed on the other surface of the base material, and the first conductive layer penetrating the base material. And an interstitial via hole for electrically connecting the second conductive layer,
The interstitial via hole contains conductive particles and a binder,
The interstitial via hole is obtained by curing the conductive paste, and the viscosity of the conductive paste measured under conditions of 1 rpm (shear rate 2 s −1 ) and 25 ° C. in accordance with JIS-Z8803: 2011 is 20 Pa. S to 95 Pa · s, the thixotropy index represented by the following formula (1) is from −0.05 to 0.50,
The conductive particles have an average particle size of 0.5 μm or more and 5.0 μm or less,
The conductive particles have an aspect ratio of 2 or more and 20 or less,
The mass ratio of the conductive particles to the binder is 80:20 or more and 96: 4 or less,
The printed wiring board whose thermal expansion coefficient in the thickness direction of the said base material is 0.1 to 10 times the said thermal expansion coefficient of the said interstitial via hole.
Thixotropic index = log (η1 / η2) / log (D2 / D1) (1)
D1 (shear rate): 2 s −1 (rotation speed 1 rpm)
D2 (shear rate): 20 s −1 (rotation speed: 10 rpm)
η1: the viscosity of the conductive paste when the shear rate D1 is 25 ° C.
η2: viscosity of the conductive paste at a shear rate D2 and 25 ° C.
上記ビアホール用有底孔の内径が４０μｍ以上１００μｍ以下であり、
上記ビアホール用有底孔の深さが１０μｍ以上１００μｍ以下である請求項１に記載のプリント配線板。 The interstitial via hole is a blind via hole formed in a bottomed hole for a via hole,
The inner diameter of the bottomed hole for the via hole is 40 μm or more and 100 μm or less,
The printed wiring board according to claim 1, wherein a depth of the bottomed hole for the via hole is 10 μm or more and 100 μm or less.
ビアホール用有底孔を形成する工程と、
このビアホール用有底孔に導電粒子及びバインダーを含む導電ペーストを充填する工程と、
この導電ペーストを硬化させる工程とを備え、
上記導電ペーストのＪＩＳ−Ｚ８８０３：２０１１に準拠し回転数１ｒｐｍ（せん断速度２ｓ −１ ）、２５℃の条件下で測定される粘度が２０Ｐａ・ｓ以上９５Ｐａ・ｓ以下、下記式（１）で表されるチクソトロピー指数が−０．０５以上０．５０以下であり、
上記導電粒子の平均粒径が０．５μｍ以上５．０μｍ以下、アスペクト比が２以上２０以下、かつ
上記導電粒子と上記バインダーとの質量比が８０：２０以上９６：４であり、
上記基材の厚み方向における熱膨張率が、上記インタースティシャルビアホールの上記熱膨張率の０．１倍以上１０倍以下であるプリント配線板の製造方法。
チクソトロピー指数＝ｌｏｇ（η１／η２）／ｌｏｇ（Ｄ２／Ｄ１）・・・（１）
Ｄ１（せん断速度）：２ｓ −１ （回転数１ｒｐｍ）
Ｄ２（せん断速度）：２０ｓ −１ （回転数１０ｒｐｍ）
η１：せん断速度Ｄ１、２５℃のときの導電ペーストの粘度
η２：せん断速度Ｄ２、２５℃のときの導電ペーストの粘度
A method of manufacturing a printed wiring board comprising an interstitial via hole that electrically connects a first conductive layer formed on one surface of a substrate and a second conductive layer formed on the other surface of the substrate. There,
Forming a bottomed hole for a via hole;
Filling the bottomed hole for the via hole with a conductive paste containing conductive particles and a binder;
A step of curing the conductive paste,
The conductive paste of JIS-Z8803: conforms to 2011 rpm 1 rpm (shear rate 2s -1), the viscosity measured under the conditions of 25 ° C. below 20 Pa · s or higher 95 Pa · s, the table by the following formula (1) The thixotropy index is -0.05 or more and 0.50 or less,
The conductive particles have an average particle size of 0.5 μm or more and 5.0 μm or less, an aspect ratio of 2 or more and 20 or less, and a mass ratio of the conductive particles and the binder of 80:20 or more and 96: 4,
The manufacturing method of the printed wiring board whose thermal expansion coefficient in the thickness direction of the said base material is 0.1 to 10 times the said thermal expansion coefficient of the said interstitial via hole.
Thixotropic index = log (η1 / η2) / log (D2 / D1) (1)
D1 (shear rate): 2 s −1 (rotation speed 1 rpm)
D2 (shear rate): 20 s −1 (rotation speed: 10 rpm)
η1: the viscosity of the conductive paste when the shear rate D1 is 25 ° C.
η2: viscosity of the conductive paste at a shear rate D2 and 25 ° C.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013244432A JP5945262B2 (en) | 2013-11-26 | 2013-11-26 | Printed wiring board and manufacturing method thereof |
| CN201410697006.9A CN104684249A (en) | 2013-11-26 | 2014-11-26 | Printed wiring board and method of manufacturing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013244432A JP5945262B2 (en) | 2013-11-26 | 2013-11-26 | Printed wiring board and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015103720A JP2015103720A (en) | 2015-06-04 |
| JP5945262B2 true JP5945262B2 (en) | 2016-07-05 |
Family
ID=53318658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013244432A Active JP5945262B2 (en) | 2013-11-26 | 2013-11-26 | Printed wiring board and manufacturing method thereof |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5945262B2 (en) |
| CN (1) | CN104684249A (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108550977A (en) * | 2018-03-30 | 2018-09-18 | 深圳市振华微电子有限公司 | RFID antenna, RFID tag and RFID antenna production method |
| CN111050496A (en) * | 2019-03-28 | 2020-04-21 | 苏州经纬通电子科技有限公司 | Circuit board preparation process |
| CN111627824A (en) * | 2020-06-09 | 2020-09-04 | 山东新恒汇电子科技有限公司 | Reverse-pasted packaging carrier tape for realizing CSP chip roll-to-roll production and manufacturing method thereof |
-
2013
- 2013-11-26 JP JP2013244432A patent/JP5945262B2/en active Active
-
2014
- 2014-11-26 CN CN201410697006.9A patent/CN104684249A/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN104684249A (en) | 2015-06-03 |
| JP2015103720A (en) | 2015-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6177639B2 (en) | Multilayer printed wiring board manufacturing method and multilayer printed wiring board | |
| JP2008103548A (en) | Multilayer printed wiring board, and its manufacturing method | |
| JP5945262B2 (en) | Printed wiring board and manufacturing method thereof | |
| WO2013118455A1 (en) | Resist-forming substrate and method for manufacturing same | |
| JP6835051B2 (en) | Circuit boards and component mounting boards, and their manufacturing methods | |
| JP3670487B2 (en) | Wiring board manufacturing method | |
| TWI595811B (en) | Printed circuit board and method for manufacturing the same | |
| JP5077800B2 (en) | Manufacturing method of multilayer printed wiring board | |
| JP4626225B2 (en) | Copper-clad laminate for multilayer printed wiring board, multilayer printed wiring board, and method for producing multilayer printed wiring board | |
| JP3956087B2 (en) | Method for manufacturing printed circuit board | |
| JP7425348B2 (en) | Multilayer board and component mounting board | |
| TWI412313B (en) | Multilayer printing wire board and method for producting the same | |
| JPH10190159A (en) | Printing substrate, circuit board-connecting material using the substrate, and manufacture of multilayered circuit board using the connection material | |
| JP4200664B2 (en) | Multilayer substrate and manufacturing method thereof | |
| JPH1174640A (en) | Manufacture of printed wiring board | |
| JP2008181914A (en) | Multilayer printed-wiring board and manufacturing method thereof | |
| JP2004327744A (en) | Multilayer wiring board and manufacturing method therefor | |
| JP3900862B2 (en) | Method for manufacturing printed circuit board | |
| JP2004241427A (en) | Method of manufacturing wiring board | |
| JP2004072125A (en) | Manufacturing method of printed wiring board, and printed wiring board | |
| JP4301152B2 (en) | Via hole forming metal clad laminate and through hole forming unclad plate | |
| JP5526818B2 (en) | Printed wiring board | |
| JP2008181915A (en) | Multilayer printed-wiring board and manufacturing method thereof | |
| JP2009043917A (en) | Multilayered wiring board, and manufacturing method thereof | |
| JP4557477B2 (en) | Wiring board manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150303 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150421 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150707 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150924 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20151002 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20151127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160406 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160527 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5945262 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |