JP5933968B2 - Nandメモリ用デコーダ - Google Patents

Nandメモリ用デコーダ Download PDF

Info

Publication number
JP5933968B2
JP5933968B2 JP2011279867A JP2011279867A JP5933968B2 JP 5933968 B2 JP5933968 B2 JP 5933968B2 JP 2011279867 A JP2011279867 A JP 2011279867A JP 2011279867 A JP2011279867 A JP 2011279867A JP 5933968 B2 JP5933968 B2 JP 5933968B2
Authority
JP
Japan
Prior art keywords
voltage
high voltage
level shifter
decoder
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011279867A
Other languages
English (en)
Other versions
JP2012133876A (ja
Inventor
洪碩男
陳張庭
洪繼宇
劉増毅
Original Assignee
旺宏電子股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旺宏電子股▲ふん▼有限公司 filed Critical 旺宏電子股▲ふん▼有限公司
Publication of JP2012133876A publication Critical patent/JP2012133876A/ja
Application granted granted Critical
Publication of JP5933968B2 publication Critical patent/JP5933968B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/10Decoders
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0023Address circuits or decoders
    • G11C13/0028Word-line or row circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/08Address circuits; Decoders; Word-line control circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/12Programming voltage switching circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06Modifications for ensuring a fully conducting state
    • H03K17/063Modifications for ensuring a fully conducting state in field-effect transistor switches
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Description

本発明は、NANDメモリアレイ用のデコーダに関する。
従来のNANDフラッシュ構成は負電圧を有していない。消去確認時でさえ、消去セルVt閾値電圧分布が0V未満である場合、全てのバイアスは0V以上である。このような構成はいわゆる逆リード動作を実施する。
NANDフラッシュメモリ内のxデコーダ用に負電圧が不要であるので、NANDフラッシュメモリは従来のxデコーダセレクタをしばしば使用する。
特許文献1においては、負レベルシフターが負電圧を供給しNANDメモリアレイ内の各ブロックを選択又は非選択するが、正レベルシフトのための補助回路を有していない。その結果、PMOSトランジスタはより厳しい動作要件を有する。
特許文献2においては、正レベルシフターの後に負レベルシフターが接続されているが、この構成もまだPMOSトランジスタに厳しい動作要件を有する。
PMOSトランジスタに厳しい動作要件を課することなく、高電圧スイッチは広い正負電圧範囲を有することが望ましい。
米国特許出願公開第2008/0062760号明細書 米国特許出願公開第2009/0310405号明細書
様々な実施形態が、NANDメモリアレイへの負電圧入力が可能な高電圧スイッチを説明する。
本発明の1つの態様は高電圧スイッチを含む集積回路装置である。この高電圧スイッチはデコーダからの信号を受け取り、選択/非選択又は使用許可/禁止信号は、特定のメモリブロックを選択か非選択、又は使用許可するか禁止するかを示す論理信号値を有する。高電圧スイッチはこれらの論理信号を、メモリブロックを選択/非選択するのに十分な正と負の電圧にシフトする。xデコーダ又は行デコーダ回路等の高電圧スイッチは、レベルシフターとプルアップ回路とを備える。レベルシフターは負レベルシフターであってもよい。
高電圧スイッチは(i)デコーダと(ii)NANDメモリセルのブロックとに結合されたワード線とに結合される。デコーダはブロックデコーダであってもよい。高電圧スイッチは正電圧と負電圧とを含む出力電圧範囲の高電圧スイッチ出力信号を出力する。
レベルシフターはデコーダに結合されている。様々な実施形態において、レベルシフターはワード線が選択されたか非選択かを示すデコーダ信号を受信する。デコーダ信号は第1電圧範囲を有する。レベルシフターは第2電圧範囲のレベルシフター出力信号をプルアップ回路に供給する。第2電圧範囲は該第1電圧範囲にないより大きい負電圧を含み、該第1電圧範囲より広い。
プルアップ回路はレベルシフターとワード線とに結合される。プルアップ回路は(i)デコーダ信号と(ii)レベルシフター出力信号とを受信する。プルアップ回路はNANDメモリセルのブロックに、特定のワード線をワード線電力信号に結合するか切り離すプルアップ回路出力信号を供給する。プルアップ回路は高電圧スイッチ出力信号に、(i)該第1電圧範囲にないより大きい負電圧と(ii)該第1電圧範囲にないより大きい正電圧とを含み、該第1電圧範囲より広い出力電圧範囲を提供する。
より一般的に、xデコーダ又は行デコーダ回路等のプルアップ回路は、デコーダから使用許可/禁止信号と使用許可/禁止信号の補信号又は反転処理した信号とを受信する。或いは、デコーダから使用許可/禁止信号の補信号を受信するのでなく、プルアップ回路は該レベルシフターから負電圧基準を受け取る。使用許可信号に応答して、プルアップ回路は使用許可信号より大きい電圧(例えばVPP)を出力して、NANDメモリアレイへ送る高電圧スイッチ出力の正電圧範囲を広げる。使用禁止信号に応答して、プルアップ回路はレベルシフターで大きくされた負電圧信号の使用禁止信号を出力する。
1つの実施形態では、高電圧スイッチ出力信号の出力電圧範囲は該第2電圧範囲にないより大きい正電圧を含み、レベルシフター出力信号の第2電圧範囲より広い。より狭い電圧範囲のトランジスタは動作要件が厳しくなくより小さくできるので有利である。別の実施形態では、レベルシフター出力信号の第2電圧範囲とレベルシフター出力信号の第2電圧範囲は同じ最大電圧値を有する。
1つの実施形態では、高電圧スイッチ出力信号の出力電圧範囲は、プログラム動作、消去動作、リード動作におけるデコーダ信号の選択状態と非選択状態のうち最大値と最小値とに対応する。
1つの実施形態では、レベルシフター出力信号の第2電圧範囲は、プログラム動作、消去動作、リード動作におけるデコーダ信号の選択状態と非選択状態のうち最大値と最小値とに対応する。
1つの実施形態では、プルアップ回路は高電圧スイッチの動作時、高電圧スイッチの出力電圧範囲の最大電圧を受信するゲートを有するn型トランジスタを備える。別の実施形態では、高電圧スイッチは高電圧スイッチの動作時、高電圧スイッチの出力電圧範囲の最大電圧を受信するゲートを有するn型トランジスタを備える。高電圧スイッチは複数のp型トランジスタを備える。該複数のp型トランジスタの全てが高電圧スイッチの動作時、高電圧スイッチの出力電圧範囲の最大電圧を受信しないゲートを有する。
1つの実施形態では、高電圧スイッチは高電圧スイッチの動作時、高電圧スイッチの出力電圧範囲の最大電圧を受信するゲートを有するn型トランジスタを備え、高電圧スイッチは複数のp型トランジスタを備え、該複数のp型トランジスタの全てが高電圧スイッチの動作時、高電圧スイッチの出力電圧範囲の最大電圧を受信しないゲートを有する。
本発明の1つの態様は集積回路装置のNANDメモリセルのブロックに結合されたワード線に対してメモリ動作のためのアドレスをデコードする方法である。この方法は下記のステップを含む。
様々な実施形態では、ワード線が選択されたか非選択かを示す第1電圧範囲のデコーダ信号をレベルシフターで受信することと、
該第1電圧範囲にないより大きい負電圧を含み該第1電圧範囲より広い第2電圧範囲を有するレベルシフター出力信号を該レベルシフターからプルアップ回路へ供給することと、
プルアップ回路で(i)デコーダ信号と(ii)レベルシフター出力信号とを受信し、NANDメモリセルのブロックに特定のワード線をワード線電力信号に結合するか切り離すプルアップ回路出力信号を供給することと、
(i)該第1電圧範囲にないより大きい負電圧と(ii)該第1電圧範囲にないより大きい正電圧とを含み、該第1電圧範囲より広い出力電圧範囲を有する高電圧スイッチ出力信号を該プルアップ回路から供給することとを含む。
1つの実施形態では、高電圧スイッチ出力信号の出力電圧範囲は該第2電圧範囲にないより大きい正電圧を含み、レベルシフター出力信号の第2電圧範囲より広い。より狭い電圧範囲のトランジスタは動作要件が厳しくなくより小さくできるので有利である。1つの実施形態では、レベルシフター出力信号の第2電圧範囲とレベルシフター出力信号の第2電圧範囲は同じ最大電圧値を有する。
1つの実施形態では、高電圧スイッチ出力信号の出力電圧範囲は、プログラム動作、消去動作、リード動作におけるデコーダ信号の選択状態と非選択状態のうち最大値と最小値とに対応する。
1つの実施形態では、レベルシフター出力信号の第2電圧範囲は、プログラム動作、消去動作、リード動作におけるデコーダ信号の選択状態と非選択状態のうち最大値と最小値とに対応する。
1つの実施形態は下記を更に含む。
高電圧スイッチの動作時、プルアップ回路(別の実施形態では高電圧スイッチ)の1つのn型トランジスタのゲートで高電圧スイッチの出力電圧範囲の最大電圧を受信することと、
高電圧スイッチの動作時、高電圧スイッチの全てのp型トランジスタのゲートで高電圧スイッチの出力電圧範囲の最大電圧を受信しないこととを含む。
本発明の1つの態様はNANDメモリセルの複数のブロックと高電圧スイッチとを含む集積回路装置である。この高電圧スイッチはレベルシフターとプルアップ回路とを含む。高電圧スイッチはデコーダとNANDメモリセルの複数のブロックとに結合されている。高電圧スイッチは正電圧と負電圧とを含む出力電圧範囲を有する。
レベルシフターはデコーダに結合されている。
プルアップ回路はレベルシフターとメモリセルの該複数のブロックとに結合されている。高電圧スイッチはNMOSトランジスタとPMOSトランジスタとを有し、NMOSトランジスタに比べてPMOSトランジスタの動作要件は低減されている。
1つの実施形態では、高電圧スイッチの出力電圧範囲はレベルシフターの電圧範囲にないより大きい正電圧を含み、レベルシフターの出力電圧範囲より広い。より狭い電圧範囲のトランジスタは動作要件が厳しくなくより小さくできるので有利である。1つの実施形態では、高電圧スイッチの出力電圧範囲とレベルシフターの出力電圧範囲は同じ最大電圧値を有する。
1つの実施形態では、高電圧スイッチの出力電圧範囲は、プログラム動作、消去動作、リード動作におけるデコーダにより示される選択状態と非選択状態のうち最大値と最小値とに対応する。
1つの実施形態では、レベルシフターの出力電圧範囲は、プログラム動作、消去動作、リード動作におけるデコーダにより示される選択状態と非選択状態のうち最大値と最小値とに対応する。
1つの実施形態では、低減された動作要件は、高電圧スイッチの動作時、高電圧スイッチの出力電圧範囲の最大電圧を受信するゲートを有するn型トランジスタを備えるプルアップ回路を含み、高電圧スイッチは高電圧スイッチの動作時、高電圧スイッチの出力電圧範囲の最大電圧を受信しないゲートを有する複数のp型トランジスタを備える。
1つの実施形態では、低減された動作要件は、高電圧スイッチの動作時、高電圧スイッチの出力電圧範囲の最大電圧を受信するゲートを有するn型トランジスタを備える高電圧スイッチを含み、高電圧スイッチは高電圧スイッチの動作時、高電圧スイッチの出力電圧範囲の最大電圧を受信しないゲートを有する複数のp型トランジスタを備える。
本発明の1つの態様はNANDメモリセルの複数のブロックと高電圧スイッチとを含む集積回路装置である。この高電圧スイッチはデコーダとNANDメモリセルの複数のブロックとに結合されている。高電圧スイッチは正電圧と負電圧とを含む出力電圧範囲を有する。
幾つかの実施形態では、この高電圧スイッチはデコーダに結合されたレベルシフターとプルアップ回路とを含む。プルアップ回路はレベルシフターとメモリセルの複数のブロックとに結合されている。
幾つかの実施形態では、この高電圧スイッチはデコーダに結合されたレベルシフターとプルアップ回路とを含む。プルアップ回路はレベルシフターとメモリセルの複数のブロックとに結合されている。レベルシフターとプルアップ回路は高電圧スイッチの出力電圧範囲を生成するのに十分である。例えば、2段のレベルシフター回路は必要でない。
幾つかの実施形態では、この高電圧スイッチはデコーダに結合されたレベルシフターとプルアップ回路とを含む。プルアップ回路はレベルシフターとメモリセルの複数のブロックとに結合されている。高電圧スイッチはNMOSトランジスタとPMOSトランジスタとを有し、NMOSトランジスタに比べてPMOSトランジスタの動作要件は低減されている。
NANDフラッシュメモリで使用する高電圧スイッチを示す。 図1のスイッチを高電圧シフターとするNANDフラッシュメモリのxデコーダを示す。 NANDフラッシュメモリの制限されたブロック制御を有するxデコーダ、特に図1のスイッチを高電圧シフターとする選択されたブロックを示す。 NANDフラッシュメモリの制限されたブロック制御を有するxデコーダ、特に図1のスイッチを高電圧シフターとする非選択のブロックを示す。 改善された高電圧スイッチを示す。 改善されたブロック制御を有するNANDフラッシュメモリのxデコーダを示し、特に図6のスイッチを高電圧シフターとする非選択のブロックを示す。 改善された高電圧スイッチを示す。 改善された高電圧スイッチを示す。 改善された高電圧スイッチを示す。 改善された高電圧スイッチを示す。 図7の改善された高電圧スイッチのノード電圧の表を示す。 不揮発性プログラム可能抵抗性メモリセルのアレイと他の回路とを含む集積回路のブロック図である。
負電圧セレクタは多くの場合、例えば負閾値電圧Vtを有する消去セルの消去確認のための順リードの場合、又は消去確認以外の動作時に負電圧がメモリセルに必要な場合に有用である。
図1はNANDフラッシュメモリで使用する高電圧スイッチを示す。
M3はデプレッションNMOSトランジスタである。M2とM3の閾値電圧はそれぞれ、例えば−1Vと−0.8Vである。VinはローレベルでVswはGND(グランド)である場合、M2はオフで、Vsbは0.8Vである(M3は負閾値電圧Vthを有する)。
M4はオフで、VoutはVhvに依存しない。VinがVddに近づくと、M2はオンになり、ノードVswの電圧を上昇させる。トランジスタM1はVswの電圧上昇に、VswがVDD−(M1のVth)に等しくなるまで貢献する。この時、M1はダイオード接続となり、この回路のインバータとして示された低電圧部分を隔離する。ノードVsbとノードVswの間の正帰還(M2とM3を介する)により電圧Vswは値Vhvに達する。
図2は、図1のスイッチを高電圧シフターとするNANDフラッシュメモリのxデコーダを示す。
メモリ集積回路は多数のメモリセルブロックを含む。アレイの各ブロックにxデコーダユニットが設けられている。各ブロックは多数のビット線とワード線によってアクセスされる多数のNANDメモリ列を含む。グローバルワード線GWL[31:0]、グローバル列選択線GSSL、及びグローバルグランド選択線GGSLは、各ブロックのワード線WL[31:0]、列選択線SSL、及びグランド選択線GSLに電力を供給するグローバル信号である。特定のブロックが選択されたか否かは、デコーダBLKDEC回路によりデコーダされる。
ブロックが選択されると、高電圧スイッチ、又は高電圧レベルシフターはVPPを出力するので、NAND列に接続されたトランジスタ201、202、203、204をオンにする。この場合、選択されたブロックのワード線WL0はGWL0に接続され、選択されたブロックのワード線WL1はGWL1に接続され、グローバルワード線GWL[31:0]とワード線WL[31:0]との残りについて同様に接続される。ワード線WLに加えて、各ブロックの列選択線SSLとグランド選択線GSLも同様に働く。
該ブロックが選択解除されると、該高電圧スイッチはGNDを出力して、選択解除された該ブロックのワード線WL、列選択線SSL、及びグランド選択線GSLを切り離す。
図3はNANDフラッシュメモリの制限されたブロック制御を有するxデコーダ、特に図1のスイッチを高電圧レベルシフターとする選択されたブロックを示す。
幾つかの場合、動作時、NANDメモリセル自身が負電圧を必要とする。例えば、1つのワード線WLはある動作時、−2.0Vにバイアスされ必要がある。これは従来の高電圧スイッチでは不可能であった。
例えば、グローバルワード線GWL0は−2Vで、図3に示すように選択されたブロックのトランジスタ202はオンになる。
図4はNANDフラッシュメモリの制限されたブロック制御を有するxデコーダ、特に図1のスイッチを高電圧シフターとする非選択のブロックを示す。
他の非選択のブロック全てのトランジスタ202は、高電圧シフターの最も低い出力電圧はGNDであるのでまだオンである。
図5は改善された高電圧スイッチ、又は高電圧スイッチを示す。
改善された高電圧スイッチ、又は高電圧スイッチはNANDメモリにNANDメモリブロックをオフにする負電圧入力を供給できる。この回路の場合、NANDアレイ内のメモリブロックを誤って使用許可にする前記の問題は発生しない。従って、改善された高電圧スイッチ、又は高電圧スイッチは、負電圧を供給して非選択のメモリブロックをオフにできる。
VNPは動作時においてチップの最も負の電圧である。VPPは動作時においてチップの最も正の電圧である。
高電圧スイッチはレベルシフターとプルアップ回路とを備える。高電圧スイッチの入力はNANDアレイのメモリブロックを使用許可/禁止にするデコーダからのSEL信号である。
該レベルシフターは、たすきがけ結合されたインバータに似ている。高VDD電圧基準と低VNP電圧基準の間に直列接続されたp型とn型トランジスタの対が2つあり、各n型トランジスタのゲートが他方のn型トランジスタのドレインにたすきがけ結合されている。しかし、インバータと異なり、p型トランジスタのゲートは、メモリブロックを使用許可/禁止にするデコーダからのSEL信号かその補信号SELBに結合されている。出力はp型とn型トランジスタの直列接続対の1つの内部ノードである。本実施形態では、出力はメモリブロックを使用許可/禁止にするデコーダからのSEL信号を受信するゲートを有するp型トランジスタとn型トランジスタの直列接続対の内部ノードである。この出力はインバータにより更に処理される。該レベルシフターの出力は、該レベルシフターにより広げられたVNPを含む負電圧範囲を有する。
該プルアップ回路は該レベルシフター出力を該プルアップ回路の主部に接続する省略可能なn型トランジスタを有し、xデコーダ又は行デコーダ回路と同一である。1つのn型デプレッションモードトランジスタが、VPPと該高電圧スイッチ出力の間でp型トランジスタと直列接続されている。該n型デプレッションモードトランジスタは該高電圧スイッチ出力に接続されたゲートと、VPPに接続されたドレインと、該p型トランジスタのソースに接続されたソースとを有する。該p型トランジスタは該高電圧スイッチ出力に接続されたドレインと、デコーダ信号SELBに接続されたゲートとを有する。
より一般的には、xデコーダ又は行デコーダ回路などのプルアップ回路は、使用許可/禁止信号とその補信号を受信する。使用許可信号に応答して、プルアップ回路は該使用許可信号より高い電圧(例えばVPP)を出力する。使用禁止信号に応答して、プルアップ回路は使用禁止信号を出力する。
図5及び図7〜図10に示した高電圧スイッチにおいて、レベルシフター段の後にデコーダ段が接続されている。該負電圧シフター段は拡張された負電圧範囲を有する信号を出力し、該デコーダ段は拡張された正電圧範囲を有する信号を出力する。
レベルシフター段はブロック選択SEL信号を入力として受信する。多くの実施形態では、ブロック選択SEL信号は、論理回路出力と同様に、単一極性(負又は正)、通常は正を有する。従って、通常、ブロック選択SEL信号はVDD又はグランドの論理値等のデコーダ出力値を有する。レベルシフター段がブロック選択SEL信号を受信した後、該レベルシフター段はVDD〜VNPのより広い電圧範囲の信号を出力する。該レベルシフター段はGND〜負VNPの低い電圧範囲を広げる。
該デコーダ段はVDD〜VNPの信号範囲をVPP〜VNPに広げる。該レベルシフター段の最大電圧は論理回路出力最大値と同じVDDであるが、デコーダ段の最大電圧はVDDより高いVPPである。
図6は改善されたブロック制御を有するNANDフラッシュメモリのxデコーダを示し、特に図6のスイッチを高電圧シフターとする非選択のブロックを示す。
前述した図2〜図4と異なり、高電圧シフターの最も低い出力電圧は十分に負であるので、非選択のブロックのこれらのトランジスタ202はオフしている。
図7は別の改善された高電圧スイッチ、又は高電圧スイッチを示す。
該高電圧スイッチはプルアップ回路が後に接続されたレベルシフターを含む。該高電圧スイッチは、NAND列が接続されたトランジスタが後に接続されている。NANDメモリブロックは図を用いて上述したように、該高電圧スイッチが受信したブロック選択信号がハイかローかに依って使用許可又は禁止される。
図5と比較すると、図7の高電圧スイッチはデコーダ信号SELを受信してデコーダ信号の補信号SELBを生成するインバータを有している。デコーダ信号の補信号はデコーダか、図7のように後段で生成することが出来る。
図8は別の改善された高電圧スイッチ、又は高電圧スイッチを示す。
該高電圧スイッチは後にプルアップ回路が接続されたレベルシフターを含む。該高電圧スイッチは、NAND列が接続されたトランジスタが後に接続されている。NANDメモリブロックは図を用いて上述したように、該高電圧スイッチが受信したブロック選択信号がハイかローかに依って使用許可又は禁止される。図7と比較すると、該高電圧スイッチの入力において、ブロック選択SEL信号とブロック選択バーSELB信号の極性が逆転している。極性が逆転しているので、該高電圧スイッチのレベルシフターからインバータが取り除かれている。
図9は別の改善された高電圧スイッチ、又は高電圧スイッチを示す。
該高電圧スイッチは後にプルアップ回路が接続されたレベルシフターを含む。該高電圧スイッチは、NAND列が接続されたトランジスタが後に接続されている。NANDメモリブロックは図を用いて上述したように、該高電圧スイッチが受信したブロック選択信号がハイかローかに依って使用許可又は禁止される。
図7及び図8と比較すると、図9では該高電圧スイッチのプルアップ回路のp型トランジスタのゲートは、デコーダ出力ブロック選択SEL信号にもその補信号のブロック選択バーSELB信号にも結合されていない。代りに、該高電圧スイッチのプルアップ回路のp型トランジスタのゲートは、n型トランジスタを介してレベルシフターの負電圧基準VNPに結合されているSELHB信号に結合されている。SELH信号とSELHB信号はレベルシフター内の異なるノードから出力される。
図10は別の改善された高電圧スイッチ、又は高電圧スイッチを示す。
該高電圧スイッチは後にプルアップ回路が接続されたレベルシフターを含む。該高電圧スイッチは、NAND列が接続されたトランジスタが後に接続されている。NANDメモリブロックは図を用いて上述したように、該高電圧スイッチが受信したブロック選択信号がハイかローかに依って使用許可又は禁止される。
図9と比較すると、該高電圧スイッチの入力において、ブロック選択SEL信号とブロック選択バーSELB信号の極性が逆転している。極性が逆転しているので、該高電圧スイッチのレベルシフターにインバータが追加されている。
図11は図7の回路のノード電圧の表を示す。ノード電圧は動作(リード、消去、プログラム)とブロック選択状態(選択、非選択)により異なる。
図11の表は高電圧スイッチの入力、信号SEL、及びその補信号SELBが0とVDDの論理信号値を持つことを示す。高電圧スイッチの目的は、これらの信号の電圧範囲をメモリアレイのブロックを選択及び非選択するために十分に広げることである。高電圧スイッチのレベルシフターはこの電圧範囲をレベルシフターの負電圧基準VNPを含むよう広げる。プルアップ回路はこの電圧範囲をプルアップ回路の正電圧基準VPPを含むよう広げる。従って、高電圧スイッチはこれらの信号の電圧範囲を0〜VDDの比較的狭い範囲からVNP〜VPPの比較的広い範囲に広げる。
VPPがVDDより高い実施形態では、トランジスタ面積はより小さい。
該表はNMOSトランジスタの動作要件がPMOSトランジスタの動作要件より高いことを示す。表において、NMOS動作要件は30V(例えば、VPP−SELH又はVPP−SELHB)であり、PMOS動作要件は17V(例えば、SELHB−SELH)である。
この低減されたPMOS動作要件は負レベルシフター段とNANDアレイの間の追加のデコーダ段による結果である。このような低減されたPMOS動作要件はPMOSトランジスタの面積要件を低減する。
NMOS/PMOSトランジスタはVPWRとVNPの間の高電圧動作を支える。全動作範囲はNMOSにより制限される。幾つかの実施形態では、本スイッチは−20〜10V(消去)と0〜30V(プログラム)の出力範囲を有する。
幾つかの実施形態では、同時に高負電圧なしで高正電圧が生成され、及び/又は高正電圧なしで高負電圧が生成される、この特徴はトランジスタの面積要件を低減する。
図12は不揮発性プログラム可能抵抗性メモリセルのアレイと他の回路とを含む集積回路のブロック図である。
集積回路1250はNANDメモリセルのメモリアレイ1200を含む。アドレスはバス1205を介して列デコーダ1203と、改善されたブロック選択/非選択回路を含む行デコーダ1201とに供給される。ブロック1206のセンスアンプとデータ入力構造体はデータバス1207を介して列デコーダ1203に結合されている。データはデータ入力線1211を介して集積回路1250の入出力ポート、又は集積回路1250の内部又は外部の他のデータソースからブロック1206のデータ入力構造体へ供給される。データはデータ出力線1215を介してブロック1206から集積回路1250の入出力ポート、又は集積回路1250の内部又は外部の他のデータ宛先へ供給される。集積回路1250は不揮発性記憶以外の機能のための回路を含んでもよい。
本実施形態のバイアス手配状態マシン1209を使用するコントローラは、バイアス手配供給電圧1208、例えばリード電圧、プログラム電圧、消去電圧、消去確認電圧、及びプログラム確認電圧の印加を制御する。このコントローラは当該分野で知られている専用の論理回路を使用して実現できる。別の実施形態では、コントローラは汎用プロセッサからなり、同じ集積回路上に実現されてもよく、装置の動作を制御するコンピュータプログラムを実行する。更に他の実施形態では、専用の論理回路と汎用プロセッサとの組合せをコントローラとして使用してもよい。
本発明を好適な実施形態を参照しながら詳細に開示したが、これらの実施形態は限定ではなく例示するよう意図されていることは理解されるべきである。本発明の思想内で添付の請求項の範囲内の変形及び組合せを当業者は容易に想到するであろう。
WL0〜WL31 ワード線
SSL 列選択線
GSL グランド選択線
GWL[31:0] グローバルワード線
GSSL グローバル列選択線
GGSL グローバルグランド選択線

Claims (4)

  1. デコーダ信号を受信し、第1電圧範囲のレベルシフター電圧出力を供給する出力を有するレベルシフターと、
    該レベルシフターの該出力に結合され、該第1電圧範囲より広い第2電圧範囲のプルアップ回路電圧出力をメモリアレイのストリングに接続されたトランジスタに供給する出力を有するプルアップ回路と
    を備え、
    前記レベルシフターは負レベルシフターであり、
    該レベルシフターの前記第1電圧範囲は該レベルシフターに結合された負第1バイアス電圧と正第2バイアス電圧とにより設定され、
    前記第2電圧範囲は前記プルアップ回路に結合された正第3バイアス電圧と該負第1バイアス電圧とにより設定され、
    消去時、非選択動作中に、前記プルアップ回路電圧出力は前記負第1バイアス電圧に等しい電圧である集積回路高電圧スイッチ装置。
  2. 消去時、選択動作中に、前記プルアップ回路電圧出力は前記正第3バイアス電圧に等しい電圧である請求項1に記載の装置。
  3. 前記レベルシフター電圧出力の前記第1電圧範囲は、デコーダからの前記デコーダ信号にない大きさの負電圧を含み、該デコーダ信号より広い請求項1に記載の装置。
  4. 前記プルアップ回路電圧出力の前記第2電圧範囲は、デコーダからの前記デコーダ信号にない大きさの負電圧と該デコーダ信号にない大きさの正電圧とを含み、該デコーダ信号より広い請求項1に記載の装置。
JP2011279867A 2010-12-23 2011-12-21 Nandメモリ用デコーダ Active JP5933968B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201061427040P 2010-12-23 2010-12-23
US61/427,040 2010-12-23
US13/185,887 US8638618B2 (en) 2010-12-23 2011-07-19 Decoder for NAND memory
US13/185,887 2011-07-19

Publications (2)

Publication Number Publication Date
JP2012133876A JP2012133876A (ja) 2012-07-12
JP5933968B2 true JP5933968B2 (ja) 2016-06-15

Family

ID=46316605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011279867A Active JP5933968B2 (ja) 2010-12-23 2011-12-21 Nandメモリ用デコーダ

Country Status (5)

Country Link
US (1) US8638618B2 (ja)
JP (1) JP5933968B2 (ja)
KR (2) KR20120093052A (ja)
CN (1) CN102543185B (ja)
TW (1) TWI497503B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8395434B1 (en) * 2011-10-05 2013-03-12 Sandisk Technologies Inc. Level shifter with negative voltage capability
KR102072767B1 (ko) 2013-11-21 2020-02-03 삼성전자주식회사 고전압 스위치 및 그것을 포함하는 불휘발성 메모리 장치
US9379705B2 (en) 2014-02-21 2016-06-28 Samsung Electronics Co., Ltd. Integrated circuit and semiconductor device including the same
US9589642B2 (en) * 2014-08-07 2017-03-07 Macronix International Co., Ltd. Level shifter and decoder for memory
CN104681088B (zh) * 2015-02-28 2018-02-09 上海华虹宏力半导体制造有限公司 一种行地址译码电路
US9997208B1 (en) * 2017-03-29 2018-06-12 Qualcomm Incorporated High-speed level shifter
KR102467312B1 (ko) * 2018-10-15 2022-11-14 삼성전자주식회사 고전압 스위치 회로 및 이를 포함하는 비휘발성 메모리 장치
US11626864B1 (en) 2021-12-08 2023-04-11 Macronix International Co., Ltd. Level shift circuit

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH103794A (ja) * 1996-06-12 1998-01-06 Hitachi Ltd 不揮発性記憶装置および駆動方法
US6002290A (en) * 1997-12-23 1999-12-14 Sarnoff Corporation Crisscross voltage level shifter
JP3694422B2 (ja) * 1999-06-21 2005-09-14 シャープ株式会社 ロウデコーダ回路
JP3863330B2 (ja) * 1999-09-28 2006-12-27 株式会社東芝 不揮発性半導体メモリ
TWI222647B (en) * 2003-07-17 2004-10-21 Amic Technology Corp Flash memory capable of utilizing one driving voltage output circuit to drive a plurality of word line drivers
KR100476725B1 (ko) * 2003-08-01 2005-03-16 삼성전자주식회사 바닥 레벨의 저전압원 감지 기능을 가지는 레벨 쉬프터 및레벨 쉬프팅 방법
JP2005268621A (ja) * 2004-03-19 2005-09-29 Toshiba Corp 半導体集積回路装置
JPWO2006025099A1 (ja) * 2004-08-31 2008-05-08 スパンション エルエルシー 不揮発性記憶装置、およびその制御方法
JP2006252624A (ja) * 2005-03-09 2006-09-21 Toshiba Corp 半導体記憶装置
JP2007080373A (ja) * 2005-09-14 2007-03-29 Renesas Technology Corp 不揮発性メモリ
KR100725993B1 (ko) * 2005-12-28 2007-06-08 삼성전자주식회사 누설 전류를 방지하는 로우 디코더 회로 및 이를 구비하는반도체 메모리 장치
US7551492B2 (en) 2006-03-29 2009-06-23 Mosaid Technologies, Inc. Non-volatile semiconductor memory with page erase
CN100552823C (zh) * 2006-08-16 2009-10-21 上海华虹Nec电子有限公司 用于低压eeprom的字线电压切换电路
US7593259B2 (en) 2006-09-13 2009-09-22 Mosaid Technologies Incorporated Flash multi-level threshold distribution scheme
JP2008084471A (ja) * 2006-09-28 2008-04-10 Toshiba Corp 半導体記憶装置
US20080117691A1 (en) * 2006-11-17 2008-05-22 Sharp Kabushiki Kaisha Erasing circuit of nonvolatile semiconductor memory device
KR101330710B1 (ko) * 2007-11-01 2013-11-19 삼성전자주식회사 플래시 메모리 장치
US8295087B2 (en) 2008-06-16 2012-10-23 Aplus Flash Technology, Inc. Row-decoder and select gate decoder structures suitable for flashed-based EEPROM operating below +/− 10v BVDS
JP5169773B2 (ja) * 2008-11-27 2013-03-27 富士通セミコンダクター株式会社 半導体メモリ、半導体メモリの動作方法およびシステム
JP4750906B2 (ja) * 2009-04-30 2011-08-17 Powerchip株式会社 Nandフラッシュメモリデバイスのプログラミング方法
KR101596826B1 (ko) * 2009-10-26 2016-02-23 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 바이어스 전압 인가 방법

Also Published As

Publication number Publication date
TW201227743A (en) 2012-07-01
KR20180134829A (ko) 2018-12-19
KR20120093052A (ko) 2012-08-22
US20120163087A1 (en) 2012-06-28
JP2012133876A (ja) 2012-07-12
TWI497503B (zh) 2015-08-21
CN102543185B (zh) 2016-05-11
CN102543185A (zh) 2012-07-04
US8638618B2 (en) 2014-01-28

Similar Documents

Publication Publication Date Title
JP5933968B2 (ja) Nandメモリ用デコーダ
US7193897B2 (en) NAND flash memory device capable of changing a block size
KR100705221B1 (ko) 플래쉬 메모리 소자 및 이를 이용한 플래쉬 메모리 셀의소거 방법
US8976600B2 (en) Word line driver circuit for selecting and deselecting word lines
KR101931408B1 (ko) 레벨 시프트 회로, 반도체 장치
KR100338772B1 (ko) 바이어스 라인이 분리된 비휘발성 메모리 장치의 워드라인 드라이버 및 워드 라인 드라이빙 방법
US6477091B2 (en) Method, apparatus, and system to enhance negative voltage switching
US9219482B2 (en) High voltage switch circuit and nonvolatile memory including the same
JP2007305283A (ja) 消去動作時にメモリセルブロックのサイズを選択的に変更する機能を有するフラッシュメモリ装置及びその消去方法
US9129685B2 (en) Word-line driver for memory
KR100519793B1 (ko) 플래쉬 메모리 장치 및 이 장치의 프로그램 방법
US6044020A (en) Nonvolatile semiconductor memory device with a row decoder circuit
KR100725993B1 (ko) 누설 전류를 방지하는 로우 디코더 회로 및 이를 구비하는반도체 메모리 장치
US9293181B2 (en) Block selection circuit and semiconductor device having the same
EP2728582B1 (en) Control gate word line driver circuit for multigate memory
US20200402578A1 (en) Flash memory and method for operating the same
JP2011175708A (ja) 半導体記憶装置のデコーダ回路
KR100784108B1 (ko) 데이터 입력 에러를 감소시키는 기능을 가지는 플래시메모리 소자 및 그 데이터 입력 동작 방법
KR100250752B1 (ko) 플래쉬 메모리에서의 디코더회로
US20110069571A1 (en) Word Line Decoder Circuit Apparatus and Method
TWI482431B (zh) 準位轉換電路
KR102328355B1 (ko) 반도체 기억장치 및 프리차지 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150224

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150624

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160316

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160506

R150 Certificate of patent or registration of utility model

Ref document number: 5933968

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250