JP5932275B2 - Image processing system - Google Patents
Image processing system Download PDFInfo
- Publication number
- JP5932275B2 JP5932275B2 JP2011210107A JP2011210107A JP5932275B2 JP 5932275 B2 JP5932275 B2 JP 5932275B2 JP 2011210107 A JP2011210107 A JP 2011210107A JP 2011210107 A JP2011210107 A JP 2011210107A JP 5932275 B2 JP5932275 B2 JP 5932275B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- images
- dot clock
- image data
- dot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Controls And Circuits For Display Device (AREA)
Description
この発明は、画像処理システムに関する。 The present invention relates to an image processing system.
従来、例えば2以上の任意の自然数mによるm個の表示器に表示する異なる画像を1つの画像として1台の画像生成装置から出力する画像表示システムが知られている。(例えば、特許文献1参照)。 2. Description of the Related Art Conventionally, there is known an image display system that outputs different images to be displayed on m display units having an arbitrary natural number m of 2 or more as one image from one image generation apparatus. (For example, refer to Patent Document 1).
ところで、上記従来技術に係る画像表示システムにおいては、画像生成装置から出力された1つの画像を、1/m周期づつずれた同期信号に応じてm個の画像に分解してm個の表示器に表示させている。
つまり、m個の表示器に対応したm個の画像は同一の解像度を有していることが前提になっており、例えば異なる解像度のm個の画像を混在させて1つの画像とした場合には、1/m周期づつずれた同期信号を用いても、この1つの画像を適切に分解することはできないという問題が生じる。
このような問題が生じることに対して、例えば異なる解像度のm個の画像を混在させて1つの画像とした場合などにも適切に対応して、画像表示の多様性およびシステムの汎用性を向上させることが望まれている。
By the way, in the above-described image display system according to the prior art, one image output from the image generation device is decomposed into m images in accordance with a synchronization signal shifted by 1 / m period, and m display devices are displayed. Is displayed.
That is, it is assumed that m images corresponding to m displays have the same resolution. For example, when m images having different resolutions are mixed to form one image. However, even if a synchronization signal shifted by 1 / m period is used, this one image cannot be appropriately decomposed.
In response to the occurrence of such problems, for example, m images with different resolutions can be mixed to form a single image, which improves the versatility of image display and system versatility. It is hoped that
本発明は上記事情に鑑みてなされたもので、多様な画像を容易に処理可能として汎用性を向上させることが可能な画像処理システムを提供することを目的としている。 The present invention has been made in view of the above circumstances, and an object thereof is to provide an image processing system capable of easily processing various images and improving versatility.
上記課題を解決して係る目的を達成するために、本発明の画像処理システムは、2つの画像のそれぞれに対して[nsec]を単位とする整数で設定された周期であって、1フレーム毎の当該画像の描画において1ドットの点を描画する周波数の逆数であるドットクロック周期の最大公約数または該最大公約数の1/2である共通のドットクロック周期を有するドットクロック信号によって前記2つの画像を1つの統合画像に統合する画像生成手段と、前記共通のドットクロック周期に対し前記2つの画像のそれぞれに対して設定された分周比を乗じて得られる個別のドットクロック周期を有するドットクロック信号と、前記2つの画像のそれぞれを対応する表示画面に表示するための、前記個別のドットクロック信号に応じた個別の同期信号と、によって前記統合画像を前記2つの画像に分割する画像分割手段と、を備え、前記ドットクロック周期は、2つの前記画像ごとに異なる前記整数で設定されている。 In order to solve the above problems and achieve the object, an image processing system according to the present invention has a period set by an integer having [nsec] as a unit for each of two images, and has one frame. wherein the dot clock signal having the common dot clock cycle is 1/2 of the greatest common divisor or the greatest common denominator of the dot clock period is the reciprocal of the frequency of drawing the points of one dot in the drawing of the image for each 2 image generating means for integrating one of the image into one integrated image, individual dot clock obtained by multiplying the division ratio set for each of the two images with respect to the common dot clock period A dot clock signal having a period and an individual synchronization signal corresponding to the individual dot clock signal for displaying each of the two images on a corresponding display screen. And an image dividing unit that divides the integrated image into the two images by the number, and the dot clock cycle is set by the integer different for each of the two images.
本発明の画像処理システムによれば、クロック周期が異なる複数の画像に対して、複数の異なるクロック周期の最大公約数または該最大公約数の1/2である共通のクロック周期を用いて、統合および分割の処理を行なうことから、例えばドットクロックおよび解像度などが異なる複数の画像を複数の異なる表示画面に表示する場合であっても、1つの画像生成手段から1つの統合画像を出力するだけで済み、システム構成が複雑化することを防止しつつ、多様な画像を容易に処理可能として汎用性を向上させることができる。 According to the image processing system of the present invention, for a plurality of images having different clock cycles, the greatest common divisor of a plurality of different clock cycles or a common clock cycle that is 1/2 of the greatest common divisor is integrated. For example, even when a plurality of images having different dot clocks and resolutions are displayed on a plurality of different display screens, only one integrated image is output from one image generation unit. In addition, it is possible to easily process various images and improve versatility while preventing the system configuration from becoming complicated.
以下、本発明の一実施形態に係る画像処理システムについて添付図面を参照しながら説明する。
本実施の形態による画像処理システム10は、例えば図1に示すように、1つの画像描画装置11と、複数(例えば、2以上の任意の自然数k,n(n>k)によるn個)の画像分割装置12および画面表示装置13とを備えて構成されている。
Hereinafter, an image processing system according to an embodiment of the present invention will be described with reference to the accompanying drawings.
An
画像描画装置11は、例えばグラフィックチップなどのICやLSIなどからなるVDP(Video Display Processor)であって、水晶振動子などの発振器(図示略)およびメモリ(図示略)などを備えて構成されている。
The
画像描画装置11は、例えば、複数の画面表示装置13にて表示される複数画面分の画像データ(例えば、RGBデータなど)を外部メモリ(図示略)などから取得し、これらの複数画面分の画像データを仮想的に描画するようにしてメモリに展開することによって1つの画面分の画像データに統合して、1フレーム毎の画像データ(統合画像データ)としてメモリに一時的に記憶する。
特に、画像描画装置11は、例えばドットクロックおよび解像度などが異なる複数の画像データに対して、複数の画像データのドットクロック周期の最大公約数または該最大公約数の1/2である共通のドットクロック周期によって複数画面分の描画を行なう。
The
In particular, the
より詳細には、画像描画装置11は、例えば、複数の画像データのドットクロック周期の最大公約数が、複数の画像データの何れかの画像データのドットクロック周期と同一である場合には、最大公約数の1/2を共通のドットクロック周期とし、複数の画像データのドットクロック周期の最大公約数が、複数の画像データの何れの画像データのドットクロック周期とも異なる場合には、この最大公約数の1/2を共通のドットクロック周期とする。
More specifically, for example, the
例えば図2(A)に示すように2画面A,B分の同一解像度かつ同一ドットクロック周期(例えば、25nsec)の2つの画像データに対しては、各画像データのドットクロック周期の1/2を共通のドットクロック周期(12.5nsec)として、この共通のドットクロック周期により2画面A,B分の描画を行なう。 For example, as shown in FIG. 2A, for two image data having the same resolution and the same dot clock cycle (for example, 25 nsec) for two screens A and B, 1/2 the dot clock cycle of each image data. Is a common dot clock cycle (12.5 nsec), and two screens A and B are drawn by this common dot clock cycle.
また、例えば図2(B)に示すように2画面A,B分の異なる解像度かつ異なるドットクロック周期(例えば、24nsecおよび32nsec)の2つの画像データに対しては、各画像データのドットクロック周期の最大公約数を共通のドットクロック周期(例えば、8nsec)として、この共通のドットクロック周期により2画面A,B分の描画を行なう。 For example, as shown in FIG. 2B, for two image data of different resolutions and different dot clock periods (for example, 24 nsec and 32 nsec) for the two screens A and B, the dot clock period of each image data Is set to a common dot clock cycle (for example, 8 nsec), and two screens A and B are drawn by this common dot clock cycle.
また、画像描画装置11は、複数の画像データに対する共通のドットクロック周期によって複数画面分の描画を行なう際に、例えば所定のドットパターンを有する制御用データによって複数の画像データを区分する。
Further, the
画像描画装置11は、例えば図2(A),(B)に示すような1ドットずつ黒色と白色とを繰り返すドットパターンなどの所定の制御用データ(例えば、制御用DATA1,2)を、各画像データに隣接して配置する。
The
例えば図2(A)に示すように1フレーム毎の統合画像データにおいて2画面A,B分の同一解像度かつ同一ドットクロック周期の2つの画像データが水平方向に配列されている場合には、水平方向で各画像データに隣接して、例えば同一のドットパターンを有する2つの制御用データ(例えば、制御用DATA1,2)を付与する。 For example, as shown in FIG. 2A, when two image data of the same resolution and dot clock cycle for two screens A and B are arranged in the horizontal direction in the integrated image data for each frame, the horizontal Two control data (for example, control DATA 1 and 2) having the same dot pattern, for example, are given adjacent to each image data in the direction.
また、例えば図2(B)に示すように1フレーム毎の統合画像データにおいて2画面A,B分の異なる解像度かつ異なるドットクロック周期の2つの画像データが水平方向に配列されている場合には、水平方向で各画像データに隣接して、例えば異なるドットパターンを有する2つの制御用データ(例えば、制御用DATA1,2)を付与する。 For example, as shown in FIG. 2B, when two image data having different resolutions and different dot clock periods for the two screens A and B are arranged in the horizontal direction in the integrated image data for each frame. Adjacent to each image data in the horizontal direction, for example, two control data having different dot patterns (for example, control DATA 1 and 2) are given.
なお、例えば図2(B)に示すように2画面A,B分の2つの画像データが異なる解像度を有することに起因して、1フレーム毎の統合画像データにおいて垂直方向で画面Bの画像データの下方に画像データが存在しない場合などのように、垂直方向での画像データの区分を示す必要がある場合には、垂直方向においてドットパターンが変更された制御用データ(例えば、垂直方向での画像データの区分を示す境界位置の上方と下方とにおいて異なるドットパターンを有する制御用DATA1)を2画面A,B分の2つの画像データ間に付与する。 Note that, for example, as shown in FIG. 2B, the image data of the screen B in the vertical direction in the integrated image data for each frame, because the two image data for the two screens A and B have different resolutions. When it is necessary to indicate the division of image data in the vertical direction, such as when there is no image data below the control data (for example, in the vertical direction, the dot pattern has been changed) The control DATA 1) having different dot patterns above and below the boundary position indicating the division of the image data is assigned between the two image data for the two screens A and B.
上述したように、画像描画装置11は、例えば発振器の発振による基準信号に基づいて、複数の画像データのドットクロック周期の最大公約数または該最大公約数の1/2である共通のドットクロック周期を有するドットクロック信号(つまり、1フレーム毎の統合画像データにおいて1ドットの点を描画する周波数を示す信号)を生成する。
As described above, the
さらに、画像描画装置11は、ドットクロック信号に基づいて、複数画面分の画像データを仮想的に描画するようにしてメモリに展開するための垂直同期信号(VSYNC)および水平同期信号(HSYNC)およびデータイネーブル信号(DE)などの同期信号を生成する。
Further, the
なお、水平同期信号(HSYNC)は、1フレーム毎の統合画像データの水平方向における画素1ライン分の画像データの描画タイミングを示す信号である。
垂直同期信号(VSYNC)は、1フレーム毎の統合画像データの垂直方向における画素1フレーム分の画像データの描画タイミングを示す信号である。
データイネーブル信号(DE)は、1フレーム毎の統合画像データの水平方向における1ライン分の画像データの描画期間を示す信号である。
The horizontal synchronization signal (HSYNC) is a signal indicating the drawing timing of image data for one line of pixels in the horizontal direction of the integrated image data for each frame.
The vertical synchronization signal (VSYNC) is a signal indicating the drawing timing of image data for one frame in the vertical direction of the integrated image data for each frame.
The data enable signal (DE) is a signal indicating a drawing period of image data for one line in the horizontal direction of the integrated image data for each frame.
そして、画像描画装置11は、例えば、メモリに一時的に記憶した1フレーム毎の統合画像データを各ライン毎に読み出して、各ライン毎の統合画像データ(ラインデータ)を同期信号に応じたタイミングで出力すると共に、共通のドットクロック周期を有するドットクロック信号および該ドットクロック信号に応じた同期信号を出力する。
Then, for example, the
画像分割装置12は、例えば図3に示すように、分周回路21と、制御回路22と、レジスタ23とを備えて構成され、画像描画装置11から出力された統合画像データのラインデータを構成する複数の画像データのうちから、この画像分割装置12に対応した画面表示装置13にて表示される所定の何れか1つの画像データを抽出する。
For example, as shown in FIG. 3, the
分周回路21は、例えばカウンタやPLLなどを備えて構成され、画像描画装置11から出力されたドットクロック信号に基づき、1フレーム毎の統合画像データを構成する複数の画像データのそれぞれに対して設定された分周比のうちの所定の何れか1つによって、ドットクロック信号の共通のドットクロック周期を分周して得られる個別のドットクロック周期を有する個別のドットクロック信号を出力する。
The frequency dividing
制御回路22は、例えば、画像描画装置11から出力された統合画像データのラインデータに含まれる制御用データおよびドットクロック信号および同期信号と、分周回路21から出力された個別のドットクロック信号とに基づき、1フレーム毎の統合画像データを構成する複数の画像データのうちの所定の何れか1つの画像データを画面表示装置13の表示画面に表示するための個別のドットクロック信号に応じた垂直同期信号(VSYNC)および水平同期信号(HSYNC)およびデータイネーブル信号(DE)などの個別の同期信号を生成し、これらの同期信号を出力する。
The
また、制御回路22は、例えば、画像描画装置11から出力された統合画像データのラインデータに含まれる制御用データおよび画像描画装置11から出力された同期信号に基づき、統合画像データのラインデータを構成する複数の画像データに対して、所定の何れか1つの画像データであるか否かを判定し、この判定結果を示す信号を出力する。
Further, the
レジスタ23は、例えばFIFOなどを備えて構成され、分周回路21および制御回路22に同期して、画像描画装置11から出力された画像データの入力および保存および出力を行なう。
より具体的には、レジスタ23は、制御回路22から出力された判定結果の信号に応じて、画像描画装置11から出力された統合画像データのラインデータを構成する複数の画像データのうちから、所定の何れか1つの画像データを抽出して、該画像データを分周回路21から出力された個別のドットクロック信号に同期して出力する。
The
More specifically, the
画面表示装置13は、例えば液晶ディスプレイやブラウン管ディスプレイなどを備えて構成され、画像分割装置12から出力された個別のドットクロック信号および個別の同期信号に応じて、画像分割装置12から出力された画像データ(つまり、画像描画装置11から出力された統合画像データのラインデータを構成する複数の画像データのうちの所定の何れか1つの画像データ)を表示する。
The
上述したように、本実施の形態による画像処理システム10によれば、ドットクロックが異なる複数の画像データに対して、複数の異なるドットクロック周期の最大公約数または該最大公約数の1/2である共通のドットクロック周期を用いて、統合および分割の処理を行なう。
これにより、例えばドットクロックおよび解像度などが異なる複数の画像データを複数の異なる表示画面に表示する場合であっても、1つの画像描画装置11から1つの統合画像データを出力するだけで済み、システム構成が複雑化することを防止しつつ、多様な画像を容易に処理可能として汎用性を向上させることができる。
As described above, according to the
Thus, for example, even when a plurality of image data having different dot clocks and resolutions are displayed on a plurality of different display screens, it is only necessary to output one integrated image data from one
しかも、制御用データによって、統合画像データを構成する複数の画像データを容易かつ適正に区分することができる。 In addition, the plurality of image data constituting the integrated image data can be easily and properly classified by the control data.
なお、上述した実施の形態においては、制御用データに基づいて統合画像データを構成する複数の画像データの何れであるかを判定するとしたが、これに限定されず、例えば制御用データを省略して、他の信号、例えば複数画面分の画像データのドットクロックの信号などに基づいて統合画像データを構成する複数の画像データの何れであるかを判定してもよい。
この場合、画像描画装置11は、共通のドットクロック周期を有するドットクロック信号に加えて、複数画面分の画像データのドットクロックの信号を出力すればよく、画像分割装置12の制御回路22は、複数画面分の画像データのドットクロックの信号に基づいて、統合画像データのラインデータを構成する複数の画像データに対して、所定の何れか1つの画像データであるか否かを判定すればよい。
In the embodiment described above, it is determined which of the plurality of image data forms the integrated image data based on the control data. However, the present invention is not limited to this. For example, the control data is omitted. Then, based on other signals, for example, dot clock signals of image data for a plurality of screens, it may be determined which of the plurality of image data forms the integrated image data.
In this case, the
なお、上述した実施の形態においては、例えば図4に示す変形例のように、1つの画像描画装置11と、複数(例えば、2以上の任意の自然数k,n(n>k)によるn個)の画像分割装置12および画面表示装置13とを制御する制御装置30を備え、この制御装置30の制御に応じて、複数の画面表示装置13にて表示される複数画面分の画像データの組み合わせおよびドットクロックおよび解像度および分周比などが適宜に変更されてもよい。
In the above-described embodiment, for example, as in the modification shown in FIG. 4, one
10 画像処理システム
11 画像描画装置
12 画像分割装置
13 画面表示装置
21 分周回路
22 制御回路
23 レジスタ
DESCRIPTION OF
Claims (3)
前記共通のドットクロック周期に対し前記2つの画像のそれぞれに対して設定された分周比を乗じて得られる個別のドットクロック周期を有するドットクロック信号と、前記2つの画像のそれぞれを対応する表示画面に表示するための、前記個別のドットクロック信号に応じた個別の同期信号と、によって前記統合画像を前記2つの画像に分割する画像分割手段と、を備え、
前記ドットクロック周期は、2つの前記画像ごとに異なる前記整数で設定されている
こと特徴とする画像処理システム。 A dot clock cycle which is a cycle set as an integer in units of [nsec] for each of two images and is the reciprocal of the frequency at which a dot dot is drawn in drawing the image for each frame. image generating means for integrating the two images by a dot clock signal to one of the integrated image with the greatest common divisor or common dot clock cycle is 1/2 of the greatest common divisor of,
And a dot clock signal having a respective dot clock period obtained by multiplying the division ratio set for each of the two images with respect to the common dot clock period, corresponding to each of the two images An image dividing means for dividing the integrated image into the two images by an individual synchronization signal corresponding to the individual dot clock signal for displaying on the display screen .
The dot clock cycle is set with the integer that is different for each of the two images.
前記画像分割手段は、前記統合画像を前記2つの画像に分割する際に、前記制御用データによって前記2つの画像の何れであるかを判定することを特徴とする請求項1に記載の画像処理システム。 The image generation means, when integrating the two images into the integrated image, a section where one of the two images exists in the integrated image, and the two in the integrated image one of the divided the two images both by the control data indicating the segment is not present in the image,
Said image splitting means when dividing the integrated image on the two images, according to claim 1, characterized in that to determine which of the two images by the control data Image processing system.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011210107A JP5932275B2 (en) | 2011-09-27 | 2011-09-27 | Image processing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011210107A JP5932275B2 (en) | 2011-09-27 | 2011-09-27 | Image processing system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013072913A JP2013072913A (en) | 2013-04-22 |
JP5932275B2 true JP5932275B2 (en) | 2016-06-08 |
Family
ID=48477489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011210107A Expired - Fee Related JP5932275B2 (en) | 2011-09-27 | 2011-09-27 | Image processing system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5932275B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015173954A1 (en) * | 2014-05-16 | 2015-11-19 | 富士通株式会社 | Drawing device, drawing method, and computer program for drawing |
CN110018804B (en) * | 2019-04-12 | 2021-02-02 | 京东方科技集团股份有限公司 | Display device, image display method and electronic equipment |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60254226A (en) * | 1984-05-31 | 1985-12-14 | Nippon Board Computer Kk | Multi-crt picture display method |
JP2000003164A (en) * | 1998-06-16 | 2000-01-07 | Namco Ltd | Picture display system |
-
2011
- 2011-09-27 JP JP2011210107A patent/JP5932275B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013072913A (en) | 2013-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1307530C (en) | Apparatus for and method of processing display signal | |
JP2010210896A (en) | Image processor | |
WO2006038348A1 (en) | Image output method and device, and image display | |
JPH06167966A (en) | Display circuit | |
KR100744135B1 (en) | Display driving integrated circuit and system clock generation method generating system clock signal using oscillator's clock signal | |
JP2007041196A (en) | Device and method for processing image, and computer program | |
JP5932275B2 (en) | Image processing system | |
JP2004101910A (en) | Device and method for converting resolution, and information processor | |
JP2018112694A (en) | Game machine | |
JP2019532319A (en) | Composite user interface | |
JP2018037765A (en) | Image signal processor | |
KR100790984B1 (en) | Display driving integrated circuit and system clock generation method generating system clock signal having constant frequency | |
US8878993B2 (en) | Image data processing apparatus | |
JP5106893B2 (en) | Display device | |
US20120287133A1 (en) | Image processing apparatus and image processing method | |
JP5857346B2 (en) | Image display processing device | |
JP6140933B2 (en) | Display device and control method thereof | |
JP6359435B2 (en) | Image display system | |
JP2013186264A (en) | Image display device and image display method | |
JP4400866B2 (en) | Pattern generator | |
US6670956B2 (en) | Apparatus and method for automatically controlling on-screen display font height | |
JP2004347739A (en) | Daisy chain circuit, display device, and multi-display system | |
JP2002229554A (en) | Image processor | |
KR100618270B1 (en) | Method for reading data by scaler unit for screen image division of video display apparatus | |
JP2007058234A (en) | Display device for performing video scaling |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150526 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160316 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160428 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5932275 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |