JP5931583B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP5931583B2 JP5931583B2 JP2012114777A JP2012114777A JP5931583B2 JP 5931583 B2 JP5931583 B2 JP 5931583B2 JP 2012114777 A JP2012114777 A JP 2012114777A JP 2012114777 A JP2012114777 A JP 2012114777A JP 5931583 B2 JP5931583 B2 JP 5931583B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- semiconductor
- substrate
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Thin Film Transistor (AREA)
Description
本実施の形態では、基板上に剥離層を介して酸化亜鉛を含む単結晶酸化物半導体層を形成し、当該剥離層を分解することにより、単結晶酸化物半導体層を含む半導体素子を基板から分離する工程を含む半導体装置の作製方法の一例を示す。
図を用いて本実施の形態を説明する。本実施の形態では、実施の形態1の方法で作成された半導体装置を含む半導体装置の一例として、メモリ機能有する半導体装置について説明する。
11 剥離層
12、13 下地層
14 酸化物半導体層
15、16 キャップ層
18 単結晶酸化物半導体層
20 素子層
21 トランジスタ
25〜27 導電層
28、29、31 絶縁層
30 配線層
32、33 導電体
35 レーザ光
36 Ga層
41〜43 半導体装置
51、52、55、56 導電体
53、54 導電層
60 配線層
61 絶縁層
62、63 導電体
200 半導体装置
210 メモリセルアレイ
211〜214 駆動回路
220 メモリセル
221、222 トランジスタ
223 容量素子
224 ノード
300 半導体装置
301 半導体基板
303 ウェル
304 不純物領域
305 ゲート絶縁層
306 ゲート電極層
310〜312 絶縁層
321〜323、331〜334、341〜344、351〜354 導電体
325〜329、335〜359 導電層
400 半導体装置
401 下地層
402 酸化物半導体層
410、411 絶縁層
421、422、431、432 導電層
451〜454 導電体
460 半導体装置
480 絶縁層
471〜474 導電体
481〜484 導電体
Claims (1)
- サファイア基板上にエピタキシャル成長によって窒化ガリウム層を形成し、
前記窒化ガリウム層上にエピタキシャル成長によって下地層を形成し、
前記下地層上に酸化物半導体層を形成し、
前記酸化物半導体層を熱処理によって単結晶化し、
前記酸化物半導体層を有する半導体素子を形成し、
前記窒化ガリウム層に前記サファイア基板側からレーザ光を照射し、前記窒化ガリウム層を熱分解させることで前記半導体素子と前記サファイア基板とを分離することを特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012114777A JP5931583B2 (ja) | 2012-05-18 | 2012-05-18 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012114777A JP5931583B2 (ja) | 2012-05-18 | 2012-05-18 | 半導体装置の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013243216A JP2013243216A (ja) | 2013-12-05 |
JP2013243216A5 JP2013243216A5 (ja) | 2015-05-28 |
JP5931583B2 true JP5931583B2 (ja) | 2016-06-08 |
Family
ID=49843838
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012114777A Expired - Fee Related JP5931583B2 (ja) | 2012-05-18 | 2012-05-18 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5931583B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015233130A (ja) | 2014-05-16 | 2015-12-24 | 株式会社半導体エネルギー研究所 | 半導体基板および半導体装置の作製方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4164562B2 (ja) * | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
EP1443130B1 (en) * | 2001-11-05 | 2011-09-28 | Japan Science and Technology Agency | Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
US7002179B2 (en) * | 2003-03-14 | 2006-02-21 | Rohm Co., Ltd. | ZnO system semiconductor device |
JP2004304166A (ja) * | 2003-03-14 | 2004-10-28 | Rohm Co Ltd | ZnO系半導体素子 |
JP4186076B2 (ja) * | 2004-08-09 | 2008-11-26 | 日亜化学工業株式会社 | 窒化物半導体基板の製造方法 |
JP2008060331A (ja) * | 2006-08-31 | 2008-03-13 | Rohm Co Ltd | 半導体発光素子 |
JP2011029238A (ja) * | 2009-07-21 | 2011-02-10 | Fujifilm Corp | 結晶性ホモロガス化合物層を含む積層体の製造方法及び電界効果型トランジスタ |
-
2012
- 2012-05-18 JP JP2012114777A patent/JP5931583B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013243216A (ja) | 2013-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9275910B2 (en) | Semiconductor-on-insulator structure and method of fabricating the same | |
US7001846B2 (en) | High-density SOI cross-point memory array and method for fabricating same | |
TWI466256B (zh) | 絕緣體上半導體金屬結構、形成該等結構之方法、及包括該等結構之半導體裝置 | |
US8461566B2 (en) | Methods, structures and devices for increasing memory density | |
US9281305B1 (en) | Transistor device structure | |
CN107785376B (zh) | 3d交叉条非易失性存储器 | |
US10319730B2 (en) | Memory device having a plurality of first conductive pillars penetrating through a stacked film | |
KR20180134122A (ko) | 강유전층을 구비하는 반도체 장치 및 그 제조 방법 | |
JP2022518026A (ja) | メモリアレイおよびメモリアレイの形成において使用される方法 | |
US10886299B2 (en) | Semiconductor memory device and method of manufacturing the same | |
TW201203539A (en) | Thyristor based memory cells, devices and systems including the same and methods for forming the same | |
KR20120075037A (ko) | 반도체 소자의 제조 방법 | |
US10748787B2 (en) | Semiconductor device with plated lead frame | |
KR20220002473A (ko) | 메모리 스트링에 포켓 구조를 갖는 3차원 메모리 디바이스 및 그 방법 | |
US11616057B2 (en) | IC including back-end-of-line (BEOL) transistors with crystalline channel material | |
JP5675003B1 (ja) | 半導体装置、及び半導体装置の製造方法 | |
CN109727989B (zh) | 一种三维存储器及其制造方法 | |
CN1809914A (zh) | 三维集成电路结构及其制造方法 | |
JP2022539668A (ja) | 半導体デバイス | |
US8455978B2 (en) | Semiconductor circuit structure and method of making the same | |
KR20060135124A (ko) | 피모스 트랜지스터와 그 제조 방법 및 이를 갖는 스택형반도체 장치 및 그 제조 방법 | |
CN101345241B (zh) | 半导体装置 | |
JP5931583B2 (ja) | 半導体装置の作製方法 | |
JP2005268662A (ja) | 3次元デバイスの製造方法 | |
WO2023028845A1 (zh) | 三维存储器的制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150408 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150408 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160407 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160412 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160427 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5931583 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |