JP5929840B2 - Power supply control device - Google Patents

Power supply control device Download PDF

Info

Publication number
JP5929840B2
JP5929840B2 JP2013119979A JP2013119979A JP5929840B2 JP 5929840 B2 JP5929840 B2 JP 5929840B2 JP 2013119979 A JP2013119979 A JP 2013119979A JP 2013119979 A JP2013119979 A JP 2013119979A JP 5929840 B2 JP5929840 B2 JP 5929840B2
Authority
JP
Japan
Prior art keywords
fet
power supply
turn
load
overcurrent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013119979A
Other languages
Japanese (ja)
Other versions
JP2014239293A (en
Inventor
佑樹 杉沢
佑樹 杉沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Wiring Systems Ltd
AutoNetworks Technologies Ltd
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Wiring Systems Ltd
AutoNetworks Technologies Ltd
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Wiring Systems Ltd, AutoNetworks Technologies Ltd, Sumitomo Electric Industries Ltd filed Critical Sumitomo Wiring Systems Ltd
Priority to JP2013119979A priority Critical patent/JP5929840B2/en
Publication of JP2014239293A publication Critical patent/JP2014239293A/en
Application granted granted Critical
Publication of JP5929840B2 publication Critical patent/JP5929840B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Emergency Protection Circuit Devices (AREA)
  • Electronic Switches (AREA)

Description

本発明は、負荷の短絡を検出する技術に関する。   The present invention relates to a technique for detecting a short circuit of a load.

下記特許文献１には、インテリジェントパワーデバイスを使用して負荷を駆動する装置において、過電流（負荷短絡）を検出した場合に、スイッチング素子のゲート電圧を遮断等することで、スイッチング素子に流れる電流を制限する点が記載されている。   In the following Patent Document 1, in an apparatus that drives a load using an intelligent power device, when an overcurrent (load short-circuit) is detected, the current flowing through the switching element is cut off by shutting off the gate voltage of the switching element. The point which restricts is described.

特開２００５−３１２０９９公報JP 2005-312099 A

熱損失を抑えるには、オン抵抗の小さいインテリジェントパワーデバイスを使用することが好ましい。しかし、オン抵抗の小さいインテリジェントパワーデバイスは、高価である。そのため、熱損失を抑えることが可能でかつ、低コストな電力供給制御装置の開発が求められていた。
本発明は上記のような事情に基づいて完成されたものであって、熱損失を抑えることが可能であり、かつ低コストな電力供給制御装置を提供することを目的とする。 In order to suppress heat loss, it is preferable to use an intelligent power device having a low on-resistance. However, intelligent power devices with low on-resistance are expensive. Therefore, development of a low-cost power supply control device that can suppress heat loss has been demanded.
The present invention has been completed based on the above circumstances, and an object thereof is to provide a low-cost power supply control device that can suppress heat loss.

本発明は、電源から負荷への電力供給を制御する電力供給制御装置であって、前記負荷への通電路に対して設けられ、過電流検出回路を有する第一のＦＥＴと、前記第一のＦＥＴに対して並列接続され、かつ過電流検出回路を有さない第二のＦＥＴと、前記第一のＦＥＴと前記第二のＦＥＴに対して駆動信号をそれぞれ出力することにより、前記第一のＦＥＴと前記第二のＦＥＴを個別にオン・オフ制御する制御回路とを備え、前記制御回路は、前記負荷に対して電力の供給を開始する場合は、前記第一のＦＥＴをオンしてからタイミングを遅らせて前記第二のＦＥＴをオンさせ、前記負荷への電力供給時は、前記第一のＦＥＴと前記第二のＦＥＴの双方をオンさせ、前記負荷への電力供給を停止する場合は、前記第二のＦＥＴをオフしてからタイミングを遅らせて前記第一のＦＥＴをオフし、更に、前記第一のＦＥＴと前記第二のＦＥＴのオン・オフ制御の切り換えに伴って、前記過電流検出回路による過電流の判定値を、２つのＦＥＴの分流比に応じた値に、切り換える。

The present invention is a power supply control device for controlling power supply from a power source to a load, the first FET having an overcurrent detection circuit provided for the energization path to the load, and the first By outputting a drive signal to each of the second FET connected in parallel to the FET and not having an overcurrent detection circuit, and to the first FET and the second FET, the first FET A control circuit for individually turning on and off the FET and the second FET, and when the control circuit starts to supply power to the load, the first FET is turned on. Delay the timing to turn on the second FET, and when supplying power to the load, turn on both the first FET and the second FET and stop supplying power to the load Turn off the second FET Off the first FET delayed timing, further, with the on-off control of the switching of said first FET and said second FET, a decision value of the overcurrent by the overcurrent detection circuit, Switch to a value according to the diversion ratio of the two FETs.

この構成では、電力供給時、インテリジェントパワースイッチ側の第一のＦＥＴに加えて、並列接続された第二のＦＥＴ側もオンし、負荷を２つのＦＥＴを使用して駆動する。そのため、インテリジェントパワースイッチ側の第一のＦＥＴだけを使用して負荷を駆動する場合に比べて、第一のＦＥＴに流れるドレイン電流を抑えることが可能となる。従って、第一のＦＥＴでの熱損失を抑えることが可能となることから、オン抵抗が比較的大きく、安価なインテリジェントパワーデバイスを使用することが可能となり、電力供給制御装置を低コストにできる。   In this configuration, when supplying power, in addition to the first FET on the intelligent power switch side, the second FET side connected in parallel is also turned on, and the load is driven using two FETs. Therefore, it is possible to suppress the drain current flowing through the first FET, as compared with the case where the load is driven using only the first FET on the intelligent power switch side. Accordingly, since it is possible to suppress heat loss in the first FET, it is possible to use an intelligent power device that has a relatively large on-resistance and is inexpensive, and can reduce the cost of the power supply control device.

加えて、電力供給制御装置の制御回路は、過電流を検出する判定値を、２つのＦＥＴの分流比に応じて切り換えるので、分流比の相違に関係なく、負荷短絡等の過電流の有無を正確に検出することが出来る。   In addition, since the control circuit of the power supply control device switches the determination value for detecting the overcurrent according to the shunt ratio of the two FETs, whether or not there is an overcurrent such as a load short-circuit regardless of the difference in the shunt ratio. It can be detected accurately.

本発明によれば、熱損失を抑えることが可能であり、かつ低コストな電力供給制御装置を提供できる。   According to the present invention, it is possible to provide a low-cost power supply control device that can suppress heat loss.

一実施形態に適用された電力供給制御装置の回路図Circuit diagram of power supply control device applied to one embodiment 各ＦＥＴのオンオフと判定値との関係を示す図The figure which shows the relation between ON / OFF of each FET and judgment value 分流比と判定値との関係をまとめた図A diagram summarizing the relationship between the diversion ratio and judgment value

＜一実施形態＞
本発明の一実施形態を図１ないし図３によって説明する。
本実施形態は、自動車に搭載されたヘッドライト等の電気的負荷に対する電力供給を制御する電力供給制御装置１を例示するものである。 <One Embodiment>
An embodiment of the present invention will be described with reference to FIGS.
The present embodiment exemplifies a power supply control device 1 that controls power supply to an electrical load such as a headlight mounted on an automobile.

１．電力供給制御装置１の回路構成
図１に示すように、電力供給制御装置１は、インテリジェントパワースイッチ１０と、第二のＦＥＴ２１とを含む構成となっている。 1. Circuit Configuration of Power Supply Control Device 1 As shown in FIG. 1, the power supply control device 1 includes an intelligent power switch 10 and a second FET 21.

インテリジェントパワースイッチ１０は、同一半導体外囲器（パッケージ）内に第一のＦＥＴ１１と、第一のＦＥＴ１１の過電流を検出する過電流検出回路１５と制御回路１７を形成したものである。   The intelligent power switch 10 includes a first FET 11, an overcurrent detection circuit 15 that detects an overcurrent of the first FET 11, and a control circuit 17 in the same semiconductor envelope (package).

第一のＦＥＴ１１は、Ｎチャンネル、Ｅモード（エンハンスメントモード）のパワーＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）であり、ドレインＤを電源ライン（バッテリＢから引き出された電源ライン）Ｌｖに接続し、ソースＳを負荷Ｒに接続している。そして、インテリジェントパワースイッチ１０には、外部接続端子Ｃ１、Ｃ２が設けられていて、第二のＦＥＴ２１が第一のＦＥＴ１１に対して並列接続される構成となっている。   The first FET 11 is an N-channel, E-mode (enhancement mode) power MOSFET (insulated gate field effect transistor), and has a drain D connected to a power line (power line drawn from the battery B) Lv, and a source S is connected to a load R. The intelligent power switch 10 is provided with external connection terminals C1 and C2, and the second FET 21 is connected in parallel to the first FET 11.

第二のＦＥＴ２１は、第一のＦＥＴ１１と同様、Ｎチャンネル、ＥモードのパワーＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）であり、ドレインＤを、外部端子Ｃ１を介して電源ラインＬｖに接続し、ソースＳを、外部端子Ｃ２を介して負荷Ｒに接続しており、第一のＦＥＴ１１と並列接続している。また、第二のＦＥＴ２１のゲートは、外部制御端子Ｃ３を介して制御回路１７に接続されている。   Similar to the first FET 11, the second FET 21 is an N-channel, E-mode power MOSFET (insulated gate field effect transistor), and the drain D is connected to the power supply line Lv via the external terminal C1, and the source S is connected to the load R via the external terminal C2, and is connected in parallel to the first FET 11. The gate of the second FET 21 is connected to the control circuit 17 via the external control terminal C3.

制御回路１７は、外部からの入力信号に応答して、並列接続された２つのＦＥＴ、すなわち第一のＦＥＴ１１と第二のＦＥＴ２１を個別にオン・オフ制御する。制御回路１７からゲートＧに駆動信号Ｓ１が出力されている間、第一のＦＥＴ１１はオン状態となり、駆動信号Ｓ１の出力を停止すると、第一のＦＥＴ１１はオフ状態となる。   The control circuit 17 individually controls on / off of two FETs connected in parallel, that is, the first FET 11 and the second FET 21 in response to an input signal from the outside. While the drive signal S1 is output from the control circuit 17 to the gate G, the first FET 11 is turned on. When the output of the drive signal S1 is stopped, the first FET 11 is turned off.

また、同様、制御回路１７から外部制御端子Ｃ３を通じてゲートＧに駆動信号Ｓ２が出力されている間、第二のＦＥＴ２１はオン状態となり、駆動信号Ｓ２の出力を停止すると、第二のＦＥＴ２１はオフ状態となる。過電流検出回路１５は、第一のＦＥＴ１１に流れる電流（ドレイン電流）を検出して、判定値と比較することで、第一のＦＥＴ１１の過電流を検出する機能を果たす。過電流検出回路１５にて過電流が検出された場合に、制御回路１７が、第一のＦＥＴ１１と第二のＦＥＴ２１のゲートＧに対する駆動信号Ｓ１、Ｓ２を停止して過電流を遮断することにより、電力供給制御装置１を過電流から保護する構成となっている。   Similarly, the second FET 21 is turned on while the drive signal S2 is being output from the control circuit 17 to the gate G through the external control terminal C3. When the output of the drive signal S2 is stopped, the second FET 21 is turned off. It becomes a state. The overcurrent detection circuit 15 functions to detect an overcurrent of the first FET 11 by detecting a current (drain current) flowing through the first FET 11 and comparing it with a determination value. When an overcurrent is detected by the overcurrent detection circuit 15, the control circuit 17 stops the drive signals S 1 and S 2 for the gates G of the first FET 11 and the second FET 21 to cut off the overcurrent. The power supply control device 1 is protected from overcurrent.

尚、以下の説明において、２つのＦＥＴ１１、２１のオン抵抗（オンしている時の抵抗値）は、１０Ωであり、２つのＦＥＴ１１、２１が同時にオンした場合、分流比は１対１となる。   In the following description, the on-resistance of the two FETs 11 and 21 (resistance value when turned on) is 10Ω, and when the two FETs 11 and 21 are turned on simultaneously, the shunt ratio is 1: 1. .

２．電力供給制御装置１の動作説明
（１）電力供給開始時（ターンオン時）
制御回路１７は、負荷Ｒに対する電力の供給を開始する場合（電力供給開始時）は、２つのＦＥＴ１１、２１をオンするタイミングに時間差を設け、インテリジェントパワースイッチ１０側のＦＥＴ１１をオンしてから、外付けされたＦＥＴ２１をオンする制御を行う（ターンオン制御）。 2. Description of operation of the power supply control device 1 (1) At the start of power supply (turn-on)
When starting the supply of power to the load R (at the start of power supply), the control circuit 17 sets a time difference in the timing of turning on the two FETs 11 and 21, and after turning on the FET 11 on the intelligent power switch 10 side, Control to turn on the externally attached FET 21 is performed (turn-on control).

すなわち、図２に示すように、制御回路１７から第一のＦＥＴ１１に対して駆動信号Ｓ１をまず出力する（時刻ｔ１）。これにより、駆動信号Ｓ１の入力に応答して第一のＦＥＴ１１がオフからオンに移行する（時刻ｔ２）。そして、制御回路１７は、第一のＦＥＴ１１がオンに移行した後の時刻ｔ３にて、第二のＦＥＴ２１に対して駆動信号Ｓ２を出力する。第二のＦＥＴ２１は、駆動信号Ｓ２の入力に応答して、時刻ｔ４にてオフからオンに移行する。これにより、２つのＦＥＴ１１、ＦＥＴ２１の双方がオン状態となる（ターンオン完了）。   That is, as shown in FIG. 2, the drive signal S1 is first output from the control circuit 17 to the first FET 11 (time t1). As a result, the first FET 11 shifts from OFF to ON in response to the input of the drive signal S1 (time t2). Then, the control circuit 17 outputs the drive signal S2 to the second FET 21 at time t3 after the first FET 11 is turned on. In response to the input of the drive signal S2, the second FET 21 shifts from off to on at time t4. Thereby, both the two FETs 11 and 21 are turned on (turn-on completion).

（２）電力供給時
負荷Ｒに対する電力供給時は、時刻ｔ４にてターンオンした２つのＦＥＴ１１、ＦＥＴ２１に対して駆動信号Ｓ１、Ｓ２の出力が継続され、２つのＦＥＴ１１、２１が双方ともにオン状態となる。そのため、電力供給時（図２では、時刻ｔ４〜時刻ｔ５の期間）は、２つのＦＥＴ１１、２１に対して負荷電流Ｉｒが半分ずつ流れ、２つのＦＥＴ１１、ＦＥＴ２１の分流比は１対１となる。尚、図１に示す「Ｉｄ１」はＦＥＴ１１のドレイン電流、「Ｉｄ２」はＦＥＴ２１のドレイン電流である。 (2) During power supply When power is supplied to the load R, the output of the drive signals S1 and S2 is continued for the two FETs 11 and 21 that are turned on at time t4, and both the FETs 11 and 21 are in the on state. Become. Therefore, when power is supplied (in the period from time t4 to time t5 in FIG. 2), the load current Ir flows by half with respect to the two FETs 11 and 21, and the shunt ratio between the two FETs 11 and 21 is 1: 1. . In FIG. 1, “Id1” is the drain current of the FET 11, and “Id2” is the drain current of the FET 21.

（３）電力供給停止時（ターンオフ時）
制御回路１７は、負荷Ｒに対する電力の供給を停止する場合（電力供給停止時）は、２つのＦＥＴ１１、２１をオフするタイミングに時間差を設け、外付けされたＦＥＴ２１をオフしてから、インテリジェントパワースイッチ１０側のＦＥＴ１１をオフする制御を行う（ターンオフ制御）。 (3) When power supply is stopped (turn off)
When the power supply to the load R is stopped (when the power supply is stopped), the control circuit 17 sets a time difference at the timing of turning off the two FETs 11 and 21 and turns off the externally attached FET 21 before the intelligent power Control to turn off the FET 11 on the switch 10 side is performed (turn-off control).

すなわち、図２に示すように、制御回路１７から第二のＦＥＴ２１に対する駆動信号Ｓ２の出力をまず停止する（時刻ｔ５）。そして、駆動信号Ｓ２の出力停止に応答して第二のＦＥＴ２１がオンからオフに移行する（時刻ｔ６）。そして、制御回路１７は、第二のＦＥＴ２１がオフに移行した後の時刻ｔ７にて、第一のＦＥＴ１１に対する駆動信号Ｓ１の出力を停止する。第一のＦＥＴ１１は、駆動信号Ｓ１の出力停止に応答して、時刻ｔ８にてオンからオフに移行する。これにより、２つのＦＥＴ１１、ＦＥＴ２１の双方がオフ状態となる（ターンオフ完了）。   That is, as shown in FIG. 2, the output of the drive signal S2 from the control circuit 17 to the second FET 21 is first stopped (time t5). Then, in response to the output stop of the drive signal S2, the second FET 21 shifts from on to off (time t6). Then, the control circuit 17 stops the output of the drive signal S1 to the first FET 11 at time t7 after the second FET 21 is turned off. The first FET 11 shifts from on to off at time t8 in response to the output stop of the drive signal S1. As a result, both the two FETs 11 and 21 are turned off (turn-off completion).

（４）判定値と過電流検出動作
制御回路１７は、過電流検出回路１５による過電流の判定値を、２つのＦＥＴ１１、２１の分流比に応じて切り換える処理を行う。この実施形態では、ＦＥＴ１１、２１の分流比は「１対０」か「１対１」の２パターンあるため、図３に示すように、判定値には、分流比「１対０」に対応する第一判定値Ｉａと、分流比「１対１」に対応する第二判定値Ｉｂの２パターンが設定されている。 (4) Determination Value and Overcurrent Detection Operation The control circuit 17 performs a process of switching the overcurrent determination value by the overcurrent detection circuit 15 according to the shunt ratio of the two FETs 11 and 21. In this embodiment, since the shunt ratio of the FETs 11 and 21 has two patterns of “1 to 0” or “1 to 1”, the judgment value corresponds to the shunt ratio “1 to 0” as shown in FIG. Two patterns of a first determination value Ia to be performed and a second determination value Ib corresponding to the diversion ratio “1 to 1” are set.

尚、分流比が「１対１」の場合は、分流比が「１対０」の場合に比べて、ＦＥＴ１１のドレイン電流Ｉｄ１は「１/２」になる。そのため、下記の（１）式に示すように、分流比が「１対１」に対応する第二判定値Ｉｂは、分流比が「１対０」に対応する第一判定値Ｉａの「１/２」とされる。   When the shunt ratio is “1: 1”, the drain current Id1 of the FET 11 is “1/2” compared to when the shunt ratio is “1: 0”. Therefore, as shown in the following equation (1), the second determination value Ib corresponding to the shunt ratio “1 to 1” is “1” of the first determination value Ia corresponding to the shunt ratio “1 to 0”. / 2 ".

Ｉｂ＝Ｉａ／２・・・・・・（１）式 Ib = Ia / 2 (1) formula

以下、過電流検出動作について具体的に説明すると、電力供給開始時のターンオン期間（時刻ｔ１〜時刻ｔ４）と、電力供給停止時のターンオフ期間（時刻ｔ５〜時刻ｔ８）は、ＦＥＴ１１だけがオンとなる期間があり、その期間、ＦＥＴ１１とＦＥＴ２１の分流比は「１対０」となる。よって、制御回路１７は、ターンオン期間（時刻ｔ１〜時刻ｔ４）とターンオフ期間（時刻ｔ５〜時刻ｔ８）は、過電流検出回路１５に対して指令を送り、過電流の判定値を「第一判定値Ｉａ」とする。   Hereinafter, the overcurrent detection operation will be described in detail. Only the FET 11 is on during the turn-on period (time t1 to time t4) at the start of power supply and the turn-off period (time t5 to time t8) at the time of power supply stop. There is a period, and during that period, the shunt ratio between the FET 11 and the FET 21 is “1 to 0”. Therefore, the control circuit 17 sends a command to the overcurrent detection circuit 15 during the turn-on period (time t1 to time t4) and the turnoff period (time t5 to time t8), and sets the overcurrent determination value as “first determination. Value Ia ".

そのため、ターンオン期間（時刻ｔ１〜時刻ｔ４）とターンオフ期間（時刻ｔ５〜時刻ｔ８）中、過電流の判定値は「第一判定値Ｉａ」に設定され、過電流検出回路１５はＦＥＴ１１のドレイン電流Ｉｄ１を「第一判定値Ｉａ」と比較し、ドレイン電流Ｉｄ１が「第一判定値Ｉａ」を上回った場合に、制御回路１７に対して過電流検出信号を出力する。   Therefore, during the turn-on period (time t1 to time t4) and the turn-off period (time t5 to time t8), the overcurrent determination value is set to the “first determination value Ia”, and the overcurrent detection circuit 15 detects the drain current of the FET 11. Id1 is compared with “first determination value Ia”, and when the drain current Id1 exceeds “first determination value Ia”, an overcurrent detection signal is output to the control circuit 17.

一方、電力供給時（時刻ｔ４〜時刻ｔ５）は、２つのＦＥＴ１１、ＦＥＴ２１の双方がオンし、ＦＥＴ１１とＦＥＴ２１の分流比は「１対１」となる。よって、制御回路１７は、電力供給時（時刻ｔ４〜時刻ｔ５）は、過電流検出回路１５に対して指令を送り、過電流の判定値を「第一判定値Ｉａ」から「第二判定値Ｉｂ」に切り換える。   On the other hand, at the time of power supply (time t4 to time t5), both the two FETs 11 and 21 are turned on, and the shunt ratio between the FETs 11 and 21 is “one to one”. Therefore, the control circuit 17 sends a command to the overcurrent detection circuit 15 during power supply (time t4 to time t5), and changes the overcurrent determination value from “first determination value Ia” to “second determination value”. Switch to “Ib”.

そのため、電力供給時（時刻ｔ４〜時刻ｔ５）、過電流の判定値は「第二判定値Ｉｂ」に設定され、過電流検出回路１５はＦＥＴ１１のドレイン電流Ｉｄ１を「第二判定値Ｉｂ」と比較し、ドレイン電流Ｉｄ１が「第二判定値Ｉｂ」を上回った場合に、制御回路１７に対して過電流検出信号を出力する。   Therefore, at the time of power supply (time t4 to time t5), the overcurrent determination value is set to “second determination value Ib”, and the overcurrent detection circuit 15 sets the drain current Id1 of the FET 11 to “second determination value Ib”. In comparison, when the drain current Id1 exceeds the “second determination value Ib”, an overcurrent detection signal is output to the control circuit 17.

制御回路１７は、過電流検出回路１５から過電流検出信号が入力されると、それに応答して、第一のＦＥＴ１１と第二のＦＥＴ２１のゲートＧに対する駆動信号Ｓ１、Ｓ２を停止することにより、過電流を遮断する。   When the overcurrent detection signal is input from the overcurrent detection circuit 15, the control circuit 17 stops the drive signals S 1 and S 2 for the gates G of the first FET 11 and the second FET 21 in response thereto. Cut off the overcurrent.

３．効果説明
電力供給制御装置１では、電力供給時（時刻ｔ４〜時刻ｔ５）、インテリジェントパワースイッチ１０側のＦＥＴ１１に加えて、並列接続されたＦＥＴ２１側もオンし、負荷Ｒを２つのＦＥＴ１１、２１を使用して駆動する。 3. Explanation of Effect In the power supply control device 1, when power is supplied (time t4 to time t5), in addition to the FET 11 on the intelligent power switch 10 side, the FET 21 side connected in parallel is also turned on, and the load R is switched to the two FETs 11 and 21. Use to drive.

そのため、インテリジェントパワースイッチ１０側のＦＥＴ１１だけを使用して負荷Ｒを駆動する場合に比べて、ＦＥＴ１１に流れるドレイン電流Ｉｄ１を抑えることが可能となる。従って、ＦＥＴ１１での熱損失を抑えることが可能となることから、オン抵抗が比較的大きく、安価なインテリジェントパワースイッチ１０を使用することが可能となり、電力供給制御装置１を低コストにできる。   Therefore, the drain current Id1 flowing through the FET 11 can be suppressed as compared with the case where the load R is driven using only the FET 11 on the intelligent power switch 10 side. Accordingly, since it is possible to suppress heat loss in the FET 11, it is possible to use the intelligent power switch 10 having a relatively large on-resistance and a low cost, and the power supply control device 1 can be reduced in cost.

加えて、電力供給制御装置１の制御回路１７は、過電流を検出する判定値を、２つのＦＥＴ１１、２１の分流比に応じて設定（切り換える）するので、分流比の相違に関係なく、負荷短絡等の過電流の有無を正確に検出することが出来る。従って、過電流が検出された場合に、２つのＦＥＴ１１、２１を遮断等行うことで、２つのＦＥＴ１１、２１の双方を過電流から保護することが可能となる。   In addition, since the control circuit 17 of the power supply control device 1 sets (switches) the determination value for detecting the overcurrent according to the diversion ratio of the two FETs 11 and 21, the load does not depend on the difference in the diversion ratio. Existence of overcurrent such as short circuit can be detected accurately. Therefore, when an overcurrent is detected, the two FETs 11 and 21 can be protected from overcurrent by blocking the two FETs 11 and 21.

また、更に、電力供給制御装置１は、電力供給開始時（ターンオン時）は、インテリジェントパワースイッチ１０側のＦＥＴ１１をオンしてから、タイミングを遅らせて外付けされたＦＥＴ２１をオンする制御を行い、電力供給停止時（ターンオフ時）は、外付けされたＦＥＴ２１をオフしてから、タイミングを遅らせてインテリジェントパワースイッチ１０側のＦＥＴ１１をオフする制御を行う。すなわち、ターンオン時、ターンオフ時とも、ＦＥＴ１１だけがオンしている期間を経て、電力の供給を開始又は停止する。   Furthermore, the power supply control device 1 performs control to turn on the FET 21 that is externally attached with a delay in timing after the FET 11 on the intelligent power switch 10 side is turned on at the start of power supply (turn on). When power supply is stopped (turned off), the external FET 21 is turned off, and then the timing is delayed and the FET 11 on the intelligent power switch 10 side is turned off. That is, at the time of turn-on and turn-off, the supply of power is started or stopped after a period in which only the FET 11 is on.

もし仮に、過電流検出回路を持たないＦＥＴ２１だけがオンしている期間を経て、電力の供給を開始又は停止すると、ＦＥＴ２１だけがオンする期間は過電流を検出できない状態となり、ＦＥＴ２１に破損の恐れがある。この点、本実施形態のように、ＦＥＴ１１だけがオンしている状態を経て、電力の供給を開始又は停止するようにしておけば、ターンオフ時やターンオン時についても、過電流を確実に検出することが可能であり、過電流から２つのＦＥＴ１１、２１を確実に保護できる。
＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。 If the supply of power is started or stopped after only the FET 21 having no overcurrent detection circuit is on, the overcurrent cannot be detected during the period when only the FET 21 is on, and the FET 21 may be damaged. There is. In this regard, as in this embodiment, if only the FET 11 is turned on and then the supply of power is started or stopped, overcurrent can be reliably detected even at turn-off and turn-on. It is possible to reliably protect the two FETs 11 and 21 from overcurrent.
<Other embodiments>
The present invention is not limited to the embodiments described with reference to the above description and drawings. For example, the following embodiments are also included in the technical scope of the present invention.

（１）上記実施形態では、電力供給時のＦＥＴ１１とＦＥＴ２１の分流比を１対１としたが、電力供給時は２つのＦＥＴ１１、２１が同時にオンしていればよく、分流比は実施形態で例示した比率に限定されない。   (1) In the above embodiment, the shunt ratio between the FET 11 and the FET 21 at the time of power supply is set to 1: 1, but it is sufficient that the two FETs 11 and 21 are simultaneously turned on at the time of power supply. It is not limited to the illustrated ratio.

（２）上記実施形態では、過電流検出時に２つのＦＥＴ１１、２１に対する駆動信号Ｓ１、Ｓ２の出力を遮断することにより２つのＦＥＴ１１、２１を保護する例を示したが、駆動信号Ｓ１、Ｓ２のデューティ比を下げて電流値を抑えることで、ＦＥＴ１１、２１を保護するようにしてもよい。   (2) In the above embodiment, an example in which the two FETs 11 and 21 are protected by blocking the output of the drive signals S1 and S2 to the two FETs 11 and 21 when an overcurrent is detected has been described. The FETs 11 and 21 may be protected by reducing the duty ratio to suppress the current value.

１...電力供給制御装置
１０...インテリジェントパワースイッチ
１１...第一のＦＥＴ
１５...過電流検出回路（第一のＦＥＴの過電流検出回路）
１７...制御回路
２１...第二のＦＥＴ 1 ... Power supply control device 10 ... Intelligent power switch 11 ... First FET
15 ... Overcurrent detection circuit (first FET overcurrent detection circuit)
17 ... Control circuit 21 ... Second FET

Claims (1)

電源から負荷への電力供給を制御する電力供給制御装置であって、
前記負荷への通電路に対して設けられ、過電流検出回路を有する第一のＦＥＴと、
前記第一のＦＥＴに対して並列接続され、かつ過電流検出回路を有さない第二のＦＥＴと、
前記第一のＦＥＴと前記第二のＦＥＴに対して駆動信号をそれぞれ出力することにより、前記第一のＦＥＴと前記第二のＦＥＴを個別にオン・オフ制御する制御回路とを備え、
前記制御回路は、
前記負荷に対して電力の供給を開始する場合は、前記第一のＦＥＴをオンしてからタイミングを遅らせて前記第二のＦＥＴをオンさせ、
前記負荷への電力供給時は、前記第一のＦＥＴと前記第二のＦＥＴの双方をオンさせ、
前記負荷への電力供給を停止する場合は、前記第二のＦＥＴをオフしてからタイミングを遅らせて前記第一のＦＥＴをオフし、
更に、前記第一のＦＥＴと前記第二のＦＥＴのオン・オフ制御の切り換えに伴って、前記過電流検出回路による過電流の判定値を、２つのＦＥＴの分流比に応じた値に、切り換えることを特徴とする電力供給制御装置。 A power supply control device for controlling power supply from a power source to a load,
A first FET provided for a current path to the load and having an overcurrent detection circuit;
A second FET connected in parallel to the first FET and having no overcurrent detection circuit;
A control circuit that individually controls on / off of the first FET and the second FET by outputting drive signals to the first FET and the second FET, respectively.
The control circuit includes:
When starting to supply power to the load, turn on the first FET, turn on the second FET with a delay in timing after turning on the first FET,
When supplying power to the load, turn on both the first FET and the second FET,
When stopping the power supply to the load, turn off the second FET and turn off the first FET by delaying the timing.
Further, along with the on / off control switching of the first FET and the second FET, the overcurrent determination value by the overcurrent detection circuit is switched to a value corresponding to the shunt ratio of the two FETs. A power supply control device characterized by that.
JP2013119979A 2013-06-06 2013-06-06 Power supply control device Expired - Fee Related JP5929840B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013119979A JP5929840B2 (en) 2013-06-06 2013-06-06 Power supply control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013119979A JP5929840B2 (en) 2013-06-06 2013-06-06 Power supply control device

Publications (2)

Publication Number Publication Date
JP2014239293A JP2014239293A (en) 2014-12-18
JP5929840B2 true JP5929840B2 (en) 2016-06-08

Family

ID=52136149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013119979A Expired - Fee Related JP5929840B2 (en) 2013-06-06 2013-06-06 Power supply control device

Country Status (1)

Country Link
JP (1) JP5929840B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6255429B2 (en) * 2016-02-04 2017-12-27 矢崎総業株式会社 Current interrupt device and wire harness
JP6907984B2 (en) * 2018-03-23 2021-07-21 株式会社オートネットワーク技術研究所 Control devices, control methods and computer programs
FR3088872B1 (en) 2018-11-27 2021-05-28 Renault Sas Electrical supply network on board a vehicle.
JP2020167612A (en) 2019-03-29 2020-10-08 住友電装株式会社 Power supply control device
JP6788060B2 (en) 2019-03-29 2020-11-18 住友電装株式会社 Power supply control device, openness detection method and computer program

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5579679A (en) * 1978-12-08 1980-06-16 Hitachi Ltd Controller for transistor chopper
JP2009017727A (en) * 2007-07-06 2009-01-22 Mitsubishi Electric Corp Power semiconductor device
JP5866229B2 (en) * 2012-03-01 2016-02-17 Ｎｅｃプラットフォームズ株式会社 Overcurrent protection circuit and overcurrent protection method

Also Published As

Publication number Publication date
JP2014239293A (en) 2014-12-18

Similar Documents

Publication Publication Date Title
JP5929840B2 (en) Power supply control device
CN107615664B (en) Power transistor driving device
JP6398872B2 (en) Drive device
US9419605B2 (en) Composite semiconductor switching device
US10804791B2 (en) Driver circuit, circuit arrangement comprising a driver circuit, and inverter comprising a circuit arrangement
US9331188B2 (en) Short-circuit protection circuits, system, and method
JP7305303B2 (en) drive and power module
JP2008118834A (en) Surge reduction circuit and inverter device equipped with surge reduction circuit
JP2003134797A (en) Drive circuit for power device
US9490800B2 (en) Control circuit of semiconductor switching element
JP5772776B2 (en) Power supply control device
US9490794B1 (en) Dynamic shutdown protection circuit
JP2014143852A (en) Overcurrent protection circuit
JP5864222B2 (en) Transistor protection circuit
JP5585514B2 (en) Load drive device
JP6414440B2 (en) Driving device for switching element
JP5764680B2 (en) Inrush current prevention device
JP5866229B2 (en) Overcurrent protection circuit and overcurrent protection method
US10958262B2 (en) System and method for protecting inter-battery circuit by using free wheeling path
JP6024641B2 (en) Drive control device for semiconductor device
TW201436436A (en) Protection circuit and electronic device
JP2014090660A (en) System and method for controlling electric motor
JP2009130953A (en) Motor drive unit
KR20140076382A (en) Inverter driving apparatus
KR20200143892A (en) System and method for controlling the driving of switching element for current converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160418

R150 Certificate of patent or registration of utility model

Ref document number: 5929840

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees