JP5929583B2 - 非同期最大n値検出回路及び衛星信号捕捉装置 - Google Patents
非同期最大n値検出回路及び衛星信号捕捉装置 Download PDFInfo
- Publication number
- JP5929583B2 JP5929583B2 JP2012160508A JP2012160508A JP5929583B2 JP 5929583 B2 JP5929583 B2 JP 5929583B2 JP 2012160508 A JP2012160508 A JP 2012160508A JP 2012160508 A JP2012160508 A JP 2012160508A JP 5929583 B2 JP5929583 B2 JP 5929583B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- line
- detection circuit
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Position Fixing By Use Of Radio Waves (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
図1は、衛星信号受信装置の一種であるGPS受信機1の機能構成の一例を示すブロック図である。GPS受信機1は、不図示のGPSアンテナで受信されたRF(Radio Frequency)信号からGPS衛星信号を捕捉し、捕捉したGPS衛星信号を利用して、位置を算出可能に構成された装置である。本実施形態では、GPS受信機1はGPS衛星信号の受信信号とレプリカコードとの相関演算を行ってGPS衛星信号を捕捉する衛星信号捕捉装置として機能する。
図2は、非同期最大N値検出回路200の回路構成の一例を示す図である。以下参照する図面では、2線符号化されたデータの流れを太線で図示し、2線符号化されていないデータと区別する。また、ここでは、簡単な例として、レジスタの個数を4個とし(N=4)、M個の相関パワー値のうち上位4個の相関パワー値を検出する非同期最大4相関パワー値検出回路の構成として図示・説明する。
図3は、処理部300が実行する衛星信号捕捉処理の流れを示すフローチャートである。処理部300は、記憶部に記憶されているプログラムに従って、この衛星信号捕捉処理を実行する。
非同期最大N値検出回路200において、N個(N≧2)のレジスタRegに格納されたデータが、それぞれ対応するN個の2線符号化器Encによって2線符号化される。トーナメント型選択回路TSによって、N個の2線符号化器Encの出力データの中から最小の出力データが選択される。一方で、相関演算回路100が相関演算を行って算出した相関パワー値がメモリ部120に格納され、処理部300の制御に従って、当該メモリ部120から相関パワー値が1個ずつ非同期最大N値検出回路200に出力される。
本発明を適用可能な実施例は、上記の実施例に限定されることなく、本発明の趣旨を逸脱しない範囲で適宜変更可能であることは勿論である。以下、変形例について説明する。
本発明の非同期最大N値検出回路は、上記の実施形態で説明したような衛星信号捕捉装置に内蔵して利用する他、種々の装置や電子機器に搭載して利用することが可能である。例えば、画像処理を行う画像処理装置や、音声処理を行う音声処理装置に本発明の非同期最大N値検出回路を内蔵して利用することとしてもよい。
図4は、変形例における非同期絶対値最大N値検出回路220の回路構成の一例を示す図である。図2に例示した検出回路と同様に、レジスタRegの個数を4個とする場合を例示して説明する(N=4)。
上記の実施形態では、M個の入力データのうち上位N個のデータを検出する検出回路の実施形態について説明したが、図2と同じ回路構成によって、M個の入力データのうち最小値を最下位とする下位N個のデータを検出する検出回路(非同期最小N値検出回路)を実現可能であることは言うまでもない。また、図4と同じ回路構成によって、M個の入力データのうち絶対値の最小のものを最下位とする下位N個のデータを検出する検出回路(非同期絶対値最小N値検出回路)を実現可能であることも言うまでもない。
上記の実施形態では、レジスタの個数Nを4個としたが(N=4)、これはあくまでも一例に過ぎず、例えばNは2以上であればよい(N≧2)。また、この場合、選択回路をどのように配置構成してトーナメント型選択回路を形成するかは自由に決定することができる。
上記の実施形態で説明した衛星信号捕捉装置は、例えば、携帯型電話機やカーナビゲーション装置、携帯型ナビゲーション装置、パソコン、PDA(Personal Digital Assistance)、歩数計、腕時計といった種々の電子機器に搭載して利用することが可能である。
また、上記の実施形態では、衛星測位システムとしてGPSを適用したが、WAAS(Wide Area Augmentation System)やQZSS(Quasi Zenith Satellite System)、GLONASS(GLObal NAvigation Satellite System)、GALILEO等の衛星測位システムを適用してもよいことは勿論である。
Claims (5)
- N個(N≧2)のレジスタと、
前記各レジスタに対応して、当該レジスタに格納されたデータを2線符号化して出力するN個の2線符号化器と、
(N−1)個の選択回路をトーナメント型に構成して、前記N個の2線符号化器の出力データの中から最小の出力データを選択するトーナメント型選択回路と、
所与の入力データを2線符号化して出力する入力データ2線符号化器と、
前記入力データ2線符号化器の出力データと、前記トーナメント型選択回路により選択された最小の出力データとの大小を比較する比較器と、
前記比較器による比較の結果、前記入力データ2線符号化器の出力データの方が大きい場合に、前記最小の出力データを格納するレジスタの記憶内容を前記入力データ2線符号化器の出力データに書き換える制御を行う制御回路と、
を備え、前記入力データ2線符号化器にM個(M≧N)の入力データが順次入力されると、当該M個の入力データのうち上位N個のデータが前記レジスタに格納されることを特徴とする非同期最大N値検出回路。 - 前記制御回路は、前記(N−1)個の選択回路それぞれの選択結果に基づいて、前記最小の出力データを格納するレジスタを判定する、
請求項1に記載の非同期最大N値検出回路。 - 前記レジスタと前記2線符号化器の間に設け、前記レジスタに格納されたデータの絶対値を演算して前記2線符号化器に出力するN個の絶対値演算器を更に備えた、
請求項1又は2に記載の非同期最大N値検出回路。 - 前記2線符号化器及び前記入力データ2線符号化器は、外部システムからの動作指示信号に従って2線符号化の動作を実行し、
前記制御回路は、制御動作完了信号を前記外部システムに出力し、
前記動作指示信号及び前記制御動作完了信号に係る前記外部システムとの通信が4相ハンドシェイキングのプロトコルによって実現されていることを特徴とする請求項1〜3の何れか一項に記載の非同期最大N値検出回路。 - 衛星信号を受信した受信信号とレプリカコードとの相関演算を行う相関演算回路と、
前記相関演算回路による相関値のデータを前記入力データとする請求項1〜4の何れか一項に記載の非同期最大N値検出回路と、
前記非同期最大N値検出回路のレジスタに格納されたデータを用いて前記衛星信号を捕捉する捕捉部と、
を備えた衛星信号捕捉装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012160508A JP5929583B2 (ja) | 2012-07-19 | 2012-07-19 | 非同期最大n値検出回路及び衛星信号捕捉装置 |
US13/944,346 US8995500B2 (en) | 2012-07-19 | 2013-07-17 | Asynchronous correlation circuit, asynchronous full adder circuit, calculation device, correlation device, asynchronous maximum value N detection circuit, and satellite signal acquisition device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012160508A JP5929583B2 (ja) | 2012-07-19 | 2012-07-19 | 非同期最大n値検出回路及び衛星信号捕捉装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014022976A JP2014022976A (ja) | 2014-02-03 |
JP5929583B2 true JP5929583B2 (ja) | 2016-06-08 |
Family
ID=50197409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012160508A Expired - Fee Related JP5929583B2 (ja) | 2012-07-19 | 2012-07-19 | 非同期最大n値検出回路及び衛星信号捕捉装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5929583B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5958138B2 (ja) * | 2012-07-19 | 2016-07-27 | セイコーエプソン株式会社 | 非同期全加算回路、非同期相関演算回路、演算装置及び相関演算装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03223924A (ja) * | 1990-01-29 | 1991-10-02 | Fujitsu Ltd | 大小比較回路及び最大値・最小値検出回路 |
JP3735425B2 (ja) * | 1996-11-29 | 2006-01-18 | 株式会社東芝 | 絶対値比較回路 |
JPH117427A (ja) * | 1997-06-13 | 1999-01-12 | Takashi Minamitani | 非同期式ディジタルシステム及び非同期式データパス回路及び非同期式ディジタル信号処理回路及び非同期式ディジタル信号処理方法 |
JP4153263B2 (ja) * | 2002-08-22 | 2008-09-24 | アロカ株式会社 | 信号処理回路及び超音波診断装置 |
JP2005038338A (ja) * | 2003-07-18 | 2005-02-10 | Ntt Comware Corp | ソート回路、ソート方法、ソートプログラムおよび記録媒体 |
US7903719B2 (en) * | 2005-12-21 | 2011-03-08 | Qualcomm Incorporated | Optimal use of resources for signal processors |
JP4780029B2 (ja) * | 2007-05-08 | 2011-09-28 | セイコーエプソン株式会社 | 送信機、受信機、送信方法、受信方法、固定長シリアル・バースト・データ転送システム、半導体装置、およびハイブッド半導体装置 |
JP2009188878A (ja) * | 2008-02-08 | 2009-08-20 | Fujitsu Ltd | マルチパス検出方法及び無線受信機 |
-
2012
- 2012-07-19 JP JP2012160508A patent/JP5929583B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014022976A (ja) | 2014-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101334860B1 (ko) | 고속 회전 연산들을 수행하기 위한 시스템 및 방법 | |
EP0864960A1 (en) | Power saving an a data processing circuit | |
JP6060483B2 (ja) | 衛星信号捕捉方法及び衛星信号捕捉装置 | |
US11750360B2 (en) | Apparatus for radio-frequency receiver with multiple operational modes and associated methods | |
CN106093981B (zh) | 基于优化并行码相位搜索的gps捕获电路 | |
JP5974487B2 (ja) | 衛星信号捕捉方法及び衛星信号捕捉装置 | |
US8150903B2 (en) | Reconfigurable arithmetic unit and high-efficiency processor having the same | |
JP5929583B2 (ja) | 非同期最大n値検出回路及び衛星信号捕捉装置 | |
US20110153995A1 (en) | Arithmetic apparatus including multiplication and accumulation, and dsp structure and filtering method using the same | |
US7746918B2 (en) | Bit synchronization method and system for a GPS | |
JP2007163318A (ja) | レーダ信号処理装置とその一定誤警報確率検出方法 | |
JP5920081B2 (ja) | 非同期相関演算回路 | |
US8995500B2 (en) | Asynchronous correlation circuit, asynchronous full adder circuit, calculation device, correlation device, asynchronous maximum value N detection circuit, and satellite signal acquisition device | |
JP5958138B2 (ja) | 非同期全加算回路、非同期相関演算回路、演算装置及び相関演算装置 | |
JP2016519455A (ja) | チャネル推定を計算するためのデバイスおよび方法 | |
Sharma et al. | Hardware-Efficient and Short Sensing-Time Multicoset-Sampling Based Wideband Spectrum Sensor for Cognitive Radio Network | |
WO2006030576A1 (ja) | コードncoおよびgps受信機 | |
US6725360B1 (en) | Selectively processing different size data in multiplier and ALU paths in parallel | |
JP2008071170A (ja) | 浮動小数点演算装置とこの装置を用いたレーダ信号処理装置 | |
US20120275551A1 (en) | Correlation Computation Method, Device and System | |
CN105320245B (zh) | 处理具有共同分量的信号的方法和*** | |
US20040054708A1 (en) | Re-configurable hardware and its implementation | |
CN101499811A (zh) | 一种可编程扩频通信数字信号处理器及其实现方法 | |
JP2017161443A (ja) | 相関演算方法及び信号処理装置 | |
Benhaoues et al. | Versatile digital architecture for mobile terminal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150622 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160322 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160418 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5929583 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |