JP5927567B2 - Junction structure and manufacturing method of semiconductor element - Google Patents
Junction structure and manufacturing method of semiconductor element Download PDFInfo
- Publication number
- JP5927567B2 JP5927567B2 JP2012115319A JP2012115319A JP5927567B2 JP 5927567 B2 JP5927567 B2 JP 5927567B2 JP 2012115319 A JP2012115319 A JP 2012115319A JP 2012115319 A JP2012115319 A JP 2012115319A JP 5927567 B2 JP5927567 B2 JP 5927567B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- electrode
- bonding
- metal layer
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Die Bonding (AREA)
Description
本発明は、鉛を含まない接合材料を用いた接合構造体に関するものであり、より詳細には、Si、SiC、GaN等の半導体素子と電極とを接合したパワー半導体モジュールの接合構造体や製造方法に関するものである。 The present invention relates to a bonded structure using a bonding material that does not contain lead. More specifically, the present invention relates to a bonded structure or manufacturing of a power semiconductor module in which a semiconductor element such as Si, SiC, or GaN is bonded to an electrode. It is about the method.
半導体素子の接合構造体の従来例として、特許文献1に開示されているものがある。この先行接合構造体においては、SnCu化合物を接合材料として使用している。 As a conventional example of a bonded structure of a semiconductor element, there is one disclosed in Patent Document 1. In this preceding bonded structure, an SnCu compound is used as a bonding material.
図9は、特許文献1に記載された従来の接合構造体の断面図である。図9において、パワー半導体モジュール401は、パワー半導体素子402と電極403との間に接合部404を有する。この接合部404はSnCu化合物を接合材料として用いている。 FIG. 9 is a cross-sectional view of a conventional bonded structure described in Patent Document 1. In FIG. 9, the power semiconductor module 401 has a junction 404 between the power semiconductor element 402 and the electrode 403. The bonding portion 404 uses a SnCu compound as a bonding material.
近年、パワー半導体モジュールに用いられているSi素子に代わって、SiCやGaNを半導体素子として用いたパワー半導体モジュールが注目を浴びつつある。SiC、GaNはSiに比べて単位面積あたりに投入できる電流の量も大きく、パワー半導体モジュールの小型化、高出力化を担う重要なデバイスとして期待されている。 In recent years, power semiconductor modules using SiC or GaN as semiconductor elements instead of Si elements used in power semiconductor modules are attracting attention. SiC and GaN have a larger amount of current that can be input per unit area than Si, and are expected to be important devices for miniaturization and higher output of power semiconductor modules.
一方、パワー半導体モジュールは、投入される電流の量が増大するほど、半導体素子自体の発熱温度が上昇する性質を有する。例えば、Siでは投入電流の量30mA/cm2程度で使用され、半導体素子自体が150℃程度に発熱するのに対して、SiC、GaNでは投入電流の量100mA/cm2程度で使用され、半導体素子自体が250℃程度に発熱することが知られている。 On the other hand, the power semiconductor module has a property that the heat generation temperature of the semiconductor element itself increases as the amount of current supplied increases. For example, be used in an amount 30 mA / cm 2 approximately Si in making current, the semiconductor device itself with respect to heat generation of about 0.99 ° C., SiC, are used in amounts 100 mA / cm 2 of about GaN in making current, semiconductor It is known that the element itself generates heat to about 250 ° C.
それにともない半導体素子の接合材料も、従来に比べ、高温に対応(高信頼性化)していく必要がある。 As a result, it is necessary for the bonding material for semiconductor elements to cope with higher temperatures (higher reliability) than in the past.
パワー半導体素子402の材料がSiCの場合、熱膨張係数は、3〜4ppm/℃である。一方、電極403の材料が銅(Cu)の場合、熱膨張係数は17ppm/℃となる。その結果、温度変化にともない、接合部404には応力が発生するが、SiCのパワー半導体モジュールについて、より高温での動作を考慮した場合、温度幅が大きくなるため、接合部404への応力負荷も大きくなる。これにより、繰り返し応力が発生すると接続部404が破壊され(クラックが発生し)、接続不良を起こす、あるいは熱抵抗が悪化するといった課題があった。 When the material of the power semiconductor element 402 is SiC, the thermal expansion coefficient is 3 to 4 ppm / ° C. On the other hand, when the material of the electrode 403 is copper (Cu), the thermal expansion coefficient is 17 ppm / ° C. As a result, stress is generated in the joint 404 as the temperature changes. However, when the operation of the SiC power semiconductor module is taken into consideration at a higher temperature, the temperature range becomes larger, so the stress load on the joint 404 is increased. Also grows. Accordingly, when repeated stress is generated, the connection portion 404 is broken (a crack is generated), causing a problem of poor connection or a deterioration in thermal resistance.
このような現象の原因について説明する。 The cause of such a phenomenon will be described.
まず、特許文献1のSnCu化合物を接合材料とした場合、Sn系はんだ粉とCu粉の混合粉をSn系はんだ粉が溶融する温度まで加熱することによりSnCu化合物を形成させるが、SnCu化合物形成の際の拡散反応による原子の移動は、CuのSnに対する拡散速度の方が、SnのCuに対する拡散速度よりも速い為、Cu粉の部分に原子欠損が生じる。この原子欠損が集積することでボイドが残存する。 First, when the SnCu compound of Patent Document 1 is used as a bonding material, the SnCu compound is formed by heating a mixed powder of Sn-based solder powder and Cu powder to a temperature at which the Sn-based solder powder melts. As for the movement of atoms due to the diffusion reaction, the diffusion rate of Cu with respect to Sn is faster than the diffusion rate of Sn with respect to Cu, so that atomic defects occur in the Cu powder portion. As these atomic defects accumulate, voids remain.
一方、パワー半導体モジュール使用時の半導体素子の発熱によって生じる応力(以下、熱応力)の分布について、図9を用いて説明する。 On the other hand, the distribution of stress (hereinafter referred to as thermal stress) generated by heat generation of the semiconductor element when the power semiconductor module is used will be described with reference to FIG.
パワーモジュール使用時の半導体素子の発熱によって生じる応力は、パワー半導体素子402、電極403、および接合部404の熱膨張係数の差によって生じる。特許文献1において接合部404を形成するSnCu化合物の場合、熱膨張係数は19ppm/℃程度となる。従って、図9において最も熱応力が大きいのは、パワー半導体素子402と接合部404の接合界面と言える。つづいて、図10に先行例におけるパワー半導体モジュール401の上面図を示す。熱応力はパワー半導体素子402の中心点から離れるほど大きくなる。従って、図10において最も熱応力が大きいのは、パワー半導体素子402の角部と言える。 The stress generated by the heat generation of the semiconductor element when the power module is used is caused by the difference in thermal expansion coefficients of the power semiconductor element 402, the electrode 403, and the joint 404. In the case of the SnCu compound forming the joint 404 in Patent Document 1, the thermal expansion coefficient is about 19 ppm / ° C. Therefore, it can be said that the largest thermal stress in FIG. 9 is the joint interface between the power semiconductor element 402 and the joint 404. Next, FIG. 10 shows a top view of the power semiconductor module 401 in the preceding example. The thermal stress increases as the distance from the center point of the power semiconductor element 402 increases. Therefore, in FIG. 10, it can be said that the corner portion of the power semiconductor element 402 has the largest thermal stress.
すなわち、パワー半導体モジュールにおいて、最も熱応力が大きい箇所(応力集中部)は、パワー半導体素子402と接合部404の接合界面かつ、パワー半導体素子402の角部となる。 That is, in the power semiconductor module, the portion (stress concentration portion) with the largest thermal stress is the joint interface between the power semiconductor element 402 and the joint 404 and the corner of the power semiconductor element 402.
以上のことから、接合部404中における、上述の応力集中部において、接合部404中に残存するボイドを起点としてクラックが発生することが、接続不良あるいは熱抵抗悪化の原因と推定できる。 From the above, it can be presumed that the occurrence of cracks starting from the voids remaining in the joint 404 in the above-mentioned stress concentration part in the joint 404 is the cause of poor connection or deterioration of thermal resistance.
そして、従来のSiの場合の半導体素子の150℃程度の発熱によって、パワー半導体素子402と接合部404の熱膨張係数の差から生じる熱応力では、接合部404中に残存するボイドの影響を受けないが、SiC、GaNの場合の半導体素子の250℃程度の発熱によって生じる熱応力では、接合部404中に残存するボイドを起点としてクラックが発生する。 The thermal stress generated from the difference in thermal expansion coefficient between the power semiconductor element 402 and the joint 404 due to the heat generation of the semiconductor element in the case of conventional Si at about 150 ° C. is affected by voids remaining in the joint 404. However, in the case of SiC and GaN, cracks are generated starting from voids remaining in the joint 404 in the thermal stress generated by the heat generation of the semiconductor element at about 250 ° C.
従って、前記特許文献1の接合材料による接合構造体では、半導体素子の250℃程度の発熱によって生じる熱応力に対する接合部の耐熱性は不十分であるという課題を有している。 Therefore, the bonded structure of the bonding material disclosed in Patent Document 1 has a problem that the heat resistance of the bonded portion against the thermal stress generated by the heat generation of the semiconductor element at about 250 ° C. is insufficient.
本発明は、従来のパワー半導体モジュールにおけるこのような課題を考慮し、半導体素子の使用時の250℃程度の発熱によって生じる熱応力に対しても耐熱性が優れ、また、半導体素子と電極とを品質良く接合し接合信頼性の高い、半導体素子の接合構造体、製造方法を提供することを目的とする。 In consideration of such a problem in the conventional power semiconductor module, the present invention is excellent in heat resistance against thermal stress caused by heat generation at about 250 ° C. when the semiconductor element is used. An object of the present invention is to provide a semiconductor element bonding structure and a manufacturing method which are bonded with high quality and have high bonding reliability.
第1の本発明は、
基板に形成される電極と、
前記電極に対向して配置された半導体素子と、
前記電極と前記半導体素子との間に形成され、前記半導体素子および前記電極を接合した接合部とを備える半導体素子の接合構造体であって、
前記接合部は、前記電極の平面に垂直方向に積層された、基盤金属層および前記基盤金属層の両側に形成されたCuSn系化合物が主体を占める金属間化合物層を有し、
少なくとも一方の前記金属間化合物層の厚みは、前記接合部の外縁部側の方が、中央部側より小さいことを特徴とする、半導体素子の接合構造体である。
The first aspect of the present invention is
An electrode formed on a substrate;
A semiconductor element disposed opposite the electrode;
A junction structure of a semiconductor element, comprising a junction formed between the electrode and the semiconductor element, the junction joining the semiconductor element and the electrode,
The junction includes a base metal layer and an intermetallic compound layer mainly formed of CuSn-based compounds formed on both sides of the base metal layer, which are stacked in a direction perpendicular to the plane of the electrode,
The thickness of at least one of the intermetallic compound layers is a junction structure for a semiconductor element, wherein the outer edge side of the junction is smaller than the center side.
第2の本発明は、
前記一方の前記金属間化合物層は、前記半導体素子側に積層された金属間化合物層であることを特徴とする、第1の本発明の半導体素子の接合構造体である。
The second aspect of the present invention
The one intermetallic compound layer is an intermetallic compound layer laminated on the semiconductor element side. The semiconductor element junction structure according to the first aspect of the present invention.
第3の本発明は、
前記接合構造体を上面視した形状において、
前記接合部の平面形状の四つの角部はR形状を有し、
前記接合部の一つの角部から、前記一つの角部と最も近い前記半導体素子の角部までの距離が、前記接合部の一つの辺から、前記一つの辺と最も近い前記半導体素子の一辺までの距離よりも短いことを特徴とする、第1の本発明の半導体素子の接合構造体である。
The third aspect of the present invention provides
In the shape of the joined structure viewed from above,
Four corners of the planar shape of the joint have an R shape,
The distance from one corner of the junction to the corner of the semiconductor element closest to the one corner is one side of the semiconductor element closest to the one side from one side of the junction 1 is a junction structure for a semiconductor device according to the first aspect of the present invention.
第4の本発明は、
前記半導体素子の外縁部は、前記金属間化合物層の厚みが、前記接合部の外縁部に向かうにしたがって小さくなる前記金属間化合物層の部分の上に配置されていることを特徴とする、第1の本発明の半導体素子の接合構造体である。
The fourth invention relates to
The outer edge portion of the semiconductor element is disposed on the portion of the intermetallic compound layer, where the thickness of the intermetallic compound layer decreases toward the outer edge portion of the bonding portion. 1 is a bonded structure of a semiconductor element of the present invention.
第5の本発明は、
前記接合部の前記金属間化合物層は、前記接合部の外縁部に向かうにしたがってその厚みが小さくなる部分と、その厚みが均一な中央部との間に、最も厚みが厚い最厚部が形成されていることを特徴とする、第1の本発明の半導体素子の接合構造体である。
The fifth aspect of the present invention relates to
The intermetallic compound layer of the joint portion is formed with the thickest portion having the largest thickness between the portion where the thickness decreases toward the outer edge portion of the joint portion and the central portion where the thickness is uniform. A junction structure for a semiconductor device according to the first aspect of the present invention.
第6の本発明は、
基盤金属層の両側に、Cuよりなる第1金属層をそれぞれ形成し、さらに各前記第1金属層の外側に、前記第1金属層と金属間化合物を形成できるSnよりなる第2金属層をそれぞれ成膜することによって、多層膜を形成する多層膜形成工程と、
前記多層膜をパンチ加工によって打ち抜き、平坦化することによって、接合材料を得る接合材料形成工程と、
電極と半導体素子とを、前記接合材料により接合することによって、前記電極と、前記半導体素子と、それら電極と半導体素子とを接合している接合部とを有する接合構造体を得る接合工程と、を備え、
前記接合構造体の前記接合部は、前記電極の平面に垂直方向に積層された、前記基盤金属層および前記基盤金属層の両側に形成されたCuSn系化合物が主体を占める金属間化合物層を有し、
少なくとも一方の前記金属間化合物層の厚みは、前記接合部の外縁部側の方が、中央部側より小さいことを特徴とする、半導体素子の接合構造体の製造方法である。
The sixth invention relates to
A first metal layer made of Cu is formed on both sides of the base metal layer, and a second metal layer made of Sn capable of forming an intermetallic compound with the first metal layer is formed outside each first metal layer. A multilayer film forming step for forming a multilayer film by forming each film,
A bonding material forming step of obtaining a bonding material by punching and planarizing the multilayer film by punching, and
A bonding step of obtaining a bonded structure having the electrode, the semiconductor element, and a bonding portion bonding the electrode and the semiconductor element by bonding the electrode and the semiconductor element with the bonding material; With
The joint portion of the joint structure has an intermetallic compound layer mainly formed by the base metal layer and CuSn-based compounds formed on both sides of the base metal layer, which are stacked in a direction perpendicular to the plane of the electrode. And
The thickness of at least one of the intermetallic compound layers is a method for manufacturing a bonded structure of a semiconductor element, characterized in that the outer edge side of the bonded portion is smaller than the central portion side.
以上のように、本発明によれば、半導体素子の使用時の250℃程度の発熱によって生じる熱応力に対しても耐熱性が優れ、また、半導体素子と電極とを品質良く接合し接合信頼性の高い、半導体素子の接合構造体を実現できる。 As described above, according to the present invention, heat resistance is excellent against thermal stress caused by heat generation of about 250 ° C. when a semiconductor element is used, and the semiconductor element and the electrode are bonded with high quality to achieve bonding reliability. It is possible to realize a semiconductor element junction structure having a high height.
以下に本発明の実施の形態にかかる接合構造体と、その製造方法について、図面を参照しながら説明する。以下の図面においては、説明の簡潔化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。 A bonded structure according to an embodiment of the present invention and a manufacturing method thereof will be described below with reference to the drawings. In the following drawings, components having substantially the same function are denoted by the same reference numerals for the sake of brevity.
図1は、本発明の実施の形態の接合構造体の断面図であって、パワー半導体モジュール99が基板101に実装された模式図である。半導体素子102が接合部304により、電極103に接合されて、接合構造体を形成している。
FIG. 1 is a cross-sectional view of a bonded structure according to an embodiment of the present invention, in which a power semiconductor module 99 is mounted on a substrate 101. The
次に、図2を用いて、接合材料204について説明する。まず、図2(a)を用いて、多層膜104の形成工程について説明する。はじめに、基盤金属層105として厚みが50μmの箔状のAl層を用意する。この箔状のAl層105の両面に、中間層106−1、106−2として、置換めっき法によりZnを0.5μm成膜する。
Next, the
箔状のAl層105は、加工性に優れていることから本接合材料に適用している。Znよりなる中間層106−1、106−2は、中間層106−1、106−2の外側に形成される第1金属層107−1、107−2と、上記Al層105との密着性を確保する目的で成膜している。
The foil-
次に、中間層106−1、106−2の外側(Al層105に接した面の反対側)に、第1金属層107−1、107−2として、電解めっき法によりCuを3μm成膜する。 Next, on the outer side of the intermediate layers 106-1 and 106-2 (on the opposite side of the surface in contact with the Al layer 105), as a first metal layer 107-1 and 107-2, 3 μm of Cu is formed by electrolytic plating. To do.
第1金属層107−1、107−2の材料としては、そのさらに外側に成膜する第2金属層108−1、108−2と金属間化合物を形成できる材料を用いている。 As a material for the first metal layers 107-1 and 107-2, a material capable of forming an intermetallic compound with the second metal layers 108-1 and 108-2 formed on the outer side is used.
さらに、第1金属層107−1、107−2の外側に第2金属層108−1、108−2として、Snを電解めっき法により3μm成膜する。 Further, Sn is formed to a thickness of 3 μm as the second metal layers 108-1 and 108-2 on the outside of the first metal layers 107-1 and 107-2 by an electrolytic plating method.
Snよりなる第2金属層108−1、108−2は、溶融時に接合対象である電極103を濡れさせること、第1金属層107−1、107−2と拡散反応を起こし、金属間化合物を形成させることを目的として成膜している。このようにして多層膜104を形成する。
The second metal layers 108-1 and 108-2 made of Sn wet the
次に、このような多層膜を加工して接合材料204を得る接合材料形成工程について説明する。以上のような多層膜104を、図2(b)に示す様に、パンチ加工にて4mm×4mmのサイズに打ち抜き、接合材料204を得る。ここで得た接合材料204の外縁部である領域Aを模式的に拡大した図を図2(c)に示す。
Next, a bonding material forming process for processing the multilayer film to obtain the
パンチ加工による打ち抜きは、図2(c)に示すように、打ち抜いた接合材料204の外縁部に突起部212を形成することを目的として実施している。
As shown in FIG. 2C, punching by punching is performed for the purpose of forming a protruding portion 212 on the outer edge portion of the punched
なお、図示はしていないが、図2(b)の領域A以外の接合材料204の外縁部も同じ突起部212が形成されている。
Although not shown, the same protrusion 212 is formed on the outer edge of the
最後に、打ち抜いた接合材料204を、精密バイスを用いて押しつぶすことで平坦化する。
Finally, the punched
精密バイスによる平坦化は、図2(d)に示すように、パンチ加工により打ち抜いた接合材料204の外縁部に出来た突起部212を押しつぶし、半導体との接合面を平坦化して、平坦化した突起部213を形成する目的で実施している。なお、図2(b)、(c)、(d)中で、図2(a)と同一の符号のものは同じ機能の構成要素である。
As shown in FIG. 2D, the flattening by the precision vise is flattened by crushing the protrusion 212 formed on the outer edge of the
次に、本発明の実施の形態における接合構造体の製造工程(接合工程)を、図1中の接合構造体100を模式的に拡大した図である図3(a)、(b)、(c)の製造工程フロー図に従って説明する。図1、図2の符号と同一の図3中の符号に関しては、同じ機能の構成要素を表す。また、図3中には上述した突起部212は特に表してはいない。 Next, the manufacturing process (joining process) of the joined structure in the embodiment of the present invention is a schematic enlarged view of the joined structure 100 in FIG. 1 (a), (b), ( A description will be given according to the manufacturing process flow chart of c). The same reference numerals in FIG. 3 as those in FIGS. 1 and 2 represent components having the same functions. Further, in FIG. 3, the above-described protrusion 212 is not particularly shown.
先ず、製造工程の概略を説明する。電極103上に、上述した突起部212を有する接合材料204を載置し、所望の形態で、電極103上の電極表面処理層110に、接合材料204の第2金属層108−2のSnを濡れ拡がらせ(図3(a))、その上に、半導体素子102を載置し(図3(b))、半導体素子102と接合部304の界面或いは電極103と接合部304の界面において、金属間化合物109−1、109−2を形成した状態で接合するものである(図3(c))。
First, an outline of the manufacturing process will be described. The
次に、さらに具体的な工程を説明する。 Next, more specific steps will be described.
まず、図3(a)に示すように、電極103上に接合材料204を載置する。ここでの電極103は、Cuで構成している。上述のような工程により製造した接合材料204を、水素5%を含む窒素雰囲気中で250℃に加熱した状態の電極103上に、50gf〜150gf程度の荷重で載置する(図3(a))。
First, as shown in FIG. 3A, the
ここで電極表面処理層110にAgを用いた場合は、第2金属層108−2と金属間化合物AgSn系化合物を形成し、電極103と接合材料204が接合される。
Here, when Ag is used for the electrode
次に図3(b)に示すように、接合材料204の上に半導体素子102を載置する。ここで半導体素子102はSiCで構成され、直径が6インチで厚みが0.3mmのウェハから、4mm×4mmの大きさで切り出されている。尚、半導体素子102の裏面電極111は、最外層にAgを1μm形成させている。接合材料204の上に半導体素子102を載置する工程は、水素5%を含む窒素雰囲気中で、250℃に加熱した状態の電極103上の接合材料204の上に、半導体素子102を50gf〜150gf程度の荷重で載置する。
Next, as shown in FIG. 3B, the
それによって、Agからなる裏面電極111は、Snからなる第2金属層108−1と金属間化合物AgSn系化合物を形成し、半導体素子102と接合材料204が接合される。
Thereby, the back electrode 111 made of Ag forms the second metal layer 108-1 made of Sn and the intermetallic compound AgSn-based compound, and the
次に、半導体素子102を接合材料204に載置してから10分保持させた後に、冷却する。図3(c)はその冷却後の状態を示す。具体的には、水素5%を含む窒素雰囲気中で、電極103を250℃の等温加熱状態で約10分保持した後、電極103を室温(約25℃)まで自然冷却し、接合材料204を凝固させた。
Next, after the
これにより、接合材料204の第1金属層107−1のCuと第2金属層108−1のSnとの拡散反応、また、第1金属層107−2のCuと第2金属層108−2のSnとの拡散反応が起こり、金属間化合物109−1、109−2としてCuSn系化合物が形成され、半導体素子102と電極103とが接合部304により接合されるている状態となる。
As a result, the diffusion reaction between the Cu of the first metal layer 107-1 and the Sn of the second metal layer 108-1 of the
なお、上述したように、半導体素子102の裏面電極111のAgと、接合材料204の第2金属層108−1のSnとの拡散反応、さらに電極表面処理層110のAgと接合材料204の第2金属層108−2のSnとの拡散反応によっても金属間化合物を形成するが、ここでは裏面電極111、電極表面処理層110の厚みが1μmと薄いことから、金属間化合物109−1、109−2は、接合材料204の第1金属層107−1のCuと第2金属層108−1のSn、また、第1金属層107−2のCuと、第2金属層108−2のSnとの拡散反応により形成される金属間化合物が主体となっている。
As described above, the diffusion reaction between Ag of the back surface electrode 111 of the
具体的には、図3(a)の、電極103上に接合材料204を載置する工程において、電極表面処理層110のAgと、第2金属層108−2のSnとの拡散反応によって、AgSn系化合物が形成され、図3(b)の、接合材料204の上に半導体素子102を載置する工程において、裏面電極111のAgと第2金属層108−1のSnとの拡散反応によって、AgSn系化合物が形成されるが、図3(c)の、半導体素子102を接合材料204に載置して10分保持させた後に冷却する工程で、第1金属層107−1、107−2のCuと第2金属層108−1、108−2のSnとの拡散反応によって形成するCuSn系化合物が、金属間化合物109−1、109−2の主体を占める。
Specifically, in the step of placing the
このことから、後述の金属間化合物109−1、109−2に関しては、接合材料204の第1金属層107−1と第2金属層108−1との拡散反応、また、第1金属層107−2と第2金属層108−2との拡散反応により形成する、金属間化合物に関して説明する。
From this, regarding the intermetallic compounds 109-1 and 109-2, which will be described later, the diffusion reaction between the first metal layer 107-1 and the second metal layer 108-1 of the
このようにして製造された、本実施の形態の接合構造体は、図4に示すように、電極103と、電極103に対向して配置される半導体素子102と、電極103と半導体素子102との間に形成され、半導体素子102および電極103を接合する接合部304とを備え、その接合部304は、Al層105と、Al層105の両面に形成された金属間化合物層109−1、109−2とを有し、半導体素子102寄りの金属間化合物層109−1は、金属間化合物層の厚みが、接合部304の外縁部に向かうにしたがって、ほぼ小さくなる配置で状態で、電極103の平面に垂直方向に積層された、半導体素子の接合構造体となる。なお、図8に示すように、接合部304の外縁部に向かうにしたがって、一部大きくなる部分214もある。
As shown in FIG. 4, the bonded structure according to the present embodiment manufactured in this manner includes an
次に、本実施の形態における信頼性向上効果について説明する。 Next, the reliability improvement effect in this Embodiment is demonstrated.
本実施の形態について行った試験例では、接合構造体を組み立て(ワイヤ、ボンディング、封止)まで実施し、低温側が−40℃、高温側が125℃の温度サイクル試験300サイクル後に製品を超音波映像で観察し、接合構造体の接合部のクラック、剥離の欠陥を判定し、接合部の表面積に対して欠陥が20%未満の製品歩留まり(N数=20)を算出した。製品歩留まりの判定は、80%以上を良品とした。 In the test example conducted for this embodiment, the bonded structure is assembled (wire, bonding, sealing), and the product is subjected to an ultrasonic image after 300 cycles of the temperature cycle test of −40 ° C. on the low temperature side and 125 ° C. on the high temperature side. Were observed, and cracks and peeling defects in the bonded portion of the bonded structure were determined, and a product yield (N number = 20) having a defect of less than 20% with respect to the surface area of the bonded portion was calculated. In the product yield judgment, 80% or more was judged as non-defective product.
比較例は、従来の接合構造体により製造した製品であり、Sn系はんだ材料とCuの混合粉を用いることにより、CuSn系化合物を形成させ、厚み50μmの接合部とした。 The comparative example is a product manufactured using a conventional bonded structure, and a CuSn-based compound was formed by using a mixed powder of Sn-based solder material and Cu to obtain a bonded portion having a thickness of 50 μm.
比較例の場合、温度サイクル試験の製品歩留まりが20%であるのに対して、本実施の形態の接合構造体の温度サイクル試験の製品歩留まりは100%であり、接合構造体の接合面積が確保されていることを確認した。 In the case of the comparative example, the product yield of the temperature cycle test is 20%, whereas the product yield of the temperature cycle test of the bonded structure of the present embodiment is 100%, and the bonding area of the bonded structure is ensured. Confirmed that it has been.
比較例と本実施の形態で、温度サイクル試験の製品歩留まりに差が生じたことの原因としては、接合部中のボイドの残存に起因するものと考えられる。つまり、比較例では、温度サイクル試験中に生じる熱応力によって、接合部の応力集中部に存在するボイドを起点としたクラック、剥離が発生したのに対して、本実施の形態では応力集中部におけるボイドの残存を抑制することにより、接合部のクラック、剥離の発生を防止できているものと考えられる。 The cause of the difference in the product yield of the temperature cycle test between the comparative example and this embodiment is considered to be due to the remaining voids in the joint. That is, in the comparative example, the thermal stress generated during the temperature cycle test caused cracks and delamination starting from voids existing in the stress concentration part of the joint, whereas in the present embodiment, in the stress concentration part. It is considered that the occurrence of cracks and delamination at the joints can be prevented by suppressing the remaining voids.
以下に、その応力集中部におけるボイド残存の抑制メカニズムについて説明する。 Hereinafter, a mechanism for suppressing the remaining void in the stress concentration portion will be described.
まず、上述した比較例におけるボイドの残存について、図9を用いて説明する。比較例においては、Sn系はんだ粉とCu粉の混合粉を用い、Sn系はんだ粉が溶融する温度まで加熱することによりSnCu化合物を形成させるが、SnCu化合物形成の際の拡散反応による原子の移動は、CuのSnに対する拡散速度の方が、SnのCuに対する拡散速度よりも速い為、Cu粉の部分に原子欠損が生じる。この原子欠損が集積することでボイドが生じる。上述した比較例においては、金属間化合物化前のSn系はんだ粉とCu粉の混合粉中には、Cu粉が偏りなく存在しており、その為、金属間化合物化した接合部404中には偏りなくボイドが分布する。 First, the remaining voids in the comparative example described above will be described with reference to FIG. In the comparative example, a SnCu compound is formed by using a mixed powder of Sn-based solder powder and Cu powder, and heated to a temperature at which the Sn-based solder powder melts. However, atoms move due to a diffusion reaction during SnCu compound formation. Since the diffusion rate of Cu with respect to Sn is higher than the diffusion rate of Sn with respect to Cu, atomic defects occur in the Cu powder portion. Voids are generated by accumulating these atomic defects. In the comparative example described above, Cu powder is present evenly in the mixed powder of Sn-based solder powder and Cu powder before intermetallic compound formation. Voids are distributed evenly.
一方、上述した本実施の形態におけるボイドの残存について、図4を用いて説明する。なお、図1、図2、図3、の符号と同一の図4中の符号に関しては、同じ機能を有する構成要素である。本実施の形態における接合材料204の形状では、上述したように、図2(d)に示すように、接合材料204の外縁部Bにおいて平坦化した突起部213を形成しており、接合材料204の中心部Cと比べて、外縁部Bにおいては、第1金属層107−1(Cu)が薄く存在している。これにより、図3(c)の工程において、第1金属層107−1のCuと第2金属層108−1のSnとの拡散反応が起こる際に、第2金属層108−1のSn中に拡散する第1金属層107−1のCuが少なく、接合材料204の外縁部Bにおける第1金属層(Cu)に発生する原子欠損が微量となる(図2(b)参照)。その結果、第1金属層107−1のCuと第2金属層108−1のSnとで形成される金属間化合物層109−1の、接合部304の外縁部B’におけるボイドの残存は抑制され、接合部304中のボイドの残存は、図4に示すようなボイド残存領域316に分布することになる。
On the other hand, the remaining voids in the above-described embodiment will be described with reference to FIG. 4, which are the same as those in FIGS. 1, 2, and 3, are components having the same function. In the shape of the
なお、電極103寄りでは、第1金属層107−2(Cu)はそれほど薄くはなっておらず、半導体素子102よりのような偏りが生じていないので、図4に示すように、電極103寄りの金属間化合物層109−2におけるボイドの残存は中央部C’に偏らない。ここで、後述するように、応力集中は、半導体素子102側の界面で大きく生じるので問題は無い。
Note that the first metal layer 107-2 (Cu) is not so thin near the
次に、接合材料の載置方向について説明する。 Next, the mounting direction of the bonding material will be described.
半導体素子102の材料がSiCの場合、熱膨張係数は、3〜4ppm/℃である。一方、電極103の基材がCuである場合、熱膨張係数は17ppm/℃となる。また、上述した本実施の形態における接合部304の場合、熱膨張係数は19ppm/℃となる。熱応力は、熱膨張係数の差が大きいほど、大きくなる。従って、上述した本実施の形態においては、接合部304と半導体素子102の接合界面Dに生じる熱応力の方が、接合部304と電極103の接合界面Eに生じる熱応力よりも大きい。したがって、接合材料204の載置方向について図5に模式的に示すように、接合材料204の外縁部に形成した平坦化した突起部213を、図5(b)のように電極側に向けるのではなく、図5(a)のように、半導体素子側に向けて接合した方が、より耐熱性が高まることになる。なお、図1、図2、図3、図4の符号と同一の、図5中の符号に関しては、同一の機能を持つ構成要素である。
When the material of the
次に、角部における接合材料の形状上の特徴と効果について説明する。 Next, features and effects on the shape of the bonding material at the corner will be described.
図1,図2、図3、図4、図5の符号と同一の、図6中の符号に関しては、同一の機能を持つ構成要素である。まず、接合構造体100の上面視を示した、図6(a)を用いて説明する。図中、電極103は図示していない。パンチ加工により打ち抜いて形成した接合材料204は、角にR形状を有する。R形状とは、半径の寸法がRである円の2本の半径と、その間にある円弧によって囲まれた中心角が90°の扇形となる形状である。その為、半導体素子102を接合材料204に載置する場合、接合材料204の角に有するR形状の頂点と半導体素子102の角の頂点を位置合わせした状態で接合する。
6, which are the same as those in FIGS. 1, 2, 3, 4, and 5, are components having the same functions. First, it demonstrates using FIG. 6A which showed the upper surface view of the joining structure body 100. FIG. In the figure, the
つづいて、図6(a)における、角部314の半導体素子102に対して垂直方向断面かつ半導体素子102と接合部304の接合界面近傍の模式図(角部)を図6(b)に、辺部315の半導体素子102に対して垂直方向断面かつ半導体素子102と接合部304の接合界面近傍の模式図(辺部)を図6(c)に示す。半導体素子102の角から、接合部304の角までの距離x(図6(b))は、半導体素子102の辺から、接合部304の辺までの距離y(図6(c))よりも短くなる。
Next, in FIG. 6A, a schematic diagram (corner part) of the cross section in the direction perpendicular to the
これによって、接合部304中の外縁部に有する平坦化した突起部213の効果により接合部304中のボイドの残存が抑制される程度は、半導体素子102の直下の部分で比較すると、半導体素子使用時の熱応力が最大となる半導体素子102の角部314において、半導体素子102の辺部315よりも大きく抑制される。
As a result, the degree to which the remaining voids in the
従って、本実施の形態において、接合構造体の応力集中部におけるボイド残存の抑制によるクラック防止効果は、図6(b)の距離xが図6(c)の距離yと等しい場合よりも高まる。 Therefore, in this embodiment, the crack prevention effect due to the suppression of remaining voids in the stress concentration portion of the bonded structure is higher than when the distance x in FIG. 6B is equal to the distance y in FIG.
次に、半導体と接合材料の大小関係について説明する。 Next, the size relationship between the semiconductor and the bonding material will be described.
図7は、図6(a)における、角部314の半導体素子102に対して垂直方向断面かつ半導体素子102と接合部304の接合界面近傍の模式図である。なお、図1,図2、図3、図4、図5、図6の符号と同一の、図7中の符号に関しては、同一の機能を持つ構成要素である。
FIG. 7 is a schematic diagram of a cross section in the direction perpendicular to the
図7(a)のように、半導体素子102の外縁部Fが、接合部304の平坦化した突起部213の領域内に無い場合、接合部304のボイドの残存が抑制され、クラックの起点が存在しない平坦化した突起部213の領域内に、半導体素子使用時の応力集中部がなく、クラック防止効果が薄まる。
As shown in FIG. 7A, when the outer edge portion F of the
一方、図7(b)のように、半導体素子102の外縁部Fが、接合部304の平坦化した突起部213の領域内から外側にはみ出している場合、半導体素子102と接合材料204の接合プロセスにおける荷重により、半導体素子が破壊する可能性が高くなる。
On the other hand, as shown in FIG. 7B, when the outer edge portion F of the
つまり、本実施の形態において設けた、接合材料204の平坦化した突起部213によるクラックの発生防止効果は、図7(c)のように、半導体素子102の外縁部Fが、接合部304の平坦化した突起部213の領域内に有る場合に最も高くなる。
That is, the effect of preventing the occurrence of cracks due to the
次に、突起部の根本形状によるボイド発生位置の制御について説明する。 Next, the control of the void generation position by the root shape of the protrusion will be described.
図8に示す、図6(a)における、角部314付近における、半導体素子102に対して垂直方向断面かつ半導体素子102と接合部304の接合界面近傍の模式図を用いて説明する。図1,図2、図3、図4、図5、図6、図7の符号と同一の、図8中の符号に関しては、同一の機能を持つ構成要素である。
A description will be given with reference to a schematic diagram of FIG. 8A in FIG. 6A, in the vicinity of the corner portion 314, in the direction perpendicular to the
本実施の形態における接合部304の外縁部B’に設けた平坦化した突起部213の根本部分Gにおいて、接合部304の中央部C’と比較して、基盤金属層105が薄く、金属間化合物層109−1が厚い箇所(最厚部214)が存在する。これは、多層膜104をパンチ加工した上で、精密バイスにより平坦化を行ったことで形成されている。この形状により、金属間化合物層109−1の形成時に残存するボイドは、接合部304の中央部C’におけるボイド残存領域317と比べて、半導体素子102と接合部304の接合界面Dから離れた位置(最厚部におけるボイド残存領域318)、つまり、より内側(図8では下側)となる。
In the base portion G of the flattened
なお、ボイドが残存する場所が、接合界面Dから離れた位置、つまり図8のように下のほうに形成される理由は、SnCu化合物形成の際の拡散反応による原子の移動は、CuのSnに対する拡散速度の方が、SnのCuに対する拡散速度よりも速い為、Cu粉の部分に原子欠損が生じるが、接合材料204ではそのCuの層107−1、107−2の方が、Snの層108−1、108−2より内側に、すなわち、図8では、下側に配置されていた結果である。
The place where the voids remain is formed at a position away from the bonding interface D, that is, at the lower side as shown in FIG. 8 because the movement of atoms due to the diffusion reaction during the formation of the SnCu compound is caused by Sn in Cu. Since the diffusion rate with respect to Cu is faster than the diffusion rate with respect to Cu of Sn, atomic deficiency occurs in the Cu powder portion. However, in the
熱応力は、半導体素子102と接合部304の接合界面D付近が最も大きく、接合界面Dから離れるほど小さくなる。従って、本形状によって、接合部304の外縁部近傍におけるクラックの防止効果が得られ、接合部304における平坦化した突起部213によるクラック防止効果に加えて、接合部304の接合信頼性向上に寄与している。
The thermal stress is greatest near the junction interface D between the
かかる本発明の実施の形態の構成によれば、電極の面に垂直方向に積層された、箔状の基盤金属層の外側に複数の金属層を有し、かつ外縁部に突起部を形成した接合材料により、半導体素子と電極とを接合することで、パワー半導体モジュールの実使用時における熱応力によるクラックの発生を防止することが可能となり、半導体素子と電極とを品質良く接合して接合信頼性を上げることができる。 According to the configuration of the embodiment of the present invention, a plurality of metal layers are formed on the outer side of the foil-like base metal layer stacked in the direction perpendicular to the electrode surface, and the protrusions are formed on the outer edge portion. By joining the semiconductor element and the electrode with the bonding material, it becomes possible to prevent the occurrence of cracks due to thermal stress during actual use of the power semiconductor module. Can raise the sex.
なお、本発明の上述した実施の形態では、接合材料の基盤金属層としてAl箔を使用したが、外縁部の突起部を安定して形成できる金属であれば良い。 In the above-described embodiment of the present invention, the Al foil is used as the base metal layer of the bonding material. However, any metal that can stably form the protruding portion of the outer edge portion may be used.
本発明の上述した実施の形態では、めっきにより多層膜化した接合材料をパンチにより打ち抜くことで、外縁部の突起部を形成したが、そのような形状を安定して形成できる方法であれば良く、例えばエッチング法などを用いても良い。その場合は、エッチングによって基盤金属層の外縁部に突起形状を形成した後、中間層をめっきする。続いて、再びエッチングによって外縁部において、中間層が薄くなるように加工する。更に、めっきとエッチングの工程を繰り返すことによって、第1金属層、第2金属層についても、所望の形状を形成し接合材料を得ることが出来る。 In the above-described embodiment of the present invention, the bonding material formed into a multilayer film by plating is punched out by punching to form the outer edge protrusion. However, any method that can stably form such a shape may be used. For example, an etching method or the like may be used. In that case, after forming a projection shape on the outer edge of the base metal layer by etching, the intermediate layer is plated. Subsequently, the outer layer is processed again by etching so that the intermediate layer becomes thin. Furthermore, by repeating the plating and etching steps, the first metal layer and the second metal layer can be formed in desired shapes to obtain a bonding material.
本発明の上述した実施の形態では、精密バイスを用いて平坦化を行ったが、形状を安定して形成できる方法であれば良く、例えば油圧プレスなどでも良い。 In the above-described embodiment of the present invention, planarization is performed using a precision vice. However, any method that can stably form the shape may be used, and for example, a hydraulic press may be used.
本発明によれば、半導体モジュールの実使用時における半導体素子の発熱によって生じる応力による接合部の破壊を防止し、半導体素子と電極とを品質良く接合して接合信頼性を上げることができることから、パワー半導体モジュール、大電力トランジスタ等の半導体パッケージの用途に適用できる。 According to the present invention, it is possible to prevent breakage of the joint due to stress generated by heat generation of the semiconductor element during actual use of the semiconductor module, and to improve the bonding reliability by bonding the semiconductor element and the electrode with high quality. It can be applied to semiconductor package applications such as power semiconductor modules and high power transistors.
99 パワー半導体モジュール
100 接合構造体
102 半導体素子
103 電極
104 多層膜
105 基盤金属層
106−1 中間層
106−2 中間層
107−1 第1金属層
107−2 第1金属層
108−1 第2金属層
108−2 第2金属層
109−1 金属間化合物層
109−2 金属間化合物層
110 電極表面処理層
111 裏面電極
204 接合材料
212 突起部
213 平坦化した突起部
214 最厚部
304 接合部
314 角部
315 辺部
316 ボイド残存領域
317 中央部におけるボイド残存領域
318 最厚部におけるボイド残存領域
401 パワー半導体モジュール
402 パワー半導体素子
403 電極
404 接合部
419 ボイド残存領域
99 Power Semiconductor Module 100
Claims (6)
前記電極に対向して配置された半導体素子と、
前記電極と前記半導体素子との間に形成され、前記半導体素子および前記電極を接合した接合部とを備える半導体素子の接合構造体であって、
前記接合部は、前記電極の平面に垂直方向に積層された、基盤金属層および前記基盤金属層の両側に形成されたCuSn系化合物が主体を占める金属間化合物層を有し、
少なくとも一方の前記金属間化合物層の厚みは、前記接合部の外縁部側の方が、中央部側より小さいことを特徴とする、半導体素子の接合構造体。 An electrode formed on a substrate;
A semiconductor element disposed opposite the electrode;
A junction structure of a semiconductor element, comprising a junction formed between the electrode and the semiconductor element, the junction joining the semiconductor element and the electrode,
The junction includes a base metal layer and an intermetallic compound layer mainly formed of CuSn-based compounds formed on both sides of the base metal layer, which are stacked in a direction perpendicular to the plane of the electrode,
The thickness of at least one of the intermetallic compound layers is such that the outer edge side of the bonding part is smaller than the central part side.
前記接合部の平面形状の四つの角部はR形状を有し、
前記接合部の一つの角部から、前記一つの角部と最も近い前記半導体素子の角部までの距離が、前記接合部の一つの辺から、前記一つの辺と最も近い前記半導体素子の一辺までの距離よりも短いことを特徴とする、請求項1に記載の半導体素子の接合構造体。 In the shape of the joined structure viewed from above,
Four corners of the planar shape of the joint have an R shape,
The distance from one corner of the junction to the corner of the semiconductor element closest to the one corner is one side of the semiconductor element closest to the one side from one side of the junction The junction structure of a semiconductor device according to claim 1, wherein the junction structure is shorter than the distance up to.
前記多層膜をパンチ加工によって打ち抜き、平坦化することによって、接合材料を得る接合材料形成工程と、
電極と半導体素子とを、前記接合材料により接合することによって、前記電極と、前記半導体素子と、それら電極と半導体素子とを接合している接合部とを有する接合構造体を得る接合工程と、を備え、
前記接合構造体の前記接合部は、前記電極の平面に垂直方向に積層された、前記基盤金属層および前記基盤金属層の両側に形成されたCuSn系化合物が主体を占める金属間化合物層を有し、
少なくとも一方の前記金属間化合物層の厚みは、前記接合部の外縁部側の方が、中央部側より小さいことを特徴とする、半導体素子の接合構造体の製造方法。 A first metal layer made of Cu is formed on both sides of the base metal layer, and a second metal layer made of Sn capable of forming an intermetallic compound with the first metal layer is formed outside each first metal layer. A multilayer film forming step for forming a multilayer film by forming each film,
A bonding material forming step of obtaining a bonding material by punching and planarizing the multilayer film by punching, and
A bonding step of obtaining a bonded structure having the electrode, the semiconductor element, and a bonding portion bonding the electrode and the semiconductor element by bonding the electrode and the semiconductor element with the bonding material; With
The joint portion of the joint structure has an intermetallic compound layer mainly formed by the base metal layer and CuSn-based compounds formed on both sides of the base metal layer, which are stacked in a direction perpendicular to the plane of the electrode. And
The thickness of at least one said intermetallic compound layer is the manufacturing method of the junction structure of a semiconductor element characterized by the outer edge part side of the said junction part being smaller than the center part side.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012115319A JP5927567B2 (en) | 2012-05-21 | 2012-05-21 | Junction structure and manufacturing method of semiconductor element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012115319A JP5927567B2 (en) | 2012-05-21 | 2012-05-21 | Junction structure and manufacturing method of semiconductor element |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013243246A JP2013243246A (en) | 2013-12-05 |
JP5927567B2 true JP5927567B2 (en) | 2016-06-01 |
Family
ID=49843857
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012115319A Active JP5927567B2 (en) | 2012-05-21 | 2012-05-21 | Junction structure and manufacturing method of semiconductor element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5927567B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2021153447A1 (en) * | 2020-01-30 | 2021-08-05 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5093235B2 (en) * | 2007-06-04 | 2012-12-12 | 株式会社村田製作所 | Electronic component device and manufacturing method thereof |
JP2010073908A (en) * | 2008-09-19 | 2010-04-02 | Hitachi Ltd | Semiconductor apparatus and method of manufacturing the same |
JP5601275B2 (en) * | 2010-08-31 | 2014-10-08 | 日立金属株式会社 | Bonding material, manufacturing method thereof, and manufacturing method of bonding structure |
-
2012
- 2012-05-21 JP JP2012115319A patent/JP5927567B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013243246A (en) | 2013-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6111764B2 (en) | Power module substrate manufacturing method | |
JP5672324B2 (en) | Manufacturing method of joined body and manufacturing method of power module substrate | |
US9786577B2 (en) | Power module substrate, heat-sink-attached power-module substrate, and heat-sink-attached power module | |
JP6079505B2 (en) | Bonded body and power module substrate | |
WO2014115677A1 (en) | Power module substrate, power module substrate with heat sink, and power module with heat sink | |
JP5991102B2 (en) | Power module substrate with heat sink, power module with heat sink, and method for manufacturing power module substrate with heat sink | |
US20130043594A1 (en) | Method for manufacturing semiconductor device and semiconductor device | |
US9536855B2 (en) | Semiconductor device and method of fabricating same | |
JP2009147111A (en) | Bonding material, method of manufacturing the same, and semiconductor apparatus | |
JP6256176B2 (en) | Manufacturing method of joined body, manufacturing method of power module substrate | |
JP6011552B2 (en) | Power module substrate with heat sink and manufacturing method thereof | |
KR20140097535A (en) | Semiconductor device and fabrication method for semiconductor device | |
JP2012119609A (en) | Junction structure of semiconductor element and manufacturing method of the same | |
KR102454265B1 (en) | Laminate bonding materials, semiconductor packages and power modules | |
JP6819299B2 (en) | Joined body, substrate for power module, manufacturing method of joined body and manufacturing method of substrate for power module | |
JP5927567B2 (en) | Junction structure and manufacturing method of semiconductor element | |
JP5904257B2 (en) | Power module substrate manufacturing method | |
JP6528559B2 (en) | Method of manufacturing ceramic / aluminum bonded body, method of manufacturing power module substrate, ceramic / aluminum bonded body, power module substrate | |
JP6303420B2 (en) | Power module substrate | |
KR102524698B1 (en) | Assembly, power module substrate, power module, assembly method and manufacturing method of power module substrate | |
JP6572810B2 (en) | Manufacturing method of joined body and manufacturing method of power module substrate | |
WO2017126653A1 (en) | Bonded body, power module substrate, power module, bonded body manufacturing method, and power module substrate manufacturing method | |
JP7310482B2 (en) | Bonding structure and liquid phase diffusion bonding method | |
JP6264822B2 (en) | Power module substrate with heat sink and manufacturing method thereof | |
JP6237058B2 (en) | Power module substrate with copper plate and method for manufacturing power module substrate with copper plate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20150312 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20150318 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150319 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160229 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160324 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5927567 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |