JP5926835B2 - Power converter - Google Patents

Power converter Download PDF

Info

Publication number
JP5926835B2
JP5926835B2 JP2015088789A JP2015088789A JP5926835B2 JP 5926835 B2 JP5926835 B2 JP 5926835B2 JP 2015088789 A JP2015088789 A JP 2015088789A JP 2015088789 A JP2015088789 A JP 2015088789A JP 5926835 B2 JP5926835 B2 JP 5926835B2
Authority
JP
Japan
Prior art keywords
semiconductor element
stage
power conversion
phase
semiconductor elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015088789A
Other languages
Japanese (ja)
Other versions
JP2015156799A (en
Inventor
春彦 藤戸
春彦 藤戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015088789A priority Critical patent/JP5926835B2/en
Publication of JP2015156799A publication Critical patent/JP2015156799A/en
Application granted granted Critical
Publication of JP5926835B2 publication Critical patent/JP5926835B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Inverter Devices (AREA)

Description

本発明の実施形態は、電力変換装置に関する。   Embodiments described herein relate generally to a power conversion apparatus.

電力変換装置に使用されるのは、交流を直流に変換するコンバータ回路や直流を交流に
変換するインバータ回路である。これらの回路には、例えばＩＧＢＴといった半導体素子
が使用されている。但し一般的に半導体素子は、交流と直流の電流変換のためのスイッチ
ングの際に損失が発生し発熱するため、電力変換装置の温度上昇を抑えるために冷却器が
取り付けられている。また、半導体素子と端子台または周辺の電気部品を接続するための
配線は、電線や導体を使用している。半導体素子が各相３つずつ使用される場合、多くは
上段、中段、下段の３段に配置される（以下の特許文献１参照）。 What is used in the power converter is a converter circuit that converts alternating current into direct current or an inverter circuit that converts direct current into alternating current. For these circuits, for example, semiconductor elements such as IGBTs are used. However, since a semiconductor element generally generates a loss and generates heat at the time of switching for AC and DC current conversion, a cooler is attached to suppress a temperature rise of the power converter. Moreover, the wiring for connecting the semiconductor element to the terminal block or the surrounding electric parts uses electric wires or conductors. When three semiconductor elements are used for each phase, many are arranged in three stages, ie, an upper stage, a middle stage, and a lower stage (see Patent Document 1 below).

特開２０００−２９５８６４号公報JP 2000-295864 A

しかしながら、上記特許文献１では、以下の点について対応がなされていない。   However, in the said patent document 1, correspondence is not made about the following points.

すなわち、上記特許文献１のように、半導体素子が３段に配置されると、半導体素子の
冷却に関して、上部の半導体素子は下部の半導体素子から発生する熱の煽りによって素子
の温度が高くなる傾向にある。そのため半導体素子が３段に配置される場合には、上部の
半導体素子を使用温度範囲へ冷却するべく、設置される冷却器が大きくなる。 That is, when the semiconductor elements are arranged in three stages as in the above-mentioned Patent Document 1, the temperature of the upper semiconductor element tends to increase due to the heat generated from the lower semiconductor element with respect to the cooling of the semiconductor element. It is in. For this reason, when the semiconductor elements are arranged in three stages, a larger cooler is installed to cool the upper semiconductor element to the operating temperature range.

また冷却器が大きくなると回路を構成する導体が大きくなり、インダクタンスが増大す
る。従って、半導体素子の配置の仕方により冷却器が大型化し、さらには導体インダクタ
ンスの増加により半導体素子を保護するための回路が追加され、より一層のコスト増加や
電力変換装置の大型化を招くことになる。 Further, when the cooler is increased, the conductors constituting the circuit are increased and the inductance is increased. Therefore, the size of the cooler is increased depending on the arrangement of the semiconductor elements, and further, a circuit for protecting the semiconductor elements is added due to an increase in the conductor inductance, resulting in a further increase in cost and an increase in the size of the power converter. Become.

さらには、電力変換装置が鉄道車両等に使用される場合、当該鉄道車両が導入される路
線によっては低床化が必要なためコンパクト化が求められることもある。また、外国の鉄
道車両等は日本の鉄道車両等よりも低床となる場合もあり、この場合にはより一層電力変
換装置への厳しいコンパクト化の要求がなされる。 Furthermore, when the power conversion device is used for a railway vehicle or the like, it may be required to be compact because a floor needs to be lowered depending on the route into which the railway vehicle is introduced. In addition, foreign railway vehicles and the like may have a lower floor than Japanese railway vehicles and the like, and in this case, there is a further demand for more compact power conversion devices.

本発明は上記課題を解決するためになされたものであり、本発明の目的は、半導体素子
等構成機器の配置に工夫を凝らすことで、コンパクトでスペース効率に優れた電力変換装
置を提供することである。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a compact and excellent space efficiency power conversion device by devising the arrangement of components such as semiconductor elements. It is.

本発明の実施の形態に係る電力変換装置は、電力変換器の３相のそれぞれに対応する３つの半導体素子ユニット群と、前記半導体素子ユニット群のそれぞれを構成する３つの半導体素子ユニットと、を備え、前記半導体素子ユニット群を構成する前記３つの半導体素子ユニットは２段に配置され、１つの半導体素子ユニットが一方の段に配置され、他の２つの半導体素子ユニットは他方の段に、前記一方の段の１つの半導体素子ユニットの中心から前記他方の段の２つの半導体素子ユニットの中心までが等距離となるように配置され、前記一方の段から前記他方の段へと向かう方向に対して垂直な方向から見て同形状の導体により前記一方の段に配置された半導体素子ユニットと前記他方の段に配置された２つの半導体素子ユニットとをそれぞれ接続する。 The power conversion device according to the embodiment of the present invention includes three semiconductor element unit groups corresponding to the three phases of the power converter, and three semiconductor element units constituting each of the semiconductor element unit groups. The three semiconductor element units constituting the semiconductor element unit group are arranged in two stages, one semiconductor element unit is arranged in one stage, and the other two semiconductor element units are arranged in the other stage, It is arranged so that the distance from the center of one semiconductor element unit of one stage to the center of the two semiconductor element units of the other stage is equal to the direction from the one stage to the other stage. and two semiconductor element units arranged in the semiconductor device unit and the other stages are arranged on the one stage by a conductor having the same shape as viewed from the direction perpendicular Te it It is to connect.

第１の実施の形態における電力変換装置の全体構成を示す正面図である。It is a front view which shows the whole structure of the power converter device in 1st Embodiment. 第１の実施の形態における電力変換装置の変形例１を示す正面図である。It is a front view which shows the modification 1 of the power converter device in 1st Embodiment. 第１の実施の形態における電力変換装置の変形例２を示す正面図である。It is a front view which shows the modification 2 of the power converter device in 1st Embodiment. 第２の実施の形態における電力変換装置の全体構成を示す正面図である。It is a front view which shows the whole structure of the power converter device in 2nd Embodiment. 第３の実施の形態における電力変換装置の全体構成を示す正面図である。It is a front view which shows the whole structure of the power converter device in 3rd Embodiment. 第４の実施の形態における電力変換装置の全体構成を示す正面図である。It is a front view which shows the whole structure of the power converter device in 4th Embodiment.

以下、本発明の実施の形態について図面を参照して詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

（第１の実施の形態）
図１は、第１の実施の形態における電力変換装置Ｓ１の全体構成を示す正面図である。
電力変換装置Ｓ１は、３個１組で１相を構成し、全部で３相を構成する半導体素子１と、
半導体素子１のうち、複数の半導体素子１を電気的に接続する導体２と、半導体素子１へ
電力を供給するゲート線３とを備えている。 (First embodiment)
FIG. 1 is a front view showing an overall configuration of a power conversion device S1 according to the first embodiment.
The power conversion device S1 constitutes one phase with a set of three semiconductor elements 1 that constitute three phases in total,
Among the semiconductor elements 1, a conductor 2 that electrically connects a plurality of semiconductor elements 1 and a gate line 3 that supplies power to the semiconductor element 1 are provided.

電力変換装置Ｓ１は、例えば、交流を直流に変換するコンバータ回路や直流を交流に変
換するインバータ回路である。またこれらの回路に使用される半導体素子１は、例えばＩ
ＧＢＴやＳｉＣ等の素子である。 The power conversion device S1 is, for example, a converter circuit that converts alternating current into direct current or an inverter circuit that converts direct current into alternating current. The semiconductor element 1 used in these circuits is, for example, I
It is an element such as GBT or SiC.

半導体素子１は、３個１組で１相を構成している。図１においては、破線で示す三角形
（略正三角形）に囲まれる３個の半導体素子１が１組となる。全ての図面において、左か
らＵ相、Ｖ相、Ｗ相となり、図面ではそれぞれ符号Ｕ、符号Ｖ、符号Ｗで示される。 The semiconductor element 1 constitutes one phase by a set of three. In FIG. 1, three semiconductor elements 1 surrounded by a triangle (substantially regular triangle) indicated by a broken line form one set. In all the drawings, the U phase, the V phase, and the W phase are shown from the left, and are indicated by the symbols U, V, and W in the drawings, respectively.

本発明の実施の形態における半導体素子１は、上下２段に配置されている。図１（以下
、全ての図面）においては、電力変換装置Ｓ（以下、各実施の形態における電力変換装置
をまとめて「電力変換装置Ｓ」と表わす）の正面が示されている。そのため、図１に示す
符号Ｈ、これは電力変換装置Ｓ１の高さを示しているが、この矢印が示す方向が天地方向
となる。従って図１においては、上段に４つの半導体素子１が、下段に５つの半導体素子
１が配置されていることになる。 The semiconductor elements 1 in the embodiment of the present invention are arranged in two upper and lower stages. In FIG. 1 (hereinafter, all drawings), a front view of a power conversion device S (hereinafter, the power conversion devices in the embodiments are collectively referred to as “power conversion device S”) is shown. Therefore, although the code | symbol H shown in FIG. 1 and this has shown the height of power converter device S1, the direction which this arrow shows turns into a top-and-bottom direction. Accordingly, in FIG. 1, four semiconductor elements 1 are arranged in the upper stage, and five semiconductor elements 1 are arranged in the lower stage.

上下２段に配置され１相を構成する半導体素子１は、一方の段に配置される１つの半導
体素子１の中心が、他方の段に配置される２つの半導体素子の中心から等距離の位置に配
置される。すなわち、例えば、Ｕ相を例に挙げて説明すると、一方の段（上段）には１つ
の半導体素子１、他方の段（下段）には２つの半導体素子１、合計３つの半導体素子１に
て１相（Ｕ相）が構成される。これら３つの半導体素子１は、下段に配置される２つの半
導体素子１の中心からそれぞれ等距離となる位置に、上段に配置される１つの半導体素子
１の中心が位置する。すなわち、図１に示されているように、３つの半導体素子１がピラ
ミッド状に積み上がっているかのように配置される。 The semiconductor element 1 that is arranged in two upper and lower stages and constitutes one phase has a position where the center of one semiconductor element 1 arranged on one stage is equidistant from the center of two semiconductor elements arranged on the other stage. Placed in. That is, for example, when the U phase is described as an example, one semiconductor element 1 is provided in one stage (upper stage), two semiconductor elements 1 are provided in the other stage (lower stage), and three semiconductor elements 1 in total. One phase (U phase) is configured. In these three semiconductor elements 1, the center of one semiconductor element 1 arranged in the upper stage is located at a position that is equidistant from the centers of the two semiconductor elements 1 arranged in the lower stage. That is, as shown in FIG. 1, the three semiconductor elements 1 are arranged as if they are stacked in a pyramid shape.

図１に示す電力変換装置Ｓ１においては、Ｕ相とＷ相の２つの相が同じ向き、すなわち
、下段に２つの半導体素子１、上段に１つの半導体素子１が配置されている。一方、Ｖ相
については、上段、下段に配置される半導体素子１の数がこれら２つの相と異なる。Ｖ相
の場合、下段に１つの半導体素子１、上段に２つの半導体素子１が配置される。 In the power conversion device S1 shown in FIG. 1, the two phases of the U phase and the W phase are in the same direction, that is, two semiconductor elements 1 are arranged in the lower stage and one semiconductor element 1 is arranged in the upper stage. On the other hand, for the V phase, the number of semiconductor elements 1 arranged in the upper and lower stages is different from those two phases. In the case of the V phase, one semiconductor element 1 is arranged in the lower stage and two semiconductor elements 1 are arranged in the upper stage.

なお、Ｖ相、Ｗ相のいずれもＵ相同様、３つの半導体素子１がピラミッド状に配置され
る。従って、図１にて各相を示す破線の三角形は、略正三角形となる。但し、各相を示す
破線の三角形は、略正三角形に限らず、例えば、直角三角形といった何らかの三角形の形
状となれば良い。また、上述したように、Ｕ相とＷ相とが同じ向き、Ｖ相のみが逆向きと
なるように半導体素子１が配置されるため、電力変換装置Ｓ１全体として見ると、上段に
１列となるように４つの半導体素子１が配置され、下段には１列となるように５つの半導
体素子１が配置されることになる。 Note that, in both the V phase and the W phase, the three semiconductor elements 1 are arranged in a pyramid shape as in the U phase. Therefore, the broken-line triangles indicating the respective phases in FIG. 1 are substantially equilateral triangles. However, the broken-line triangle indicating each phase is not limited to a substantially regular triangle, but may be any triangle shape such as a right triangle. Further, as described above, since the semiconductor element 1 is arranged so that the U phase and the W phase are in the same direction and only the V phase is in the opposite direction, when viewed as the entire power conversion device S1, one row is arranged in the upper stage. Thus, four semiconductor elements 1 are arranged, and in the lower stage, five semiconductor elements 1 are arranged in one row.

各相を構成する３つの半導体素子１のうち、２つの半導体素子１を互いに電気的に接続
するために導体２が設けられている。この導体２は、導電率の良い、例えば、銅（Ｃｕ）
の板が用いられる。図１に示す電力変換装置Ｓ１においては、導体２の形状は２種類示さ
れている。 Of the three semiconductor elements 1 constituting each phase, a conductor 2 is provided to electrically connect the two semiconductor elements 1 to each other. This conductor 2 has good conductivity, for example, copper (Cu).
Plate is used. In the power conversion device S1 shown in FIG. 1, two types of shapes of the conductor 2 are shown.

すなわち、Ｕ相を例に挙げて説明すると、下段の一方の半導体素子１と上段の半導体素
子１とを接続する導体２の形状は三角形である（導体２ａ）。もう１つの下段の他方の半
導体素子１と上段の半導体素子１とを接続する導体２の形状は四角形であり、長さの異な
る２つの四角形の導体２ｂ，２ｂが使用されている。いずれの形状を採用するかは、接続
対象となる半導体素子１との関係や、周辺に配置される図示しない周辺電気部品の形状等
を勘案して決定される。 That is to say, taking the U phase as an example, the shape of the conductor 2 that connects the lower one semiconductor element 1 and the upper semiconductor element 1 is a triangle (conductor 2a). The shape of the conductor 2 connecting the other semiconductor element 1 in the other lower stage and the upper semiconductor element 1 is a quadrangle, and two rectangular conductors 2b and 2b having different lengths are used. Which shape is adopted is determined in consideration of the relationship with the semiconductor element 1 to be connected, the shape of peripheral electrical components (not shown) arranged in the periphery, and the like.

電力変換装置Ｓには、半導体素子１へ電力を供給するゲート線３が設けられている。第
１の実施の形態において取り上げる電力変換装置Ｓ１，Ｓ２，Ｓ３のいずれも、上段に配
置される半導体素子１に対してはその上部に、下段に配置される半導体素子１に対しては
その下部に、それぞれゲート線３ａ，３ｂが設けられる。また、各ゲート線３ａ，３ｂに
用いられる電線をまとめるために、適宜電線支え４が設けられている。この電線支え４は
、図面にてそれぞれ示される位置に設けられているが、電線の配置や取り回し等を考慮し
て、任意の場所に設けることができる。 The power converter S is provided with a gate line 3 for supplying power to the semiconductor element 1. All of power conversion devices S1, S2, and S3 taken up in the first embodiment are above the semiconductor element 1 arranged at the upper stage and below the semiconductor element 1 arranged at the lower stage. Are provided with gate lines 3a and 3b, respectively. Moreover, in order to collect the electric wire used for each gate line 3a, 3b, the electric wire support 4 is provided suitably. The electric wire support 4 is provided at a position shown in the drawing, but can be provided at an arbitrary place in consideration of arrangement and handling of the electric wire.

半導体素子１の裏面には、半導体素子１の冷却のための冷却器５が設けられている。半
導体素子１はそのスイッチングの際に発熱することから、本発明の実施の形態においては
冷却器５を電力変換装置Ｓに取り付けることによって、半導体素子１の温度上昇を緩和し
ている。 A cooler 5 for cooling the semiconductor element 1 is provided on the back surface of the semiconductor element 1. Since the semiconductor element 1 generates heat during the switching, the temperature rise of the semiconductor element 1 is mitigated by attaching the cooler 5 to the power conversion device S in the embodiment of the present invention.

なお、半導体素子１を複数段に配置すると、上段に配置される半導体素子１は下部に配
置される半導体素子１から発生する熱の煽りによって素子の温度が高くなる傾向にある。
従って、本発明の実施の形態における冷却器５は、上段に配置される半導体素子１の冷却
をより効率的に行うために、上段に配置される半導体素子１及び、その上部のゲート線３
ａが設けられている位置まで掛かるように配置されている。一方、下段に配置される半導
体素子１の下部には同じようにゲート線３ｂが設けられているが、このゲート線３ｂは冷
却器５の設置範囲に含まれない。 When the semiconductor elements 1 are arranged in a plurality of stages, the temperature of the semiconductor elements 1 arranged in the upper stage tends to increase due to heat generated from the semiconductor elements 1 arranged in the lower part.
Therefore, the cooler 5 according to the embodiment of the present invention includes the semiconductor element 1 arranged in the upper stage and the gate line 3 on the upper part in order to more efficiently cool the semiconductor element 1 arranged in the upper stage.
It arrange | positions so that it may reach to the position in which a is provided. On the other hand, the gate line 3 b is provided in the same manner below the semiconductor element 1 arranged in the lower stage, but this gate line 3 b is not included in the installation range of the cooler 5.

以上、図１を用いて説明した通り、半導体素子等構成機器の配置に工夫を凝らすことで
、コンパクトでスペース効率に優れた電力変換装置を提供することができる。すなわち、
３つの半導体素子を天地方向に積層して３段の電力変換装置を構成するよりも上下２段に
半導体素子を納めることによって、天地方向の高さを低く抑えることが可能となる。 As described above with reference to FIG. 1, a power converter that is compact and excellent in space efficiency can be provided by devising the arrangement of components such as semiconductor elements. That is,
The height in the vertical direction can be kept low by placing the semiconductor elements in the upper and lower two stages rather than stacking three semiconductor elements in the vertical direction to form a three-stage power conversion device.

また、３つの半導体素子を２段に配置することによって、これまでよりも冷却器の大き
さもコンパクト化することができる。その上、図１に示すようにＵ相、Ｖ相、Ｗ相を効率
よく配置することができるため、導体インダクタンスの低減、サージ電圧抑制回路等の省
略を図ることが可能となる。 Also, by arranging three semiconductor elements in two stages, the size of the cooler can be made more compact than before. In addition, since the U phase, V phase, and W phase can be efficiently arranged as shown in FIG. 1, it is possible to reduce the conductor inductance and omit the surge voltage suppression circuit and the like.

電力変換装置のコンパクト化は、例えば、電力変換装置が組み込まれる装置に対するス
ペース効率を高めるだけではなく全体のコンパクト化に寄与することになり、さらには、
製造性の向上、搬送の際のハンドリング性能の向上、といった効果も奏する。 For example, the compactness of the power conversion device not only increases the space efficiency of the device in which the power conversion device is incorporated, but also contributes to the overall compactness.
There are also the effects of improving manufacturability and handling performance during transportation.

ここで図２は、第１の実施の形態における電力変換装置Ｓ１の変形例１を示す正面図で
ある。図２の電力変換装置Ｓ２においては、Ｕ相、Ｖ相、Ｗ相の３つの各相が同じ向きに
配置されている点が図１に示す電力変換装置Ｓ１と相違する。この場合、図２に示すよう
に上段に１つの半導体素子１、下段に２つの半導体素子１がそれぞれ配置されて１相を構
成する。従って、合計で上段に３つの半導体素子１、下段に６つの半導体素子１がそれぞ
れ配置される。 Here, FIG. 2 is a front view showing a first modification of the power conversion device S1 in the first embodiment. The power converter S2 of FIG. 2 is different from the power converter S1 shown in FIG. 1 in that the three phases of the U phase, the V phase, and the W phase are arranged in the same direction. In this case, as shown in FIG. 2, one semiconductor element 1 is arranged in the upper stage, and two semiconductor elements 1 are arranged in the lower stage to constitute one phase. Accordingly, in total, three semiconductor elements 1 are arranged in the upper stage and six semiconductor elements 1 are arranged in the lower stage.

当該変形例１においては、特にＶ相の配置の仕方が図１に示す電力変換装置Ｓ１におけ
るＶ相と大きく相違する。３つの各相を図１の電力変換装置Ｓ１のように配置させる方法
もあるが、この配置方法は設計上手間が増える可能性がある。 In the first modification, the arrangement of the V phase is particularly different from the V phase in the power conversion device S1 shown in FIG. There is also a method of arranging each of the three phases as in the power conversion device S1 of FIG. 1, but this arrangement method may increase the design effort.

一方、変形例１に示す電力変換装置Ｓ２における３つの各相はいずれも同じ方向を向い
た状態で設置されている。このような向きであれば、配線等も含めた設置のための設計の
手間を大きく削減させることが可能となる。 On the other hand, each of the three phases in the power conversion device S2 shown in the modified example 1 is installed in a state in which it faces the same direction. With such an orientation, it is possible to greatly reduce the design effort for installation including wiring and the like.

図３は、第１の実施の形態における電力変換装置Ｓ１の変形例２を示す正面図である。
変形例２の電力変換装置Ｓ３において、半導体素子１を互いに接続する導体２の形状は、
いずれも三角形であり、導体２ａ，２ａ’のいずれも同形状の部材である。すなわち、導
体２ａ’は、下段の一方の半導体素子１と上段の半導体素子１とを接続する三角形の導体
２ａと同形状の部材を、下段の２つの半導体素子１の中心から等距離を示す点を結んで形
成される仮想の直線を境に反転、配置して、下段の他方の半導体素子１と上段の半導体素
子１とを接続する。 FIG. 3 is a front view showing a second modification of the power conversion device S1 according to the first embodiment.
In the power conversion device S3 of Modification 2, the shape of the conductor 2 that connects the semiconductor elements 1 to each other is as follows.
Both are triangular, and both conductors 2a and 2a 'are members of the same shape. That is, the conductor 2a ′ is a point that shows a member having the same shape as the triangular conductor 2a that connects the lower one semiconductor element 1 and the upper semiconductor element 1 at an equal distance from the center of the two lower semiconductor elements 1. The lower semiconductor element 1 and the upper semiconductor element 1 are connected to each other by inverting and arranging with a virtual straight line formed by connecting the two.

このように各相において必要とされる導体２をいずれも同じ形状とすることで、部品点
数の削減、取り付け作業の効率化を図ることができる。 Thus, by making the conductors 2 required in each phase the same shape, the number of parts can be reduced and the efficiency of the mounting work can be improved.

なお、以上では図１と図３とを用いて１相の３つの半導体素子１を接続する導体２の形
状として、１つの三角形、２つの四角形の組み合わせ、２つの三角形の組み合わせについ
て説明したが、この他の組み合わせ、例えば、１つの三角形、１つの四角形の組み合わせ
、或いは、２つの四角形の組み合わせの導体２を使用して複数の半導体素子１を接続して
も良い。また、導体２の形状そのものも三角形と四角形だけではなく、半導体素子１間に
おける必要な電気的接続が確保できるのであれば、その他の形状であっても良い。 In the above description, a triangle, a combination of two rectangles, and a combination of two triangles have been described as the shape of the conductor 2 that connects the three semiconductor elements 1 of one phase using FIG. 1 and FIG. A plurality of semiconductor elements 1 may be connected by using conductors 2 of other combinations, for example, one triangle, one quadrangle combination, or two quadrangle combinations. Further, the shape of the conductor 2 is not limited to a triangle and a rectangle, but may be any other shape as long as necessary electrical connection between the semiconductor elements 1 can be secured.

なお、変形例１及び変形例２のいずれにおいても、上述した本発明の実施の形態におけ
る各効果を奏することはもちろんである。 In addition, in any of the first modification and the second modification, it is needless to say that each effect in the above-described embodiment of the present invention is achieved.

（第２の実施の形態）
次に第２の実施の形態について説明する。なお、第２の実施の形態において、上述の第
１の実施の形態において説明した構成要素と同一の構成要素には同一の符号を付し、同一
の構成要素の説明は重複するので省略する。 (Second Embodiment)
Next, a second embodiment will be described. In the second embodiment, the same components as those described in the first embodiment are denoted by the same reference numerals, and the description of the same components is omitted because it is duplicated.

第２の実施の形態における電力変換装置Ｓ４は、第１の実施の形態における電力変換装
置Ｓ１ないしＳ３と上下２段に配置される半導体素子１の配置レイアウトが相違する。な
お、その他の構成については、第１の実施の形態における電力変換装置Ｓ１ないしＳ３と
同様である。 The power conversion device S4 in the second embodiment is different from the power conversion devices S1 to S3 in the first embodiment in the layout of the semiconductor elements 1 arranged in two upper and lower stages. In addition, about another structure, it is the same as that of power converter device S1 thru | or S3 in 1st Embodiment.

図４は、第２の実施の形態における電力変換装置Ｓ４の全体構成を示す正面図である。
第２の実施の形態における半導体素子１は、上下２段に配置され１相を構成する半導体素
子は、一方の段に配置される１つの半導体素子の中心と他方の段に配置される第１の半導
体素子の中心とを結ぶ直線と、第１の半導体素子の中心と第１の半導体素子と同じ他方の
段に配置される第２の半導体素子の中心とを結ぶ直線とが、第１の半導体素子の中心にお
いて互いに直交する位置に配置される。 FIG. 4 is a front view showing an overall configuration of the power conversion device S4 according to the second embodiment.
The semiconductor element 1 in the second embodiment is arranged in two upper and lower stages, and the semiconductor element constituting one phase is the first arranged in the center of one semiconductor element arranged in one stage and the other stage. A straight line connecting the center of the first semiconductor element and a straight line connecting the center of the first semiconductor element and the center of the second semiconductor element arranged in the same other stage as the first semiconductor element. They are arranged at positions orthogonal to each other at the center of the semiconductor element.

すなわち、図４に示されるＵ相を例に挙げて説明する。Ｕ相においては、下段に第１の
半導体素子１ａと第２の半導体素子１ｂとの２つの半導体素子１が配置されている。一方
、上段には１つの半導体素子１ｃが配置されている。第１の半導体素子１ａを基準に考え
ると、第１の半導体素子１ａの中心は上段に配置される半導体素子１ｃの中心と（垂直な
）直線で結ぶことが可能である（図４に示す仮想線Ｌ１を参照）。また、第１の半導体素
子１ａの中心は、同じ下段に配置されている半導体素子１ｂの中心と（水平な）直線で結
ぶことができる（図４に示す仮想線Ｌ２を参照）。しかもこの仮想線Ｌ１と仮想線Ｌ２と
は、第１の半導体素子１ａの中心を交点とし互いに直交する関係にある。 That is, the U phase shown in FIG. 4 will be described as an example. In the U phase, two semiconductor elements 1 of the first semiconductor element 1a and the second semiconductor element 1b are arranged in the lower stage. On the other hand, one semiconductor element 1c is arranged on the upper stage. Considering the first semiconductor element 1a as a reference, the center of the first semiconductor element 1a can be connected to the center of the semiconductor element 1c arranged in the upper stage by a (vertical) straight line (see the hypothesis shown in FIG. 4). (See line L1). Further, the center of the first semiconductor element 1a can be connected to the center of the semiconductor element 1b arranged in the same lower stage by a (horizontal) straight line (see a virtual line L2 shown in FIG. 4). Moreover, the imaginary line L1 and the imaginary line L2 are in a relationship orthogonal to each other with the center of the first semiconductor element 1a as an intersection.

このように半導体素子１が配置されると、Ｕ相を構成する３つの半導体素子１は、図４
の破線で示すように直角三角形で囲むことが可能となる。第２の実施の形態においては、
３つの各相をそれぞれ構成する半導体素子１をこのように配置させることによって、半導
体素子等構成機器の配置に工夫を凝らすことで、コンパクトでスペース効率に優れた電力
変換装置を提供することができる。 When the semiconductor element 1 is arranged in this way, the three semiconductor elements 1 constituting the U phase are as shown in FIG.
As shown by the broken line in FIG. In the second embodiment,
By arranging the semiconductor element 1 that constitutes each of the three phases in this manner, the power converter apparatus that is compact and excellent in space efficiency can be provided by devising the arrangement of the component devices such as semiconductor elements. .

なお、図４に示すＶ相は、Ｕ相とＷ相とは逆の向きとなるように配置されている。但し
、このような配置だけではなく、例えば、３つの相いずれも同じ向きとなるように半導体
素子１を配置させることももちろん可能である。 Note that the V phase shown in FIG. 4 is arranged so that the U phase and the W phase are in opposite directions. However, not only such an arrangement, but also the semiconductor element 1 can of course be arranged so that, for example, all three phases are in the same direction.

また、第２の実施の形態における導体２は、四角形のみ、四角形と三角形の組み合わせ
、或いは、三角形のみ、と図４には３つのパターンが示されている。但し、同形状の導体
を複数使用することによって部品点数の削減に資することになるが、一方で、上述したよ
うに、どのような形状の導体を使用しても構わない。 Moreover, the conductor 2 in 2nd Embodiment is only a square, the combination of a square and a triangle, or only a triangle, and three patterns are shown by FIG. However, the use of a plurality of conductors having the same shape contributes to the reduction of the number of parts, but on the other hand, as described above, any shape of conductor may be used.

（第３の実施の形態）
次に第３の実施の形態について説明する。なお、第３の実施の形態において、上述の第
１、或いは第２の実施の形態において説明した構成要素と同一の構成要素には同一の符号
を付し、同一の構成要素の説明は重複するので省略する。 (Third embodiment)
Next, a third embodiment will be described. In the third embodiment, the same components as those described in the first or second embodiment are denoted by the same reference numerals, and the description of the same components is duplicated. I will omit it.

第３の実施の形態における電力変換装置Ｓ５は、ゲート線３’の配置がこれまでの第１
、或いは、第２の実施の形態における電力変換装置Ｓ１ないしＳ４と相違する。その他の
構成は、上述した通りである。 In the power conversion device S5 according to the third embodiment, the arrangement of the gate line 3 ′ is the first so far.
Or, it is different from the power converters S1 to S4 in the second embodiment. Other configurations are as described above.

これまでは、上段に配置される半導体素子１の上部（ゲート線３ａ）、及び、下段に配
置される半導体素子１の下部（ゲート線３ｂ）にそれぞれ配置されていた（図１ないし図
４参照）。第３の実施の形態では、このように上段と下段とで別に設けられていたゲート
線３ａ，３ｂをまとめて１つのゲート線３’とし、しかもこのゲート線３’を上段に配置
される半導体素子１と下段に配置される半導体素子１との間に設けることとしている。 Until now, the semiconductor device 1 has been arranged at the upper part (gate line 3a) of the semiconductor element 1 arranged at the upper stage and the lower part (gate line 3b) of the semiconductor element 1 arranged at the lower stage (see FIGS. 1 to 4). ). In the third embodiment, the gate lines 3a and 3b separately provided in the upper stage and the lower stage are combined into one gate line 3 ', and the gate line 3' is arranged in the upper stage. It is supposed to be provided between the element 1 and the semiconductor element 1 arranged in the lower stage.

図５は、第３の実施の形態における電力変換装置Ｓ５の全体構成を示す正面図である。
ゲート線３’は、上段の半導体素子１と下段の半導体素子１との間に設けられ、そこから
それぞれの半導体素子１に対して電力が供給されている。この位置にゲート線３’が設け
られることによって、上段に配置される半導体素子１の上部或いは、下段に配置される半
導体素子１の下部に、それぞれゲート線３を設ける必要がなくなる。従って、電力変換装
置Ｓ５の天地方向の大きさ（高さ）をより一層コンパクトにすることができる。 FIG. 5 is a front view showing the overall configuration of the power conversion device S5 according to the third embodiment.
The gate line 3 ′ is provided between the upper semiconductor element 1 and the lower semiconductor element 1, and power is supplied to each semiconductor element 1 therefrom. By providing the gate line 3 ′ at this position, it is not necessary to provide the gate line 3 above the semiconductor element 1 arranged at the upper stage or below the semiconductor element 1 arranged at the lower stage. Therefore, the size (height) of the power conversion device S5 in the vertical direction can be further reduced.

図５には、その高さを示す矢印が示されている。ここで符号Ｈで示される高さは、第１
、或いは、第２の実施の形態における電力変換装置Ｓ１ないしＳ４の高さを示している。
一方、符号ｈで示される高さは、第３の実施の形態における電力変換装置Ｓ５の高さを示
している。従って、電力変換装置Ｓ５は第１、或いは、第２の実施の形態における電力変
換装置Ｓ１ないしＳ４よりも符号ｈ’分の高さだけ低く構成することが可能となり、より
一層のコンパクト化を図ることができる。 FIG. 5 shows an arrow indicating the height. Here, the height indicated by the symbol H is the first
Alternatively, the heights of the power conversion devices S1 to S4 in the second embodiment are shown.
On the other hand, the height indicated by the symbol h indicates the height of the power conversion device S5 in the third embodiment. Therefore, the power conversion device S5 can be configured to be lower than the power conversion devices S1 to S4 in the first or second embodiment by a height corresponding to the reference symbol h ′, thereby further reducing the size. be able to.

これまでのように半導体素子の配置に工夫を凝らすだけではなく、ゲート線といった構
成機器の配置にまで工夫を凝らすことで、コンパクトでスペース効率に優れた電力変換装
置を提供することができる。 In addition to devising the arrangement of semiconductor elements as in the past, by devising the arrangement of constituent devices such as gate lines, it is possible to provide a compact and highly efficient power conversion device.

（第４の実施の形態）
次に第４の実施の形態について説明する。なお、第４の実施の形態において、上述の第
１ないし第３の実施の形態において説明した構成要素と同一の構成要素には同一の符号を
付し、同一の構成要素の説明は重複するので省略する。 (Fourth embodiment)
Next, a fourth embodiment will be described. In the fourth embodiment, the same components as those described in the first to third embodiments are denoted by the same reference numerals, and the description of the same components is duplicated. Omitted.

第４の実施の形態においては、電力変換装置に新たな部材を追加して構成している点が
、これまで説明してきた電力変換装置Ｓ１ないしＳ５と相違する。その他の構成について
はこれまでと同様である。 The fourth embodiment is different from the power conversion devices S1 to S5 described so far in that a new member is added to the power conversion device. Other configurations are the same as before.

図６は、第４の実施の形態における電力変換装置の全体構成を示す正面図である。第４
の実施の形態における電力変換装置Ｓ６は、上段に配置される半導体素子１と下段に配置
される半導体素子１との間にガードＧが設けられている。 FIG. 6 is a front view showing the overall configuration of the power conversion device according to the fourth embodiment. 4th
In the power conversion device S6 in this embodiment, a guard G is provided between the semiconductor element 1 arranged in the upper stage and the semiconductor element 1 arranged in the lower stage.

ここで電力変換装置Ｓ６が動作中に何らかの原因で半導体素子１が破壊される現象が生
ずることが考えられる。このような現象が生ずると、破壊された半導体素子１の破片が周
囲に飛散する可能性が高い。飛散した破片は周囲の半導体素子１等、周辺の構成機器に損
傷を与えることになるため、それ自体は破壊していないのに飛散した破片によって破壊さ
れてしまうことにもなりかねない。特に実施の形態における電力変換装置Ｓのように、コ
ンパクト化を図るために密集して半導体素子１を配置する構成を採用していると、被害は
より甚大なものになってしまう。 Here, it is conceivable that a phenomenon occurs in which the semiconductor element 1 is destroyed for some reason during the operation of the power conversion device S6. When such a phenomenon occurs, there is a high possibility that the broken pieces of the semiconductor element 1 are scattered around. The scattered pieces may damage peripheral components such as the surrounding semiconductor element 1, and thus may be destroyed by the scattered pieces although they are not destroyed. In particular, if the configuration in which the semiconductor elements 1 are arranged densely for the purpose of compactness is employed as in the power conversion device S in the embodiment, the damage becomes more serious.

そこで、第４の実施の形態における電力変換装置Ｓ６においては、ガードＧを設けてい
る。このガードＧは、例えば平板等で構成されており、例えば半導体素子１の大きさに合
わせてその奥行きが決定される。また、ガードＧの上から導体２が複数の半導体素子１の
間を接続することになるため、導体２に触れない大きさともなる。ガードＧが設けられる
ことによって、破壊された半導体素子１の破片が他の半導体素子１に飛散することを防止
できるため、飛散した破片による二次的な破壊及び、破片による短絡を防止することがで
きる。その意味で、ガードＧは共連れ短絡防止用のガードであるといえる。 Therefore, a guard G is provided in the power conversion device S6 in the fourth embodiment. The guard G is made of, for example, a flat plate, and the depth thereof is determined in accordance with the size of the semiconductor element 1, for example. In addition, since the conductor 2 connects the plurality of semiconductor elements 1 from above the guard G, the conductor 2 is not touched. By providing the guard G, it is possible to prevent the broken pieces of the semiconductor element 1 from being scattered to other semiconductor elements 1, so that secondary destruction caused by the scattered pieces and short circuit due to the broken pieces can be prevented. it can. In that sense, it can be said that the guard G is a guard for preventing a short circuit together.

以上、半導体素子等構成機器の配置に工夫を凝らすことで、コンパクトでスペース効率
に優れるだけではなく、動作中に発生しうる障害にも対応することのできる電力変換装置
を提供することができる。 As described above, by devising the arrangement of components such as semiconductor elements, it is possible to provide a power conversion device that is not only compact and excellent in space efficiency but also can cope with a failure that may occur during operation.

なお、第４の実施の形態においては、ガードＧを上段の半導体素子１と下段の半導体素
子１とを分けるようにその間に配置したが、その他、各段に配置される同列の半導体素子
１間にもガードＧを配置することは可能である。 In the fourth embodiment, the guard G is arranged between the upper semiconductor element 1 and the lower semiconductor element 1 so as to separate them, but in addition, between the semiconductor elements 1 in the same row arranged in each stage. It is also possible to arrange the guard G.

なお、この発明は、上記実施の形態そのままに限定されるものではなく、実施段階では
その要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施の形態に
開示されている複数の構成要素を適宜組み合わせることにより種々の発明を形成できる。
例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に
、異なる実施の形態に亘る構成要素を適宜組み合わせても良い。 Note that the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage. Various inventions can be formed by appropriately combining a plurality of constituent elements disclosed in the above embodiments.
For example, some components may be deleted from all the components shown in the embodiment. Furthermore, you may combine the component covering different embodiment suitably.

１…半導体素子、２…導体、３…ゲート線、４…電線支え、５…冷却器、Ｓ１〜Ｓ６…
電力変換装置。 DESCRIPTION OF SYMBOLS 1 ... Semiconductor element, 2 ... Conductor, 3 ... Gate line, 4 ... Electric wire support, 5 ... Cooler, S1-S6 ...
Power conversion device.

Claims (2)

電力変換器の３相のそれぞれに対応する３つの半導体素子ユニット群と、
前記半導体素子ユニット群のそれぞれを構成する３つの半導体素子ユニットと、を備え、
前記半導体素子ユニット群を構成する前記３つの半導体素子ユニットは２段に配置され、
１つの半導体素子ユニットが一方の段に配置され、他の２つの半導体素子ユニットは他方の段に、前記一方の段の１つの半導体素子ユニットの中心から前記他方の段の２つの半導体素子ユニットの中心までが等距離となるように配置され、
前記一方の段から前記他方の段へと向かう方向に対して垂直な方向から見て同形状の導体により前記一方の段に配置された半導体素子ユニットと前記他方の段に配置された２つの半導体素子ユニットとをそれぞれ接続する電力変換装置。 Three semiconductor element unit groups corresponding to each of the three phases of the power converter;
Three semiconductor element units constituting each of the semiconductor element unit groups,
The three semiconductor element units constituting the semiconductor element unit group are arranged in two stages,
One semiconductor element unit is arranged in one stage, and the other two semiconductor element units are arranged in the other stage from the center of one semiconductor element unit in the one stage to the two semiconductor element units in the other stage. Arranged to be equidistant to the center,
A semiconductor element unit disposed in the one stage and two semiconductors disposed in the other stage by a conductor having the same shape when viewed from a direction perpendicular to the direction from the one stage to the other stage A power conversion device for connecting each element unit. 前記同形状の導体は、前記一方の段に配置された半導体素子ユニットの中心に対して対称に配置される請求項１記載の電力変換装置。   The power converter according to claim 1, wherein the conductor having the same shape is disposed symmetrically with respect to a center of the semiconductor element unit disposed on the one stage.
JP2015088789A 2015-04-23 2015-04-23 Power converter Active JP5926835B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015088789A JP5926835B2 (en) 2015-04-23 2015-04-23 Power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015088789A JP5926835B2 (en) 2015-04-23 2015-04-23 Power converter

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011185619A Division JP5743811B2 (en) 2011-08-29 2011-08-29 Power converter

Publications (2)

Publication Number Publication Date
JP2015156799A JP2015156799A (en) 2015-08-27
JP5926835B2 true JP5926835B2 (en) 2016-05-25

Family

ID=54775756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015088789A Active JP5926835B2 (en) 2015-04-23 2015-04-23 Power converter

Country Status (1)

Country Link
JP (1) JP5926835B2 (en)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5917862A (en) * 1982-06-25 1984-01-30 Hitachi Ltd Parallel connector for gate turn-off thyristor
JPH03280460A (en) * 1990-03-29 1991-12-11 Toshiba Corp Diode module and bridge circuit structure
JP3275132B2 (en) * 1996-11-27 2002-04-15 株式会社日立製作所 Power converter
JP3614704B2 (en) * 1999-04-05 2005-01-26 東芝三菱電機産業システム株式会社 Power converter
JP2001045772A (en) * 1999-08-03 2001-02-16 Yaskawa Electric Corp 3-level inverter or pwn cycloconverter
JP4765017B2 (en) * 2005-05-25 2011-09-07 富士電機株式会社 AC-AC power converter
JP2008086099A (en) * 2006-09-27 2008-04-10 Honda Motor Co Ltd Inverter device
CN101855723B (en) * 2007-11-13 2012-04-25 西门子公司 Power semiconductor module
JP5743811B2 (en) * 2011-08-29 2015-07-01 株式会社東芝 Power converter

Also Published As

Publication number Publication date
JP2015156799A (en) 2015-08-27

Similar Documents

Publication Publication Date Title
JP6362560B2 (en) Semiconductor module, power conversion device, and method of manufacturing semiconductor module
AU2007232027B2 (en) Power conversion device and fabricating method for the same
EP2884650B1 (en) Power module comprising two elements, and three-level power conversion device using same
JP4765017B2 (en) AC-AC power converter
JP5132175B2 (en) Power converter
CN103378713B (en) Power conversion apparatus
JP5438752B2 (en) Semiconductor stack and power conversion device using the same
EP2034602A1 (en) Power converter
JP7177579B2 (en) Semiconductor switching unit
JP5743811B2 (en) Power converter
JP4842018B2 (en) Power converter
JP7375797B2 (en) power converter
US11901834B2 (en) Power conversion device supported by intersecting panel
JP4968528B2 (en) 3-level power converter
WO2019146179A1 (en) Power conversion device and electric railroad vehicle equipped with power conversion device
JP2007042796A (en) Power semiconductor device and inverter equipment
JP5926835B2 (en) Power converter
JP6173579B2 (en) Busbar structure and switchboard using the same
EP3562023B1 (en) Power conversion device
JP2010200525A (en) Three-level inverter circuit
JP4664104B2 (en) Power converter
JP5088879B2 (en) Distribution board
JP2007228639A (en) Voltage boosting chopper apparatus
JP6568422B2 (en) Power converter
JP5204694B2 (en) Switchgear

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160325

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160422

R151 Written notification of patent or utility model registration

Ref document number: 5926835

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151