JP5920842B2 - シミュレーション装置、シミュレーション方法、およびプログラム - Google Patents
シミュレーション装置、シミュレーション方法、およびプログラム Download PDFInfo
- Publication number
- JP5920842B2 JP5920842B2 JP2013246498A JP2013246498A JP5920842B2 JP 5920842 B2 JP5920842 B2 JP 5920842B2 JP 2013246498 A JP2013246498 A JP 2013246498A JP 2013246498 A JP2013246498 A JP 2013246498A JP 5920842 B2 JP5920842 B2 JP 5920842B2
- Authority
- JP
- Japan
- Prior art keywords
- logical
- logical process
- simulation
- processes
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 392
- 238000004088 simulation Methods 0.000 title claims description 145
- 230000008569 process Effects 0.000 claims description 383
- 230000006854 communication Effects 0.000 claims description 62
- 238000004891 communication Methods 0.000 claims description 59
- 238000005457 optimization Methods 0.000 claims description 9
- 238000012545 processing Methods 0.000 description 29
- 230000014509 gene expression Effects 0.000 description 17
- 230000005540 biological transmission Effects 0.000 description 15
- 230000004044 response Effects 0.000 description 11
- 230000006870 function Effects 0.000 description 7
- 238000012546 transfer Methods 0.000 description 7
- 238000004364 calculation method Methods 0.000 description 3
- 238000005094 computer simulation Methods 0.000 description 3
- 230000001934 delay Effects 0.000 description 3
- 230000010365 information processing Effects 0.000 description 3
- 102100031503 Barrier-to-autointegration factor-like protein Human genes 0.000 description 1
- 101710162026 Barrier-to-autointegration factor-like protein Proteins 0.000 description 1
- 238000004422 calculation algorithm Methods 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000002945 steepest descent method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Debugging And Monitoring (AREA)
Description
[特許文献1] 国際公開第2013/084654号
[非特許文献1] Alois Ferscha, Satish K. Tripathi, "Parallel and Distributed Simulation of Discrete Event Systems" ,the University of Maryland Computer Science Department; CS-TR-3336, 15-Oct-1998
[非特許文献2] Vikas Jha, Rajive Bagrodia, "Simultaneous events and lookahead in simulation protocols", Journal ACM Transactions on Modeling and Computer Simulation, Volume 10 Issue 3, July 2000
(数1)
0≦LAB≦L'AB
0≦LBA≦L'BA
(数2)
SA−SB=(LBA−LAB)/2
SA≧0,SB≧0
(数3)
1/(LBA+LAB)
(数5)
SA−SB=(LBA−LAB)/2
SB−SC=(LCB−LBC)/2
SC−SA=(LAC−LCA)/2
SA≧0,SB≧0,SC≧0
0≦LXY≦L'XY
(数6)
LAB+LBC+LCA=LBA+LAC+LCB
0≦LXY≦L'XY
(数7)
SA−SB=(LBA−LAB)/2
SB−SC=(LCB−LBC)/2
SC−SA=(LAC−LCA)/2
SB−SD=(LDB−LBD)/2
SD−SC=(LCD−LDC)/2
SA≧0,SB≧0,SC≧0,SD≧0
0≦LXY≦L'XY
(数8)
LAB+LBC+LCA=LBA+LAC+LCB
LCB+LBD+LDC=LBC+LCD+LDB
0≦LXY≦L'XY
(数9)
SA−SB=(LBA−LAB)/2
SB−SC=(LCB−LBC)/2
SC−SA=(LAC−LCA)/2
SA≧0,SB≧0,SC≧0
0≦LXY≦L'XY、ただし、L'BC=∞
Claims (11)
- シミュレーション対象のシステムに含まれる複数のコンポーネントをモデル化した複数の論理プロセスを並行実行するシミュレーション装置であって、
前記複数の論理プロセス間の通信遅延に基づいて、通信元の各論理プロセスから通信先の各論理プロセスに対して先行実行を許可するメッセージにより許可すべき先行実行時間と、前記複数の論理プロセスに与える初期時間シフトとが満たすべき制約条件を生成する条件生成部と、
前記制約条件を満たし、かつ前記複数の論理プロセス間における前記メッセージの通信オーバーヘッドを最小化する最適化問題を解いて前記複数の論理プロセスの初期時間シフトおよび前記複数の論理プロセス間における先行実行時間を得るソルバー部と、
を備えるシミュレーション装置。 - 前記複数の論理プロセスのそれぞれを前記初期時間シフト分進めた時刻から開始させ、各論理プロセスから前記先行実行時間分の先行実行を許可する前記メッセージを送信させながら前記複数の論理プロセスを並行実行させるシミュレーション部を備える請求項1に記載のシミュレーション装置。
- 前記シミュレーション部は、各論理プロセスに対して送信された前記メッセージにより許可された先行実行時間のうち最小の先行実行時間分先行する時刻まで各論理プロセスの実行を進め、当該論理プロセスから他の論理プロセスに対して前記メッセージを送信させる請求項2に記載のシミュレーション装置。
- 前記ソルバー部は、前記制約条件を満たし、かつ前記複数の論理プロセスにおける前記先行実行時間の合計を最大化する最大化問題を解く請求項1から3のいずれか一項に記載のシミュレーション装置。
- 前記条件生成部は、通信元の各論理プロセスから通信先の各論理プロセスに対する前記メッセージにより許可すべき先行実行時間を、通信元の各論理プロセスから通信先の各倫理プロセスへの前記通信遅延以下とする前記制約条件を生成する請求項1から4のいずれか一項に記載のシミュレーション装置。
- 前記条件生成部は、一の論理プロセスから他の論理プロセスに対して直接通信しない場合に、前記一の論理プロセスから前記他の論理プロセスに対する前記先行実行時間の上限に制約を与えない請求項5に記載のシミュレーション装置。
- 前記条件生成部は、前記複数の論理プロセス間において互いに通信する論理プロセス間において、第1論理プロセスおよび第2論理プロセスの前記初期時間シフトの差を、前記第2論理プロセスから前記第1論理プロセスに対する前記先行実行時間および前記第1論理プロセスから前記第2論理プロセスに対する前記先行実行時間の差より0に近付けた値とする前記制約条件を生成する請求項1から6のいずれか一項に記載のシミュレーション装置。
- 前記条件生成部は、前記複数の論理プロセス間において互いに通信する論理プロセス間において、第1論理プロセスおよび第2論理プロセスの前記初期時間シフトの差を、前記第2論理プロセスから前記第1論理プロセスに対する前記先行実行時間および前記第1論理プロセスから前記第2論理プロセスに対する前記先行実行時間の差の1/4倍から3/4倍までの範囲内とする前記制約条件を生成する請求項7に記載のシミュレーション装置。
- 前記条件生成部は、前記複数の論理プロセス間において互いに通信する論理プロセス間において、第1論理プロセスおよび第2論理プロセスの前記初期時間シフトの差を、前記第2論理プロセスから前記第1論理プロセスに対する前記先行実行時間および前記第1論理プロセスから前記第2論理プロセスに対する前記先行実行時間の差の1/2倍とする前記制約条件を生成する請求項8に記載のシミュレーション装置。
- シミュレーション対象のシステムに含まれる複数のコンポーネントをモデル化した複数の論理プロセスを並行実行するシミュレーション方法であって、
前記複数の論理プロセス間の通信遅延に基づいて、通信元の各論理プロセスから通信先の各論理プロセスに対して先行実行を許可するメッセージにより許可すべき先行実行時間と、前記複数の論理プロセスに与える初期時間シフトとが満たすべき制約条件を生成する条件生成段階と、
前記制約条件を満たし、かつ前記複数の論理プロセス間における前記メッセージの通信オーバーヘッドを最小化する最適化問題を解いて前記複数の論理プロセスの初期時間シフトおよび前記複数の論理プロセス間における先行実行時間を得るソルバー段階と、
を備えるシミュレーション方法。 - コンピュータに、請求項1から9のいずれか一項に記載のシミュレーション装置として機能させるプログラム。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013246498A JP5920842B2 (ja) | 2013-11-28 | 2013-11-28 | シミュレーション装置、シミュレーション方法、およびプログラム |
CN201410637489.3A CN104679576B (zh) | 2013-11-28 | 2014-11-06 | 仿真装置、仿真方法 |
US14/551,174 US9563471B2 (en) | 2013-11-28 | 2014-11-24 | Simulation apparatus, simulation method, and program |
DE102014117431.3A DE102014117431A1 (de) | 2013-11-28 | 2014-11-27 | Simulationsvorrichtung, Simulationsverfahren und Programm |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013246498A JP5920842B2 (ja) | 2013-11-28 | 2013-11-28 | シミュレーション装置、シミュレーション方法、およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015106179A JP2015106179A (ja) | 2015-06-08 |
JP5920842B2 true JP5920842B2 (ja) | 2016-05-18 |
Family
ID=53045660
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013246498A Expired - Fee Related JP5920842B2 (ja) | 2013-11-28 | 2013-11-28 | シミュレーション装置、シミュレーション方法、およびプログラム |
Country Status (4)
Country | Link |
---|---|
US (1) | US9563471B2 (ja) |
JP (1) | JP5920842B2 (ja) |
CN (1) | CN104679576B (ja) |
DE (1) | DE102014117431A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5920842B2 (ja) | 2013-11-28 | 2016-05-18 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | シミュレーション装置、シミュレーション方法、およびプログラム |
JP6600280B2 (ja) * | 2016-06-28 | 2019-10-30 | トヨタテクニカルディベロップメント株式会社 | シミュレーション装置、シミュレーション方法、シミュレーションプログラム |
CN113259482B (zh) * | 2021-06-21 | 2021-12-07 | 北京卡普拉科技有限公司 | 多对多通信模式的优化方法、装置、存储介质及电子设备 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5794005A (en) * | 1992-01-21 | 1998-08-11 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Synchronous parallel emulation and discrete event simulation system with self-contained simulation objects and active event objects |
WO2003096235A2 (en) * | 2002-05-13 | 2003-11-20 | Rensselaer Polytechnic Institute | Discrete event simulation system and method |
JP4020849B2 (ja) * | 2003-09-25 | 2007-12-12 | 松下電器産業株式会社 | シミュレーション装置、シミュレーションプログラム、記録媒体及びシミュレーション方法 |
JP5186290B2 (ja) * | 2008-06-18 | 2013-04-17 | インターナショナル・ビジネス・マシーンズ・コーポレーション | シミュレーション方法、システム及びプログラム |
JP5224957B2 (ja) * | 2008-07-25 | 2013-07-03 | インターナショナル・ビジネス・マシーンズ・コーポレーション | シミュレーション方法、システム及びプログラム |
US9147016B2 (en) * | 2010-08-20 | 2015-09-29 | International Business Machines Corporation | Multi-ECU simulation by using 2-layer peripherals with look-ahead time |
US20130124174A1 (en) * | 2011-06-03 | 2013-05-16 | David R. Jefferson | Internal parallelism in a parallel discrete event simulation for space situational awareness |
JP5790312B2 (ja) * | 2011-08-25 | 2015-10-07 | 富士通株式会社 | 通信方法、通信装置、および、通信プログラム |
JP5961971B2 (ja) * | 2011-10-12 | 2016-08-03 | 富士通株式会社 | シミュレーション装置,方法,およびプログラム |
GB2508769B (en) * | 2011-12-05 | 2014-10-22 | Ibm | Simulation execution method, program and system |
KR20130081354A (ko) * | 2012-01-09 | 2013-07-17 | 삼성전자주식회사 | 분산 병렬 시뮬레이션에서의 통신 방법 |
CN103268251B (zh) * | 2013-05-02 | 2016-12-28 | 中国人民解放军国防科学技术大学 | 一种基于时戳截流的并行离散事件仿真时间同步方法 |
JP5920842B2 (ja) | 2013-11-28 | 2016-05-18 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | シミュレーション装置、シミュレーション方法、およびプログラム |
-
2013
- 2013-11-28 JP JP2013246498A patent/JP5920842B2/ja not_active Expired - Fee Related
-
2014
- 2014-11-06 CN CN201410637489.3A patent/CN104679576B/zh not_active Expired - Fee Related
- 2014-11-24 US US14/551,174 patent/US9563471B2/en not_active Expired - Fee Related
- 2014-11-27 DE DE102014117431.3A patent/DE102014117431A1/de active Pending
Also Published As
Publication number | Publication date |
---|---|
US9563471B2 (en) | 2017-02-07 |
US20150149145A1 (en) | 2015-05-28 |
CN104679576A (zh) | 2015-06-03 |
JP2015106179A (ja) | 2015-06-08 |
CN104679576B (zh) | 2017-10-13 |
DE102014117431A1 (de) | 2015-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Sato et al. | Co-design for a64fx manycore processor and” fugaku” | |
CN107346351B (zh) | 用于基于源代码中定义的硬件要求来设计fpga的方法和*** | |
CN103959251B (zh) | 模拟执行方法、设备和*** | |
US8473886B2 (en) | Parallel parasitic processing in static timing analysis | |
EP2608084A1 (en) | Heterogeneous parallel systems for accelerating simulations based on discrete grid numerical methods | |
US20100299509A1 (en) | Simulation system, method and program | |
US8539406B2 (en) | Equivalence checking for retimed electronic circuit designs | |
JP5920842B2 (ja) | シミュレーション装置、シミュレーション方法、およびプログラム | |
US9910649B2 (en) | Integrating and sharing software build component targets | |
US10860775B1 (en) | Clock pin to clock tap assignment based on circuit device connectivity | |
TW202109289A (zh) | 同步處理器之編譯 | |
US8656337B2 (en) | Optimization method and device for netlist used in logic circuit design for semiconductor integrated circuit | |
US10489149B2 (en) | Information processing apparatus, information processing method and program | |
CN105573763A (zh) | 一种支持rtos的嵌入式***建模方法 | |
CN112906328A (zh) | Fpga原型验证***生成方法及***、fpga原型验证方法及*** | |
Sorensen et al. | A simulator and compiler framework for agile hardware-software co-design evaluation and exploration | |
US10162913B2 (en) | Simulation device and simulation method therefor | |
US8775989B2 (en) | Computer-aided design system and methods thereof for merging design constraint files across operational modes | |
Chen et al. | ESL design and multi-core validation using the System-on-Chip Environment | |
JP7215244B2 (ja) | 記述変換方法、シミュレーション方法及び記述変換プログラム | |
George et al. | Novo-G: A View at the HPC Crossroads for Scientific Computing. | |
EP2849100A1 (en) | System and method for bi-directional coupling of finite analysis solvers | |
Lyras et al. | Hypervised transient SPICE simulations of large netlists & workloads on multi-processor systems | |
Chakravarthi | System on Chip (SOC) Design | |
JP2016146148A (ja) | 設計支援装置、および設計支援方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151127 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20160113 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20160119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160315 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20160316 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160405 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5920842 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |