JP5920032B2 - Light control device - Google Patents
Light control device Download PDFInfo
- Publication number
- JP5920032B2 JP5920032B2 JP2012126128A JP2012126128A JP5920032B2 JP 5920032 B2 JP5920032 B2 JP 5920032B2 JP 2012126128 A JP2012126128 A JP 2012126128A JP 2012126128 A JP2012126128 A JP 2012126128A JP 5920032 B2 JP5920032 B2 JP 5920032B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- gate
- transistor
- terminal
- surge voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims description 39
- 238000007599 discharging Methods 0.000 claims description 21
- 230000005764 inhibitory process Effects 0.000 claims description 11
- 230000002459 sustained effect Effects 0.000 claims description 9
- 230000010354 integration Effects 0.000 claims description 4
- 230000001939 inductive effect Effects 0.000 description 14
- 239000003990 capacitor Substances 0.000 description 13
- 238000010521 absorption reaction Methods 0.000 description 10
- 102100023431 E3 ubiquitin-protein ligase TRIM21 Human genes 0.000 description 7
- 101000685877 Homo sapiens E3 ubiquitin-protein ligase TRIM21 Proteins 0.000 description 7
- 230000002441 reversible effect Effects 0.000 description 6
- 101000685886 Homo sapiens RNA-binding protein RO60 Proteins 0.000 description 5
- 102100023433 RNA-binding protein RO60 Human genes 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000006096 absorbing agent Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000009423 ventilation Methods 0.000 description 4
- 229910052736 halogen Inorganic materials 0.000 description 3
- 150000002367 halogens Chemical class 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000013021 overheating Methods 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Landscapes
- Circuit Arrangement For Electric Light Sources In General (AREA)
Description
本発明は、照明器の調光を行う調光装置に関する。 The present invention relates to a light control device that performs light control of an illuminator.
商用交流電源の電力で点灯する照明器を、例えば住宅の壁等に設置した調光装置によって調光することが広く行われている。このような調光装置の一つとして、その調光装置と、交流電源および照明器との間が2線のみで接続可能なトライアック方式の調光装置が知られている。トライアック方式では、ゲートトリガ信号により、交流波形の山および谷のそれぞれにおいて、トライアックがオフ状態からオン状態に遷移するタイミングが制御される(順位相制御)。このタイミングの制御によって、照明器に供給される電力が制御され、調光が行われる。 It is widely practiced to dim an illuminator that is lit with the power of a commercial AC power source, for example, with a dimming device installed on the wall of a house. As one of such light control devices, there is known a triac light control device capable of connecting the light control device, an AC power source, and an illuminator with only two wires. In the triac method, the timing at which the triac transitions from the off state to the on state is controlled in each of the peaks and troughs of the AC waveform by the gate trigger signal (rank phase control). By controlling the timing, the power supplied to the illuminator is controlled, and light control is performed.
ところで、照明器においては、白熱電球よりも高効率・高寿命であるLED(発光ダイオード)を用いた照明器が普及してきている。このような照明器には、例えば電球形状を有するLED電球がある。 By the way, in an illuminator, an illuminator using an LED (light emitting diode) having higher efficiency and longer life than an incandescent bulb has been widespread. An example of such an illuminator is an LED bulb having a bulb shape.
上記のトライアックは、一旦オン状態となった後このオン状態を維持するために、一定度の保持電流を流し続けなければならないという特性を有する。LEDは、白熱電球と比べて流れる電流が小さく、またダイオード特性を有するため、オン状態を維持に必要な保持電流を維持することができない。したがって、トライアックが誤動作を起こしやすい。このようなトライアック方式特有の問題に対応するため、LEDを用いた照明器には、LEDに流れる電流とは別に、トライアックの正常動作に必要な保持電流を常時流すための回路が組み込まれる。この回路の電流は照明に寄与しないので、無駄な消費電流が増加することとなる。 The triac described above has a characteristic that a holding current of a certain degree must be continuously supplied in order to maintain the on state after the triac is once turned on. Since an LED has a smaller current flowing than an incandescent lamp and has a diode characteristic, it cannot maintain a holding current necessary for maintaining an ON state. Therefore, the triac is liable to malfunction. In order to cope with such a problem specific to the triac method, a circuit for constantly flowing a holding current necessary for normal operation of the triac is incorporated in an illuminator using an LED, in addition to the current flowing through the LED. Since the current of this circuit does not contribute to illumination, useless current consumption increases.
特許文献1には、LED電球および白熱電球のいずれにも使用できる2線式逆位相制御装置が示されている。この装置は、主電流回路に接続される直列逆接続された主電流スイッチング部、および主電流を制御する制御部とから構成される。制御部は、主電流スイッチング部のスイッチング素子のゲートに通電し電荷を充電する正・負側ゲート電荷充電部、スイッチング素子のゲート電荷を所定のタイミングで放電するゲートオフ制御部、放電するタイミングを決定する調光可変パルス出力部、調光可変パルス出力部のトリガ入力信号を生成する全波整流分圧部、および、調光可変パルス出力部の駆動電源を生成する直流電源生成部とを備える。この2線式逆位相制御装置では、交流の半サイクルごと、すなわち交流波形の山および谷のそれぞれで、スイッチング素子をオン状態からオフ状態にする動作を繰り返すことにより、位相制御が行われる。この2線式逆位相制御装置は、スイッチング素子のゲートを充電および放電することで交流波形のオンオフ期間を制御するため、照明器(負荷)としてLED電球を用いた場合にも、保持電流維持のための回路を設ける必要がない。したがって、LEDが本来有する省エネ効果が十分に発揮できる。また、この2線式逆位相制御装置は、交流波形における山および谷のそれぞれの途中で主電流回路のスイッチング素子をオン状態からオフ状態にする逆位相制御を行う。このため、順位相制御のトライアック方式では必要とされるノイズ低減用のチョークコイルや大型のコンデンサが不要である。
上記の逆位相制御装置は、通電状態のスイッチング素子をオン状態からオフ状態にすることで位相制御を行うので、誘導性の負荷が誤って接続されるとサージが発生する。誘導性の負荷が誤って接続される場合として、例えば、住宅の電気配線工事において、天井や壁に配置されたダウンライト用の配線にコンセント(アウトレット)が接続され、そのコンセントに例えば電気ドリル、換気扇、ドライヤー、および扇風機が接続されることが想定される。 Since the above antiphase control device performs phase control by switching the energized switching element from the on state to the off state, a surge is generated when an inductive load is erroneously connected. For example, when an inductive load is mistakenly connected, an outlet is connected to a wiring for a downlight arranged on a ceiling or a wall in an electrical wiring work of a house, for example, an electric drill, It is assumed that a ventilation fan, a dryer, and a fan are connected.
誘導性負荷が接続されることにより、スイッチング素子の耐圧を超えるサージ電圧(キックバック電圧)が発生すると、スイッチング素子が故障するおそれがある。そこで、スイッチング素子を保護するため、サージ電圧吸収素子を並列に接続することが考えられる。一般的に、サージ電圧吸収素子としては、放電現象を利用したガス・チューブ・アレスタ、半導体のブレークオーバー電圧を利用したシリコン・サージ・アブソーバー、酸化亜鉛を主成分とし、非直線性抵抗の性質を利用したバリスタ素子が知られている。 If a surge voltage (kickback voltage) exceeding the withstand voltage of the switching element is generated by connecting the inductive load, the switching element may be broken. In order to protect the switching element, it is conceivable to connect the surge voltage absorbing elements in parallel. In general, the surge voltage absorption element is mainly composed of a gas tube arrester that uses the discharge phenomenon, a silicon surge absorber that uses the breakover voltage of the semiconductor, and zinc oxide as the main component. A varistor element used is known.
しかしながら、これらの素子は、本来、雷サージのような単発的なサージ電圧を吸収するための素子である。これに対し、逆位相制御装置に誘導性負荷が接続されたときには、交流波形の半サイクルごとにサージ電圧の発生が繰り返される。このため、吸収するサージ電圧のエネルギーによってサージ電圧吸収素子自体が過熱し、動作不良や破損に至り、スイッチング素子を保護できない事態となる。例えば、単純にガス・チューブ・アレスタを並列接続した場合には数十秒で高温となり、放電が停止してオープン状態となってしまう。また、シリコン・サージ・アブソーバーやバリスタを採用した場合も高温で破損し半導通状態となりやすい。 However, these elements are originally elements for absorbing a single surge voltage such as a lightning surge. On the other hand, when an inductive load is connected to the antiphase control device, generation of a surge voltage is repeated every half cycle of the AC waveform. For this reason, the surge voltage absorbing element itself is overheated by the energy of the surge voltage to be absorbed, leading to malfunction and damage, and the switching element cannot be protected. For example, when gas, tube, and arrester are simply connected in parallel, a high temperature is reached in several tens of seconds, and the discharge stops and becomes an open state. In addition, when silicon surge absorbers and varistors are used, they are easily damaged and become semiconductive.
本発明は上記問題点を解決し、誤って誘導性負荷が接続された場合の故障が抑えられた調光装置を提供することを目的とするものである。 An object of the present invention is to solve the above-described problems and to provide a light control device in which a failure is suppressed when an inductive load is erroneously connected.
上記目的を達成する本発明の調光装置は、
商用交流電源から照明器を経由して商用交流電源に戻る電流ループ内に互いに逆向きに直列接続され、それぞれが第1端子と第2端子とゲート端子とを有しゲートの充電によりこの第1端子からこの第2端子に向かう電流流路が形成されこのゲートの放電によりこの電流流路が遮断されるとともにこのゲートの充電および放電に拘わらずこの第2端子からこの第1端子に向かう電流流路が形成された一対のスイッチング素子を有するスイッチング回路と、
上記一対のスイッチング素子の各ゲートに対する充電と操作に応じたタイミングでの放電とを、この一対のスイッチング素子について交互に繰り返す充放電回路と、
上記スイッチング回路両端間に発生するサージ電圧を検出しこのサージ電圧の発生を受けて上記商用交流電源から供給される交流電力の周期よりも長い所定期間持続する充電禁止信号を生成するサージ電圧検出回路と、
上記充電禁止信号の入力を受けてこの充電禁止信号が持続する期間、上記充放電回路による上記ゲートの充電を禁止する充電禁止回路と、
上記スイッチング回路と並列接続され、このスイッチング回路両端間に生じるサージ電圧を吸収するサージ電圧吸収素子とを備えたことを特徴とする。
The light control device of the present invention that achieves the above object is as follows.
In a current loop that returns from the commercial AC power source to the commercial AC power source via the illuminator, they are connected in series in opposite directions, each having a first terminal, a second terminal, and a gate terminal. A current flow path from the terminal to the second terminal is formed, and the current flow path is interrupted by the discharge of the gate, and the current flow from the second terminal to the first terminal regardless of charging and discharging of the gate. A switching circuit having a pair of switching elements formed with a path;
A charge / discharge circuit that alternately repeats charging for each gate of the pair of switching elements and discharging at a timing according to the operation for the pair of switching elements, and
A surge voltage detection circuit that detects a surge voltage generated between both ends of the switching circuit and generates a charge prohibition signal that lasts for a predetermined period longer than the cycle of the AC power supplied from the commercial AC power supply in response to the generation of the surge voltage When,
A charge prohibition circuit for prohibiting charging of the gate by the charge / discharge circuit during a period in which the charge prohibition signal is sustained after receiving the input of the charge prohibition signal;
A surge voltage absorbing element that is connected in parallel to the switching circuit and absorbs a surge voltage generated between both ends of the switching circuit is provided.
本発明の調光装置は、スイッチング素子が、商用交流電源から照明器を経由して商用交流電源に戻る電流ループ内に接続された、いわゆる2線式の調光装置である。また、本発明の調光装置は、スイッチング素子のゲートの放電を、操作に応じたタイミングで行う逆位相調光装置であるため、LED照明器の消費電力を抑えることができ、また、ノイズの発生も抑えられる。さらに、本発明の調光装置では、誘導性負荷が誤って接続されることによりサージ電圧が発生した場合には、所定期間持続する充電禁止信号によって、スイッチング素子のスイッチングが停止する。つまり、上記所定期間は、サージ電圧が発生しない。このため、サージ電圧吸収素子に吸収されるサージ電圧の発生頻度が低減され、サージ電圧吸収素子の過熱が避けられる。したがって、サージ電圧吸収素子におけるサージ電圧の吸収性能が維持され、調光装置に誘導性負荷が接続された場合にも故障が抑えられる。 The light control device of the present invention is a so-called two-wire light control device in which the switching element is connected in a current loop that returns from the commercial AC power source to the commercial AC power source via the illuminator. In addition, since the light control device of the present invention is an anti-phase light control device that discharges the gate of the switching element at a timing according to the operation, the power consumption of the LED illuminator can be suppressed, and noise can be reduced. Occurrence is also suppressed. Further, in the light control device according to the present invention, when a surge voltage is generated due to an inductive load being erroneously connected, switching of the switching element is stopped by a charge prohibition signal that lasts for a predetermined period. That is, no surge voltage is generated during the predetermined period. For this reason, the occurrence frequency of the surge voltage absorbed by the surge voltage absorption element is reduced, and overheating of the surge voltage absorption element is avoided. Therefore, the surge voltage absorbing performance of the surge voltage absorbing element is maintained, and failure can be suppressed even when an inductive load is connected to the dimmer.
ここで、上記本発明の調光装置において、上記充電禁止回路は、上記充電禁止信号が持続する間、上記一対のスイッチング素子それぞれのゲートを放電する放電路を形成する一対のトランジスタを有することが好ましい。 Here, in the light control device according to the present invention, the charge prohibition circuit may include a pair of transistors that form discharge paths for discharging the gates of the pair of switching elements while the charge prohibition signal is maintained. preferable.
一対のトランジスタによって、スイッチング素子それぞれのゲートを放電することにより、少ない部品による簡単な構成でゲートの充電を確実に禁止することができる。 By discharging the gate of each switching element by the pair of transistors, it is possible to reliably inhibit the charging of the gate with a simple configuration with a small number of components.
また、上記本発明の調光装置において、
上記サージ電圧検出回路は、
上記スイッチング回路両端間のサージ電圧を検出するサージ検出素子と、
上記サージ検出素子で得られたサージ検出信号を上記所定期間保持することにより上記充電禁止信号を生成する積分回路とを有することが好ましい。
In the light control device of the present invention,
The surge voltage detection circuit is
A surge detecting element for detecting a surge voltage across the switching circuit;
It is preferable to have an integration circuit that generates the charge prohibition signal by holding the surge detection signal obtained by the surge detection element for the predetermined period.
積分回路によってサージ検出信号の所定期間保持が、少ない部品による簡単な構成で確実に行える。 The integration circuit can reliably hold the surge detection signal for a predetermined period with a simple configuration with few parts.
以上説明したように、本発明によれば、誤って誘導性負荷が接続された場合の故障が抑えられた調光装置が実現する。 As described above, according to the present invention, it is possible to realize a light control device in which a failure is suppressed when an inductive load is erroneously connected.
以下図面を参照して本発明の実施の形態を説明する。 Embodiments of the present invention will be described below with reference to the drawings.
図1は、本発明の調光装置の一実施形態を示す回路図である。 FIG. 1 is a circuit diagram showing an embodiment of the light control device of the present invention.
図1に示す調光装置Dは、照明器LTに供給される商用交流電源ACの交流電力を位相制御する調光装置である。 The dimming device D shown in FIG. 1 is a dimming device that performs phase control of the AC power of the commercial AC power supply AC supplied to the illuminator LT.
商用交流電源ACは、例えば実効電圧100V、50Hzの交流電力を供給する電源である。照明器LTは、LED(LD)を発光させることで照明する照明器である。照明器LTは、例えば部屋の天井に設置され直下を照らすダウンライト型の照明器である。照明器LTは、複数のLED(LD)からなるLEDアレイを備えている。照明器LTには、図示しない電源回路が内蔵される場合もある。本実施形態の調光装置Dには、照明器LTの代わりに、白熱電球やハロゲンランプも接続可能である。 The commercial AC power source AC is a power source that supplies AC power having an effective voltage of 100 V and 50 Hz, for example. The illuminator LT is an illuminator that illuminates an LED (LD) by emitting light. The illuminator LT is, for example, a downlight illuminator that is installed on the ceiling of a room and illuminates directly below. The illuminator LT includes an LED array composed of a plurality of LEDs (LD). The illuminator LT may incorporate a power supply circuit (not shown). Instead of the illuminator LT, an incandescent bulb or a halogen lamp can be connected to the light control device D of the present embodiment.
調光装置Dは、例えばJISで規格化された図示しない配線器具取付枠に取り付けられて、照明器LTが設けられた部屋の壁等に設置される。調光装置Dは2線式調光装置であり、調光装置D外部にある照明器LTおよび商用交流電源ACとは2線で接続される。調光装置Dは、2つの端子0,1を有しており、一方の端子0が照明器LTに接続され、他方の端子1が商用交流電源ACに接続される。つまり、調光装置D、商用交流電源ACおよび照明器LTは直列接続される。図1において、商用交流電源AC、照明器LT、および調光装置Dを一巡して結ぶ回路を主電流ループ(主電流回路)と称する。
The light control device D is attached to a wiring fixture mounting frame (not shown) standardized by JIS, for example, and is installed on a wall of a room provided with the illuminator LT. The light control device D is a two-wire light control device, and is connected to the illuminator LT and the commercial AC power supply AC outside the light control device D by two wires. The light control device D has two
調光装置Dは、逆位相制御装置であり、商用交流電源ACから供給される交流正弦波波形のうち中点電位(0V)をクロス(ゼロクロス)してから次に中点電位(0V)をクロスするまで半周期のうちゼロクロス近傍からオンとなり、後半部分において導通を制限するように位相制御を行う。そして、導通制限の開始タイミングを操作に応じて変化させることにより、電力を制御する。 The light control device D is an anti-phase control device that crosses (zero-crosses) the midpoint potential (0 V) of the AC sine wave waveform supplied from the commercial AC power supply AC and then sets the midpoint potential (0 V). Phase control is performed to turn on from the vicinity of the zero cross in the half cycle until crossing and limit conduction in the second half. And electric power is controlled by changing the start timing of conduction | electrical_connection restriction | limiting according to operation.
調光装置Dは、スイッチング回路1、充放電回路2、サージ電圧検出回路3、充電禁止回路4、およびサージ電圧吸収素子5を備えている。また、調光装置Dには、スイッチ6、ヒューズ7、およびパワーサーミスタ8も設けられている。スイッチ6は、操作に応じて調光装置D内部の調光の回路をバイパスし、商用交流電源ACの電力を制御なしで照明器LTに供給するためのものである。ヒューズ7およびパワーサーミスタ8は、過大な電流および調光装置内部の異常発熱から回路を保護するためのものである。
The light control device D includes a
スイッチング回路1は、一対のトランジスタQ1,Q2を備えている。一対のトランジスタQ1,Q2は、商用交流電源ACから照明器LTを経由して商用交流電源ACに戻る電流ループ内に互いに逆向きに直列接続されている。トランジスタQ1,Q2のそれぞれは、Nチャネル型MOSFET(Metal-Oxide Semiconductor Field Effect Transistor)であり、ドレイン端子D、ソース端子S、およびゲート端子Gを有する。トランジスタQ1,Q2のそれぞれにおいて、ゲート端子Gの充電によりドレイン端子Dからソース端子Sに向かう電流路が形成され、ゲート端子Gの放電により上記電流路が遮断される。トランジスタQ1,Q2のそれぞれには、ソース−ドレイン間に逆導通用のフライホイールダイオードD1,D2(以降、単にダイオードD1,D2とも称する。)が内蔵されている。フライホイールダイオードD1,D2のアノードはソース端子Sに接続され、カソードはドレイン端子Dに接続されている。フライホイールダイオードD1,D2によって、ゲートGの充電および放電に拘わらず、ソース端子Sからドレイン端子Dに向かう電流流路が形成される。トランジスタQ1,Q2の逆向きの接続によって、2つのフライホイールダイオードD1,D2も逆向きに接続されている。2つのトランジスタQ1,Q2共通の接続ノードを、調光装置DにおけるGNDノード(単にGNDノード)と称する。
The
ここで、一対のトランジスタQ1,Q2が本発明にいう一対のスイッチング素子の一例に相当する。また、ドレイン端子Dおよびソース端子Sが、第1端子および第2端子の一例にそれぞれ相当する。なお、トランジスタQ1,Q2としては、MOSトランジスタ以外に、例えばIGBT(Insulated Gate Bipolar Transistor)も採用可能である。 Here, the pair of transistors Q1 and Q2 corresponds to an example of a pair of switching elements according to the present invention. The drain terminal D and the source terminal S correspond to examples of the first terminal and the second terminal, respectively. As the transistors Q1 and Q2, in addition to MOS transistors, for example, IGBTs (Insulated Gate Bipolar Transistors) can be employed.
スイッチング回路1では、トランジスタQ1のゲート端子Gに充電により所定の電荷が蓄えられた状態で、端子0に繋がるドレイン端子Dに交流波形の正側電圧が加わると、ドレイン−ソース間がオン状態となり、トランジスタQ1とは逆向きに接続されたトランジスタQ2のダイオードD2を通じて電流Iが流れる。この電流Iは、トランジスタQ1のゲート電位によって制御される。電流が流れている間にトランジスタQ1のゲート電荷が放電された場合には、トランジスタQ1がオフ状態となり通電が停止する。トランジスタQ1とは逆向きに接続されたトランジスタQ2についても、同様の動作が実行される。すなわち、トランジスタQ2のゲート端子Gに所定の電荷が蓄えられた状態で、端子1に繋がるドレイン端子Dに交流波形の正側電圧(トランジスタQ1から見た場合、逆極性となる負側電圧)が加わると、ドレイン−ソース間がオン状態となり、トランジスタQ1のダイオードD1を通じて電流I(ただし、図の矢印とは逆向き)が流れる。この電流は、トランジスタQ2のゲート電位によって制御される。電流が流れている間に、トランジスタQ2のゲート電荷が放電された場合には、トランジスタQ2がオフ状態となり通電が停止する。
In the
ここで、交流波形で繰り返される山谷の期間(半周期)のうち、端子0すなわちトランジスタQ1のドレイン端子Dに交流波形の正側電圧が加わる期間を正位相期間と称し、負側電圧が加わる期間(端子1すなわちトランジスタQ2のドレイン端子Dに正側電圧が加わる期間)を、正位相期間とは逆の負位相期間と称する。また、図1に示す回路図において、GNDノードよりも上側を便宜的に正動作側と称し、下側を負動作側と称する。スイッチング回路1の動作を言い換えると、正動作側のトランジスタQ1は、交流の正位相期間においてゲート電位に応じた通電制御を行い、負動作側のトランジスタQ2は、負位相期間においてゲート電位に応じた通電制御を行う。
Here, in the period (half cycle) of the peaks and valleys repeated with the AC waveform, the period in which the positive voltage of the AC waveform is applied to the
充放電回路2は、トランジスタQ1,Q2のゲート端子Gに対する電荷の充電・放電を制御することにより、スイッチング回路1に位相制御を行わせる回路である。充放電回路2は、一対のトランジスタQ1,Q2の各ゲートGに対する充電と、操作に応じたタイミングでの放電とを、一対のトランジスタQ1,Q2について交互に繰り返す。より詳細には、上述したトランジスタQ1,Q2に、正と負が交互に繰り返す交流電圧が加わった状態で、充放電回路2は、トランジスタQ1,Q2のうち、位相期間のそれぞれ(例えば正位相期間)において、当該位相期間の電流をゲート端子Gの電位で通電制御可能な一方のトランジスタ(例えばQ1)とは逆位相側のトランジスタ(例えばQ2)のゲート端子Gを充電するとともに、この位相期間(正位相期間)の所定のオフタイミングで上記一方のトランジスタ(例えばQ1)のゲート端子を放電する。
The charge / discharge circuit 2 is a circuit that causes the
充放電回路2は、放電回路21、充電回路22、および遮断タイミング生成回路23を備えている。放電回路21、および充電回路22は、正動作側と負動作側とが対称の回路構成を有している。
The charging / discharging circuit 2 includes a discharging
放電回路21は、スイッチング回路1を流れる主電流Tの通電停止を制御する回路である。放電回路21は、放電信号Sdの入力を得て一対のトランジスタQ1,Q2のゲート端子Gを放電する。放電回路21は、放電用のトランジスタQ5,Q6と抵抗R9,R10とを有する。トランジスタQ5と抵抗R9とで正動作側放電回路が構成され、トランジスタQ6と抵抗R10とで負動作側放電回路が構成される。トランジスタQ5,Q6は、NPN型トランジスタである。放電回路21には、トランジスタQ1,Q2のゲート端子Gに掛かる電位を制限するためのツェナーダイオードZD1,ZD2および抵抗R7,R8も設けられている。
The
正動作側放電回路のトランジスタQ5がオンすると、トランジスタQ1のゲート端子Gの電荷は抵抗R9を介して放電し、スイッチング回路1の通電が停止する。また、負動作側放電回路のトランジスタQ6がオンすると、負動作側におけるトランジスタQ2のゲート端子Gの電荷は抵抗R10を介して放電し、スイッチング回路1の通電が停止する。
When the transistor Q5 of the positive operation side discharge circuit is turned on, the charge of the gate terminal G of the transistor Q1 is discharged through the resistor R9, and the energization of the
充電回路22は、ある位相期間における主電流を逆位相側のスイッチング素子のゲート端子Gに通電して充電する回路である。充電回路22は、トランジスタQ1またはトランジスタQ2がオフ状態となることでトランジスタQ1,Q2の両端子間に発生する電圧によって通電する。充電回路22は、一対のトランジスタQ1,Q2のうち、放電回路21によりゲート端子Gの放電が行われた一方のトランジスタQ1(Q2)に対する他方のトランジスタQ2(Q1)のゲート端子Gを充電する。
The charging
充電回路22は、2つのダイオードD3,D4を有する。ダイオードD3は正動作側充電回路を構成し、ダイオードD4は負動作側充電回路を構成する。正動作側充電回路のダイオードD3は、端子0、すなわちスイッチング回路1における正動作のトランジスタQ1のドレイン端子Dに発生する電圧によって通電し、この電圧の電荷を、負動作のトランジスタQ2のゲート端子Gに導通する。より具体的には、ダイオードD3は、放電信号SdのタイミングでトランジスタQ1に通電する主電流がオフされたとき、逆極性側のトランジスタQ2のゲート端子Gに主電流の一部を通電し、トランジスタQ2の規定値電圧まで電荷を充電する。負動作側充電回路のダイオードD4は、端子1、すなわちスイッチング回路1における負側のトランジスタQ2のドレイン端子Dに発生する電圧によって通電し、この電圧の電荷を、正側のトランジスタQ1のゲート端子Gに導通する。より具体的には、ダイオードD4は、トランジスタQ2がオフされたときに逆極性側のトランジスタQ1のゲートにその規定値電圧まで電荷を充電する。
The charging
遮断タイミング生成回路23は、トランジスタQ1,Q2のゲート端子Gの放電タイミングを決定する回路である。遮断タイミング生成回路23は、放電信号Sdを生成して放電回路21に入力する。放電信号Sdは、商用交流電源ACから出力される交流電力に同期し、操作に応じたタイミングで生成される。
The cutoff
遮断タイミング生成回路23は、ダイオードD5,D6、インバータ論理回路IC1,IC2,IC3、可変抵抗VR1、抵抗R12,R13,R14,R15,R16,R17、およびコンデンサC3,C4,C5,C6を有する。スイッチング回路1の両端(すなわち端子0,1)に掛かる交流電圧は、ダイオードD5,D6,D1,D2によって全波整流される。全波整流によって、交流電圧の波形における谷(負電圧)部分が山(正電圧)に変換され、交流電圧の2倍の周波数を有する脈流が生成される。この脈流の電圧は、スイッチング回路1の両端(すなわち端子0,1)双方の状態をまとめて表すものである。この脈流の電圧を、2つの抵抗R13,R14で分圧した信号をスイッチング状態信号Siと称する。なお、抵抗R13,R14による分圧前の脈流電圧は、抵抗R12およびコンデンサC3によって平滑され、インバータ論理回路IC1,IC2,IC3の電源電圧として用いられる。
The cutoff
3つのインバータ論理回路IC1,IC2,IC3、可変抵抗VR1、抵抗R15,R16、およびコンデンサC5によって遅延回路が構成されている。3つ、つまり奇数個のインバータ論理回路IC1,IC2,IC3は直列に接続されているので、上記遅延回路出力は、入力に対しレベル反転出力となる。可変抵抗VR1は、図示しない操作ツマミに連動しており、操作により抵抗値が変化することによって遅延回路の遅延量が変化する。スイッチング状態信号Siすなわち抵抗R13,R14によって分圧された脈流の信号は、遅延回路によって遅延されるとともに論理レベルが反転され、放電信号Sdとして出力される。放電信号Sdは、トランジスタQ1,Q2のゲート端子Gを放電するタイミングを表す。 The three inverter logic circuits IC1, IC2 and IC3, variable resistor VR1, resistors R15 and R16, and capacitor C5 constitute a delay circuit. Since three inverter logic circuits IC1, IC2, and IC3 are connected in series, the delay circuit output is a level-inverted output with respect to the input. The variable resistor VR1 is linked to an operation knob (not shown), and the delay amount of the delay circuit is changed by changing the resistance value by the operation. The switching state signal Si, that is, the pulsating signal divided by the resistors R13 and R14, is delayed by the delay circuit and the logic level is inverted, and is output as the discharge signal Sd. The discharge signal Sd represents the timing at which the gate terminals G of the transistors Q1 and Q2 are discharged.
スイッチング状態信号Siにおいて、電圧が低い(論理回路IC1におけるローレベル)状態はスイッチング回路1が主電流Iを通電している状態を表し、電圧が高い(論理回路IC1におけるハイレベル)状態はスイッチング回路1におけるトランジスタQ1,Q2のいずれかが主電流Iを遮断している状態を表す。交流電圧が中点電位(0V)をクロスする(ゼロクロスの)タイミング近傍で、スイッチング状態信号Siは、ハイレベルからローレベルに遷移する。この遷移のタイミングから、可変抵抗VR1の操作に応じた時間だけ遅延して、放電信号Sdはハイレベルになる。つまり、遮断タイミング生成回路23は、交流電圧がゼロクロスするタイミングから、操作に応じた時間だけ遅延したタイミングで放電信号Sdのハイレベルを出力する。放電信号Sdによって、トランジスタQ1,Q2のゲート放電タイミングが制御され、調光がなされる。なお、可変抵抗VR1は図示しない操作ツマミを介してスイッチ6と連動している。操作ツマミが明るさ最大の位置にあるとき、スイッチ6がオン状態となり、商用交流電源ACの電力が全て照明器LTに供給されるとともに、調光装置D内の回路の動作は停止する。
In the switching state signal Si, a state where the voltage is low (low level in the logic circuit IC1) represents a state where the
[サージ電圧検出回路、充電禁止回路、およびサージ電圧吸収素子]
サージ電圧検出回路3は、スイッチング回路1の両端間に発生するサージ電圧を検出する回路である。サージ電圧検出回路3は、サージ検出素子SSA1,SSA2、抵抗R1,R2,R3,R4、およびコンデンサC1,C2を備えている。これらのうち、サージ検出素子SSA2、抵抗R3,R4、およびコンデンサC2によって正動作側サージ電圧検出回路が構成され、サージ検出素子SSA2、抵抗R3,R4、およびコンデンサC2よって負動作側サージ電圧検出回路が構成される。
[Surge voltage detection circuit, charge prohibition circuit, and surge voltage absorption element]
The surge voltage detection circuit 3 is a circuit that detects a surge voltage generated between both ends of the
正動作側サージ検出素子SSA1および抵抗R1,R2は、トランジスタQ1のドレイン−ソース間に直列に接続されている。また、コンデンサC1は抵抗R2と並列に接続されている。サージ検出素子SSA1は、閾値電圧よりも大きな電圧を受けて導通する素子であり、例えばシリコン・サージ・アブソーバーである。サージ検出素子SSA1の閾値電圧としては、商用交流電源ACの電圧よりも大きな電圧であり、かつ、トランジスタQ1のドレイン−ソース間の耐圧よりも小さな電圧が選択される。抵抗R2およびコンデンサC1は積分回路を形成している。抵抗R2およびコンデンサC1の時定数としては、商用交流電源ACの周期よりも長い値が選択される。時定数は、例えば、商用交流電源ACの交流の周期の約2倍以上100倍以下の値である。抵抗R2およびコンデンサC1からなる積分回路は、サージ検出素子SSA1で得られたサージ検出信号を、時定数に応じた期間保持することにより充電禁止信号Spを生成する。このようにして、サージ電圧検出回路3は、閾値電圧よりも大きなサージ電圧の発生を受けて時定数に応じた期間持続する充電禁止信号Spを生成する。 Positive operation side surge detection element SSA1 and resistors R1, R2 are connected in series between the drain and source of transistor Q1. The capacitor C1 is connected in parallel with the resistor R2. The surge detection element SSA1 is an element that conducts by receiving a voltage larger than a threshold voltage, and is, for example, a silicon surge absorber. As the threshold voltage of surge detection element SSA1, a voltage that is larger than the voltage of commercial AC power supply AC and smaller than the breakdown voltage between the drain and source of transistor Q1 is selected. The resistor R2 and the capacitor C1 form an integrating circuit. As the time constant of the resistor R2 and the capacitor C1, a value longer than the cycle of the commercial AC power supply AC is selected. The time constant is, for example, a value that is about 2 to 100 times the AC cycle of the commercial AC power supply AC. The integrating circuit including the resistor R2 and the capacitor C1 generates the charge inhibition signal Sp by holding the surge detection signal obtained by the surge detection element SSA1 for a period corresponding to the time constant. In this way, the surge voltage detection circuit 3 generates the charge inhibition signal Sp that lasts for a period corresponding to the time constant in response to the occurrence of a surge voltage that is greater than the threshold voltage.
サージ検出素子SSA2、抵抗R3,R4、およびコンデンサC2で構成される負動作側サージ電圧検出回路は、充電禁止信号Sp’を生成する。負動作側の回路は正動作側の回路と対称の構成を有し、正動作側と同様の動作を行うため説明は省略する。 The negative operation side surge voltage detection circuit including the surge detection element SSA2, resistors R3 and R4, and the capacitor C2 generates a charge inhibition signal Sp '. The circuit on the negative operation side has a symmetric configuration with the circuit on the positive operation side and performs the same operation as that on the positive operation side, so that the description is omitted.
充電禁止回路4のトランジスタQ3およびトランジスタQ4は、充電禁止信号Spの入力を受けて充電禁止信号Sp,Sp’が持続する期間、充電回路22による、トランジスタQ1,Q2のゲート端子Gの充電を禁止する。
The transistor Q3 and the transistor Q4 of the charge prohibition circuit 4 prohibit charging of the gate terminals G of the transistors Q1 and Q2 by the
充電禁止回路4は、トランジスタQ1のゲート−ソース間に接続されたトランジスタQ3と、トランジスタQ2のゲート−ソース間に接続されたトランジスタQ4とを備えている。トランジスタQ3は正動作側充電禁止回路を構成し、トランジスタQ4は負動作側充電禁止回路を構成する。 The charge prohibition circuit 4 includes a transistor Q3 connected between the gate and the source of the transistor Q1, and a transistor Q4 connected between the gate and the source of the transistor Q2. Transistor Q3 constitutes a positive operation side charge inhibition circuit, and transistor Q4 constitutes a negative operation side charge inhibition circuit.
正動作側充電禁止回路のトランジスタQ3は、例えばNチャネル型MOSFETである。トランジスタQ3のドレイン端子Dおよびソース端子Sは、トランジスタQ1のゲート端子Gおよびソース端子Sにそれぞれ接続されている。トランジスタQ3のゲート端子Gには、サージ電圧検出回路3(正動作側サージ電圧検出回路)から充電禁止信号Spが供給される。充電禁止回路4のトランジスタQ3は、充電禁止信号Spが持続する間オン状態となり、トランジスタQ1のゲート端子Gを放電する放電路を形成する。この結果、トランジスタQ1のゲート端子Gの充電が禁止される。トランジスタQ4で構成される負動作側充電禁止回路は、正動作側とは対称の構成を有しており、充電禁止信号Sp’が持続する間オン状態となりトランジスタQ2のゲート端子Gを放電する放電路を形成する。 The transistor Q3 of the positive operation side charge prohibition circuit is, for example, an N-channel MOSFET. The drain terminal D and the source terminal S of the transistor Q3 are connected to the gate terminal G and the source terminal S of the transistor Q1, respectively. The charge prohibition signal Sp is supplied from the surge voltage detection circuit 3 (positive operation side surge voltage detection circuit) to the gate terminal G of the transistor Q3. The transistor Q3 of the charge prohibition circuit 4 is turned on for the duration of the charge prohibition signal Sp and forms a discharge path for discharging the gate terminal G of the transistor Q1. As a result, charging of the gate terminal G of the transistor Q1 is prohibited. The negative operation side charge prohibition circuit composed of the transistor Q4 has a symmetric configuration with respect to the positive operation side, and is turned on while the charge prohibition signal Sp ′ continues, and discharges the gate terminal G of the transistor Q2. Form a road.
本実施形態では、サージ電圧検出回路3および充電禁止回路4のそれぞれは、正動作側と負動作側とで独立に動作する。 In the present embodiment, each of the surge voltage detection circuit 3 and the charge prohibition circuit 4 operates independently on the positive operation side and the negative operation side.
サージ電圧吸収素子5は、スイッチング回路1と並列接続されており、スイッチング回路1両端間に生じるサージ電圧を吸収する素子である。サージ電圧吸収素子5は、例えば、バリスタである。ただし、サージ電圧吸収素子5として、ガス・チューブ・アレスタやシリコン・サージ・アブソーバーも採用可能である。
The surge voltage absorbing element 5 is connected in parallel with the
[調光装置の基本動作]
図2は、図1に示す調光装置Dの各部の電位波形および電流波形を示すグラフである。図2のパート(A)は商用交流電源ACの出力電圧である。また、パート(B)はスイッチング状態信号Siであり、パート(C)は放電信号Sdである。また、パート(D)はトランジスタQ1のゲート端子G、パート(E)はトランジスタQ1のドレイン端子Dの各電位である。また、パート(F)はスイッチング回路1および負荷に流れる主電流Iを示す。なお、図2では、回路動作の分かり易さのため、90°の位相制御が行われた場合で、負荷が順抵抗である場合の波形が示されている。
[Basic operation of the light control device]
FIG. 2 is a graph showing a potential waveform and a current waveform of each part of the light control device D shown in FIG. Part (A) of FIG. 2 is an output voltage of the commercial AC power supply AC. Part (B) is a switching state signal Si, and part (C) is a discharge signal Sd. Part (D) is the potential of the gate terminal G of the transistor Q1, and Part (E) is the potential of the drain terminal D of the transistor Q1. Part (F) shows the main current I flowing through the
調光装置Dの基本動作について、図1および図2を参照して説明する。まず、商用交流電源AC(図1参照)からの交流における正位相期間の動作、すなわち端子0が正の期間の動作を、その直前の負位相期間であるタイミングt1の状態から説明する。
The basic operation of the light control device D will be described with reference to FIG. 1 and FIG. First, the operation in the positive phase period in the alternating current from the commercial AC power supply AC (see FIG. 1), that is, the operation in the period in which the
図2に示す負位相期間のタイミングt1では、端子1、すなわちスイッチング回路1における負動作側のトランジスタQ2のドレイン端子Dに正電圧が掛かっている。ただし、タイミングt1では、トランジスタQ2はオフ状態であり、スイッチング回路1および負荷における主電流Iの導通は停止している(図2のパート(F))。この時、トランジスタQ2のドレイン−ソース間には、商用交流電源ACから供給される電圧とほぼ等しい電圧が生じる。トランジスタQ2のドレインの電位は、遮断タイミング生成回路23でダイオードD6を通じ、抵抗R13,R14によって分圧され、スイッチング状態信号Si(図2のパート(B))として、インバータ論理回路IC1に入力される。
At the timing t1 of the negative phase period shown in FIG. 2, a positive voltage is applied to the
また、トランジスタQ2のドレイン端子Dの電位は、充電回路22のダイオードD4を通じて、タイミングt1の負位相期間とは逆の正位相期間における電流を制御する正動作側のトランジスタQ1のゲート端子Gを充電する。つまり、スイッチング回路1のトランジスタQ1のゲートは、充電回路22によって、トランジスタQ1が制御する位相期間の極性とは逆極性の位相期間の電位で充電される。
Further, the potential of the drain terminal D of the transistor Q2 charges the gate terminal G of the transistor Q1 on the positive operation side that controls the current in the positive phase period opposite to the negative phase period of the timing t1 through the diode D4 of the charging
この後、商用交流電源ACから供給される交流の状態が正位相期間に移ったタイミングt2では、スイッチング回路1における正動作側のトランジスタQ1のドレイン端子Dに正の電圧がかる。この直前の負位相期間においてトランジスタQ1のゲート端子Gは規定値電圧で充電されているため、トランジスタQ1のドレイン−ソース間がオン状態となる。したがって、主電流Iが、トランジスタQ1のドレイン−ソースを通じ、さらに、トランジスタQ2内蔵のダイオードD2を通じて流れる(図2のパート(F))。つまり、電流ループに通電する。スイッチング回路1がオン状態になると、スイッチング回路1の両端に生じる電圧が低下し、充電回路22によるトランジスタQ1のゲート端子Gの充電は停止する。ゲート端子Gは緩やかに自然放電するが、積極的な放電は行われないため、トランジスタQ1のオン状態は継続する。
Thereafter, at the timing t2 when the AC state supplied from the commercial AC power source AC shifts to the positive phase period, a positive voltage is applied to the drain terminal D of the transistor Q1 on the positive operation side in the
また、遮断タイミング生成回路23におけるダイオードD6を介して、トランジスタQ2のドレイン端子Dの状態を表したスイッチング状態信号Si(図2のパート(B))は、商用交流電源の電位(図2のパート(A))がゼロクロスするタイミングでハイレベルからローレベルに遷移する。これに応じて、遮断タイミング生成回路23における放電信号Sd(図2のパート(C))は、図示しない操作ツマミの操作に応じた遅延タイミングで、ローレベルから放電タイミングを示すハイレベルに遷移する。
Further, the switching state signal Si (part (B) of FIG. 2) representing the state of the drain terminal D of the transistor Q2 via the diode D6 in the cutoff
放電回路21は、放電信号Sdの入力を得て一対のトランジスタQ1,Q2のゲート端子Gを放電する。より詳細には、放電回路21内のトランジスタQ5,Q6のベースが放電信号Sdによってハイレベルとなり、トランジスタQ5,Q6のコレクタ側に規定電圧(ゲート電圧)が掛かっている側のトランジスタのみがオン状態になる。トランジスタQ1,Q2のゲート端子Gの電荷、特にここでは充電されていた、トランジスタQ1のゲート端子Gの電荷が、トランジスタQ5を通じて放電される(図2のパート(D))。この結果、トランジスタQ1がオフ状態になる。
The
トランジスタQ1がオフ状態となったタイミングt3では、スイッチング回路1および負荷における主電流Iの導通が停止する。この時、トランジスタQ1のドレイン−ソース間には、商用交流電源ACから供給される電圧とほぼ等しい電圧が掛かる。したがって、今度は、トランジスタQ1のドレイン端子の電位が、充電回路22のダイオードD3を介して、負動作側のトランジスタQ2のゲート端子Gを充電する。
At timing t3 when the transistor Q1 is turned off, the conduction of the main current I in the
この後、商用交流電源ACから供給される交流の状態が負位相期間に移ると、上述した動作が極性を変えて繰り返される。 Thereafter, when the AC state supplied from the commercial AC power supply AC shifts to the negative phase period, the above-described operation is repeated with the polarity changed.
このようにして、商用交流電源ACから供給される交流電力が位相制御される。また、可変抵抗VR1の操作に応じて、放電信号Sdが出力されるタイミングが変化し、トランジスタQ1,Q2がオン状態となる期間、つまり位相制御のタイミングが制御される。このようにして、照明器LTの調光が行われる。 In this way, the AC power supplied from the commercial AC power supply AC is phase-controlled. Further, the timing at which the discharge signal Sd is output changes according to the operation of the variable resistor VR1, and the period during which the transistors Q1 and Q2 are turned on, that is, the phase control timing is controlled. In this way, dimming of the illuminator LT is performed.
本実施形態の調光装置Dは、交流波形の半周期分である正位相期間および負位相期間それぞれのうち、ゼロクロス近傍からオンとなり、後半部分の導通を制限するように位相制御を行う。このため、例えば、期間の前半部分の導通を制限した後、急峻な立ち上がりで通電を行うトライアック型の位相制御と比べて、高周波ノイズや可聴領域のノイズが低減されるため、大型のチョークコイルやローパスフィルタといったノイズ対策のための大きな部品が不要である。また、急激な突入電流に対する対策が不要である。また、本実施形態の調光装置Dは、例えばトライアックの位相制御の場合に必要な、オン状態を維持するための保持電流は不要である。したがって、LEDのような、順抵抗でない負荷を駆動する際にも、照明に供しない電流を流す回路が不要であり、全体の電力効率が向上する。 The dimming device D of the present embodiment performs phase control so as to turn on from the vicinity of the zero cross in each of the positive phase period and the negative phase period, which are half cycles of the AC waveform, and to limit conduction in the latter half part. For this reason, for example, high-frequency noise and audible noise are reduced compared to triac-type phase control in which conduction is performed at a steep rise after limiting conduction in the first half of the period. Large parts for noise suppression such as a low-pass filter are not required. Moreover, no countermeasure against a sudden inrush current is required. Further, the light control device D of the present embodiment does not require a holding current for maintaining the on-state, which is necessary for, for example, the phase control of the triac. Therefore, even when driving a non-forward resistance load such as an LED, a circuit for passing a current that is not used for illumination is unnecessary, and the overall power efficiency is improved.
[サージ電圧吸収動作]
図3は、図1に示す調光装置に、照明器に代えて不正な負荷Mが接続された状態を示す回路図である。
[Surge voltage absorption operation]
FIG. 3 is a circuit diagram showing a state where an unauthorized load M is connected to the light control device shown in FIG. 1 instead of the illuminator.
図3に示す負荷Mは、例えば電気ドリル、換気扇、ドライヤー、および扇風機等の、コイルを有する負荷である。これらの負荷は、照明器用の配線に誤って接続されたものである。また、本実施形態の調光装置Dには、降圧トランス付の低電圧用ハロゲンランプを接続することも可能であるが、低電圧用ハロゲンランプが切れた(ブロー)場合、調光装置Dには降圧トランスの一次側コイルが誘導性の負荷Mとして接続された状態となる。 The load M illustrated in FIG. 3 is a load having a coil, such as an electric drill, a ventilation fan, a dryer, and a fan. These loads are mistakenly connected to the wiring for the illuminator. In addition, a low voltage halogen lamp with a step-down transformer can be connected to the light control device D of the present embodiment, but when the low voltage halogen lamp is blown (blow), the light control device D Is a state in which the primary coil of the step-down transformer is connected as an inductive load M.
調光装置Dに誘導性の負荷Mが接続された状態で、スイッチング回路1のトランジスタQ1,Q2が放電信号Sdに応じてオフ状態になるとき、誘導サージが発生する。サージ電圧吸収素子5がサージ電圧を吸収するため、スイッチング回路1両端のサージ電圧は、サージ電圧吸収素子5が設けられていない場合と比べて低下し、トランジスタQ1,Q2の耐圧よりも低く抑えられる。なお、サージ電圧吸収素子5はサージ電圧を完全に消滅させるものではない。
When the inductive load M is connected to the dimmer D, when the transistors Q1 and Q2 of the
サージ電圧検出回路3のサージ検出素子SSA1は、サージ電圧の発生を受けて、持続する充電禁止信号Spを生成する。この充電禁止信号Spが持続する期間は、商用交流電源ACの周期よりも長い。充電禁止回路4は、充電禁止信号Spが持続する期間、トランジスタQ1のゲート端子Gの充電回路22による充電を禁止する。充電禁止信号Spが持続する期間は、トランジスタQ1のスイッチングが停止する。つまりこの期間は、サージ電圧が発生しない。したがって、サージ電圧吸収素子5が吸収するサージ電圧の発生頻度が低減され、サージ電圧吸収素子5の過熱が避けられる。この結果、サージ電圧吸収素子5はサージ電圧の吸収性能を維持することができ、故障が防止される。
The surge detection element SSA1 of the surge voltage detection circuit 3 receives the generation of the surge voltage and generates a sustained charge prohibition signal Sp. The period during which this charge inhibition signal Sp lasts is longer than the cycle of the commercial AC power supply AC. The charge prohibition circuit 4 prohibits charging by the charging
図4は、図3に示す回路における調光装置両端の電圧波形、および負荷両端の電圧波形の例を示すグラフである。図4のパート(A)は調光装置Dの両端T1,T2の電圧を示し、パート(B)は負荷両端の電圧を示す。この例では、負荷として消費電力43Wの換気扇を接続し、商用交流電源ACから100V60Hzの交流電力を供給したときの波形が示されている。 FIG. 4 is a graph showing an example of the voltage waveform at both ends of the dimmer and the voltage waveform at both ends of the load in the circuit shown in FIG. Part (A) of FIG. 4 shows the voltages at both ends T1 and T2 of the light control device D, and Part (B) shows the voltage at both ends of the load. In this example, a waveform is shown when a ventilation fan with a power consumption of 43 W is connected as a load and AC power of 100 V 60 Hz is supplied from a commercial AC power supply AC.
誘導負荷である換気扇が接続された場合、充電禁止信号Spが持続する期間、トランジスタQ1のゲート端子Gの充電は禁止される。したがって、調光装置Dの両端0,1には、商用交流電源ACの出力電圧とほぼ同じ電圧が現れる。充電禁止信号Spの持続が切れ、充電の禁止状態から解放されると、トランジスタQ1が充電および放電される。この時、パルス状のサージ(キックバック)電圧が発生する。サージ電圧の一部はサージ電圧吸収素子5に吸収されるため、調光装置Dの両端0,1におけるサージ電圧の波高値は約440Vである。この波高値は、トランジスタQ1の耐圧よりも低い。また、サージ電圧がサージ電圧検出回路3によって検出される結果、トランジスタQ1のゲート端子Gの充電が禁止される。ゲート端子Gの充電は、交流電力の複数周期分の期間継続して禁止される。サージ電圧の発生頻度が低下したことで、サージ電圧吸収素子5の過熱が避けられ、吸収性能を維持することができる。したがって、トランジスタQ1に生じるサージ電圧が、トランジスタQ1の耐圧よりも低く抑えられる。よって、トランジスタQ1を含む調光装置Dの故障が抑えられる。また、本実施形態の調光装置Dでは、誘導性負荷Mが接続された場合に、トランジスタQ1の動作が禁止されるため、この誘導性負荷Mには電流がほとんど流れない。したがって、負荷自体も保護される。 When a ventilation fan that is an inductive load is connected, charging of the gate terminal G of the transistor Q1 is prohibited for a period during which the charging prohibition signal Sp is sustained. Therefore, a voltage almost the same as the output voltage of the commercial AC power supply AC appears at both ends 0 and 1 of the light control device D. When the charge inhibition signal Sp is no longer sustained and released from the charge prohibited state, the transistor Q1 is charged and discharged. At this time, a pulsed surge (kickback) voltage is generated. Since a part of the surge voltage is absorbed by the surge voltage absorbing element 5, the peak value of the surge voltage at both ends 0 and 1 of the dimmer D is about 440V. This peak value is lower than the breakdown voltage of the transistor Q1. Further, as a result of the surge voltage being detected by the surge voltage detection circuit 3, charging of the gate terminal G of the transistor Q1 is prohibited. The charging of the gate terminal G is prohibited for a period corresponding to a plurality of periods of AC power. Since the occurrence frequency of the surge voltage is reduced, overheating of the surge voltage absorbing element 5 can be avoided and the absorption performance can be maintained. Therefore, the surge voltage generated in the transistor Q1 is suppressed to be lower than the breakdown voltage of the transistor Q1. Therefore, failure of the light control device D including the transistor Q1 can be suppressed. Further, in the dimming device D of the present embodiment, when the inductive load M is connected, the operation of the transistor Q1 is prohibited, so that almost no current flows through the inductive load M. Therefore, the load itself is protected.
ここでは、トランジスタQ1の充放電を制御する正動作側の回路について説明したが、これらの説明は、トランジスタQ2の充放電を制御する負動作側の回路の動作についても同様に適用される。 Here, the circuit on the positive operation side that controls charging / discharging of the transistor Q1 has been described, but these descriptions also apply to the operation of the circuit on the negative operation side that controls charging / discharging of the transistor Q2.
サージ電圧検出回路3が充電禁止信号Spを持続させる期間は、交流の周期の約2倍以上であれば、サージ電圧の発生頻度が半分以下に低下するため、サージ電圧吸収素子5の発熱を低減する効果が生じる。また、持続させる期間は、交流の周期の約100倍以下であれば、誤って接続した負荷を取り外して照明器を接続した場合に、長くとも数秒以内の短期間で、調光による点灯が開始する。 When the surge voltage detection circuit 3 maintains the charge inhibition signal Sp, the frequency of occurrence of the surge voltage is reduced to less than half if the period of AC is about twice or more, thus reducing the heat generation of the surge voltage absorbing element 5. Effect. In addition, if the period to be maintained is about 100 times or less of the AC cycle, lighting by dimming will start in a short period of time within a few seconds at the longest when an erroneously connected load is removed and an illuminator is connected. To do.
なお、上述した実施形態には、本発明にいう充電禁止回路の例として、スイッチング素子のゲートを放電する放電路を形成するトランジスタが示されている。ただし、本発明はこれに限られるものではなく、例えば、充電禁止回路は、例えば充電の経路を開閉するスイッチング素子であってもよい。ただし、スイッチング素子のゲートを放電することにより、簡単な構成で充電を確実に禁止することができる。 In the embodiment described above, a transistor that forms a discharge path for discharging the gate of the switching element is shown as an example of the charge prohibition circuit according to the present invention. However, the present invention is not limited to this. For example, the charging prohibition circuit may be a switching element that opens and closes a charging path, for example. However, by discharging the gate of the switching element, charging can be reliably prohibited with a simple configuration.
また、上述した実施形態には、本発明にいうサージ電圧検出回路の例として、信号を保持する積分回路が示されている。また、実施形態には、本発明にいう、操作に応じたタイミングでの放電を行う充放電回路の例として、インバータ論理回路とコンデンサによって放電のための信号を遅延する遮断タイミング生成回路23を備えた充放電回路2が示されている。ただし、本発明はこれに限られるものではなく、例えば、信号を保持する回路や操作に応じたタイミングを生成する回路は、カウンタを有するデジタル処理回路や、時間の計数処理を行うマイクロコンピュータであってもよい。
In the embodiment described above, an integration circuit that holds a signal is shown as an example of the surge voltage detection circuit according to the present invention. In addition, the embodiment includes a cut-off
また、上述した実施形態には、本発明にいうサージ電圧検出回路および充電禁止回路のそれぞれの例として、正動作側と負動作側とで独立した回路を有し、正動作側と負動作側とで独立して動作するサージ電圧検出回路3および充電禁止回路4が示されている。ただし、本発明はこれに限られるものではなく、例えば、サージ電圧検出回路における正動作側と負動作側のいずれかの検出によって、充電禁止回路における正動作側と負動作側の双方ともが動作する構成であってもよい。 In the above-described embodiment, as examples of the surge voltage detection circuit and the charge prohibition circuit according to the present invention, there are independent circuits on the positive operation side and the negative operation side, and the positive operation side and the negative operation side. The surge voltage detection circuit 3 and the charge prohibition circuit 4 that operate independently are shown. However, the present invention is not limited to this. For example, both the positive operation side and the negative operation side of the charge prohibition circuit are operated by detecting either the positive operation side or the negative operation side of the surge voltage detection circuit. It may be configured to.
また、上述した実施形態には、本発明にいう調光装置の例として、壁等に設置される調光装置Dが示されている。ただし、本発明の調光装置はこれに限られるものではなく、例えば、コンセントに接続される可搬型であってもよく、また、光源とともに照明装置に内蔵されるものであってもよい。 Moreover, the light control apparatus D installed in a wall etc. is shown by the embodiment mentioned above as an example of the light control apparatus said to this invention. However, the light control device of the present invention is not limited to this. For example, the light control device may be a portable type connected to an outlet, or may be built in the lighting device together with the light source.
1 スイッチング回路
2 充放電回路
21 放電回路
22 充電回路
23 遮断タイミング生成回路
3 サージ電圧検出回路
4 充電禁止回路
5 サージ電圧吸収素子
AC 商用交流電源
LT 照明器
SSA1,SSA2 サージ検出素子
M 不適合負荷(誘導性モーター等)
DESCRIPTION OF
Claims (3)
前記一対のスイッチング素子の各ゲートに対する充電と操作に応じたタイミングでの放電とを、該一対のスイッチング素子について交互に繰り返す充放電回路と、
前記スイッチング回路両端間に発生するサージ電圧を検出し該サージ電圧の発生を受けて前記商用交流電源から供給される交流電力の周期よりも長い所定期間持続する充電禁止信号を生成するサージ電圧検出回路と、
前記充電禁止信号の入力を受けて該充電禁止信号が持続する期間、前記充放電回路による前記ゲートの充電を禁止する充電禁止回路と、
前記スイッチング回路と並列接続され、該スイッチング回路両端間に生じるサージ電圧を吸収するサージ電圧吸収素子とを備えたことを特徴とする調光装置。 In a current loop that returns from the commercial AC power source to the commercial AC power source via the illuminator, they are connected in series in opposite directions, each having a first terminal, a second terminal, and a gate terminal, and the first is obtained by charging the gate. A current flow path from the terminal to the second terminal is formed, the current flow path is interrupted by the discharge of the gate, and a current flow from the second terminal to the first terminal irrespective of charging and discharging of the gate A switching circuit having a pair of switching elements formed with a path;
A charge / discharge circuit that alternately repeats charging for each gate of the pair of switching elements and discharging at a timing according to the operation for the pair of switching elements;
A surge voltage detection circuit that detects a surge voltage generated between both ends of the switching circuit and generates a charge prohibition signal that lasts for a predetermined period longer than the cycle of the AC power supplied from the commercial AC power supply in response to the generation of the surge voltage When,
A charge prohibition circuit for prohibiting charging of the gate by the charge / discharge circuit during a period in which the charge prohibition signal is sustained after receiving the input of the charge prohibition signal;
A light control device comprising: a surge voltage absorbing element that is connected in parallel with the switching circuit and absorbs a surge voltage generated between both ends of the switching circuit.
前記スイッチング回路両端間のサージ電圧を検出するサージ検出素子と、
前記サージ検出素子で得られたサージ検出信号を前記所定期間保持することにより前記充電禁止信号を生成する積分回路とを有することを特徴とする請求項1または2記載の調光装置。 The surge voltage detection circuit is
A surge detecting element for detecting a surge voltage across the switching circuit;
The light control device according to claim 1, further comprising an integration circuit that generates the charge inhibition signal by holding the surge detection signal obtained by the surge detection element for the predetermined period.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012126128A JP5920032B2 (en) | 2012-06-01 | 2012-06-01 | Light control device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012126128A JP5920032B2 (en) | 2012-06-01 | 2012-06-01 | Light control device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013251189A JP2013251189A (en) | 2013-12-12 |
JP5920032B2 true JP5920032B2 (en) | 2016-05-18 |
Family
ID=49849661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012126128A Active JP5920032B2 (en) | 2012-06-01 | 2012-06-01 | Light control device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5920032B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10306732B2 (en) | 2015-06-08 | 2019-05-28 | Panasonic Intellectual Property Management Co., Ltd. | Dimmer |
JP6534119B2 (en) | 2015-07-03 | 2019-06-26 | パナソニックIpマネジメント株式会社 | Dimmer |
JP6653452B2 (en) * | 2016-09-20 | 2020-02-26 | パナソニックIpマネジメント株式会社 | Protection circuit for dimmer and dimmer |
WO2021025306A1 (en) * | 2019-08-05 | 2021-02-11 | 현대자동차주식회사 | Pairing control method and device in power transmisison |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3317386B2 (en) * | 1996-03-19 | 2002-08-26 | 東光電気株式会社 | Secondary voltage suppression circuit of power supply CT |
JP2000106285A (en) * | 1998-09-30 | 2000-04-11 | Matsushita Electric Works Ltd | Mosfet antiphase control dimmer |
JP2011238353A (en) * | 2010-04-30 | 2011-11-24 | Jimbo Electric Co Ltd | Two-wire anti-phase control device |
-
2012
- 2012-06-01 JP JP2012126128A patent/JP5920032B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013251189A (en) | 2013-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9620991B2 (en) | Power stealing circuitry for a control device | |
KR100937306B1 (en) | Electronic control systems and methods | |
US8653759B2 (en) | Lighting system electronic ballast or driver with shunt control for lighting control quiescent current | |
WO2012014020A1 (en) | Load control device | |
CN105050237A (en) | Multi-bleeder mode control for improved led driver performance | |
JP2008104274A (en) | Switching power supply | |
JP5760184B2 (en) | Lighting device | |
KR101274110B1 (en) | Led lamp apparatus using driver circuit for power factor correction and current control | |
US6727665B2 (en) | Dimmer for energy saving lamp | |
JP5822670B2 (en) | LED lighting device | |
JP5975774B2 (en) | LED lighting device | |
JP5920032B2 (en) | Light control device | |
JP2008104272A (en) | Phase-control power supply | |
JP2020527287A (en) | Retrofit lamps and lighting systems that use retrofit lamps | |
KR101812941B1 (en) | Lighting apparatus and dimming regulation circuit thereof | |
JP2010199762A (en) | Electronic type switch with triac control-stabilized power supply circuit | |
JP6163889B2 (en) | LED lighting device, LED unit and outdoor lighting fixture | |
KR101357635B1 (en) | An LED lighting drive circuit for dimming control | |
JP4874822B2 (en) | Phase control device | |
JP2011238353A (en) | Two-wire anti-phase control device | |
JP2013251190A (en) | Dimmer | |
JP6213872B2 (en) | Lighting device and lighting apparatus | |
JP2011113958A (en) | Highly-efficient ac led lighting-up circuit assembling capacitive reactance element and rush current preventing circuit | |
JP2011113958A5 (en) | ||
GB2418082A (en) | Protection device for ac electronic dimmer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150601 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160315 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160328 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5920032 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |