JP5919692B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5919692B2 JP5919692B2 JP2011196593A JP2011196593A JP5919692B2 JP 5919692 B2 JP5919692 B2 JP 5919692B2 JP 2011196593 A JP2011196593 A JP 2011196593A JP 2011196593 A JP2011196593 A JP 2011196593A JP 5919692 B2 JP5919692 B2 JP 5919692B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- conductive plate
- wiring pattern
- main surface
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
図1は、実施の形態1にかかる半導体装置の構造について示す断面図である。また、図2は、実施の形態1にかかる半導体装置の各部材の構成について示す断面図である。図2には、半導体装置10を構成する各部材の接合前の状態を示す。図1に示すように、半導体装置10は、半導体チップ1と、第1の導電板2−1と、第2の導電板2−2と、第1の配線基板3と、第2の配線基板4と、を備える。
図3は、実施の形態2にかかる半導体装置の構造について示す断面図である。また、図4は、実施の形態2にかかる半導体装置の各部材の構成について示す断面図である。図4には、半導体装置20を構成する各部材の接合前の状態を示す。実施の形態2にかかる半導体装置20が実施の形態1にかかる半導体装置と異なるのは、第1,2の導電板の突起部に代えて、第1,2の導電板21,22に凹部21−1,22−1を設け、当該凹部21−1,22−1に円柱状の導電体21−2,22−2を挿入したことである。
図5は、実施の形態3にかかる製造途中の半導体装置について示す断面図である。実施の形態3にかかる半導体装置の製造方法が実施の形態1にかかる半導体装置と異なるのは、第1,2の導電板2−1,2−2と第1,2の配線基板3,4の回路パターン3a,4aとを接合する前に、予め、半導体チップ1と第1,2の導電板2−1,2−2とを接合したことである。
2−1 導電板(第1)
2−2 導電板(第2)
3 配線基板(第1)
3a,3b 配線基板(第1)の回路パターン
4 配線基板(第2)
4a,4b 配線基板(第2)の回路パターン
4a−1 配線基板(第2)のスルーホール部
4a−2,4a−4 配線基板(第2)の回路パターンに設けられた凹部
4a−3 導電層
10 半導体装置
11 導電板(第1)の突起部
12 導電板(第2)の突起部
Claims (16)
- 半導体チップの主面に設けられた電極と、絶縁基板の主面に設けられた配線パターンとを電気的に接続する導電板を備え、
前記導電板の一方の面は、前記半導体チップの電極が設けられた主面に接合され、
前記導電板の他方の面は、前記絶縁基板の配線パターンに接合され、
前記導電板は、前記半導体チップの第1の主面に接合され当該第1の主面に設けられた電極に接続する第1の導電板と、前記半導体チップの第2の主面に接合され当該第2の主面に設けられた電極に接続する第2の導電板と、を備え、
前記絶縁基板は、前記第1の導電板の、前記半導体チップに接合された面に対して反対側の面に接合される配線パターンが設けられた第1の絶縁基板と、前記第2の導電板の、前記半導体チップに接合された面に対して反対側の面に接合される配線パターンが設けられた第2の絶縁基板と、を備え、
前記第1の導電板の他方の面には、前記第1の絶縁基板の主面に水平な方向における前記第1の絶縁基板との接合位置を固定する第1の突起部が設けられ、
前記第2の導電板の他方の面には、前記第2の絶縁基板の主面に水平な方向における前記第2の絶縁基板との接合位置を固定する第2の突起部が設けられ、
前記第1の絶縁基板の配線パターンには、前記第1の導電板の前記第1の突起部に対応する位置に前記第1の突起部が挿入される第1の凹部が設けられ、
前記第2の絶縁基板の配線パターンには、前記第2の導電板の前記第2の突起部に対応する位置に前記第2の突起部が挿入される第2の凹部が設けられ、
ていることを特徴とする半導体装置。 - 半導体チップの主面に設けられた電極と、絶縁基板の主面に設けられた配線パターンとを電気的に接続する導電板を備え、
前記導電板の一方の面は、前記半導体チップの電極が設けられた主面に接合され、
前記導電板の他方の面は、前記絶縁基板の配線パターンに接合され、
前記導電板は、前記半導体チップの第1の主面に接合され当該第1の主面に設けられた電極に接続する第1の導電板と、前記半導体チップの第2の主面に接合され当該第2の主面に設けられた電極に接続する第2の導電板と、を備え、
前記絶縁基板は、前記第1の導電板の、前記半導体チップに接合された面に対して反対側の面に接合される配線パターンが設けられた第1の絶縁基板と、前記第2の導電板の、前記半導体チップに接合された面に対して反対側の面に接合される配線パターンが設けられた第2の絶縁基板と、を備え、
前記第1の絶縁基板の主面に水平な方向における前記第1の絶縁基板と前記第1の導電板との接合位置を固定する第1の導電体と、
前記第2の絶縁基板の主面に水平な方向における前記第2の絶縁基板と前記第2の導電板との接合位置を固定する第2の導電体と、をさらに備え、
前記第1の導電板の他方の面には、前記第1の導電体の一方の端部が挿入される第1の凹部が設けられ、
前記第2の導電板の他方の面には、前記第2の導電体の一方の端部が挿入される第2の凹部が設けられ、
前記第1の絶縁基板の配線パターンには、前記第1の導電板の前記第1の凹部に対応する位置に前記第1の導電体の他方の端部が挿入される第3の凹部が設けられ、
前記第2の絶縁基板の配線パターンには、前記第2の導電板の前記第2の凹部に対応する位置に前記第2の導電体の他方の端部が挿入される第4の凹部が設けられていることを特徴とする半導体装置。 - 前記第1の絶縁基板の前記配線パターンが設けられた主面とは反対の面に設けられた金属接合膜と、
前記金属接合膜と接合されたヒートシンクと、
を備えたことを特徴とする請求項1または2に記載の半導体装置。 - 前記半導体チップの線膨張係数α1、前記導電板の線膨張係数α2、および前記絶縁基板の配線パターンの線膨張係数α3は、次の(1)式を満たすことを特徴とする請求項1〜3のいずれか一つに記載の半導体装置。
α1<α2<α3 ・・・(1) - 前記導電板は、モリブデン、タングステン、銅とモリブデンとからなる合金、鉄とニッケルとからなる合金、または、鉄とニッケルとコバルトとからなる合金、もしくはこれらの金属および合金を2種類以上組み合わせて形成される複合材料で構成されていることを特徴とする請求項1〜4のいずれか一つに記載の半導体装置。
- 前記絶縁基板の配線パターンは、銅、アルミニウム、銀またはニッケルで構成されていることを特徴とする請求項1〜5のいずれか一つに記載の半導体装置。
- 前記絶縁基板の配線パターンには複数の前記導電板が接合され、複数の前記導電板にはそれぞれ前記半導体チップが接合され、複数の前記半導体チップの主面に設けられた電極どうしは電気的に接続されていることを特徴とする請求項1〜6のいずれか一つに記載の半導体装置。
- 半導体チップの第1の主面に、前記半導体チップの第1の主面に設けられた電極と第1の絶縁基板の主面に設けられた配線パターンとを電気的に接続する第1の導電板の一方の面を接合する第1の接合工程と、
前記第1の絶縁基板の配線パターンが設けられた主面に、前記第1の導電板の他方の面を接合する第2の接合工程と、
前記半導体チップの第2の主面に、前記半導体チップの第2の主面に設けられた電極と第2の絶縁基板の主面に設けられた配線パターンとを電気的に接続する第2の導電板の一方の面を接合する第3の接合工程と、
前記第2の絶縁基板の配線パターンが設けられた主面に、前記第2の導電板の他方の面を接合する第4の接合工程と、
を含み、
前記第1の接合工程を前記第2の接合工程とともに行い、前記第3の接合工程を前記第4の接合工程とともに行い、
前記第2の接合工程では、前記第1の絶縁基板の配線パターンに設けられた第1の凹部に、前記第1の導電板の他方の面に設けられた第1の突起部を挿入し、前記第1の絶縁基板の主面に水平な方向における前記第1の絶縁基板と前記第1の導電板との接合位置を固定し、
前記第4の接合工程では、前記第2の絶縁基板の配線パターンに設けられた第2の凹部に、前記第2の導電板の他方の面に設けられた第2の突起部を挿入し、前記第2の絶縁基板の主面に水平な方向における前記第2の絶縁基板と前記第2の導電板との接合位置を固定することを特徴とする半導体装置の製造方法。 - 半導体チップの第1の主面に、前記半導体チップの第1の主面に設けられた電極と第1の絶縁基板の主面に設けられた配線パターンとを電気的に接続する第1の導電板の一方の面を接合する第1の接合工程と、
前記第1の絶縁基板の配線パターンが設けられた主面に、前記第1の導電板の他方の面を接合する第2の接合工程と、
前記半導体チップの第2の主面に、前記半導体チップの第2の主面に設けられた電極と第2の絶縁基板の主面に設けられた配線パターンとを電気的に接続する第2の導電板の一方の面を接合する第3の接合工程と、
前記第2の絶縁基板の配線パターンが設けられた主面に、前記第2の導電板の他方の面を接合する第4の接合工程と、
を含み、
前記第1の接合工程を前記第2の接合工程とともに行い、前記第3の接合工程を前記第4の接合工程とともに行い、
前記第2の接合工程では、前記第1の導電板の他方の面に設けられた第1の凹部に第1の導電体の一方の端部を挿入し、前記第1の絶縁基板の配線パターンの、前記第1の導電板の前記第1の凹部に対応する位置に設けられた第2の凹部に前記第1の導電体の他方の端部を挿入し、前記第1の絶縁基板の主面に水平な方向における前記第1の絶縁基板と前記第1の導電板との接合位置を固定し、
前記第4の接合工程では、前記第2の導電板の他方の面に設けられた第3の凹部に第2の導電体の一方の端部を挿入し、前記第2の絶縁基板の配線パターンの、前記第2の導電板の前記第3の凹部に対応する位置に設けられた第4の凹部に前記第2の導電体の他方の端部を挿入し、前記第2の絶縁基板の主面に水平な方向における前記第2の絶縁基板と前記第2の導電板との接合位置を固定することを特徴とする半導体装置の製造方法。 - 半導体チップの第1の主面に、前記半導体チップの第1の主面に設けられた電極と第1の絶縁基板の主面に設けられた配線パターンとを電気的に接続する第1の導電板の一方の面を接合する第1の接合工程と、
前記第1の絶縁基板の配線パターンが設けられた主面に、前記第1の導電板の他方の面を接合する第2の接合工程と、
前記半導体チップの第2の主面に、前記半導体チップの第2の主面に設けられた電極と第2の絶縁基板の主面に設けられた配線パターンとを電気的に接続する第2の導電板の一方の面を接合する第3の接合工程と、
前記第2の絶縁基板の配線パターンが設けられた主面に、前記第2の導電板の他方の面を接合する第4の接合工程と、
を含み、
前記第1の接合工程の後に、前記第2の接合工程を行い、前記第3の接合工程の後に、前記第4の接合工程を行い、
前記第2の接合工程では、前記第1の絶縁基板の配線パターンに設けられた第1の凹部に、前記第1の導電板の他方の面に設けられた第1の突起部を挿入し、前記第1の絶縁基板の主面に水平な方向における前記第1の絶縁基板と前記第1の導電板との接合位置を固定し、
前記第4の接合工程では、前記第2の絶縁基板の配線パターンに設けられた第2の凹部に、前記第2の導電板の他方の面に設けられた第2の突起部を挿入し、前記第2の絶縁基板の主面に水平な方向における前記第2の絶縁基板と前記第2の導電板との接合位置を固定することを特徴とする半導体装置の製造方法。 - 半導体チップの第1の主面に、前記半導体チップの第1の主面に設けられた電極と第1の絶縁基板の主面に設けられた配線パターンとを電気的に接続する第1の導電板の一方の面を接合する第1の接合工程と、
前記第1の絶縁基板の配線パターンが設けられた主面に、前記第1の導電板の他方の面を接合する第2の接合工程と、
前記半導体チップの第2の主面に、前記半導体チップの第2の主面に設けられた電極と第2の絶縁基板の主面に設けられた配線パターンとを電気的に接続する第2の導電板の一方の面を接合する第3の接合工程と、
前記第2の絶縁基板の配線パターンが設けられた主面に、前記第2の導電板の他方の面を接合する第4の接合工程と、
を含み、
前記第1の接合工程の後に、前記第2の接合工程を行い、前記第3の接合工程の後に、前記第4の接合工程を行い、
前記第2の接合工程では、前記第1の導電板の他方の面に設けられた第1の凹部に第1の導電体の一方の端部を挿入し、前記第1の絶縁基板の配線パターンの、前記第1の導電板の前記第1の凹部に対応する位置に設けられた第2の凹部に前記第1の導電体の他方の端部を挿入し、前記第1の絶縁基板の主面に水平な方向における前記第1の絶縁基板と前記第1の導電板との接合位置を固定し、
前記第4の接合工程では、前記第2の導電板の他方の面に設けられた第3の凹部に第2の導電体の一方の端部を挿入し、前記第2の絶縁基板の配線パターンの、前記第2の導電板の前記第3の凹部に対応する位置に設けられた第4の凹部に前記第2の導電体の他方の端部を挿入し、前記第2の絶縁基板の主面に水平な方向における前記第2の絶縁基板と前記第2の導電板との接合位置を固定することを特徴とする半導体装置の製造方法。 - 前記第1の絶縁基板の前記配線パターンが設けられた主面とは反対の面に金属接合膜を設ける工程と、
ヒートシンクを前記金属接合膜に接合する工程と、
を含むことを特徴とする請求項8〜11のいずれか一つに記載の半導体装置の製造方法。 - 前記半導体チップの線膨張係数α1、前記導電板の線膨張係数α2、および前記絶縁基板の配線パターンの線膨張係数α3は、次の(2)式を満たすことを特徴とする請求項8〜12のいずれか一つに記載の半導体装置の製造方法。
α1<α2<α3 ・・・(2) - 前記導電板は、モリブデン、タングステン、銅とモリブデンとからなる合金、鉄とニッケルとからなる合金、または、鉄とニッケルとコバルトとからなる合金、もしくはこれらの金属および合金を2種類以上組み合わせて形成される複合材料で構成されていることを特徴とする請求項8〜13のいずれか一つに記載の半導体装置の製造方法。
- 前記絶縁基板の配線パターンは、銅、アルミニウム、銀またはニッケルで構成されていることを特徴とする請求項8〜14のいずれか一つに記載の半導体装置の製造方法。
- 前記絶縁基板の配線パターンに、複数の前記導電板を接合し、
前記絶縁基板の配線パターンに接合された複数の前記導電板のそれぞれに前記半導体チップを接合することを特徴とする請求項8〜15のいずれか一つに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011196593A JP5919692B2 (ja) | 2011-09-08 | 2011-09-08 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011196593A JP5919692B2 (ja) | 2011-09-08 | 2011-09-08 | 半導体装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013058645A JP2013058645A (ja) | 2013-03-28 |
JP5919692B2 true JP5919692B2 (ja) | 2016-05-18 |
Family
ID=48134257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011196593A Expired - Fee Related JP5919692B2 (ja) | 2011-09-08 | 2011-09-08 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5919692B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112014001487B4 (de) | 2013-10-03 | 2021-03-04 | Fuji Electric Co., Ltd. | Halbleitermodul |
JP2019067949A (ja) * | 2017-10-02 | 2019-04-25 | トヨタ自動車株式会社 | 半導体装置 |
FR3085539B1 (fr) * | 2018-09-04 | 2021-09-10 | Commissariat Energie Atomique | Module electronique de puissance |
ES2938578T3 (es) * | 2021-01-18 | 2023-04-12 | Longserving Tech Co Ltd | Procedimiento de fabricación de un patrón de circuito a escala picoscópica/nanoscópica |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01146548U (ja) * | 1988-03-30 | 1989-10-09 | ||
JP2005150596A (ja) * | 2003-11-19 | 2005-06-09 | Nissan Motor Co Ltd | 半導体装置及びその製造方法 |
JP2009076592A (ja) * | 2007-09-19 | 2009-04-09 | Toyota Motor Corp | 半導体素子の電極と放熱板との圧着方法 |
-
2011
- 2011-09-08 JP JP2011196593A patent/JP5919692B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013058645A (ja) | 2013-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10297522B2 (en) | Semiconductor package structure and manufacturing method thereof | |
JP2548350B2 (ja) | テープ自動結合に使用される熱放散相互接続テープ | |
JP4438489B2 (ja) | 半導体装置 | |
KR101489325B1 (ko) | 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법 | |
KR100723454B1 (ko) | 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법 | |
US7936054B2 (en) | Multi-chip package | |
KR101208332B1 (ko) | 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지 | |
WO2011040313A1 (ja) | 半導体モジュールおよびその製造方法 | |
TW201240031A (en) | Microelectronic packages with enhanced heat dissipation and methods of manufacturing | |
JP2007059860A (ja) | 半導体パッケージ及び半導体モジュール | |
US20090243079A1 (en) | Semiconductor device package | |
JP5578326B2 (ja) | リード部品及びその製造方法、並びに半導体パッケージ | |
JP2006253183A (ja) | 半導体パワーモジュール | |
US20050116322A1 (en) | Circuit module | |
JP2007088030A (ja) | 半導体装置 | |
JP2008258547A (ja) | 半導体装置およびその製造方法 | |
JP5919692B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2017123360A (ja) | 半導体モジュール | |
JP6881304B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6747304B2 (ja) | 電力用半導体装置 | |
CN114050144A (zh) | 半导体封装装置及其制造方法 | |
JP2014143342A (ja) | 半導体モジュール及びその製造方法 | |
JP4797492B2 (ja) | 半導体装置 | |
JP2015026667A (ja) | 半導体モジュール | |
KR200483254Y1 (ko) | 반도체 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140813 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160315 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160328 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5919692 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |