JP5916336B2 - Wafer grinding method - Google Patents

Wafer grinding method Download PDF

Info

Publication number
JP5916336B2
JP5916336B2 JP2011227655A JP2011227655A JP5916336B2 JP 5916336 B2 JP5916336 B2 JP 5916336B2 JP 2011227655 A JP2011227655 A JP 2011227655A JP 2011227655 A JP2011227655 A JP 2011227655A JP 5916336 B2 JP5916336 B2 JP 5916336B2
Authority
JP
Japan
Prior art keywords
wafer
grinding
crack
region
preventing portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011227655A
Other languages
Japanese (ja)
Other versions
JP2013089713A (en
Inventor
俊一郎 廣沢
俊一郎 廣沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2011227655A priority Critical patent/JP5916336B2/en
Publication of JP2013089713A publication Critical patent/JP2013089713A/en
Application granted granted Critical
Publication of JP5916336B2 publication Critical patent/JP5916336B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、それぞれ複数のバンプを有するデバイスが形成されたデバイス領域とデバイス領域を囲繞する外周余剰領域とを表面に有し、外周縁にノッチが形成されたウエーハの裏面を研削するウエーハの研削方法に関する。   The present invention provides a wafer grinding method for grinding a back surface of a wafer having a device region in which devices each having a plurality of bumps are formed and an outer peripheral surplus region surrounding the device region and having a notch formed in the outer periphery. Regarding the method.

半導体デバイスの製造プロセスにおいては、シリコンや化合物半導体からなるウエーハの表面にストリートと呼ばれる格子状の分割予定ラインが形成され、分割予定ラインによって区画される各領域にIC、LSI等のデバイスが形成される。これらのウエーハは裏面が研削されて所定の厚みへと薄化された後、ストリートに沿って切削装置等によって分割されることで個々の半導体デバイスが製造される。   In the manufacturing process of semiconductor devices, grid-like division lines called streets are formed on the surface of a wafer made of silicon or a compound semiconductor, and devices such as ICs and LSIs are formed in each area partitioned by the division lines. The After these wafers are ground and thinned to a predetermined thickness, individual semiconductor devices are manufactured by being divided along a street by a cutting device or the like.

一般的にウエーハには、ウエーハの結晶方位を示すオリエンテーションフラットやノッチが形成される。オリエンテーションフラットは半導体ウエーハの外周の一部を直線的に切り取ることによって形成されるため、この切り取られた部分は半導体デバイスとして使用することができないため、ウエーハ上に形成される有効チップ数の減少をきたすという問題がある。   In general, an orientation flat or notch indicating the crystal orientation of the wafer is formed on the wafer. Since the orientation flat is formed by cutting a part of the outer periphery of the semiconductor wafer linearly, this cut part cannot be used as a semiconductor device, so the number of effective chips formed on the wafer is reduced. There is a problem of coming.

そこで、近年では半導体ウエーハの外周にノッチを形成し、このノッチを露光パターンの位置決め等の基準とする方法が広く採用されている。デバイス製造工程等においてこのノッチを位置決めピンに係合させたときにノッチに欠けが発生し易いため、この欠けの防止のためにノッチに面取り加工を施す方法が特開平2−87523号公報に開示されている。   Therefore, in recent years, a method in which a notch is formed on the outer periphery of a semiconductor wafer and this notch is used as a reference for positioning an exposure pattern has been widely adopted. Since this notch is likely to be chipped when the notch is engaged with a positioning pin in a device manufacturing process or the like, a method for chamfering the notch to prevent the chip is disclosed in Japanese Patent Laid-Open No. 2-87523. Has been.

近年、半導体デバイスの軽薄短小化を実現するための技術として、デバイス表面にバンプと呼ばれる金属突起物を複数形成し、これらのバンプを配線基板に形成された電極に相対させて直接接合するフリップチップボンディングと呼ばれる実装技術が実用化されている(例えば、特開2001−237278号公報参照)。   In recent years, as a technology for realizing lighter, thinner, and smaller semiconductor devices, flip chips have been formed by forming a plurality of metal protrusions called bumps on the device surface, and directly bonding these bumps against the electrodes formed on the wiring board. A mounting technique called bonding has been put into practical use (see, for example, JP-A-2001-237278).

バンプ付きウエーハでは、通常、外周部のデバイスが形成されていない外周余剰領域にはバンプも形成されていない。特開平3−3239号公報は外周部にバンプを形成しないバンプ付きウエーハを開示している。   In a bumped wafer, normally, bumps are not formed in the outer peripheral surplus area where the peripheral device is not formed. Japanese Unexamined Patent Publication No. 3-3239 discloses a bumped wafer in which no bump is formed on the outer periphery.

特開平2−87523号公報JP-A-2-87523 特開2001−237278号公報JP 2001-237278 A 特開平3−3239号公報JP-A-3-3239

ウエーハの裏面研削時にバンプ付きウエーハの表面側をチャックテーブルで保持した際、バンプが形成されたデバイス領域はチャックテーブルで保持されるが、バンプが形成されていない外周余剰領域はチャックテーブルの保持面から浮いた状態となる。従って、この状態で研削砥石でウエーハを押圧しつつウエーハの裏面を研削すると、外周余剰領域からクラックが発生し易い。   When the front side of the wafer with bumps is held by the chuck table during backside grinding of the wafer, the device area where the bumps are formed is held by the chuck table, but the extra peripheral area where the bumps are not formed is the holding surface of the chuck table It will be floating from. Accordingly, if the back surface of the wafer is ground while pressing the wafer with a grinding wheel in this state, cracks are likely to occur from the outer peripheral surplus region.

特に、ノッチが形成されたバンプ付きウエーハでは、ノッチを起点にクラックが発生し、このクラックがデバイス領域に達するとデバイスを破損させるため非常に問題となる。   In particular, in a wafer with bumps in which a notch is formed, a crack is generated starting from the notch, and when this crack reaches the device region, the device is damaged, which is a serious problem.

本発明はこのような点に鑑みてなされたものであり、その目的とするところは、ノッチを起点に発生したクラックによってデバイスが破損される恐れを低減可能なウエーハの研削方法を提供することである。   The present invention has been made in view of the above points, and an object of the present invention is to provide a wafer grinding method capable of reducing the risk of damage to a device due to a crack generated from a notch. is there.

本発明によると、交差する複数の分割予定ラインで区画された各領域に複数のバンプを有するデバイスがそれぞれ形成されたデバイス領域と、該デバイス領域を囲繞する外周余剰領域とを表面に備え、外周縁にウエーハの結晶方位を示すV字状切欠きが形成されたウエーハの裏面を研削して所定厚みへと薄化するウエーハの研削方法であって、該V字状切欠きを起点に発生したクラックが該デバイス領域に伸長することを防止するウエーハの表面からウエーハの仕上げ厚みに至る深さのクラック防止部を該V字状切欠きの頂点に対向させてウエーハの該外周余剰領域に形成するクラック防止部形成ステップと、ウエーハの表面に保護部材を配設する保護部材配設ステップと、該保護部材配設ステップを実施した後、該保護部材を介してウエーハをチャックテーブルで保持して裏面を露出させる保持ステップと、該チャックテーブルで保持されたウエーハの裏面を研削手段で研削して該仕上げ厚みへと薄化する研削ステップと、を具備し、該クラック防止部形成ステップでは、該V字状切欠きと該デバイス領域との間の該V字状切欠きの頂点に対向する領域にのみ、直線状の該クラック防止部を形成することを特徴とするウエーハの研削方法が提供される。 According to the present invention, the device includes a device region in which a device having a plurality of bumps is formed in each region divided by a plurality of intersecting scheduled lines, and an outer peripheral surplus region surrounding the device region. A wafer grinding method in which the back surface of a wafer having a V-shaped notch indicating the crystal orientation of the wafer formed on the periphery is ground to reduce the thickness to a predetermined thickness, and is generated from the V-shaped notch as a starting point. A crack preventing portion having a depth from the wafer surface to the finished thickness of the wafer, which prevents cracks from extending into the device region, is formed in the outer peripheral region of the wafer so as to face the vertex of the V-shaped notch. After performing the crack prevention portion forming step, the protective member disposing step of disposing the protective member on the surface of the wafer, and the protective member disposing step, the wafer is passed through the protective member. The provided a holding step of exposing the back surface was held by the chuck table, and the grinding step of thinning to the finished thickness by grinding the back surface of the wafer held by the chuck table grinding means, and the cracks In the prevention portion forming step, the linear crack prevention portion is formed only in a region facing the vertex of the V-shaped notch between the V-shaped notch and the device region. A method for grinding a wafer is provided.

好ましくは、クラック防止部形成ステップでは、切削ブレードでウエーハの表面からウエーハの仕上げ厚みに至る深さの溝を形成する。代替案として、クラック防止部形成ステップでは、ウエーハに対して吸収性を有する波長のレーザビームを照射してウエーハの表面からウエーハの仕上げ厚みに至る深さの溝を形成する。   Preferably, in the crack prevention portion forming step, a groove having a depth from the wafer surface to the finished thickness of the wafer is formed by a cutting blade. As an alternative, in the crack prevention portion forming step, a laser beam having a wavelength that absorbs the wafer is irradiated to form a groove having a depth from the surface of the wafer to the finished thickness of the wafer.

他の代替案では、クラック防止部形成ステップでは、ウエーハに対して透過性を有する波長のレーザビームを照射してウエーハの表面からウエーハの仕上げ厚みに至る深さの改質層を形成する。   In another alternative, in the crack preventing portion forming step, a modified layer having a depth from the surface of the wafer to the finished thickness of the wafer is formed by irradiating a laser beam having a wavelength that is transmissive to the wafer.

本発明のウエーハの研削方法では、まずV字状切欠きであるノッチに対向してウエーハの外周余剰領域に、V字状切欠きを起点に発生したクラックがデバイス領域に伸長することを防止するウエーハの表面から仕上げ厚みに至る深さのクラック防止部が形成される。   In the wafer grinding method of the present invention, first, a crack generated from the V-shaped notch as a starting point in the outer peripheral region of the wafer is opposed to the notch which is a V-shaped notch and is prevented from extending into the device region. A crack prevention portion having a depth ranging from the surface of the wafer to the finished thickness is formed.

その後、ウエーハの裏面が研削されるため、V字状切欠きを起点にクラックが発生してもクラック防止部によってクラックの伸長が防止され、クラックがデバイス領域に到達してデバイスを破損してしまう恐れを低減できる。   Then, since the back surface of the wafer is ground, even if a crack occurs starting from the V-shaped notch, the crack prevention portion prevents the crack from extending, and the crack reaches the device region and damages the device. Fear can be reduced.

また、V字状切欠きを起点にクラックが発生してウエーハの外周余剰領域の一部が割れた状態でも、保護部材によってウエーハの形態を保つため、後の搬送、ハンドリング時等に支障をきたす恐れがない。   In addition, even if a crack occurs from the V-shaped notch and a part of the outer peripheral area of the wafer is broken, the protective member keeps the wafer shape, which causes troubles during subsequent transportation and handling. There is no fear.

本発明の研削方法で研削するのに適した半導体ウエーハの斜視図である。It is a perspective view of a semiconductor wafer suitable for grinding by the grinding method of the present invention. クラック防止部形成ステップの第1実施形態を示す斜視図である。It is a perspective view which shows 1st Embodiment of a crack prevention part formation step. クラック防止部の第1実施形態を示すウエーハの斜視図である。It is a perspective view of a wafer showing a 1st embodiment of a crack prevention part. クラック防止部の第2実施形態を示すウエーハの斜視図である。It is a perspective view of the wafer which shows 2nd Embodiment of a crack prevention part. クラック防止部形成ステップの第2実施形態を示す斜視図である。It is a perspective view which shows 2nd Embodiment of a crack prevention part formation step. レーザビーム照射ユニットのブロック図である。It is a block diagram of a laser beam irradiation unit. クラック防止部の第3実施形態を示すウエーハの斜視図である。It is a perspective view of the wafer which shows 3rd Embodiment of a crack prevention part. クラック防止部形成ステップの第3実施形態を示す斜視図である。It is a perspective view which shows 3rd Embodiment of a crack prevention part formation step. クラック防止部の第4実施形態を示すウエーハの斜視図である。It is a perspective view of the wafer which shows 4th Embodiment of a crack prevention part. 保護部材配設ステップを示す分解斜視図である。It is a disassembled perspective view which shows a protection member arrangement | positioning step. 本発明の研削方法を実施するのに適した研削装置の斜視図である。It is a perspective view of a grinding device suitable for carrying out the grinding method of the present invention. 保持ステップを示す側面図である。It is a side view which shows a holding | maintenance step. 研削ステップを示す側面図である。It is a side view which shows a grinding step.

以下、本発明の実施形態を図面を参照して詳細に説明する。図1を参照すると、本発明の研削方法により研削するのに適した半導体ウエーハ11の斜視図が示されている。半導体ウエーハ11は表面11a及び裏面11bを有しており、表面11aには複数のストリート(分割予定ライン)13が直交して形成されており、ストリート13によって区画された各領域にそれぞれデバイス15が形成されている。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Referring to FIG. 1, there is shown a perspective view of a semiconductor wafer 11 suitable for grinding by the grinding method of the present invention. The semiconductor wafer 11 has a front surface 11 a and a back surface 11 b, and a plurality of streets (division lines) 13 are formed orthogonally on the front surface 11 a, and devices 15 are respectively provided in the regions defined by the streets 13. Is formed.

図1の拡大図に示すように、各デバイス15の4辺には複数の突起状のバンプ17が形成されている。半導体ウエーハ11はその表面11aに複数のデバイス15が形成されたデバイス領域19と、デバイス領域19を囲繞する外周余剰領域21を有している。外周余剰領域21にはデバイス15が形成されていないので、バンプ17も形成されていないことになる。   As shown in the enlarged view of FIG. 1, a plurality of protruding bumps 17 are formed on the four sides of each device 15. The semiconductor wafer 11 has a device region 19 in which a plurality of devices 15 are formed on the surface 11 a and an outer peripheral surplus region 21 surrounding the device region 19. Since the device 15 is not formed in the outer peripheral surplus region 21, the bump 17 is not formed.

更に、半導体ウエーハ11はその外周縁にウエーハの結晶方位を示すV字状切欠きであるノッチ23を有している。このノッチ23はフォトリソグラフィでデバイスを形成する際に露光パターンの位置決め等のために用いられる。半導体ウエーハ11の厚みは例えば700μmである。   Further, the semiconductor wafer 11 has a notch 23 which is a V-shaped notch indicating the crystal orientation of the wafer on the outer peripheral edge thereof. The notch 23 is used for positioning an exposure pattern when a device is formed by photolithography. The thickness of the semiconductor wafer 11 is 700 μm, for example.

本発明のウエーハの研削方法では、ノッチ23を起点に発生したクラックがデバイス領域19に伸長することを防止するウエーハの表面11aからウエーハ11の仕上げ厚みに至る深さのクラック防止部をノッチ23の頂点に対向したウエーハ11の外周余剰領域21に形成するクラック防止部形成ステップを実施する。   In the wafer grinding method of the present invention, a crack preventing portion having a depth from the wafer surface 11 a to the finished thickness of the wafer 11 that prevents the crack generated from the notch 23 from extending into the device region 19 is formed on the notch 23. The crack prevention part formation step formed in the outer periphery surplus area | region 21 of the wafer 11 which opposes the vertex is implemented.

このクラック防止部形成ステップの第1実施形態では、図2に示す切削装置の切削ユニット10を使用して実施する。切削ユニット10はモータにより高速回転されるスピンドル12と、スピンドル12の先端部に装着された切削ブレード14とを含んでいる。   In the first embodiment of the crack prevention portion forming step, the cutting unit 10 of the cutting apparatus shown in FIG. 2 is used. The cutting unit 10 includes a spindle 12 that is rotated at a high speed by a motor, and a cutting blade 14 that is attached to the tip of the spindle 12.

クラック防止部形成ステップの第1実施形態では、図2に示すように高速回転する切削ブレード14でノッチ23を有する外周余剰領域21に切り込み、ウエーハ11を保持した切削装置の図示しないチャックテーブルを矢印X1方向に加工送りすることにより、図3に示すようなウエーハの仕上げ厚みに至る深さ(例えば120μm)の切削溝25を形成する。   In the first embodiment of the crack prevention portion forming step, a chuck table (not shown) of the cutting apparatus holding the wafer 11 is cut by cutting into the outer peripheral surplus area 21 having the notch 23 with the cutting blade 14 rotating at high speed as shown in FIG. By cutting and feeding in the X1 direction, a cutting groove 25 having a depth (for example, 120 μm) reaching the finished thickness of the wafer as shown in FIG. 3 is formed.

図4を参照すると、本発明第2実施形態のクラック防止部の斜視図が示されている。本実施形態では、切削ブレード14でノッチ23の内側の外周余剰領域21を円形に切削し、ウエーハ11の表面11aからウエーハの仕上げ厚みに至る深さの円形溝27を形成する。   Referring to FIG. 4, there is shown a perspective view of a crack preventing unit according to the second embodiment of the present invention. In the present embodiment, the outer peripheral surplus region 21 inside the notch 23 is cut into a circular shape with the cutting blade 14 to form a circular groove 27 having a depth from the surface 11a of the wafer 11 to the finished thickness of the wafer.

図5を参照すると、本発明第2実施形態のクラック防止部形成ステップの斜視図が示されている。本実施形態では、ウエーハ11に対して吸収性を有する波長(例えば355nm)のレーザビームをノッチ23を含む外周余剰領域21に照射して、ウエーハ11の表面11aからウエーハ11の仕上げ厚みに至る深さのレーザ加工溝25を形成する。 Referring to FIG. 5, there is shown a perspective view of the crack preventing portion forming step of the second embodiment of the present invention. In the present embodiment, a laser beam having a wavelength (for example, 355 nm) having an absorptivity with respect to the wafer 11 is irradiated to the outer peripheral surplus region 21 including the notch 23, and the depth from the surface 11a of the wafer 11 to the finished thickness of the wafer 11 is reached. that form a laser processed grooves 25 of the.

16はレーザ加工装置のレーザビームの照射ユニットであり、ケーシング18中に収容された図のブロック図に示すレーザビームの発生ユニット20と、ケーシング18の先端部に取り付けられた集光器22とから構成される。24は顕微鏡及びカメラを有する撮像ユニットであり、レーザ加工すべき領域を検出するために用いられる。 Reference numeral 16 denotes a laser beam irradiation unit of the laser processing apparatus. The laser beam generation unit 20 shown in the block diagram of FIG. 5 housed in the casing 18, and the condenser 22 attached to the tip of the casing 18 Consists of An imaging unit 24 having a microscope and a camera is used for detecting an area to be laser processed.

図6に示すように、レーザビーム発生ユニット20は、YAGレーザ又はYVO4レーザを発振するレーザ発振器26と、繰り返し周波数設定手段28と、パルス幅調整手段30と、パワー調整手段32とを含んでいる。   As shown in FIG. 6, the laser beam generating unit 20 includes a laser oscillator 26 that oscillates a YAG laser or a YVO4 laser, a repetition frequency setting unit 28, a pulse width adjusting unit 30, and a power adjusting unit 32. .

レーザビーム発生ユニット20のパワー調整手段32により所定パワーに調整されたレーザビームは、集光器22のミラー34で反射され、更に集光用対物レンズ36によって集光されてチャックテーブル38に保持されている半導体ウエーハ11に照射される。   The laser beam adjusted to a predetermined power by the power adjusting means 32 of the laser beam generating unit 20 is reflected by the mirror 34 of the condenser 22, further condensed by the condenser objective lens 36, and held on the chuck table 38. The semiconductor wafer 11 is irradiated.

図7を参照すると、本発明第3実施形態のクラック防止部の斜視図が示されている。本実施形態では、例えば図5に示したのと同様なレーザビーム照射ユニット16を用いて、ウエーハ11に対して吸収性を有する波長(例えば355nm)のレーザビームをデバイス領域19と外周余剰領域21との境界部に照射して、境界部全周にレーザ加工溝29を形成する。このレーザ加工溝29は、ウエーハ11の表面11aからウエーハ11の仕上げ厚みに至る深さの溝とする。   Referring to FIG. 7, there is shown a perspective view of a crack preventing unit according to a third embodiment of the present invention. In the present embodiment, for example, a laser beam irradiation unit 16 similar to that shown in FIG. The laser processing groove 29 is formed on the entire periphery of the boundary. The laser processed groove 29 is a groove having a depth from the surface 11 a of the wafer 11 to the finished thickness of the wafer 11.

次に、図8及び図9を参照して、本発明第3実施形態のクラック防止部形成ステップについて説明する。本実施形態では、図6に示したレーザビーム発生ユニット20のレーザ発振器26にYAGレーザ又はYVO4レーザを採用し、ウエーハ11に対して透過性を有する波長である1064nmのレーザビームを発振する。 Next, with reference to FIG.8 and FIG.9, the crack prevention part formation step of 3rd Embodiment of this invention is demonstrated. In the present embodiment, a YAG laser or YVO4 laser is employed in the laser oscillator 26 Les Zabimu generating unit 20 shown in FIG. 6, to oscillate a laser beam of 1064nm is a wavelength capable of passing through the wafer 11.

このレーザビームを集光器22によりウエーハ11の表面11a近傍に集光し、ウエーハ11を保持したチャックテーブルを矢印X1方向に加工送りして、図9に示すようにウエーハ11の表面11aからウエーハの仕上げ厚みに至る深さの改質層31を形成する。この改質層31は溶融再硬化層として形成され、周囲よりも強度の劣った領域となる。   The laser beam is condensed near the surface 11a of the wafer 11 by the condenser 22, and the chuck table holding the wafer 11 is processed and fed in the direction of the arrow X1, and the wafer 11 is moved from the surface 11a of the wafer 11 as shown in FIG. The modified layer 31 having a depth up to the finished thickness is formed. The modified layer 31 is formed as a melt-rehardened layer and becomes a region having a lower strength than the surroundings.

クラック防止部形成ステップは上述した第1乃至第3実施形態に加えて、エッチングによりノッチ23部分を除去するような方法でもよい。   In addition to the first to third embodiments described above, the crack preventing portion forming step may be a method of removing the notch 23 portion by etching.

本発明の研削方法では、クラック防止部形成ステップ実施後、ウエーハ11の表面11aに保護部材を配設する保護部材配設ステップを実施する。例えば、図10に示すように、保護部材として保護テープ33を採用し、ウエーハ11の表面11aに保護テープ33を貼着する。   In the grinding method of the present invention, after the crack prevention portion forming step is performed, a protection member disposing step of disposing a protective member on the surface 11a of the wafer 11 is performed. For example, as shown in FIG. 10, the protective tape 33 is employed as the protective member, and the protective tape 33 is attached to the surface 11 a of the wafer 11.

保護部材配設ステップを実施した後、図11に示すような研削装置42を使用して、ウエーハ11の裏面11bを研削手段(研削ユニット)で研削してウエーハ11を仕上げ厚み(例えば100μm)へと薄化する研削ステップを実施する。   After carrying out the protective member disposing step, the back surface 11b of the wafer 11 is ground by a grinding means (grinding unit) using a grinding device 42 as shown in FIG. 11, and the wafer 11 is finished to a finished thickness (for example, 100 μm). And implement a thinning grinding step.

図4において、44は研削装置42のベースであり、ベース44の後方にはコラム46が立設されている。コラム46には、上下方向に伸びる一対のガイドレール48が固定されている。   In FIG. 4, 44 is a base of the grinding device 42, and a column 46 is erected on the rear side of the base 44. A pair of guide rails 48 extending in the vertical direction are fixed to the column 46.

この一対のガイドレール48に沿って研削ユニット(研削手段)50が上下方向に移動可能に装着されている。研削ユニット50は、スピンドルハウジング52と、スピンドルハウジング52を保持する支持部54を有しており、支持部54が一対のガイドレール48に沿って上下方向に移動する移動基台56に取り付けられている。   A grinding unit (grinding means) 50 is mounted along the pair of guide rails 48 so as to be movable in the vertical direction. The grinding unit 50 includes a spindle housing 52 and a support portion 54 that holds the spindle housing 52, and the support portion 54 is attached to a moving base 56 that moves up and down along a pair of guide rails 48. Yes.

研削ユニット50は、スピンドルハウジング52中に回転可能に収容されたスピンドル58と、スピンドル58を回転駆動するモータ60と、スピンドル58の先端に固定されたホイールマウント62と、ホイールマウント62に着脱可能に装着された研削ホイール64とを含んでいる。   The grinding unit 50 includes a spindle 58 rotatably accommodated in a spindle housing 52, a motor 60 that rotationally drives the spindle 58, a wheel mount 62 fixed to the tip of the spindle 58, and a detachable attachment to the wheel mount 62. And a mounted grinding wheel 64.

研削装置42は、研削ユニット50を一対の案内レール48に沿って上下方向に移動するボールねじ70とパルスモータ72とから構成される研削ユニット送り機構74を備えている。パルスモータ72を駆動すると、ボールねじ70が回転し、移動基台56が上下方向に移動される。   The grinding device 42 includes a grinding unit feed mechanism 74 including a ball screw 70 and a pulse motor 72 that move the grinding unit 50 in the vertical direction along a pair of guide rails 48. When the pulse motor 72 is driven, the ball screw 70 rotates and the moving base 56 is moved in the vertical direction.

ベース44の上面には凹部44aが形成されており、この凹部44aにチャックテーブル機構76が配設されている。チャックテーブル機構76はチャックテーブル78を有し、図示しない移動機構によりウエーハ着脱位置Aと、研削ユニット50に対向する研削位置Bとの間でY軸方向に移動される。80,82は蛇腹である。ベース44の前方側には、研削装置42のオペレータが研削条件等を入力する操作パネル84が配設されている。   A recess 44a is formed on the upper surface of the base 44, and a chuck table mechanism 76 is disposed in the recess 44a. The chuck table mechanism 76 has a chuck table 78 and is moved in the Y-axis direction between the wafer attachment / detachment position A and the grinding position B facing the grinding unit 50 by a moving mechanism (not shown). 80 and 82 are bellows. On the front side of the base 44, an operation panel 84 is provided for an operator of the grinding device 42 to input grinding conditions and the like.

ウエーハ11の表面11aに保護テープ33を貼着する保護部材配設ステップを実施した後、図12に示すように、保護テープ33を介してウエーハ11をチャックテーブル78で吸引保持してウエーハ11の裏面11bを露出させる保持ステップを実施する。図12に示す吹き出し部分に示された拡大断面図において、23aはノッチ23の頂点の位置を示しており、25は切削溝、t1はウエーハの仕上げ厚みをそれぞれ示している。   After performing the protective member disposing step of adhering the protective tape 33 to the surface 11a of the wafer 11, the wafer 11 is sucked and held by the chuck table 78 via the protective tape 33 as shown in FIG. A holding step for exposing the back surface 11b is performed. In the enlarged cross-sectional view shown in the blowing portion shown in FIG. 12, reference numeral 23a indicates the position of the apex of the notch 23, reference numeral 25 indicates a cutting groove, and reference numeral t1 indicates the finished thickness of the wafer.

図13に示すように、研削ユニット50のスピンドル58の先端に固定されたホイールマウント62には、研削ホイール64が図示しないねじにより着脱可能に装着されている。研削ホイール64は、ホイール基台66の自由端部(下端部)に複数の研削砥石68を環状に配設して構成されている。   As shown in FIG. 13, a grinding wheel 64 is detachably attached to a wheel mount 62 fixed to the tip of a spindle 58 of the grinding unit 50 by screws (not shown). The grinding wheel 64 is configured by arranging a plurality of grinding wheels 68 in an annular shape at the free end (lower end) of the wheel base 66.

裏面研削ステップでは、チャックテーブル78を矢印aで示す方向に例えば300rpmで回転しつつ、研削ホイール64を矢印bで示す方向に例えば6000rpmで回転させるとともに、研削ユニット送り機構74を駆動して研削ホイール64の研削砥石68をウエーハ11の裏面11bに接触させる。   In the back grinding step, while rotating the chuck table 78 in the direction indicated by the arrow a at 300 rpm, for example, the grinding wheel 64 is rotated in the direction indicated by the arrow b at, for example, 6000 rpm, and the grinding unit feed mechanism 74 is driven to drive the grinding wheel. 64 grinding wheels 68 are brought into contact with the back surface 11 b of the wafer 11.

そして、研削ホイール64を所定の研削送り速度で下方に所定量研削送りする。接触式又は非接触式の厚み測定ゲージでウエーハ11の厚さを測定しながら、ウエーハ11を仕上げ厚み、例えば100μmに研削する。   Then, the grinding wheel 64 is ground by a predetermined amount at a predetermined grinding feed speed. While measuring the thickness of the wafer 11 with a contact-type or non-contact-type thickness measurement gauge, the wafer 11 is ground to a finished thickness, for example, 100 μm.

切削溝25はウエーハ11の仕上げ厚みに至る深さ、例えば120μmの深さを有しているため、ウエーハ11を仕上げ厚み100μmに研削すると、ノッチ23を含む外周余剰領域21がデバイス領域19から分離される。よって、ノッチ23の頂点23aから発生したクラック35は切削溝25によって遮断され、クラック35がデバイス領域19に到達することが防止される。   Since the cutting groove 25 has a depth reaching the finished thickness of the wafer 11, for example, 120 μm, when the wafer 11 is ground to a finished thickness of 100 μm, the outer peripheral area 21 including the notch 23 is separated from the device area 19. Is done. Therefore, the crack 35 generated from the apex 23 a of the notch 23 is blocked by the cutting groove 25, and the crack 35 is prevented from reaching the device region 19.

改質層31が形成された図9に示す実施形態においては、ウエーハ11の裏面11bを研削してウエーハ11を仕上げ厚みである100μmに薄化すると、改質層31は脆弱な層であるため、ノッチ23を含む外周余剰領域21に外力を加えることにより、ノッチ23を含む外周余剰領域21は改質層31部分で破断される。   In the embodiment shown in FIG. 9 in which the modified layer 31 is formed, if the rear surface 11b of the wafer 11 is ground and the wafer 11 is thinned to a finished thickness of 100 μm, the modified layer 31 is a fragile layer. By applying an external force to the outer peripheral surplus area 21 including the notch 23, the outer peripheral surplus area 21 including the notch 23 is broken at the modified layer 31 portion.

何れの実施形態においても、ウエーハ11の裏面11bを研削して、ウエーハ11を仕上げ厚みへと薄化することにより、ノッチ23を含む外周余剰領域21がウエーハ11の他の部分から除去される。よって、ウエーハ11のその後の搬送、ハンドリング時等において、ノッチを起点にクラックが発生することが防止される。   In any embodiment, the outer peripheral surplus region 21 including the notch 23 is removed from other portions of the wafer 11 by grinding the back surface 11b of the wafer 11 and thinning the wafer 11 to a finished thickness. Therefore, it is possible to prevent cracks from starting from the notch during the subsequent conveyance and handling of the wafer 11.

11 半導体ウエーハ
14 切削ブレード
15 デバイス
17 バンプ
19 デバイス領域
21 外周余剰領域
23 ノッチ(V形状切欠き)
25 切削溝
25´ レーザ加工溝
27 円形切削溝
16 レーザビーム照射ユニット
20 レーザビーム発生ユニット
22 集光器
24 撮像ユニット
31 改質層
33 保護テープ
42 研削装置
50 研削ユニット
64 研削ホイール
78 チャックテーブル
11 Semiconductor wafer 14 Cutting blade 15 Device 17 Bump 19 Device region 21 Peripheral surplus region 23 Notch (V-shaped notch)
25 Cutting groove 25 ′ Laser machining groove 27 Circular cutting groove 16 Laser beam irradiation unit 20 Laser beam generating unit 22 Condenser 24 Imaging unit 31 Modified layer 33 Protective tape 42 Grinding device 50 Grinding unit 64 Grinding wheel 78 Chuck table

Claims (4)

交差する複数の分割予定ラインで区画された各領域に複数のバンプを有するデバイスがそれぞれ形成されたデバイス領域と、該デバイス領域を囲繞する外周余剰領域とを表面に備え、外周縁にウエーハの結晶方位を示すV字状切欠きが形成されたウエーハの裏面を研削して所定厚みへと薄化するウエーハの研削方法であって、
該V字状切欠きを起点に発生したクラックが該デバイス領域に伸長することを防止するウエーハの表面からウエーハの仕上げ厚みに至る深さのクラック防止部を該V字状切欠きの頂点に対向させてウエーハの該外周余剰領域に形成するクラック防止部形成ステップと、
ウエーハの表面に保護部材を配設する保護部材配設ステップと、
該保護部材配設ステップを実施した後、該保護部材を介してウエーハをチャックテーブルで保持して裏面を露出させる保持ステップと、
該チャックテーブルで保持されたウエーハの裏面を研削手段で研削して該仕上げ厚みへと薄化する研削ステップと、
を具備し
該クラック防止部形成ステップでは、該V字状切欠きと該デバイス領域との間の該V字状切欠きの頂点に対向する領域にのみ、直線状の該クラック防止部を形成することを特徴とするウエーハの研削方法。
A device region in which a device having a plurality of bumps is formed in each region divided by a plurality of intersecting division lines, and a peripheral surplus region surrounding the device region are provided on the surface, and a wafer crystal is formed on the outer periphery. A wafer grinding method for grinding a back surface of a wafer formed with a V-shaped notch indicating an orientation to reduce the thickness to a predetermined thickness,
The crack prevention part having a depth from the surface of the wafer to the finished thickness of the wafer that prevents the crack generated from the V-shaped notch from extending into the device region is opposed to the apex of the V-shaped notch. A crack preventing portion forming step to be formed in the outer peripheral surplus region of the wafer;
A protective member disposing step of disposing a protective member on the surface of the wafer;
A holding step for holding the wafer on the chuck table via the protection member and exposing the back surface after performing the protection member disposing step;
A grinding step in which the back surface of the wafer held by the chuck table is ground by a grinding means and thinned to the finished thickness;
Equipped with,
In the crack preventing portion forming step, the linear crack preventing portion is formed only in a region facing the vertex of the V-shaped notch between the V-shaped notch and the device region. Wafer grinding method.
前記クラック防止部形成ステップでは、切削ブレードでウエーハの表面から該ウエーハの仕上げ厚みに至る深さの溝を形成する請求項1記載のウエーハの研削方法。   2. The wafer grinding method according to claim 1, wherein in the crack preventing portion forming step, a groove having a depth from the wafer surface to the finished thickness of the wafer is formed by a cutting blade. 前記クラック防止部形成ステップでは、ウエーハに対して吸収性を有する波長のレーザビームを照射してウエーハの表面から該ウエーハの仕上げ厚みに至る深さの溝を形成する請求項1記載のウエーハの研削方法。   2. The wafer grinding according to claim 1, wherein in the crack preventing portion forming step, a groove having a depth extending from the wafer surface to the finished thickness of the wafer is formed by irradiating the wafer with a laser beam having a wavelength that absorbs the wafer. Method. 前記クラック防止部形成ステップでは、ウエーハに対して透過性を有する波長のレーザビームを照射してウエーハの表面から該ウエーハの仕上げ厚みに至る深さの改質層を形成する請求項1記載のウエーハの研削方法。   2. The wafer according to claim 1, wherein, in the crack preventing portion forming step, a modified layer having a depth from the surface of the wafer to a finished thickness of the wafer is formed by irradiating a laser beam having a wavelength having transparency to the wafer. Grinding method.
JP2011227655A 2011-10-17 2011-10-17 Wafer grinding method Active JP5916336B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011227655A JP5916336B2 (en) 2011-10-17 2011-10-17 Wafer grinding method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011227655A JP5916336B2 (en) 2011-10-17 2011-10-17 Wafer grinding method

Publications (2)

Publication Number Publication Date
JP2013089713A JP2013089713A (en) 2013-05-13
JP5916336B2 true JP5916336B2 (en) 2016-05-11

Family

ID=48533347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011227655A Active JP5916336B2 (en) 2011-10-17 2011-10-17 Wafer grinding method

Country Status (1)

Country Link
JP (1) JP5916336B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6572032B2 (en) * 2015-07-09 2019-09-04 株式会社ディスコ Wafer processing method
JP2017193010A (en) * 2016-04-20 2017-10-26 株式会社ディスコ Grinding method
JP6908464B2 (en) 2016-09-15 2021-07-28 株式会社荏原製作所 Substrate processing method and substrate processing equipment

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4817805B2 (en) * 2004-11-25 2011-11-16 株式会社東京精密 Film peeling method and film peeling apparatus
JP2006253437A (en) * 2005-03-11 2006-09-21 Citizen Watch Co Ltd Method of manufacturing semiconductor device
JP2007096115A (en) * 2005-09-29 2007-04-12 Fujitsu Ltd Manufacturing method of semiconductor device
JP2009123983A (en) * 2007-11-16 2009-06-04 Okamoto Machine Tool Works Ltd Method for grinding back side of semiconductor substrate
JP5134928B2 (en) * 2007-11-30 2013-01-30 浜松ホトニクス株式会社 Workpiece grinding method
JP5446107B2 (en) * 2008-03-17 2014-03-19 三菱電機株式会社 Element wafer and method for manufacturing element wafer
US8357996B2 (en) * 2009-11-17 2013-01-22 Cree, Inc. Devices with crack stops

Also Published As

Publication number Publication date
JP2013089713A (en) 2013-05-13

Similar Documents

Publication Publication Date Title
JP6486240B2 (en) Wafer processing method
JP6482425B2 (en) Thinning method of wafer
JP6486239B2 (en) Wafer processing method
US9649775B2 (en) Workpiece dividing method
JP6672053B2 (en) Wafer processing method
JP6472347B2 (en) Thinning method of wafer
JP5405835B2 (en) Grinding method for plate
KR20200019929A (en) Method of processing a substrate
TW201419392A (en) Wafer processing method
KR20150117607A (en) Wafer processing method
KR102084269B1 (en) Laser machining apparatus and method for coating protection film
JP2013115187A (en) Processing method of wafer
JP2012156168A (en) Division method
JP5916336B2 (en) Wafer grinding method
JP2014099522A (en) Processing method of tabular object
JP6152013B2 (en) Wafer processing method
JP6576211B2 (en) Wafer processing method
JP2011071287A (en) Method of processing wafer
JP5553586B2 (en) Wafer processing method
CN111571043B (en) Wafer processing method
JP5116382B2 (en) Laser processing method
TWI732959B (en) Wafer processing method
JP2012054273A (en) Wafer processing method
JP7466996B2 (en) Method for transporting workpieces
JP2012054274A (en) Wafer processing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160405

R150 Certificate of patent or registration of utility model

Ref document number: 5916336

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250