JP5911943B2 - データの少なくとも一部が処理に利用可能であることの少なくとも1つのインジケーションの少なくとも部分的な提供 - Google Patents
データの少なくとも一部が処理に利用可能であることの少なくとも1つのインジケーションの少なくとも部分的な提供 Download PDFInfo
- Publication number
- JP5911943B2 JP5911943B2 JP2014229699A JP2014229699A JP5911943B2 JP 5911943 B2 JP5911943 B2 JP 5911943B2 JP 2014229699 A JP2014229699 A JP 2014229699A JP 2014229699 A JP2014229699 A JP 2014229699A JP 5911943 B2 JP5911943 B2 JP 5911943B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- partially
- host
- indication
- data processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 title claims description 77
- 230000015654 memory Effects 0.000 claims description 154
- 238000000034 method Methods 0.000 claims description 52
- 239000000872 buffer Substances 0.000 claims description 35
- 230000008569 process Effects 0.000 claims description 30
- 230000004044 response Effects 0.000 claims description 16
- 230000005540 biological transmission Effects 0.000 description 16
- 230000006870 function Effects 0.000 description 8
- 230000007246 mechanism Effects 0.000 description 5
- 238000013459 approach Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000000977 initiatory effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000026676 system process Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007723 transport mechanism Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/64—Hybrid switching systems
- H04L12/6418—Hybrid transport
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Storage Device Security (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Executing Machine-Instructions (AREA)
- Multi Processors (AREA)
Description
Claims (22)
- 少なくとも部分的に少なくとも1つのホストに関連して使用可能な装置であって、
当該装置は、データの少なくとも1つの部分が少なくとも1つのデータプロセッサによる処理に利用可能であることの少なくとも1つのインジケーションを少なくとも部分的に提供する回路を有し、前記少なくとも1つのインジケーションは少なくとも部分的に、前記データの前記少なくとも1つの部分の全体が前記少なくとも1つのデータプロセッサによる前記処理に利用可能になるのに先立って提供され、前記少なくとも1つのデータプロセッサは、前記少なくとも1つのインジケーションに少なくとも部分的に応答して前記処理を開始し、
前記回路は、ホストメモリ内の少なくとも1つのメモリマップト入力/出力(MMIO)空間に前記少なくとも1つのインジケーションを少なくとも部分的に書き込み、前記少なくとも1つのMMIO空間は、前記少なくとも1つのデータプロセッサに少なくとも部分的に関連付けられ、
前記データは、前記データの前記少なくとも1つの部分と、前記データの少なくとも1つのその他の部分とを有し、
前記少なくとも1つのインジケーションは、前記データの前記少なくとも1つの部分への少なくとも1つのポインタを有し、
前記少なくとも1つのインジケーションは、前記データの前記少なくとも1つの部分と前記データの前記少なくとも1つのその他の部分との双方が前記少なくとも1つのデータプロセッサによる前記処理に利用可能であることを指し示し、
前記少なくとも1つのデータプロセッサは、前記データの前記少なくとも1つのその他の部分が前記少なくとも1つのデータプロセッサによる前記処理に実際に利用可能になるのに先立って、前記データの前記少なくとも1つの部分の前記処理を開始し、且つ
前記回路は、前記少なくとも1つのデータプロセッサによる前記データの前記少なくとも1つの部分の前記処理と少なくとも部分的に同時に、前記データの前記少なくとも1つのその他の部分を前記少なくとも1つのデータプロセッサによる前記処理に少なくとも部分的に利用可能にする、
装置。 - 前記回路は、少なくとも1つのホストプロセッサを少なくとも部分的に有し、
少なくとも1つの回路基板が、ホストメモリと前記少なくとも1つのホストプロセッサとを少なくとも部分的に有し、
前記少なくとも1つのデータプロセッサは、ネットワークインタフェースコントローラ(NIC)回路(NICC)を少なくとも部分的に有し、
少なくとも1つの回路カードが、前記NICCを少なくとも部分的に有し、
前記少なくとも1つの回路カードは、前記少なくとも1つの回路基板に少なくとも部分的に通信可能に結合され、
前記少なくとも1つのインジケーションは、前記ホストメモリに少なくとも部分的に書き込まれる少なくとも1つのドアベルを有し、且つ
前記少なくとも1つのドアベルは、
前記データの前記少なくとも1つの部分への少なくとも1つのポインタと、
前記データの前記少なくとも1つの部分の少なくとも1つのサイズを少なくとも部分的に指し示す少なくとも1つのインジケータと
を有する、
請求項1に記載の装置。 - 少なくとも部分的に少なくとも1つのホストに関連して使用可能な装置であって、
当該装置は、データの少なくとも1つの部分が少なくとも1つのデータプロセッサによる処理に利用可能であることの少なくとも1つのインジケーションを少なくとも部分的に提供する回路を有し、前記少なくとも1つのインジケーションは少なくとも部分的に、前記データの前記少なくとも1つの部分の全体が前記少なくとも1つのデータプロセッサによる前記処理に利用可能になるのに先立って提供され、前記少なくとも1つのデータプロセッサは、前記少なくとも1つのインジケーションに少なくとも部分的に応答して前記処理を開始し、
前記回路は、ホストメモリの少なくとも1つのサブセットに、
前記データの前記少なくとも1つの部分と、
前記データの前記少なくとも1つの部分の少なくとも1つのディスクリプタと、
前記ホストメモリの前記少なくとも1つのサブセットのコンテンツに少なくとも部分的に関連付けられた情報であり、前記ホストメモリの前記少なくとも1つのサブセットに書き込まれた前記データの前記少なくとも1つの部分及び前記少なくとも1つのディスクリプタが有効であるかを少なくとも部分的に指し示す情報と
を書き込み、
前記少なくとも1つのデータプロセッサは、前記データの前記少なくとも1つの部分、前記少なくとも1つのディスクリプタ及び前記情報の読み取りを、該読み取りが、前記回路による前記ホストメモリの前記少なくとも1つのサブセットへの前記データの前記少なくとも1つの部分、前記少なくとも1つのディスクリプタ及び前記情報の書き込みと、少なくとも部分的に同時に行われるように、開始する、
装置。 - 前記ホストメモリの前記少なくとも1つのサブセットは、
前記少なくとも1つのディスクリプタを格納する、ホストカーネルメモリ内の少なくとも1つの予め割り当てられたメモリリングと、
前記データの前記少なくとも1つの部分を格納する少なくとも1つのホストカーネルメモリバッファと
を有し、
前記少なくとも1つのディスクリプタは、前記データの前記少なくとも1つの部分が前記少なくとも1つのホストカーネルメモリバッファに書き込まれた後に、前記少なくとも1つの予め割り当てられたメモリリングに書き込まれ、
前記少なくとも1つのインジケーションは、前記少なくとも1つのデータプロセッサに少なくとも部分的に関連付けられた少なくとも1つのドアベルリングに書き込まれる少なくとも1つのドアベルを有し、且つ
前記少なくとも1つのデータプロセッサは、前記情報を調べて、前記少なくとも1つのディスクリプタ及び前記データの前記少なくとも1つの部分が有効であるかを少なくとも部分的に決定する、
請求項3に記載の装置。 - 前記情報は、
前記少なくとも1つのディスクリプタが有効であるかを少なくとも部分的に指し示すそれぞれのディスクリプタ情報と、
前記データの前記少なくとも1つの部分が有効であるかを少なくとも部分的に指し示すそれぞれのデータ部分情報と
を有し、
前記少なくとも1つのデータプロセッサが前記データの前記少なくとも1つの部分及び前記少なくとも1つのディスクリプタを処理した後、前記少なくとも1つのデータプロセッサは、前記データの前記少なくとも1つの部分及び前記少なくとも1つのディスクリプタがもはや有効でなく且つ再利用のために前記回路に利用可能にされていることを指し示すよう、前記それぞれのデータ部分情報及び前記それぞれのディスクリプタ情報を変更する、
請求項4に記載の装置。 - 前記回路は、前記データの前記少なくとも1つの部分を、少なくとも1つのアプリケーションバッファから前記少なくとも1つのホストカーネルメモリバッファにコピーし、
前記少なくとも1つのインジケーションは、
前記少なくとも1つのホストカーネルメモリバッファ内の前記データの前記少なくとも1つの部分の少なくとも1つの位置と、
前記少なくとも1つのデータプロセッサによって処理されるべき前記データの部分数と
を少なくとも部分的に指し示し、
前記少なくとも1つのデータプロセッサは、前記データの前記部分数の全てを前記少なくとも1つのデータプロセッサが完全に処理したかを少なくとも部分的に決定することに使用されるカウンタを維持管理する、
請求項4に記載の装置。 - 少なくとも部分的に少なくとも1つのホストに関連して実行される方法であって、
当該方法は、回路により、データの少なくとも1つの部分が少なくとも1つのデータプロセッサによる処理に利用可能であることの少なくとも1つのインジケーションを少なくとも部分的に提供することを有し、前記少なくとも1つのインジケーションは少なくとも部分的に、前記データの前記少なくとも1つの部分の全体が前記少なくとも1つのデータプロセッサによる前記処理に利用可能になるのに先立って提供され、前記少なくとも1つのデータプロセッサは、前記少なくとも1つのインジケーションに少なくとも部分的に応答して前記処理を開始し、
前記回路は、ホストメモリ内の少なくとも1つのメモリマップト入力/出力(MMIO)空間に前記少なくとも1つのインジケーションを少なくとも部分的に書き込み、前記少なくとも1つのMMIO空間は、前記少なくとも1つのデータプロセッサに少なくとも部分的に関連付けられ、
前記データは、前記データの前記少なくとも1つの部分と、前記データの少なくとも1つのその他の部分とを有し、
前記少なくとも1つのインジケーションは、前記データの前記少なくとも1つの部分への少なくとも1つのポインタを有し、
前記少なくとも1つのインジケーションは、前記データの前記少なくとも1つの部分と前記データの前記少なくとも1つのその他の部分との双方が前記少なくとも1つのデータプロセッサによる前記処理に利用可能であることを指し示し、
前記少なくとも1つのデータプロセッサは、前記データの前記少なくとも1つのその他の部分が前記少なくとも1つのデータプロセッサによる前記処理に実際に利用可能になるのに先立って、前記データの前記少なくとも1つの部分の前記処理を開始し、且つ
前記回路は、前記少なくとも1つのデータプロセッサによる前記データの前記少なくとも1つの部分の前記処理と少なくとも部分的に同時に、前記データの前記少なくとも1つのその他の部分を前記少なくとも1つのデータプロセッサによる前記処理に少なくとも部分的に利用可能にする、
方法。 - 前記回路は、少なくとも1つのホストプロセッサを少なくとも部分的に有し、
少なくとも1つの回路基板が、ホストメモリと前記少なくとも1つのホストプロセッサとを少なくとも部分的に有し、
前記少なくとも1つのデータプロセッサは、ネットワークインタフェースコントローラ(NIC)回路(NICC)を少なくとも部分的に有し、
少なくとも1つの回路カードが、前記NICCを少なくとも部分的に有し、
前記少なくとも1つの回路カードは、前記少なくとも1つの回路基板に少なくとも部分的に通信可能に結合され、
前記少なくとも1つのインジケーションは、前記ホストメモリに少なくとも部分的に書き込まれる少なくとも1つのドアベルを有し、且つ
前記少なくとも1つのドアベルは、
前記データの前記少なくとも1つの部分への少なくとも1つのポインタと、
前記データの前記少なくとも1つの部分の少なくとも1つのサイズを少なくとも部分的に指し示す少なくとも1つのインジケータと
を有する、
請求項7に記載の方法。 - 少なくとも部分的に少なくとも1つのホストに関連して実行される方法であって、
当該方法は、回路により、データの少なくとも1つの部分が少なくとも1つのデータプロセッサによる処理に利用可能であることの少なくとも1つのインジケーションを少なくとも部分的に提供することを有し、前記少なくとも1つのインジケーションは少なくとも部分的に、前記データの前記少なくとも1つの部分の全体が前記少なくとも1つのデータプロセッサによる前記処理に利用可能になるのに先立って提供され、前記少なくとも1つのデータプロセッサは、前記少なくとも1つのインジケーションに少なくとも部分的に応答して前記処理を開始し、
前記回路は、ホストメモリの少なくとも1つのサブセットに、
前記データの前記少なくとも1つの部分と、
前記データの前記少なくとも1つの部分の少なくとも1つのディスクリプタと、
前記ホストメモリの前記少なくとも1つのサブセットのコンテンツに少なくとも部分的に関連付けられた情報であり、前記ホストメモリの前記少なくとも1つのサブセットに書き込まれた前記データの前記少なくとも1つの部分及び前記少なくとも1つのディスクリプタが有効であるかを少なくとも部分的に指し示す情報と
を書き込み、
前記少なくとも1つのデータプロセッサは、前記データの前記少なくとも1つの部分、前記少なくとも1つのディスクリプタ及び前記情報の読み取りを、該読み取りが、前記回路による前記ホストメモリの前記少なくとも1つのサブセットへの前記データの前記少なくとも1つの部分、前記少なくとも1つのディスクリプタ及び前記情報の書き込みと、少なくとも部分的に同時に行われるように、開始する、
方法。 - 前記ホストメモリの前記少なくとも1つのサブセットは、
前記少なくとも1つのディスクリプタを格納する、ホストカーネルメモリ内の少なくとも1つの予め割り当てられたメモリリングと、
前記データの前記少なくとも1つの部分を格納する少なくとも1つのホストカーネルメモリバッファと
を有し、
前記少なくとも1つのディスクリプタは、前記データの前記少なくとも1つの部分が前記少なくとも1つのホストカーネルメモリバッファに書き込まれた後に、前記少なくとも1つの予め割り当てられたメモリリングに書き込まれ、
前記少なくとも1つのインジケーションは、前記少なくとも1つのデータプロセッサに少なくとも部分的に関連付けられた少なくとも1つのドアベルリングに書き込まれる少なくとも1つのドアベルを有し、且つ
前記少なくとも1つのデータプロセッサは、前記情報を調べて、前記少なくとも1つのディスクリプタ及び前記データの前記少なくとも1つの部分が有効であるかを少なくとも部分的に決定する、
請求項9に記載の方法。 - 前記情報は、
前記少なくとも1つのディスクリプタが有効であるかを少なくとも部分的に指し示すそれぞれのディスクリプタ情報と、
前記データの前記少なくとも1つの部分が有効であるかを少なくとも部分的に指し示すそれぞれのデータ部分情報と
を有し、
前記少なくとも1つのデータプロセッサが前記データの前記少なくとも1つの部分及び前記少なくとも1つのディスクリプタを処理した後、前記少なくとも1つのデータプロセッサは、前記データの前記少なくとも1つの部分及び前記少なくとも1つのディスクリプタがもはや有効でなく且つ再利用のために前記回路に利用可能にされていることを指し示すよう、前記それぞれのデータ部分情報及び前記それぞれのディスクリプタ情報を変更する、
請求項10に記載の方法。 - 前記回路は、前記データの前記少なくとも1つの部分を、少なくとも1つのアプリケーションバッファから前記少なくとも1つのホストカーネルメモリバッファにコピーし、
前記少なくとも1つのインジケーションは、
前記少なくとも1つのホストカーネルメモリバッファ内の前記データの前記少なくとも1つの部分の少なくとも1つの位置と、
前記少なくとも1つのデータプロセッサによって処理されるべき前記データの部分数と
を少なくとも部分的に指し示し、
前記少なくとも1つのデータプロセッサは、前記データの前記部分数の全てを前記少なくとも1つのデータプロセッサが完全に処理したかを少なくとも部分的に決定することに使用されるカウンタを維持管理する、
請求項10に記載の方法。 - 1つ以上の命令を格納したコンピュータ読み取り可能メモリであって、
前記1つ以上の命令は、機械によって実行されるときに、回路により、データの少なくとも1つの部分が少なくとも1つのデータプロセッサによる処理に利用可能であることの少なくとも1つのインジケーションを少なくとも部分的に提供すること、を有する処理の実行をもたらし、前記少なくとも1つのインジケーションは少なくとも部分的に、前記データの前記少なくとも1つの部分の全体が前記少なくとも1つのデータプロセッサによる前記処理に利用可能になるのに先立って提供され、前記少なくとも1つのデータプロセッサは、前記少なくとも1つのインジケーションに少なくとも部分的に応答して前記処理を開始し、
前記回路は、ホストメモリ内の少なくとも1つのメモリマップト入力/出力(MMIO)空間に前記少なくとも1つのインジケーションを少なくとも部分的に書き込み、前記少なくとも1つのMMIO空間は、前記少なくとも1つのデータプロセッサに少なくとも部分的に関連付けられ、
前記データは、前記データの前記少なくとも1つの部分と、前記データの少なくとも1つのその他の部分とを有し、
前記少なくとも1つのインジケーションは、前記データの前記少なくとも1つの部分への少なくとも1つのポインタを有し、
前記少なくとも1つのインジケーションは、前記データの前記少なくとも1つの部分と前記データの前記少なくとも1つのその他の部分との双方が前記少なくとも1つのデータプロセッサによる前記処理に利用可能であることを指し示し、
前記少なくとも1つのデータプロセッサは、前記データの前記少なくとも1つのその他の部分が前記少なくとも1つのデータプロセッサによる前記処理に実際に利用可能になるのに先立って、前記データの前記少なくとも1つの部分の前記処理を開始し、且つ
前記回路は、前記少なくとも1つのデータプロセッサによる前記データの前記少なくとも1つの部分の前記処理と少なくとも部分的に同時に、前記データの前記少なくとも1つのその他の部分を前記少なくとも1つのデータプロセッサによる前記処理に少なくとも部分的に利用可能にする、
コンピュータ読み取り可能メモリ。 - 前記回路は、少なくとも1つのホストプロセッサを少なくとも部分的に有し、
少なくとも1つの回路基板が、ホストメモリと前記少なくとも1つのホストプロセッサとを少なくとも部分的に有し、
前記少なくとも1つのデータプロセッサは、ネットワークインタフェースコントローラ(NIC)回路(NICC)を少なくとも部分的に有し、
少なくとも1つの回路カードが、前記NICCを少なくとも部分的に有し、
前記少なくとも1つの回路カードは、前記少なくとも1つの回路基板に少なくとも部分的に通信可能に結合され、
前記少なくとも1つのインジケーションは、前記ホストメモリに少なくとも部分的に書き込まれる少なくとも1つのドアベルを有し、且つ
前記少なくとも1つのドアベルは、
前記データの前記少なくとも1つの部分への少なくとも1つのポインタと、
前記データの前記少なくとも1つの部分の少なくとも1つのサイズを少なくとも部分的に指し示す少なくとも1つのインジケータと
を有する、
請求項13に記載のコンピュータ読み取り可能メモリ。 - 1つ以上の命令を格納したコンピュータ読み取り可能メモリであって、
前記1つ以上の命令は、機械によって実行されるときに、回路により、データの少なくとも1つの部分が少なくとも1つのデータプロセッサによる処理に利用可能であることの少なくとも1つのインジケーションを少なくとも部分的に提供すること、を有する処理の実行をもたらし、前記少なくとも1つのインジケーションは少なくとも部分的に、前記データの前記少なくとも1つの部分の全体が前記少なくとも1つのデータプロセッサによる前記処理に利用可能になるのに先立って提供され、前記少なくとも1つのデータプロセッサは、前記少なくとも1つのインジケーションに少なくとも部分的に応答して前記処理を開始し、
前記回路は、ホストメモリの少なくとも1つのサブセットに、
前記データの前記少なくとも1つの部分と、
前記データの前記少なくとも1つの部分の少なくとも1つのディスクリプタと、
前記ホストメモリの前記少なくとも1つのサブセットのコンテンツに少なくとも部分的に関連付けられた情報であり、前記ホストメモリの前記少なくとも1つのサブセットに書き込まれた前記データの前記少なくとも1つの部分及び前記少なくとも1つのディスクリプタが有効であるかを少なくとも部分的に指し示す情報と
を書き込み、
前記少なくとも1つのデータプロセッサは、前記データの前記少なくとも1つの部分、前記少なくとも1つのディスクリプタ及び前記情報の読み取りを、該読み取りが、前記回路による前記ホストメモリの前記少なくとも1つのサブセットへの前記データの前記少なくとも1つの部分、前記少なくとも1つのディスクリプタ及び前記情報の書き込みと、少なくとも部分的に同時に行われるように、開始する、
コンピュータ読み取り可能メモリ。 - 前記ホストメモリの前記少なくとも1つのサブセットは、
前記少なくとも1つのディスクリプタを格納する、ホストカーネルメモリ内の少なくとも1つの予め割り当てられたメモリリングと、
前記データの前記少なくとも1つの部分を格納する少なくとも1つのホストカーネルメモリバッファと
を有し、
前記少なくとも1つのディスクリプタは、前記データの前記少なくとも1つの部分が前記少なくとも1つのホストカーネルメモリバッファに書き込まれた後に、前記少なくとも1つの予め割り当てられたメモリリングに書き込まれ、
前記少なくとも1つのインジケーションは、前記少なくとも1つのデータプロセッサに少なくとも部分的に関連付けられた少なくとも1つのドアベルリングに書き込まれる少なくとも1つのドアベルを有し、且つ
前記少なくとも1つのデータプロセッサは、前記情報を調べて、前記少なくとも1つのディスクリプタ及び前記データの前記少なくとも1つの部分が有効であるかを少なくとも部分的に決定する、
請求項15に記載のコンピュータ読み取り可能メモリ。 - 前記情報は、
前記少なくとも1つのディスクリプタが有効であるかを少なくとも部分的に指し示すそれぞれのディスクリプタ情報と、
前記データの前記少なくとも1つの部分が有効であるかを少なくとも部分的に指し示すそれぞれのデータ部分情報と
を有し、
前記少なくとも1つのデータプロセッサが前記データの前記少なくとも1つの部分及び前記少なくとも1つのディスクリプタを処理した後、前記少なくとも1つのデータプロセッサは、前記データの前記少なくとも1つの部分及び前記少なくとも1つのディスクリプタがもはや有効でなく且つ再利用のために前記回路に利用可能にされていることを指し示すよう、前記それぞれのデータ部分情報及び前記それぞれのディスクリプタ情報を変更する、
請求項16に記載のコンピュータ読み取り可能メモリ。 - 前記回路は、前記データの前記少なくとも1つの部分を、少なくとも1つのアプリケーションバッファから前記少なくとも1つのホストカーネルメモリバッファにコピーし、
前記少なくとも1つのインジケーションは、
前記少なくとも1つのホストカーネルメモリバッファ内の前記データの前記少なくとも1つの部分の少なくとも1つの位置と、
前記少なくとも1つのデータプロセッサによって処理されるべき前記データの部分数と
を少なくとも部分的に指し示し、
前記少なくとも1つのデータプロセッサは、前記データの前記部分数の全てを前記少なくとも1つのデータプロセッサが完全に処理したかを少なくとも部分的に決定することに使用されるカウンタを維持管理する、
請求項16に記載のコンピュータ読み取り可能メモリ。 - 前記少なくとも1つのインジケーションは、前記ホストメモリに少なくとも部分的に書き込まれる少なくとも1つのドアベルを有し、且つ
前記少なくとも1つのドアベルは、
前記データの前記少なくとも1つの部分への少なくとも1つのポインタと、
前記データの前記少なくとも1つの部分の少なくとも1つのディスクリプタと、
前記データの前記少なくとも1つの部分の少なくとも1つのサイズを少なくとも部分的に指し示す少なくとも1つのインジケータと
を有する、
請求項1に記載の装置。 - 少なくとも部分的に少なくとも1つのホストに関連して使用可能な装置であって、
当該装置は、データの少なくとも1つの部分が少なくとも1つのデータプロセッサによる処理に利用可能であることの少なくとも1つのインジケーションを少なくとも部分的に提供する手段を有し、前記少なくとも1つのインジケーションは少なくとも部分的に、前記データの前記少なくとも1つの部分の全体が前記少なくとも1つのデータプロセッサによる前記処理に利用可能になるのに先立って提供され、前記少なくとも1つのデータプロセッサは、前記少なくとも1つのインジケーションに少なくとも部分的に応答して前記処理を開始し、
前記手段は、ホストメモリ内の少なくとも1つのメモリマップト入力/出力(MMIO)空間に前記少なくとも1つのインジケーションを少なくとも部分的に書き込み、前記少なくとも1つのMMIO空間は、前記少なくとも1つのデータプロセッサに少なくとも部分的に関連付けられ、
前記データは、前記データの前記少なくとも1つの部分と、前記データの少なくとも1つのその他の部分とを有し、
前記少なくとも1つのインジケーションは、前記データの前記少なくとも1つの部分への少なくとも1つのポインタを有し、
前記少なくとも1つのインジケーションは、前記データの前記少なくとも1つの部分と前記データの前記少なくとも1つのその他の部分との双方が前記少なくとも1つのデータプロセッサによる前記処理に利用可能であることを指し示し、
前記少なくとも1つのデータプロセッサは、前記データの前記少なくとも1つのその他の部分が前記少なくとも1つのデータプロセッサによる前記処理に実際に利用可能になるのに先立って、前記データの前記少なくとも1つの部分の前記処理を開始し、且つ
前記手段は、前記少なくとも1つのデータプロセッサによる前記データの前記少なくとも1つの部分の前記処理と少なくとも部分的に同時に、前記データの前記少なくとも1つのその他の部分を前記少なくとも1つのデータプロセッサによる前記処理に少なくとも部分的に利用可能にする、
装置。 - 前記手段は、少なくとも1つのホストプロセッサを少なくとも部分的に有し、
少なくとも1つの回路基板が、ホストメモリと前記少なくとも1つのホストプロセッサとを少なくとも部分的に有し、
前記少なくとも1つのデータプロセッサは、ネットワークインタフェースコントローラ(NIC)回路(NICC)を少なくとも部分的に有し、
少なくとも1つの回路カードが、前記NICCを少なくとも部分的に有し、
前記少なくとも1つの回路カードは、前記少なくとも1つの回路基板に少なくとも部分的に通信可能に結合され、
前記少なくとも1つのインジケーションは、前記ホストメモリに少なくとも部分的に書き込まれる少なくとも1つのドアベルを有し、且つ
前記少なくとも1つのドアベルは、
前記データの前記少なくとも1つの部分への少なくとも1つのポインタと、
前記データの前記少なくとも1つの部分の少なくとも1つのサイズを少なくとも部分的に指し示す少なくとも1つのインジケータと
を有する、
請求項20に記載の装置。 - 少なくとも部分的に少なくとも1つのホストに関連して使用可能な装置であって、
当該装置は、データの少なくとも1つの部分が少なくとも1つのデータプロセッサによる処理に利用可能であることの少なくとも1つのインジケーションを少なくとも部分的に提供する手段を有し、前記少なくとも1つのインジケーションは少なくとも部分的に、前記データの前記少なくとも1つの部分の全体が前記少なくとも1つのデータプロセッサによる前記処理に利用可能になるのに先立って提供され、前記少なくとも1つのデータプロセッサは、前記少なくとも1つのインジケーションに少なくとも部分的に応答して前記処理を開始し、
前記手段は、ホストメモリの少なくとも1つのサブセットに、
前記データの前記少なくとも1つの部分と、
前記データの前記少なくとも1つの部分の少なくとも1つのディスクリプタと、
前記ホストメモリの前記少なくとも1つのサブセットのコンテンツに少なくとも部分的に関連付けられた情報であり、前記ホストメモリの前記少なくとも1つのサブセットに書き込まれた前記データの前記少なくとも1つの部分及び前記少なくとも1つのディスクリプタが有効であるかを少なくとも部分的に指し示す情報と
を書き込み、
前記少なくとも1つのデータプロセッサは、前記データの前記少なくとも1つの部分、前記少なくとも1つのディスクリプタ及び前記情報の読み取りを、該読み取りが、前記手段による前記ホストメモリの前記少なくとも1つのサブセットへの前記データの前記少なくとも1つの部分、前記少なくとも1つのディスクリプタ及び前記情報の書き込みと、少なくとも部分的に同時に行われるように、開始する、
装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/106,253 | 2013-12-13 | ||
US14/106,253 US9608842B2 (en) | 2013-12-13 | 2013-12-13 | Providing, at least in part, at least one indication that at least one portion of data is available for processing |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015115060A JP2015115060A (ja) | 2015-06-22 |
JP5911943B2 true JP5911943B2 (ja) | 2016-04-27 |
Family
ID=53192749
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014229699A Active JP5911943B2 (ja) | 2013-12-13 | 2014-11-12 | データの少なくとも一部が処理に利用可能であることの少なくとも1つのインジケーションの少なくとも部分的な提供 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9608842B2 (ja) |
JP (1) | JP5911943B2 (ja) |
CN (1) | CN104714911B (ja) |
DE (1) | DE102014116418A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10043095B2 (en) * | 2016-10-10 | 2018-08-07 | Gyrfalcon Technology, Inc. | Data structure for CNN based digital integrated circuit for extracting features out of an input image |
JP2020154493A (ja) * | 2019-03-19 | 2020-09-24 | キオクシア株式会社 | メモリシステム |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5895489A (en) * | 1991-10-16 | 1999-04-20 | Intel Corporation | Memory management system including an inclusion bit for maintaining cache coherency |
US5434872A (en) | 1992-07-28 | 1995-07-18 | 3Com Corporation | Apparatus for automatic initiation of data transmission |
US6145016A (en) * | 1998-09-03 | 2000-11-07 | Advanced Micro Devices, Inc. | System for transferring frame data by transferring the descriptor index data to identify a specified amount of data to be transferred stored in the host computer |
EP1358563A1 (en) * | 2001-01-31 | 2003-11-05 | International Business Machines Corporation | Method and apparatus for controlling flow of data between data processing systems via a memory |
US7493425B2 (en) * | 2005-02-25 | 2009-02-17 | International Business Machines Corporation | Method, system and program product for differentiating between virtual hosts on bus transactions and associating allowable memory access for an input/output adapter that supports virtualization |
US7506084B2 (en) * | 2006-10-17 | 2009-03-17 | International Business Machines Corporation | Method for communicating with an I/O adapter using cached address translations |
JP4295783B2 (ja) | 2006-12-13 | 2009-07-15 | 株式会社日立製作所 | 計算機、仮想デバイスの制御方法 |
US7818470B2 (en) * | 2007-09-27 | 2010-10-19 | Integrated Device Technology, Inc. | Adaptive interrupt on serial rapid input/output (SRIO) endpoint |
WO2011043769A1 (en) * | 2009-10-07 | 2011-04-14 | Hewlett-Packard Development Company, L.P. | Notification protocol based endpoint caching of host memory |
JP2011221831A (ja) | 2010-04-12 | 2011-11-04 | Hitachi Ltd | 仮想計算機の端末切替え方式 |
-
2013
- 2013-12-13 US US14/106,253 patent/US9608842B2/en not_active Expired - Fee Related
-
2014
- 2014-11-11 DE DE102014116418.0A patent/DE102014116418A1/de not_active Withdrawn
- 2014-11-12 JP JP2014229699A patent/JP5911943B2/ja active Active
- 2014-12-11 CN CN201410766124.0A patent/CN104714911B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015115060A (ja) | 2015-06-22 |
DE102014116418A1 (de) | 2015-06-18 |
CN104714911B (zh) | 2018-05-22 |
CN104714911A (zh) | 2015-06-17 |
US20150169325A1 (en) | 2015-06-18 |
US9608842B2 (en) | 2017-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11755527B2 (en) | Techniques for command validation for access to a storage device by a remote client | |
US9244881B2 (en) | Facilitating, at least in part, by circuitry, accessing of at least one controller command interface | |
WO2019095655A1 (zh) | 一种数据交互方法和计算设备 | |
US9405725B2 (en) | Writing message to controller memory space | |
US8131814B1 (en) | Dynamic pinning remote direct memory access | |
JP2019153304A (ja) | Ssdに対するfpgaベースのアクセラレーションモジュール及びシステムとその動作方法 | |
US7650488B2 (en) | Communication between processor core partitions with exclusive read or write to descriptor queues for shared memory space | |
EP4220419B1 (en) | Modifying nvme physical region page list pointers and data pointers to facilitate routing of pcie memory requests | |
JP6231704B2 (ja) | フラッシュメモリベースのストレージデバイスの入力/出力仮想化(iov)ホストコントローラ(hc)(iov−hc)におけるコマンドトラッピング | |
TW201135469A (en) | Opportunistic improvement of MMIO request handling based on target reporting of space requirements | |
WO2020000482A1 (zh) | 一种基于NVMe的数据读取方法、装置及*** | |
US9727521B2 (en) | Efficient CPU mailbox read access to GPU memory | |
JP5911943B2 (ja) | データの少なくとも一部が処理に利用可能であることの少なくとも1つのインジケーションの少なくとも部分的な提供 | |
US10802828B1 (en) | Instruction memory | |
US10977201B1 (en) | Per IO direct memory access redirection | |
CN116745754A (zh) | 一种访问远端资源的***及方法 | |
US20130031547A1 (en) | Facilitating compatible interaction, at least in part | |
WO2024000510A1 (zh) | 一种处理请求的方法、装置及*** | |
US11940917B2 (en) | System and method for network interface controller based distributed cache | |
TWI328746B (en) | A system for performing peer-to-peer data transfer | |
EP3405866A1 (en) | Simulating legacy bus behavior for backwards compatibility |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151030 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160301 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160330 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5911943 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |