JP5911852B2 - 可変指数平均検出器およびダイナミックレンジ制御器 - Google Patents

Description

本発明のＶＥＡ（Ｖａｒｉａｂｌｅ Ｅｘｐｏｎｅｎｔ Ａｖｅｒａｇｉｎｇ、可変指数平均）検出器およびダイナミックレンジ制御器は、一定または一定ではない、周期的又は非周期的な信号を正確に測定することに関し、また、オーディオ、ビデオ、パワー信号を含むがこれらに限定されないプログラム信号のアップストリームおよび／またはダウンストリームでの処理を制御するために、当該測定を利用することに関する。

プログラム信号処理の分野において、例えばオーディオ信号処理において、従来のダイナミックレンジ制御器での「平均」または「ピーク」の信号レベルの検出器は、信号のエンベロープに課す非線形フィルタまたは時変フィルタにより、入力レベルの変化を検出する。典型的には、一次フィルタが使われてきている。ＤＣにおいてゲインが１であるこのようなフィルタは、ダイナミックレンジ制御器の静的な動作を変化させない。これにより、そのフィルタの非線形処理により、動的な信号の変化を独立して制御できる。

残念ながら、単純な一次線形フィルタにより実現可能な自動ゲイン制御（Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ：ＡＧＣ）の動的な応答を制御する方法というものは、非常に限られている。典型的なＡＧＣは最大と最小のプログラム信号値を制限しないが、ダイナミックレンジ制御器（Ｄｙｎａｍｉｃ Ｒａｎｇｅ Ｃｏｎｔｒｏｌｌｅｒ：ＤＲＣ）は最大プログラム信号値を制限するし、最小のプログラム信号値も制限しうる。

「回路（Ｃｉｒｃｕｉｔ）」という用語は信号処理の経路を意味するもので、本発明に関してはデジタル信号処理の経路を意味する。増加しつつある信号レベルと減少しつつある信号レベルに対して異なる応答をする回路を配置することが普通である。しかし、ほとんどの場合、このような回路は、エンベロープの変化の方向に基づいて、二つある線形フィルタから単に一方を選択するだけである。ほとんどの場合これら二つのフィルタは、独立した「アタック」制御と「リリース」制御をするために使われる単純な一次フィルタに過ぎず、プログラム信号のＤＣ制御、静的な制御、動的な制御を分けることはできない。

従来のオーディオＤＲＣ、ＡＧＣ、及び圧縮器は、一般的に、歪み（例えば、過変調）や最小プログラム信号値の発生を防ぐことができる。しかしながら、従来のオーディオＤＲＣ、ＡＧＣ、及び圧縮器は、プログラム信号のダイナミクスに関して知覚的に美しい効果を生み出すために芸術的にプログラム信号の「形を整える」ことや、動的な変化と関連した問題を解決することは、ほとんど、又は全くできない。これは主に、従来技術においては、静的な制御と動的な制御とを分離して行う能力が低く、プログラム信号を実効値検波（Ｒｏｏｔ Ｍｅａｎ Ｓｑｕａｒｅ （ＲＭＳ） Ｄｅｔｅｃｔｉｏｎ）を常に用いて検出するためである。

従来のビデオＤＲＣでは通常、ユーザは知覚的に美しい効果を生み出すために芸術的にプログラム信号の「形を整える」ことや、動的な変化に関連する問題を解決することがまったくできない。例えば、ビデオＤＲＣでは、一般的に、ホットスポットや、黒つぶれが発生する。

ダイナミックレンジ制御器における従来の信号検出においては、複雑な波形や動的な変化を扱うために、様々な非線形近似が用いられていた。また、従来の信号検出は、伝達関数による限られた又は能力の低い動的制御しかできない一次フィルタにより実現されていた。そのため、従来の信号検出においては、複雑な信号のダイナミクスを伝えることができなかった。従来の検出器やＤＲＣは、信号検出や処理を対数ドメインにて行うものもあるが、こうしたデバイスの動作は、（ｉ）アナログ信号に対して使うアナログデバイスや、（ｉｉ）ＷＡＶ、ＡＩＦＦ、ＡＵ、ＰＣＭ等の「ネイティブ」なデジタル信号を利用するデジタル処理に比べて、際立って優れているというわけではない。

解決すべき技術的な課題は、オーディオ、ビデオ、パワー信号の処理、伝送、管理においてのＤＣ動作、静的な動作、及び動的な動作に対する制御を分ける手段を提供することである。好ましい解決策では、プログラム信号値の検出手段において改善された手段が用いられるものであるが、この改善された検出手段により、プログラム信号の「ダイナミクス」（すなわち、動的に変化する信号を「大きさ」または「音量」としてどのように感知するか、及び、変化する信号の詳細を省略したり増強したりする度合い）に対してより柔軟な制御が可能になる。

更なる解決すべき技術的な課題は、オーディオのプログラム信号の平均信号レベルを、人の耳で認識するように、より適切に決定すること、表示されたビデオのプログラム信号の平均信号レベルを、人の目で認識するように、より適切に決定することであり、プログラム信号のダイナミックレンジを自動的または半自動的に制御するために、与えられたプログラム入力信号の動的な特性をよりよく利用することである。

本発明の可変指数平均（Ｖａｒｉａｂｌｅ Ｅｘｐｏｎｅｎｔ Ａｖｅｒａｇｉｎｇ：ＶＥＡ）検出器および可変指数平均ダイナミックレンジ制御器（Ｖａｒｉａｂｌｅ Ｅｘｐｏｎｅｎｔ Ａｖｅｒａｇｉｎｇ Ｄｙｎａｍｉｃ Ｒａｎｇｅ Ｃｏｎｔｒｏｌｌｅｒ：ＶＥＡ ＤＲＣ）は、ＤＲＣのＤＣ動作、静的な動作、動的な動作に対する制御を分ける手段を提供する。「ＶＥＡプロセッサ」には、１つ以上のＶＥＡ検出器があり、制御プロセッサを含んでいてもよく（含んでいることが好ましく）、デジタル制御されたアンプ（Ｄｉｇｉｔａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ａｍｐｌｉｆｉｅｒ：ＤＣＡ）を制御する。ＤＣＡとＶＥＡプロセッサとの組み合せは、ＶＥＡ ＤＲＣである。「ＤＣＡ」の接頭辞なしで、または「デジタル制御されたアンプ」の接頭辞なしで「制御値」という時は、制御値はＶＥＡ検出器またはＶＥＡ ＤＲＣに関連する制御値である。「ＤＣＡ制御値」とは、ＶＥＡプロセッサによるＤＣＡの制御に関連するものである。ＶＥＡ ＤＲＣは、制御値の関数としてプログラム信号を処理する。「プログラム信号」とは、関心の対象となっているデジタルのビットストリームまたはデジタルデータ構造体、特に、（ｉ）デジタルオーディオ、（ｉｉ）デジタルビデオ（静止画像、動画像、写真計測の表示（例えば露出計）、色測（例えば、色度計）を含む）、（ｉｉｉ）電力の発電、貯蔵、配電、消費のデジタル表示（「電力信号」と総称）、（ｉｖ）その他のデジタルビットストリームで、信号値のピークおよび／または平均測定が有用であるもの、および／または信号値の動的な制御が有用であるもの、である。

ＶＥＡ検出器は、プログラム信号値の連続するサンプルを、信号値をＸ乗にした値の合計の平均の、同じＸでの乗根を求めることによる収束近似により評価する手段から成り、反直感的な逆対数処理ステップを、他の対数ドメイン回路において利用する。連続するサンプルは、良く知られた標準や技術により、与えられたデジタルメディアのフォーマットとシステムクロックに準拠する。ＶＥＡ検出器は与えられたプログラム信号のより正確なＲＭＳ値を提供するだけでなく、与えられたプログラム信号の「平均Ｘ乗根」の値を提供する最初のデバイスである。ここでＸは、ユーザか外部プロセスにより選択可能な指数値である。プログラム信号のより正確なＲＭＳ値を得ることにより、または他の平均Ｘ乗根の値を得ることにより、プログラム信号の動的さに対するより良い制御が可能になる。「より良い制御」の例としてＶＥＡ ＤＲＣでは、音楽、会話、効果音、その組み合せといった広範囲のオーディオのプログラム信号に対し、「アタック」（増加する信号レベルへの応答）特性と「リリース」（減少する信号レベルへの）特性を改善することにより、こうしたプログラム信号の動的な制御を改善する。「選択可能な制御値」は手動で調整することもできるし、１つ以上の外部プロセスにより調整することもできる。選択可能な制御値とは、指数、アタック指数、リリース時間（単位：ｄＢ／秒）、リリース指数、高速リリース時間、高速リリース閾値（単位：ｄＢ）、ニー幅、比、入力ゲイン（単位：ｄＢ）、出力ゲイン（単位：ｄＢ）、ルックアヘッド、閾ｎ差、およびこれらの制御値（例えば、指数、アタック指数、リリース時間、リリース指数、高速リリース時間、高速リリース閾、ニー幅、比、入力ゲイン、出力ゲイン、ルックアヘッド、閾ｎ差（ここでｎは制御プロセッサに接続されているＶＥＡ検出器サブシステムの数と等しい閾マスター）と関連するモジュールを含むＶＥＡ検出器の実施例における閾マスターを含む。全ての指数の制御値は、十進数である。

対数ドメインにおいて信号検出や処理を行うことは良く知られているが、他の対数ドメイン回路の綿密に選択した部分における線形（逆対数）処理の利点を見出し、利用したのは、このＶＥＡ検出器が最初である。ＶＥＡ検出器は逆対数モジュールによりこれを達成するが、本発明者は、このことが信号値をＸ乗にした値の合計値の平均の、同じＸでの乗根を求めることによる収束近似を提供するためには必要不可欠であることを発見した。

ＶＥＡ検出器は、プログラム信号のデジタルのビットストリームを入力とする。基本的な実施例（図５参照）では、制御値の一種である検出器の出力を生成するステップは、入力の絶対値を得るステップと、この絶対値を対数表示（「対数」）へと変換するステップと、この絶対値を第１合計ポイント（第１ＳＰ）の加算入力へと与えるステップとから成る。合計ポイントはまた、減算入力において、合計ポイントの出力から導いた値を遅延して受け取る。合計ポイントの出力は、指数入力をも有する乗算器の入力へと供給される。この乗算器の出力は、正の信号のみの（ｐｏｓｉｔｉｖｅ−ｓｉｇｎａｌ−ｏｎｌｙ）モジュールを通過する。正の信号のみの（ｐｏｓｉｔｉｖｅ−ｓｉｇｎａｌ−ｏｎｌｙ）モジュールの出力は逆対数モジュールにおいて変換され、逆対数へと戻される。逆対数モジュールの出力は、オーバーシュート・リミターを通過した後、第２合計ポイント（第２ＳＰ）の加算入力へと入る。第２合計ポイント（第２ＳＰ）には、第２加算入力と１つの減算入力とがある。第２合計ポイント（第２ＳＰ）の出力は、ＶＥＡ検出器の出力へと、また遅延モジュールへと供給される。遅延モジュールの出力は、第２合計ポイント（第２ＳＰ）の加算入力と、第１合計ポイント（第２ＳＰ）の減算入力へとループバックされる。リリースバイアス値は、第２合計ポイント（第２ＳＰ）の減算入力へと供給される。ＶＥＡ検出器の出力は、関連するＶＥＡ ＤＲＣにおける制御値として使われるデジタル信号である。

ＶＥＡ ＤＲＣの好ましい実施例を図１４に示すが、このＶＥＡ ＤＲＣは１つ以上のＶＥＡ検出器から成る。ＶＥＡ検出器の出力同士が比較され、１つの出力だけ（これら比較された出力の内の最大値）がダウンストリームでの利用のために選択される。選択された制御値は逆対数信号へと変換され、乗算器（ＤＣＡ）の制御入力へと供給される。入力したプログラム信号は（ｉ）１つ以上のＶＥＡ検出器へと供給され、（ｉｉ）可変遅延を介して、ＤＣＡのプログラム入力へと供給される。この遅延は、制御値を生成するために必要な処理時間に等しい。ＤＣＡの出力が処理されたプログラム信号である。

このＶＥＡ検出器は、人の耳で認識するように、オーディオのプログラム信号の平均信号レベルをより適切に決定し、人の目で認識するように、表示されたビデオのプログラム信号の平均信号レベルをより適切に決定し、プログラム信号のダイナミックレンジを自動的または半自動的に制御するために、与えられたプログラム入力信号の動的な特性をよりうまく利用する。

異なる種類の信号に対する応答におけるＶＥＡ ＤＲＣのパフォーマンスを実証するために利用できる信号セレクター 従来の一次デジタルフィルタ オプションとしてオーバーシュート制限モジュールつまりＯＳＬｉｍのある、平均信号レベル検出器として構成された従来の一次デジタルフィルタ ＶＥＡ ＤＲＣの入力信号処理 オーバーシュート制限モジュールよりもアップストリームに逆対数モジュールがあるＶＥＡ検出器の基本的な実施例 オーバーシュート制限モジュールよりアップストリームに逆対数モジュールがあり、また修正された静的リリースがあるＶＥＡ検出器の実施例 オーバーシュート制限モジュールよりアップストリームに逆対数モジュール（言い換えるとＯＳＬｉｍ）があり、ＶＥＡの動作と「対数ドメインにおいて平均する」動作との間で切替え可能な高速検出器があるＶＥＡ検出器の好ましい実施例 検出器の出力を提供するＶＥＡ検出器のサブシステムの好ましい実施例 アタック制御値を生成するＶＥＡ検出器と、リリース制御値を生成する第２のＶＥＡ検出器と、静的リリース修正とから成る検出器１のサブシステム １つのＶＥＡ検出器と、静的リリース修正とから成る検出器２のサブシステム 対数ドメインにおいてＶＥＡ検出器モードと平均するモードとの間で切り換え可能な回路のある高速検出器のサブシステム、言い換えると検出器の高速サブシステム。高速検出器のサブシステムは、図９に示す検出器１が信号に依存したレートで「リリース」、つまりディスチャージを制御できるようにするための、更なる入力信号を提供するために利用することができる。 ＶＥＡ ＤＲＣの制御プロセッサの１つの構成において、複数のＶＥＡ検出器のサブシステムと選択可能な制御値モジュールとを如何に組み合せるかを示した図。この構成では、様々なＶＥＡ検出器のサブシステムからの制御信号を区別し、個々のＶＥＡ検出器のサブシステムの出力の制御値の優先順位を決め、選択されたＶＥＡ検出器のサブシステムの出力の制御値を、制御プロセッサの制御出力へと処理する。 ルックアヘッド遅延と修正ファクターのあるＶＥＡ ＤＲＣの実施例での信号処理 ３つのＶＥＡ検出器サブシステムのあるＶＥＡ ＤＲＣの好ましい実施例 典型的な「ニー生成器」と、ニー生成器の典型的な伝達特性 図１５Ａに示すニー生成器での入力と出力とを関連付ける式 チャージＶＥＡ検出器とディスチャージＶＥＡ検出器とを有する検出器１のサブシステムと、修正された静的リリースがある１つのＶＥＡ検出器を有する検出器２のサブシステムと、ＶＥＡ検出器と平均応答検出器との間で切り換え可能な高速検出器のサブシステムと、比制御とニー生成器と伸長器を有する制御プロセッサと、を有するＶＥＡ ＤＲＣの好ましい実施例 図１６にある制御プロセッサの詳細図 図１６にある制御プロセッサの詳細図 １つのＶＥＡ検出器と、比制御がある制御プロセッサを有するＶＥＡ ＤＲＣ 図１８にある制御プロセッサの詳細図 ＶＥＡ検出器と、比制御とニー生成器とを有する制御プロセッサと、を有するＶＥＡ ＤＲＣ 図２０にある制御プロセッサの詳細図 プログラム信号のダイナミックレンジ制御のためのＶＥＡ ＤＲＣの基本的な構成 プログラム信号のダイナミックレンジ制御のためのＶＥＡ ＤＲＣの基本的な構成オーディオのプログラム信号のダイナミックレンジ制御のためのＶＥＡ ＤＲＣの基本的な構成 ビデオのプログラム信号のダイナミックレンジ制御のためのＶＥＡ ＤＲＣの基本的な構成 一般的なプログラム信号のダイナミックレンジ制御のためのＶＥＡ ＤＲＣの基本的な構成 プログラム信号の測定デバイスとして使用するためのＶＥＡ検出器の基本的な構成 ２つのプログラム信号入力の間の比較をし、パターンをマッチするための２つのＶＥＡ ＤＲＣの構成 周囲の音響環境に基づくプログラム信号の可聴度のためのＶＥＡ ＤＲＣの構成 周囲の光環境に基づいてビデオのプログラム信号の表示を改善するためのＶＥＡ ＤＲＣのための構成 オーディオのプログラム信号のダイナミックレンジ制御のための複数のＶＥＡ ＤＲＣの構成 ビデオのプログラム信号の彩度成分と輝度成分を処理するためのＶＥＡ ＤＲＣの構成を示す。 例えばビデオのプログラム信号から赤青緑を処理するように、１つのプログラム信号から３つの成分を処理するための、３つのＶＥＡ ＤＲＣの構成 例えばビデオカメラにある赤青緑のセンサーのように、３つのピックアップセンサー、を処理するための３つのＶＥＡ ＤＲＣの構成

本発明の可変指数平均（ＶＥＡ）検出器および可変指数平均ダイナミックレンジ制御器（ＶＥＡ ＤＲＣ）は、ダイナミックレンジ制御器のＤＣ動作、静的な動作、動的な動作に対する制御を分ける手段を提供する。「ＶＥＡプロセッサ」には、１つ以上のＶＥＡ検出器があり、制御プロセッサを含んでいてもよい。ＶＥＡプロセッサには何時も少なくとも１つのＶＥＡ検出器がある。ＶＥＡプロセッサに２つ以上のＶＥＡ検出器または２つ以上の検出器のサブシステムがある場合は、２つ以上のＶＥＡ検出器や検出器のサブシステムの出力の優先順位をつけたり、さもなければこれらの出力を統合したり選択したりするための制御プロセッサを有していてもよい。ＶＥＡプロセッサは、デジタルで制御されるアンプ（ＤＣＡ）またはその他のデジタルプロセッサ（例えば、コンパレータ、パターンディスクリミネータ等）を制御する。ＶＥＡプロセッサとＤＣＡとを組み合せたものは、ＶＥＡ ＤＲＣである。ＶＥＡプロセッサが制御値を提供するＶＥＡプロセッサと他のデジタルプロセッサの組み合せもまた、こうした他のデジタルプロセッサは増幅されたプログラム信号以外の信号を出力するかもしれないが、参照を容易にするためにＶＥＡ ＤＲＣと呼ぶ。

「ＤＣＡ」の接頭辞なしで、または「デジタルで制御されたアンプ」の接頭辞なしで「制御値」という時は、これはＶＥＡ検出器またはＶＥＡ ＤＲＣに関連する制御値のことである。「ＤＣＡの制御値」とは、ＶＥＡプロセッサによるＤＣＡ（またはＶＥＡプロセッサが制御値を提供する他のデジタルプロセッサ）の制御に関係するものである。ＶＥＡ ＤＲＣは、制御値の関数としてプログラム信号を処理する。「プログラム信号」とは、関心の対象となっているデジタルのビットストリームまたはデジタルデータ構造体であり、特に（ｉ）デジタルのオーディオ、（ｉｉ）デジタルのビデオ（静止画像、動画、写真計測の表示（例えば露出計、色度計を含む）、（ｉｉｉ）電力の発電、貯蔵、配電、消費のデジタルでの表示、（ｉｖ）その他のデジタルビットストリームで、信号値のピークおよび／または平均測定が有用であるもの、および／または信号値の動的な制御が有用であるものである。

１つの「モジュール」はデジタル信号を処理する１つのステップで、図中ではモジュールは、長方形や円等の形で示される。「制御プロセッサ」、「比制御」、「ニー生成器」の用語は、図１２、及び、図１４〜図２１の議論において定義される。「回路（Ｃｉｒｃｕｉｔ）」の用語は信号処理の経路を意味し、例えば「静的リリースの回路」等と修飾語句と共に使われる時は、ＶＥＡ検出器またはＶＥＡ ＤＲＣ内の特定の信号処理経路を指す。「ユーザ」とは、本発明の人間のユーザで、ユーザは選択可能な制御値をＶＥＡ検出器またはＶＥＡ ＤＲＣに提供できる。「外部プロセス」とは、選択可能な制御値をＶＥＡ検出器またはＶＥＡ ＤＲＣに提供する他のソフトウエアのアプリケーションのインスタンス、およびそれによる実行、または同等のハードウエアのインスタンス、およびそれによる実行を指す。本発明をコード化するソフトウエアは、デジタルオーディオ、デジタルビデオ、他のデジタルメディアまたはデータを扱うために通常使われるプログラム言語であれば、プログラム信号の種類にも依るが、如何なるプログラム言語で書かれても良い（例えば、Ｃ、Ｃ＋＋、ＯｂｊｅｃｔｉｖｅＣ）。デジタルオーディオでの本発明の実施例としては、スタンドアロンでの利用として書かれていても良いし、例えばＰＲＯ ＴＯＯＬＳ（登録商標）ワークステーション用ソフトウエアのためのプラグイン等、オーディオ用ワークステーションのためのプラグインとして書かれていても良い。デジタルビデオでの本発明の実施例は、スタンドアロンでの利用として書かれていても良いし、例えばＡＶＩＤ ＭＥＤＩＡ ＣＯＭＰＯＳＥＲ（登録商標）のためのプラグイン等、ビデオワーク用ステーションのためのプラグインとして書かれていても良い。

「べき乗する」という用語は、値を指数値で累乗することを意味する。例えば、ある値を指数値２でべき乗するとは、その値を二乗することを意味し、ある値を指数値３でべき乗するとは、その値を三乗することを意味する。

ＶＥＡ検出器は、信号値をＸ乗にした値の合計の平均の同じＸでの乗根を求めることによる収束近似によりプログラム信号値を決定する手段から成り、反直感的な逆対数処理ステップを他の対数ドメインの回路において利用する。ＶＥＡ検出器の外部のインターフェースは線形か非常に線形に近い基数ドメインで動作するが、内部では対数ドメインで動作する。これにより、ＶＥＡ検出器は従来のデバイスよりもずっと広いダイナミックレンジのプログラム信号値を受け入れることができる。このＶＥＡ検出器は、与えられたプログラム信号のより正確なＲＭＳ値を提供するだけでなく、与えられたプログラム信号の「平均Ｘ乗根」の値を提供する最初のデバイスである。ここでＸは、ユーザによって、又は自動的に選択可能な指数値である。プログラム信号のより正確なＲＭＳ値や他の平均Ｘ乗根の値を使うことにより、プログラム信号のダイナミクスに対する、より良い制御が可能になる。これは、プログラム信号がデータ圧縮される（ファイルの大きさを減らすか伝送ビットレートを減らす）場合に特に重要である。何故なら、制御がうまくされていない動的な変更は、データ圧縮においてひずみやアーティファクトを生じさせるからである。選択可能な制御値は、ユーザにより手動で調整することもできるし、外部プロセスにより調整することもできる。

ＶＥＡ検出器とＶＥＡ ＤＲＣの発明は、通常ソフトウエアにより実施するが、ファームウエアやデジタル信号処理チップ、または他の半導体によるデバイスか真空管によるデバイスにより実施することもできる。

図１は信号源セレクターを示すが、これは本発明の範囲外である。ＶＥＡ検出器での入力はデジタルのプログラム信号であるが、これは録画録音されたものでもよく、生放送のものでもよい。オーディオデータに係る実施例では、プログラム信号は通常はパルス符号変調（Ｐｕｌｓｅ Ｃｏｄｅ Ｍｏｄｕｌａｔｅｄ：ＰＣＭ）された信号である。本発明のビデオデータに係る実施例では、業界標準のデジタルビデオの時間／振幅フォーマットが入力プログラム信号として使われる。本発明の数値データに係る実施例では、「時間／数値」データフォーマットが入力プログラム信号として使われる。本発明はまた、スペクトル密度の処理や他のプログラム信号の変換に適用可能である。信号源セレクターにより様々な内部信号、外部信号、テスト信号をプログラム信号として選ぶことができる。図１においては、正弦波、パルス波、ピンクノイズが利用できるテスト信号源として示されているが、他のテスト信号を使うこともできる。テスト信号、特に非正弦波は、ＶＥＡ検出器を使うことによりプログラム信号入力のＲＭＳ値や平均Ｘ乗根値をより正確に決定できることを証明するのに有用である。

図２は、基数（つまり対数ではない、「非対数」）ドメインで動作する普通の良く知られた一次デジタルフィルタの簡素化されたバージョンを示す。この従来のデジタルフィルタへの入力（Ｉｎ）は、第１合計ポイント（第１ＳＰ）の加算入力へと供給される。第１合計ポイント（第１ＳＰ）の出力（Ｓｏ）は、乗算器へと供給される。乗算器（Ｍｕ）の出力は第２合計ポイント（第２ＳＰ）へと供給される。遅延モジュールと第２合計ポイントとで積分器（「Ｉ」）を形成する。積分器（Ｉ）には「Ｏｕｔ」と「Ｄｅｌ」と印された２つの出力がある。積分器（Ｉ）にある合計ポイントは２つの入力を有し、加算入力は乗算器（Ｍｕ）の出力に接続されていて、第２の加算入力は遅延モジュールの出力のブランチに接続されている。積分器（Ｉ）からの出力（Ｄｅｌ）は、第１合計ポイント（第１ＳＰ）の減算入力に接続されている。乗算器（Ｍｕ）は、その入力（Ｓｏ）を予め定めた定数を使って乗算する。「リーキー・インテグレータ（ｌｅａｋｙ ｉｎｔｅｇｒａｔｏｒ）」を実施するこの構成、つまり一次ローパスフィルタには、ＤＣゲインが何時も完全に１であり、乗算での乗算を制御する１つの係数（乗定数）が時定数、または、カットオフ周波数を制御するという利点がある。

図３では図２の方法を拡張しているが、それでも基数（非対数）ドメインで動作し、またこれも従来技術で公知である。図３では、絶対値モジュール（ＡＶ）、オーバーシュート制限モジュール（ＯＳＬｉｍ）、リリース時間モジュールが図２に示すシステムに付け加えられている。一次フィルタはここでは非線形であり、図２のシステムの出力と比較して、信号レベルが正となる時（つまり信号レベルが増加している）と、負となる時（つまり信号レベルが減少している時）により異なる一次フィルタが適用される。絶対値モジュール（ＡＶ）は入力（Ｉｎ）の絶対値を得て、第１合計ポイント（第１ＳＰ）の加算入力へと供給する。予め選択された「リリース」のオフセットＲｂは、第２合計ポイント（第２ＳＰ）の減算ポイントに接続されていて、何時も減算される。これにより、オーバーシュート制限モジュール（ＯＳＬｉｍ）の出力（Ｃｈ）がリリース時間モジュールにより設定されるリリースバイアス（Ｒｂ）と等しくなるまで、積分器（Ｉ）の出力を減衰（「リリース」）させ、さらに負値にさせる。この時点で出力は安定になる。この構成では、平衡状態において出力は入力（Ｉｎ）と等しくならない、つまりリリースバイアス（Ｒｂ）から導いた恒常的なオフセットが存在する。図３における信号の流れは図２のごとく単純な一次ローパスフィルタと同等であるが、これは正になる方向においてのみである。図３で追加されたモジュールでは、第１合計ポイントの出力（Ｓｏ）が正である時にフィルタ出力（Ｏｕｔ）に与える影響が、第１合計ポイント（第１ＳＰ）の出力（Ｓｏ）がゼロか負である時とは異なるものとなる。従ってこの検出器は非線形である。

図３およびそれ以降の図で示すように、オーバーシュート制限モジュール（ＯＳＬｉｍ）は、通過する信号に対して最小限レベル、つまり底、および最大限レベル、つまり天井、を付与する。オーバーシュート制限モジュールの出力（Ｃｈ）は、積分器（Ｉ）にある第２合計ポイント（第２ＳＰ）の加算入力に接続されている。上記に説明する通り、遅延モジュールの出力のブランチは第２合計ポイント（第２ＳＰ）の加算入力に接続されていて、リリースバイアス、言い換えると、タイミングオフセット（Ｒｂ）の値は、積分器（Ｉ）にある第２合計ポイント（第２ＳＰ）のコンテンツから減算される。フィルタ出力（Ｏｕｔ）は基数（非対数）ドメインのダイナミックレンジ制御器または他の信号処理デバイスを制御するために利用できる。

図２および３のフィルタは自らのフィルタ動作の結果として、検出器として機能する。図３では、検出器の出力は平衡状態（定常動作）において検出器の入力と等しくならないが、これはリリースバイアス（Ｒｂ）が積分器（Ｉ）の出力レベルを低下させるからである。

図４では、ＬｏｇＳｉｇＢａｓｅ（）モジュール８より下流にある多数のモジュールを省略してあるが、ＶＥＡ検出器の一連の信号処理における第１のステップを示す。便宜上、明細書中では下付き添字のＳｉｇＢａｓｅは添字としてではなく示されているが、大文字小文字に関わらず、同じ綴りであれば下付き添字として示されている用語と、添字にて示されている用語とでは、意味に違いはない。入ってくる信号（ＡｕＩｎ）は、ハイパスフィルタリングされている（モジュール５）。可変ハイパスフィルタの出力は選択的にスイッチ６により選択され、より関連性の高い信号の検出において障害となりうる帯域外の信号を取り除くようにしても良い。図５以降では示されていないが、絶対値モジュール７とＬｏｇＳｉｇＢａｓｅ（）コンバータ８は、ＶＥＡ検出器の全ての実施例において、ＬｏｇＳｉｇＢａｓｅ（ＡｕＩｎ）モジュールより上流側において必要な要素である。図５以降では示されていないが、ハイパスフィルタモジュール５とスイッチ６は、ＶＥＡ検出器の全ての実施例において、あっても無くてもよいモジュールである。スイッチ６により選択された信号は、モジュール７への入力であり、そこでモジュール７への入力の正である絶対値を生成する。モジュール７の出力は、ＬｏｇＳｉｇＢａｓｅ（）コンバータ８への入力である。ＬｏｇＳｉｇＢａｓｅ（）コンバータ８の出力信号は、ＬｏｇＳｉｇＢａｓｅ（）コンバータ８への入力の絶対値の対数（つまりｄＢ）表現である。コンバータＬｏｇＳｉｇＢａｓｅ（）の精度とスケールは、入力信号のモジュール８出力での表示が、１０毎に対して０．１０３８１８の出力となるようになっている（ＬｏｇＳｉｇＢａｓｅ（）コンバータ８への入力としての基数ドメインにおける２０ｄＢの差（基数１０）は、入力値における１０の倍数、及び、ＬｏｇＳｉｇＢａｓｅ（）コンバータ８の対数ドメインでの出力における０．１０３８１８の差と等しくなる）。信号をｄＢでの表示に変換すると、良く知られた式ｌｏｇ（ｘｙ）＝ｌｏｇｘ＋ｌｏｇｙにより、積算は加算に簡素化される。また良く知られた式ｌｏｇ（ｘ^ｎ）＝ｎ＊ｌｏｇ（ｘ）により、べき乗は乗算に簡素化される。

好ましい実施例においては、ＬｏｇＳｉｇＢａｓｅ（）モジュール８に続いて処理モジュールが更にあるが、図４に示す簡素化した信号の繋がりを完結するには、信号をＡｎｔｉＬｏｇＳｉｇＢａｓｅ（）コンバータモジュール（図示せず）により変換し、線形ドメインに戻すことができる。ＡｎｔｉＬｏｇＳｉｇＢａｓｅ（）モジュールの精度とスケールは、基数ドメインにおいて基数として１０を用いると、ＡｎｔｉＬｏｇＳｉｇＢａｓｅ（）モジュールでの対数ドメインにおける入力信号の０．１０３８１８のステップ１つに対して、基数ドメインにおける出力が２０ｄＢ（あるいは１０倍）増えるようになっている。図４では、出力（ＬＡｕＩｎ）は対数ドメインに維持されており、図５に示すようなＶＥＡ検出器への入力となり、出力（ＬＡｕＩｎ）はＶＥＡ検出器のＬｏｇＳｉｇＢａｓｅ（ＡｕＩｎ）モジュールへと供給される。

図５は、ＶＥＡ検出器の基本的な実施例を示す。本発明の全ての実施例の中心的要素は、積分器（Ｉ）を駆動するために使われるＡｎｔｉＬｏｇＳｉｇＢａｓｅ（）モジュールである。このＡｎｔｉＬｏｇＳｉｇＢａｓｅ（）モジュールは各々のＶＥＡ検出器で使われる。制御値の一種であるＶＥＡ検出器の出力を生成するステップは、入力の絶対値を得るステップと（図４の議論で説明）、この絶対値を対数表示（「対数」）へと変換するステップと（図４の議論で説明）、この絶対値ＬｏｇＳｉｇＢａｓｅ（ＡｕＩｎ）を第１合計ポイント（第１ＳＰ）の加算入力へと与えるステップから成る。第１合計ポイント（第１ＳＰ）は、また、第２合計ポイント（第２ＳＰ）の出力から導出し遅延させた値（Ｄｅｌ）を、フィードバックループを介して受信する。第１合計ポイント（第１ＳＰ）の出力（Ｓｏ）は、指数（Ｅ）入力も有する乗算器（Ｍｕ）の入力へと供給される。指数（Ｅ）は、選択可能な制御値である。乗算器（Ｍｕ）の出力（Ｓｅ）は正の信号のみの（ｐｏｓｉｔｉｖｅ−ｓｉｇｎａｌ−ｏｎｌｙ）モジュール（Ｐｓｏ）を通過し、この正の信号のみの（ｐｏｓｉｔｉｖｅ−ｓｉｇｎａｌ−ｏｎｌｙ）モジュール（Ｐｓｏ）の出力（ＳＥＰ）は逆対数モジュール（ＡＬｏｇ）において変換され、逆対数へと戻される。逆対数モジュール（ＡＬｏｇ）の出力（ＡＬｏｇＯｕｔ）はオーバーシュート制限モジュール（ＯＳＬｉｍ）へと供給される。このオーバーシュート制限モジュール（ＯＳＬｉｍ）の出力（Ｃｈ）は、第２合計ポイント（第２ＳＰ）の加算入力へと供給される。第２合計ポイント（第２ＳＰ）には、第２の加算入力と１つの減算入力とがある。第２合計ポイント（第２ＳＰ）の出力は、ＶＥＡ検出器の出力へと、また遅延モジュールへと供給される。遅延モジュールの出力は、第２合計ポイント（第２ＳＰ）の第２の加算入力と、第１合計ポイント（第１ＳＰ）の減算入力とにループバックされる。リリースバイアス値（Ｒｂ）は、リリース時間モジュールから第２合計ポイント（第２ＳＰ）の減算入力へと供給される。ＶＥＡ検出器の出力は、関連するＶＥＡ ＤＲＣまたは他のプロセッサにおける制御値として使われるデジタル信号である。

図５は、ＶＥＡ検出器の制御回路の簡素化したバージョンである。図４と図５を組み合せたものは、ＶＥＡ検出器の最小限の好ましい実施例を示す。ＶＥＡ検出器の絶対的に最小限の実施例では、図４にあるハイパスフィルタ５と、スイッチ６と、図５にあるリリース時間モジュールと、リリースバイアスＲｂと、正の信号のみの（ｐｏｓｉｔｉｖｅ−ｓｉｇｎａｌ−ｏｎｌｙ）モジュール（Ｐｓｏ）と、第２合計ポイント第２ＳＰの減算入力と、オーバーシュート制限モジュール（ＯＳＬｉｍ）と、が省かれている。このような絶対的に最小限の実施例では、乗算器の出力（Ｓｅ）はＡｎｔｉＬｏｇＳｉｇＢａｓｅ（）モジュール（ＡＬｏｇ）の入力に接続され、このＡｎｔｉＬｏｇＳｉｇＢａｓｅ（）モジュールの出力（ＡＬｏｇＯｕｔ）は第２合計ポイント（第２ＳＰ）の第１の加算入力に接続されることがある。絶対的に最小限の実施例では、ピークによるオーバーシュートが発生することが問題となり得、出力がリリースバイアス（Ｒｂ）値に基づいて減衰しないことがありうるが、ＶＥＡ検出器は機能する。

ＶＥＡ検出器は、対数ドメインで動作する。ＬｏｇＳｉｇＢａｓｅ（ＡｕＩｎ）は、図４の議論で説明した通り、ＶＥＡ検出器へのプログラム信号入力のｄＢ表示である。図５にあるＶＥＡ検出器では、リリースバイアス（Ｒｂ）とチャージ信号（Ｃｈ）との組み合せにより導入したされた可変オフセットにより、出力（ＤＯ）は平衡状態において入力（ＬＡｕＩｎ）に等しくならない。

チャージ信号（Ｃｈ）は、対数ドメインの乗算器（Ｍｕ）において指数（Ｅ）と第１合計ポイント（第１ＳＰ）の出力（Ｓｏ）とを乗じ、正の信号のみの（ｐｏｓｉｔｉｖｅ−ｓｉｇｎａｌ−ｏｎｌｙ）モジュール（Ｐｓｏ）において正の値を選択し、基数をＳｉｇＢａｓｅ、上記の正の値が選択された乗算結果（Ｓｏ＊Ｅ）を指数とした冪を算出して、ＡＬｏｇモジュールから得られる基数ドメイン値（ＡＬｏｇＯｕｔ）である。正の信号のみの（ｐｏｓｉｔｉｖｅ−ｓｉｇｎａｌ−ｏｎｌｙ）モジュール（Ｐｓｏ）は全ての正の入力を変更することなく通過させ、全ての負の入力をブロックする（全ての負の入力に対してゼロを出力する）。図４および図５における好ましい実施例の信号の流れは、いくぶん一次非線形ローパスフィルタに類似しているが、処理は対数ドメインで行われ、ＡｎｔｉＬｏｇＳｉｇＢａｓｅモジュールを新規な形で利用する。

指数（Ｅ）の値は、ユーザが手動で選択しても良く、固定されても良く、下記で議論するアタックモジュールのような他のモジュールにより提供されても良い。逆対数コンバータＡｎｔｉＬｏｇＳｉｇＢａｓｅ（）のモジュール（ＡＬｏｇ）は、正の信号のみの（ｐｏｓｉｔｉｖｅ−ｓｉｇｎａｌ−ｏｎｌｙ）モジュール（Ｐｓｏ）とオーバーシュート制限モジュール（ＯＳＬｉｍ）との間の信号経路に挿入されていて、正の信号のみの（ｐｏｓｉｔｉｖｅ−ｓｉｇｎａｌ−ｏｎｌｙ）ジュール（Ｐｓｏ）のｄＢ表示を、（Ｓｏ）×（Ｅ）の正の対数ドメインでの積の逆対数値（ＡＬｏｇＯｕｔ）へと変換する。可変指数（Ｅ）のこのような使用と処理とにより、大変好ましく新規で予期しない結果が得られる。計算１は、図５の処理を要約したものである。

計算１
Ｓｏ＝ＬＡｕＩｎ−Ｄｅｌ
ＳＥ＝Ｓｏ＊Ｅ
Ｃｈ＝ＡＬｏｇＯｕｔ＝ＡｎｔｉＬｏｇＳｉｇＢａｓｅ（Ｓｏ＊Ｅ）
Ｃｈ＝ＡｎｔｉＬｏｇＳｉｇＢａｓｅ（Ｓｅ）
または、
ＳＥ＝ＬｏｇＳｉｇＢａｓｅ（Ｃｈ）
平衡状態において、Ｃｈ＝Ｒｂ
ＳＥ＝ＬｏｇＳｉｇＢａｓｅ（Ｒｂ）
Ｓｏ＝ＳＥ／Ｅ
Ｓｏ＝ＬｏｇＳｉｇＢａｓｅ（Ｒｂ）／Ｅ
平衡状態において、ＤＯ＝Ｄｅｌ
Ｄｅｌ＝ＬＡｕＩｎ−Ｓｏ
ＣＯ＝ＬＡｕＩｎ−ＬｏｇＳｉｇＢａｓｅ（Ｒｂ）／Ｅ
かくして、誘導されたオフセット（ＤＯ−ＬＡｕＩｎ）＝−ＬｏｇＳｉｇＢａｓｅ（Ｒｂ）／Ｅ
対数ドメイン回路のコンテキスト内で動作しているＡｎｔｉＬｏｇＳｉｇＢａｓｅ（）モジュールを用いたこのような構成の動的な（過渡的な）動作では、積分器（Ｉ）での「平均」が対数ではなく、線形になされる。しかし、検出が対数ドメイン内であるため、ＶＥＡ検出器のダイナミックレンジは指数関数的に大きくなる。これらの結果は、大変好ましいもので、新規であり、予期されるものではない。

指数（Ｅ）は本発明の全ての実施例において可変であり、ＶＥＡ検出器は次のような動作シーケンスを利用して、収束近似を提供することができる。（ａ）連続する信号のサンプルを「ｎ」乗に「べき乗する」。ここで「ｎ」は選択可能な制御値指数（Ｅ）に等しい。（ｂ）このべき乗の結果を平均する。（ｃ）その後、信号値の合計の平均の「ｎ」乗根を求める。このことは、好ましいことである。何故なら、複雑な実世界の信号のエンベロープの大きさを認識した時、この大きさが必ずしも単純なＲＭＳ測定に対応しないからである。複雑な実世界（シンフォニーの演奏、半分暗くなっているスタジアムでのフットボールの試合のビデオカメラでのピックアップ、または人工衛星による偵察画像の解析等）のプログラム信号は、往々にして高次（２より高次）でのべき乗平均乗根を利用するダイナミックレンジ制御に対してより良く応答する。

図５の構成が提供する動的な（過渡的な）動作は好ましいものかもしれないが、静的な動作は乱される。動作は静的リリース（言い換えると静的ディスチャージ）値を第１合計ポイント（第１ＳＰ）へと加算することで改善され得る。

図６に示す通り、静的リリース値を第１合計ポイント１０２へと加算するために、リリース修正信号（ＲＣｓ）が幾つかのステップにわたって生成される。静的修正信号（ＲＣｓ）を生成して適用するために図６で加えられたステップは、「静的リリース回路」と呼ばれる。第１のステップは、第２の乗算器１１１への入力として、（ｉ）約２．７０３６２０００１５０ｅ−０８であるリリース、つまりＲＴのスケーリングファクター１１０と、（ｉｉ）ｄＢ／秒におけるｄＢ／秒リリース時間値（Ｒｔ）とを使う。リリース時間（Ｒｔ）は「静的リリースレート」と呼ばれ、リリース時間モジュール１０９から選択できる制御値である。つまりリリース時間（Ｒｔ）はユーザにより手動で選択されてもよく、固定であってもよく、外部プロセス（図示せず）によって制御されてもよい。第２の乗算器１１１の出力（Ｒｂ）は基数ドメインでの積であり、対数コンバータ１１２と第２合計ポイント１１４の減算入力の双方に接続されている。リリースバイアス（Ｒｂ）は対数コンバータ１１２によりｄＢ表示へと変換され、対数コンバータ１１２の出力（ＬＲｂ）は除算器１１３の乗算入力へと与えられ、指数モジュール出力（Ｅ）の第２のブランチは除算器１１３の除算入力へと与えられる。除算器１１３の出力（ＲＣｓ）は、第１合計ポイント１０２の加算入力へと接続されている。図６に示すＶＥＡ検出器の構成では、静的な減衰を修正するために必要とされる時に上記計算１で計算されるオフセット（−Ｌｏｇ（Ｒｂ）／Ｅ）は、本段落で説明するモジュールにより生成される。このモジュールと相互接続経路とは「静的な減衰の修正経路（ｓｔａｔｉｃ ｄｅｃａｙ ｃｏｒｒｅｃｔｉｏｎ ｐａｔｈ）」と呼ばれる。計算２において論理的に証明される通り、ＶＥＡ検出器の静的な（平衡状態の）動作がＯｕｔ＝Ｉｎとなるように、このオフセットは第１合計ポイント１０２に加算される。乗算器１０３、正の信号のみの（ｐｏｓｉｔｉｖｅ−ｓｉｇｎａｌ−ｏｎｌｙ）モジュール１０４、及び逆対数コンバータモジュール１０５は、図５にある乗算器（Ｍｕ）、正の信号のみの（ｐｏｓｉｔｉｖｅ−ｓｉｇｎａｌ−ｏｎｌｙ）モジュール（Ｐｓｏ）、及び逆対数モジュール（ＡＬｏｇ）と同じように動作する。上限１０６と下限１０７とを有するＯＳＬｉｍモジュール１０８は、信号レベルのオーバーシュートを制限する。

計算２
Ｓｏ＝ＬＡｕＩｎ＋ＲＣｓ−Ｄｅｌ
Ｓｅ＝Ｅ＊Ｓｏ
Ｃｈ＝ＡｎｔｉＬｏｇＳｉｇＢａｓｅ（Ｓｅ）
平衡状態において、Ｃｈ＝Ｒｂ
ＤＯ＝Ｄｅｌ
ＬＲｂ＝ＬｏｇＳｉｇＢａｓｅ（Ｒｂ）
ＲＣｓ＝ＬＲｂ／Ｅ
式３と４より、Ｒｂ＝＝ＡｎｔｉＬｏｇＳｉｇＢａｓｅ（Ｓｅ）
式２より、Ｒｂ＝ＡｎｔｉＬｏｇＳｉｇＢａｓｅ（Ｅ＊Ｓｏ）
式１より、Ｒｂ＝ＡｎｔｉＬｏｇＳｉｇＢａｓｅ（Ｅ＊（ＬＡｕＩｎＨＨＲＣｓ−Ｄｅｌ））
式７より、Ｒｂ＝ＡｎｔｉＬｏｇＳｉｇＢａｓｅ（Ｅ＊（ＬＡｕＩｎＨ−（ＬＲｂ／Ｅ）−Ｄｅｌ））
式５より、Ｒｂ＝ＡｎｔｉＬｏｇＳｉｇＢａｓｅ（Ｅ＊（ＬＡｕＩｎＨ−（ＬＲｂ／Ｅ）−ＤＯ））
式６より、Ｒｂ＝ＡｎｔｉＬｏｇＳｉｇＢａｓｅ（Ｅ＊（ＬＡｕＩｎＨｌ・（ＬｏｇＳｉｇＢａｓｅ（Ｒｂ）／Ｅ）ＤＯ））
これは以下の通りになる。

ＬｏｇＳｉｇＢａｓｅ（Ｒｂ）＝Ｅ＊（ＬＡｕＩｎ＋（ＬｏｇＳｉｇＢａｓｅ（Ｒｂ）／Ｅ）−ＤＯ）
ＬｏｇＳｉｇＢａｓｅ（Ｒｂ）＝Ｅ＊ＬＡｕＩｎ＋Ｅ＊（ＬｏｇＳｉｇＢａｓｅ（Ｒｂ）／Ｅ）−Ｅ＊ＤＯ
ＬｏｇＳｉｇＢａｓｅ（Ｒｂ）＝Ｅ＊ＬＡｕＩｎ＋ＬｏｇＳｉｇＢａｓｅ（Ｒｂ）−Ｅ＊ＤＯ
Ｅ＊ＤＯ＋ＬｏｇＳｉｇＢａｓｅ（Ｒｂ）＝Ｅ＊ＬＡｕＩｎ＋ＬｏｇＳｉｇＢａｓｅ（Ｒｂ）
Ｅ＊ＤＯ＝Ｅ＊ＬＡｕＩｎ
ＤＯ＝ＬＡｕＩｎ
これは、指数（Ｅ）とリリース時間（Ｒｔ）の全ての値に対して正しい。

図７ではスイッチ（ＳｗＦ）を加えるように図６の方法が変更されていて、ＶＥＡ検出器の検出モードがＶＥＡ検出器または（対数ドメインにおける）平均検出器として動作するように選択できるようになっている。スイッチ（ＳｗＦ）は手動でも良く、外部プロセス（図示せず）の制御下にあってもよい。図７の方法での第２の変更点は、モジュール（５０）において指数（ＥＦ）としてより大きな値を選択していることであり、これにより指数（ＥＦ）値が２である場合と比較して、動的な制御においてアタックとリリースがより高速になる。図７に示すようなＶＥＡ検出器の構成は、「ＶＥＡ／平均切替型高速検出器（ＶＥＡ／Ａｖｅｒａｇｅ Ｓｗｉｔｃｈａｂｌｅ Ｆａｓｔ Ｄｅｔｅｃｔｏｒ）」と呼ばれる。スイッチ（ＳｗＦ）がＶＥＡに設定されている時は、静的リリース修正回路とＡＬｏｇモジュール５４がアクティブとなる。スイッチ（ＳｗＦ）がＡＶＧに設定されている時は、静的リリース修正回路とＡＬｏｇモジュール５４はバイパスされ、もし指数（ＥＦ）が２に設定されていれば、図７の検出器はＲＭＳ検出器として機能する。

「高速ＶＥＡ検出器」は、指数（Ｅ）値が小さいＶＥＡ検出器と比較して、プログラム信号をアタック（圧縮の開始、つまり「アタック」）する時とリリース（圧縮の逆転、つまり「リリース」）する時に、実質的に高速となるように設定されている。高速ＶＥＡ検出器が（対数ドメインでの）平均モードで動作する場合、ＡｎｔｉＬｏｇＳｉｇＢａｓｅモジュール５４をバイパスするということは、積分器（ＩＦ）がより低レートにてチャージされることを意味する。これは、スイッチ（ＳｗＦ）がＶＥＡモードに設定されている時には、積分器（ＩＦ）に適用される平均制御値が、ＡｎｔｉＬｏｇＳｉｇＢａｓｅモジュール５４からのはるかに大きな逆対数値となるのに対して、ここでは積分器（ＩＦ）に適用される平均制御値が対数値となるからである。

図８に示す通り、プログラム信号の圧縮のリリース、つまり「ディスチャージ」を加速するために、高速ＶＥＡ検出器（図７に示す）の出力（ＤＯＦ）は、「ＶＥＡ検出器のディスチャージ回路」（図８のモジュール１５３−１６４）への入力１５３として使うことができる。ＶＥＡ検出器のディスチャージ回路の制御は、（図８の乗算器１５８の出力（ＲＴｈ）を変更するために、高速リリース指数モジュール１５５により設定される選択可能な制御値（ＥＲ）を調整することにより、および／または、高速リリース閾モジュール（１５６）により設定される選択可能な制御値を調整することにより）手動制御下としておいてもよく、選択可能な制御値（ＥＲ）および／またはモジュール１５６において設定される高速リリース閾を調整する外部プロセス（図示せず）の制御下としておいてもよい。

図８において、図６での方法が２つのＶＥＡ検出器をＶＥＡ検出器のサブシステムに導入することにより拡張されていて、双方のＶＥＡ検出器はＬｏｇＳｉｇＢａｓｅ（ＡｕＩｎ）モジュールからの信号（ＬＡｕＩｎ）を処理し、検出器の出力（ＤＯ）において制御値を生成するために使われる。一方のＶＥＡ検出器のチャージ回路（モジュール１４０−１４７）は、図８にあるＬｏｇＳｉｇＢａｓｅ（ＡｕＩｎ）モジュールからのプログラム信号（ＬＡｕＩｎ）を使い、積分器（Ｉ）への加算入力に接続されているチャージ値、つまり「アタック」値を生成する。他方のＶＥＡ検出器のディスチャージ回路（モジュール１５３−１６４）は、図７での高速検出器のサブシステムの出力（ＤＯＦ）をモジュール１５３での入力として使い、積分器（Ｉ）のディスチャージ、つまり「リリース」レートを増加することができ、これにより図８のＶＥＡ検出器のディスチャージレートを（「ディスチャージ信号」（Ｃｈｎ）を使って）、静的リリース信号（Ｒｂ）で提供されるものよりも大きくできる。図８において、静的リリース信号、つまり「リリースバイアス」（Ｒｂ）は、図６で提示する方法を使いモジュール１４８〜１５０により生成される。図６において提示した方法と同様の方法を使って、第１合計ポイント１４１の加算入力に接続されているモジュール１５１と１５２からの修正信号（ＲＣｓ）によって、積分器（Ｉ）に対する静的リリースの効果は修正される。静的リリース信号（Ｒｂ）は、第２合計ポイント１６５の減算入力に接続されている。これらの信号（Ｒｂ、ＲＣｓ）は、図６の議論において説明されている。

図８においてモジュール１５３を介して入力として接続されている図７の高速ＶＥＡ検出器の出力（ＤＯＦ）は、図８のＶＥＡ検出器では「ＶＥＡ検出器の高速ディスチャージ回路」（図８、モジュール１５３〜１６４）において使用されている。ＶＥＡ検出器の高速ディスチャージ回路は、図８において、積分器（Ｉ）の（より正確には、第２合計ポイント１６５の）リリース、つまり「ディスチャージ」を加速する。高速リリース指数モジュール１５５の高速リリース指数（ＥＲ）の制御値と高速リリース閾モジュール１５６の制御値は、選択可能な制御値であり、手動制御下にあるか外部プロセス（図示せず）の制御下にあるかのいずれかである。高速リリース指数モジュール１５５の高速リリース指数（ＥＲ）の制御値の調整、および／または、高速リリース閾モジュール１５６の制御値の調整により、乗算器１５８の出力（ＲＴｈ）の可変制御ができる。高速リリース閾モジュール１５６の制御値の手動制御について図８に示す。この制御値により乗算器１５８の出力（ＲＴｈ）が調整される。「ＶＥＡ検出器の高速ディスチャージ回路」（モジュール１５３〜１６４）は、高速ＶＥＡ検出器の出力（ＤＯＦ）１５３の信号の減少により駆動される。高速ＶＥＡ検出器の出力（ＤＯＦ）（１５３）の信号は、ＶＥＡ検出器か、平均モード（対数ドメインがバイパスされている）（図７参照）に切り替えられたＶＥＡ検出器により生成される。どちらの場合でも、ＶＥＡ検出器の高速ディスチャージ回路は、図８の静的リリース回路（モジュール１４８〜１５０）よりも、はるかに迅速にプログラム信号の変化に応答する。高速リリース閾モジュール１５６に与えられた制御値は、ＶＥＡ検出器の高速ディスチャージ回路の、減少しつつある入力信号レベルに対する感度を設定する。ｄＢで較正された高速リリース閾の制御値は乗算器１５８にて乗算され、乗算器１５８の出力（ＲＴｈ）は第３合計ポイント１５４での減算入力に接続されている。高速検出器の出力（ＤＯＦ）が積分器（Ｉ）の出力（Ｄｅｌ）よりも速く下がり、高速リリース閾の制御値（ＲＴｈ）が減少する時には、結果として第３合計ポイント１５４の出力（Ｓｏｎ）において、正の出力が得られる。第３合計ポイント１５４の出力は乗算器１５９の１つの入力に接続されている。乗算器へのもう一方の入力は、高速リリース指数モジュール１５５からの制御値（ＥＲ）である。乗算器１５９の出力（ＳＥｎ）は、正の信号のみの（ｐｏｓｉｔｉｖｅ−ｓｉｇｎａｌ−ｏｎｌｙ）モジュール１６０に接続されている。第３合計ポイント１５４の出力（Ｓｏｎ）が正の出力であると、乗算器１５９における乗算の後に、正の信号のみの（ｐｏｓｉｔｉｖｅ−ｓｉｇｎａｌ−ｏｎｌｙ）モジュール１６０において正の出力が生成される。正の信号のみの（ｐｏｓｉｔｉｖｅ−ｓｉｇｎａｌ−ｏｎｌｙ）モジュール１６０は、全ての正の入力は変更することなく通すが、全ての負の入力はブロックする（負の入力に対してゼロを出力する）。正の信号のみの（ｐｏｓｉｔｉｖｅ−ｓｉｇｎａｌ−ｏｎｌｙ）モジュール１６０の出力は、対数ドメインの入力を基数ドメインへと変換するＡｎｔｉＬｏｇＳｉｇＢａｓｅ（）モジュール１６１への入力である。ＡｎｔｉＬｏｇＳｉｇＢａｓｅ（）モジュール１６１の出力は、オーバーシュート制限モジュール１６４への入力である。オーバーシュート制限モジュール１６４の出力（Ｃｈｎ）は、積分器（Ｉ）中の第２合計ポイント１６５の減算入力に与えられる。オーバーシュート制限モジュール１６４の出力（Ｃｈｎ）はゼロか正であり、第２合計ポイント（第２ＳＰ）の減算入力に与えられるので、正の出力（Ｃｈｎ）が積分器（Ｉ）をディスチャージする。

対数ドメインの制御値（ＳＥＰｎ）を基数ドメインの逆対数へとＶＥＡ検出器の高速ディスチャージ回路（モジュール１５３〜１６４）にあるＡｎｔｉＬｏｇＳｉｇＢａｓｅ（）モジュール１６１において変換することにより、「ディスチャージ」の効果が、信号レベルの大きさが減少するにつれて指数関数的に増加する。これらの結果は大変好ましいもので、新規であり、予期されるものではない。

ＶＥＡ ＤＲＣの基本的な実施例では、ＶＥＡ検出器が１つある。ＶＥＡ ＤＲＣの好ましい実施例では、複数のＶＥＡ検出器のサブシステムがある。好ましいＶＥＡ検出器のサブシステムでは複数のＶＥＡ検出器があり、個々のＶＥＡ検出器は手動制御または外部プロセス制御の下で様々な制御値を選択することにより異なる構成となっている。１つの好ましいＶＥＡ ＤＲＣでは、それぞれ「検出器１」、「検出器２」、「高速検出器」と呼ばれる３つのＶＥＡ検出器のサブシステムが含まれる。

図９に示す通り、このＶＥＡ検出器のサブシステムである「検出器１」には、２つのＶＥＡ検出器、すなわち、アタック用に１つ、リリース用に１つ、と、修正された静的リリース回路１つとがある。検出器１サブシステムにおける個々のＶＥＡ検出器には、ＡｎｔｉＬｏｇＳｉｇＢａｓｅ（）モジュール１３、２８がある。検出器１における２つのＶＥＡ検出器は、ＬｏｇＳｉｇＢａｓｅ（ＡｕＩｎ）モジュールによりプログラム信号から生成される入力信号（ＬＡｕＩｎ）を処理するために一緒に使われる。検出器１サブシステムは、検出器１の出力モジュールにおいて制御値（ＤＯ１）を出力する。検出器１サブシステムにある第１のＶＥＡ検出器のチャージ回路（モジュール９〜１６）は、積分器（Ｉ１）におけるチャージ、つまり「アタック」のレートをプログラム信号のレベルの増加に応答して制御し、図６の議論で説明したＶＥＡ検出器のチャージ回路（モジュール１０２〜１０８）と同じように動作する。検出器１サブシステムにある他方のＶＥＡ検出器のディスチャージ回路（モジュール２５〜３１）は、図８の議論で説明したディスチャージ回路（モジュール１５３〜１６４）と同じように動作し、積分器（Ｉ１）のディスチャージ、つまり「リリース」のレートを制御する。これにより、検出器１のディスチャージのレートをプログラム信号のレベルの減少に応答して増加し、これを静的リリースの制御値（Ｒｂ１）が提供する度合いを超えて行うことができる。静的リリースの制御値（Ｒｂ１）は、図６で示すＶＥＡ検出器に関連して説明した方法を利用する。図９において、静的リリースの制御値（Ｒｂ１）は、モジュール１７、１８、１９によって生成される。アタック指数モジュール９の制御値（Ｅ１Ａ）またはリリース時間モジュール１７の制御値（Ｒｔ１）の変化は、静的なプログラム信号に悪影響を及ぼしうるが、上記で説明した通りモジュール２０と２１によって修正される。

検出器１サブシステムのＶＥＡ検出器のディスチャージ信号、つまりリリース（モジュール２５〜３１）は、高速ＶＥＡ検出器（図７参照）からの入力（ＤＯＦ）を受付け、図７に関連して説明した通り、手動制御または外部プロセスの制御の下においてリリース指数モジュール２２の制御値（Ｅ１Ｒ）による影響を受ける。「アタック」つまりチャージＶＥＡ検出器チャージ回路（モジュール９〜１６）におけるＡｎｔｉＬｏｇＳｉｇＢａｓｅ（）モジュール１３には、積分器（Ｉ１）をチャージ（「アタック」）するための、調整可能な非線形特性があり、第２のＡｎｔｉＬｏｇＳｉｇＢａｓｅ（）モジュール２８には、積分器（Ｉ１）をディスチャージする（モジュール２２〜３１）ための「リリース」特性がある。

検出器１サブシステムの「ＤＣ動作」は、一定のＤＣレベルの入力信号に対し、検出器１サブシステムの出力（ＤＯ１）により生成されるレベルが、入力（ＬＡｕＩｎ）と等しくなるようになっている。

検出器１サブシステムの静的な動作は、周期波（例えば、正弦波形、矩形波形、パルス波形、鋸波形、および多数の音声や音楽の波形）の入力信号に対し、リリース時間の制御値（Ｒｔ１）の高速設定（つまり、ｄＢ／秒でのリリースレートが高い）により小さな信号のアーティファクトが入り込むかもしれないが、検出器１サブシステムの出力（ＤＯ１）により生成されるレベルは一定のＤＣであるようになっている。

アタック指数１のモジュールの制御値（Ｅ１Ａ）もリリース１の時間モジュールの制御値（Ｒｔ１）も、正弦波信号に対する検出器１のサブシステムの出力（ＤＯ１）における静的な信号に対して影響がない、ということが本発明の特徴である。

検出器１のサブシステムの「過渡的な」動作」は、信号の種類がどんなものでもレベルが増加する（一定ではない）入力信号に対して、検出器１サブシステムの出力（ＤＯ１）で生成される制御値が、アタック指数１のモジュール９の制御値（Ｅ１Ａ）により制御される入力信号における変化を表示するようになっている。信号レベルにおける変化のレートが増加するにつれ、「アタック」（つまりチャージ）経路の非線形な性質によりスピードが速くなる（つまり、次の静的な値に「落ち着く」までにかかる時間が短くなる）ということが、ＶＥＡ検出器の設計の重要な特徴である。これらの結果は大変好ましいもので、新規であり、予期されるものではない。

入力信号がＬｏｇＳｉｇＢａｓｅ（ＡｕＩｎ）モジュール、すなわち、出力から取り除かれた時は、積分器（Ｉ１）のリカバリー（「リリース」つまり「ディスチャージ」）を制御でき、プログラム信号の圧縮からのリリースを制御できるメカニズムは２つある。１つ目として、リリースバイアスの制御値（Ｒｂ１）がある。リリースバイアスの制御値（Ｒｂ１）を生成するために、リリース１時間モジュール１７とモジュール１８からのリリースのスケーリングファクターとが、入力として乗算器１９に接続されている。乗算器１９は、リリース時間の制御値（Ｒｔ１）のスケールを、ｄＢ／秒から、検出器１サブシステムにて使用するための適切な内部表示及びスケールへと変換する。一定の減衰（「リリース」つまり「ディスチャージ」）を、制御値（Ｃｈｐ１）が制御値（Ｒｂ１）と等しくなるまで積分器（Ｉ１）から減算される。また、アタック指数１の制御値（Ｅ１Ａ）またはリリース１時間の制御値（Ｒｔ１）における変化を原因とする積分器（Ｉ１）における変化に対して修正を施す除算器（２１）から、制御値（ＲＣｓ１）が生成される。２つ目として、ＶＥＡ検出器の高速ディスチャージ回路（モジュール２２〜３１）による、「プログラム信号に依存する」、リカバリー（「リリース」つまり「ディスチャージ」）のための方法がある。

図１０に示す通り、「検出器２」であるＶＥＡ検出器サブシステムには、１つのＶＥＡ検出器のチャージ回路（モジュール３６〜４２）と、修正された静的リリース回路がある。検出器２サブシステムにあるＶＥＡ検出器には、ＡｎｔｉＬｏｇＳｉｇＢａｓｅ（）モジュール３９がある。検出器２サブシステムの動作は、上記で図６に関して説明した通りである。検出器２のサブシステムは、検出器２の出力モジュールにおいて出力（Ｄ０２）を生成する。

検出器２サブシステム（モジュール３６〜４２、１２）のモジュールと相互接続経路とは、検出器２サブシステムはＶＥＡ検出器の高速ディスチャージ回路（図９のモジュール２２〜３１）を欠いていることを除いて、上記の検出器１サブシステムにおけるものと同じである。検出器２サブシステムは、修正制御値（ＲＣｓ２）を提供する修正された静的リリース回路、つまりモジュール４３〜４７、と共に示されている。

検出器２サブシステムのＤＣ動作は、一定のＤＣレベルのプログラム信号入力に対し、検出器２サブシステムの出力（Ｄ０２）により生成されるレベルが入力と等しいようになっている。

検出器２サブシステムの静的な動作は、周期波（例えば、正弦波形、矩形波形、パルス波形、鋸波形、および多数の音声や音楽の波形）の入力信号に対し、高速設定（つまり、ｄＢ／秒でのリリースレートが高い）であるリリース時間の制御値（Ｒｔ１）に対して小さな信号のアーティファクトはあるが、検出器２サブシステム（ＤＯ２）により生成される制御値が一定のＤＣであるようになっている。アタック指数２の制御値（Ｅ２）もリリース２の時間の制御値（Ｒｔ２）も、正弦波信号に対する検出器２サブシステムの出力の制御値（Ｄ０２）での静的な信号に対して影響はない。

検出器２サブシステムの過渡的な」動作は、信号の種類がどんなものでもレベルが増加する（一定ではない）プログラム入力信号に対して、検出器２サブシステムで生成される出力制御値（Ｄ０２）が、アタック指数２の制御値（Ｅ２）により制御されるプログラム信号入力における変化を表示するようになっている。

アタック指数３６は可変、つまり選択可能な制御値であり、回路は次のようにプログラム信号入力の収束近似を提供することができる。１）連続する信号のサンプルを「ｎ」乗にべき乗し、２）べき乗のこれらの結果を平均し、その後３）この平均の合計の「ｎ」乗根を求める。複雑な実世界の信号のエンベロープの大きさを認識した時、その大きさが必ずしも単純なＲＭＳ測定に対応しないので、これは好ましいことである。これらの同じ複雑な実世界の信号は、往々にして高次（２より高次）でのべき乗平均をすることによる表示に、その大きさにおいて対応する。

入力信号が検出器２サブシステムのＬｏｇＳｉｇＢａｓｅ（ＡｕＩｎ）モジュールから取り除かれた時は、リリースバイアスの制御値（Ｒｂ２）がリカバリーを制御する。リリースバイアスの制御値（Ｒｂ２）は、リリース２時間モジュール（４３）において設定されるリリース２の時間制御値（Ｒｔ２）と、モジュール（４４）からのリリースのスケーリングファクターとから生成される。双方は乗算器（４５）への入力である。乗算器（４５）は、リリース２の時間制御値（Ｒｔ２）のｄＢ／秒でのスケールを、検出器２サブシステムでの利用のために、適切な内部表示及びスケールへと変換する。一定の減衰（「リリース」）が、制御値（Ｃｈ２）が制御値（Ｒｂ２）と等しくなるまで積分器（１２、モジュール４８と４９から成る）から減算される。

図１１に示す通り、ＶＥＡ検出器の「高速検出器」には、１つのＶＥＡ検出器のチャージ回路（モジュール５０〜５６、ＯＳＬｉｍ）があり、このチャージ回路はプログラム信号レベルの増加に応答して、積分器（ＩＦ）のチャージつまり「アタック」のレートを制御する。これは図７と関連して説明した通り、そして図７に示す通り、ＶＥＡモードと平均（対数ドメインにおける）モードとの間で切り換え可能である。検出器高速サブシステムにはまた、修正された静的リリースの回路（モジュール５７〜６１）がある。検出器高速サブシステムは、１以上の他のＶＥＡ検出器がもっと高速な時定数によって影響を受け得る条件を決定する。

典型的な例として検出器１サブシステムがＶＥＡ ＤＲＣにおいて使われる時には（図１２に示す通り）、検出器１サブシステムのユーザが選択可能な制御値、または外部プロセスが選択可能な制御値が「低速」の時定数に設定されている（つまり図９を参照すると、小さな値がアタック指数（Ｅ１Ａ）に設定されていて大きな値がリリース１の時間（Ｒｔ１）に設定されて、この設定により複雑で時間により変化する信号の長時間にわたっての、つまり秒の桁の時間にわたっての、動的なハンドリングが改善される。

典型的な例として、検出器２サブシステムがＶＥＡ ＤＲＣにおいて使われる時には（図１２に示す通り）、検出器２サブシステムのユーザが選択可能な制御値、または外部プロセスが選択可能な制御値は、より狭い時間ウインドウを感知して、１００−５００ミリ秒以下の桁の「高速」の時定数に設定される。

典型的な例として高速検出器のサブシステムがＶＥＡ ＤＲＣにおいて使われる時には（図１２に示す通り）、高速検出器システムのユーザが選択可能な制御値、または外部プロセス選択可能な制御値は、検出器２サブシステムのユーザが選択可能な制御値、または外部プロセスが選択可能な制御値よりも高速に設定される。

図１１の高速検出器のサブシステムは、図９に示す通り、通常検出器１のサブシステムと、第３合計ポイント（２５）へと信号を供給する高速検出器の出力モジュールを介して結び付けられる。その目的は、双方向の（つまり、アタックし、リリースする）検出器１サブシステムにスムージングした信号を供給するために、その即時の信号レベルをはるかに高速に決定することである。スイッチ（ＳｗＦ）を使い、ＶＥＡ検出器として選択するか、平均的に応答する検出器として選択するかのいずれかができる。

ＶＥＡ検出器は上記に説明する通りモジュールの集合であり、ＶＥＡ ＤＲＣにおいて必要な要素である。しかし、ＶＥＡ ＤＲＣ以外のデバイスでも利用することができる（以下に説明する通り）。１以上のＶＥＡ検出器は各々、ＬＡｕＩｎのプログラム信号のエンベロープに対応する制御値を生成する。

図１２に示す通り、ＶＥＡ検出器のサブシステムがＶＥＡ ＤＲＣにおいて使われる時は、個々のＶＥＡ検出器のサブシステムの検出器出力は、好ましくは「制御プロセッサ」へと供給される。制御プロセッサとは、制御プロセッサに接続されている個々のＶＥＡ検出器サブシステムからの制御値を比較し優先順位をつける（言い換えると重みをつける）一連のモジュールであり、選択されたＶＥＡ検出器サブシステムからの制御値を、チューニング係数、ニー生成器、修正ファクターを使ってオプションとして調整し、ＤＣＡの制御値（ＣＯ）を出力する。制御プロセッサは、典型的には制御プロセッサの出力ゲインモジュール（８３〜８５）を有する。

１以上のＶＥＡ検出器サブシステムと制御プロセッサとの組み合せは、「ＶＥＡプロセッサ」と呼ばれる。ＶＥＡ ＤＲＣは、ＶＥＡプロセッサとＤＣＡ（またはＶＥＡプロセッサにより制御される他のプロセス）とから成り、上記に説明したように外部プロセスを含んでいてもよい。

ＶＥＡ ＤＲＣは、上記に説明する通り、典型的には１以上のＶＥＡ検出器のＶＥＡサブシステムにより制御され、それぞれのＶＥＡ検出器のＶＥＡサブシステムが異なる感度と応答時間（例えば、アタック設定とリリース設定）により制御されるよう設定され、また下記に説明する通り、静的な制御係数及び動的な制御係数とにより設定される。最小限の実施例においては、ＶＥＡ ＤＲＣは上記に説明する手動制御を有する１つのＶＥＡ検出器と、ＤＣＡとから成る。ＶＥＡ ＤＲＣは、プログラム信号が通過するＤＣＡを制御することにより、非線形で信号レベルに依存したゲイン（またはロス）のプロファイルをプログラム信号に課す。静的な制御値と動的な制御値の機能として、ＶＥＡ ＤＲＣの出力の制御値（ＣＯ）は、（ａ）低圧縮比（つまり、ＶＥＡ ＤＲＣにより制御されたＤＣＡの出力信号の、プログラム信号の閾値を越える、入力プログラム信号と比較してのゲイン減少のｄＢでの比）を使って、大きなプログラム信号の入力に対してゲインを減少させることができる。圧縮比は、図１２における乗算器（７８）を駆動する比モジュール（８２）を使って選択可能な制御値であり、かくして「圧縮器」を成す。または、ＶＥＡ ＤＲＣの出力の制御値（ＣＯ）は、（ｂ）高いプログラム信号の閾値にて、非常に大きな圧縮比を使って（図１２にあるモジュール８２と７８を使って）、プログラム信号を「れんが壁化（ｂｒｉｃｋｗａｌｌ）」することができ、かくして「リミタ」を成す。または、ＶＥＡ ＤＲＣの出力の制御値（ＣＯ）は、（ｃ）小さなプログラム信号入力に対してゲインを減少し、与えられた閾を越える大きなプログラム信号入力を通過でき、かくして閾制御値を使って「ゲート」を成す。または、ＶＥＡ ＤＲＣの出力の制御値（ＣＯ）は、（ｄ）小さなプログラム信号入力のゲインを増加し、大きなプログラム信号入力ではゲインを増加しないようにでき、かくして「伸長器」つまり「上向き圧縮器」を成す。または、ＶＥＡ ＤＲＣの出力の制御値（ＣＯ）は、（ｅ）小さいプログラム信号入力のゲインは減少し、大きなプログラム信号入力ではゲインを減少しないようにでき、かくして「下向き伸長器」、言い換えると「ノイズ抑制器」を成す。前記の動作（ａ）〜ｅ）は、単一バンドの構成でもマルチバンドの構成でも実施でき、スタンドアロン、あるいは、１つのプロセスやデバイス中に組み合せるかのいずれかによっても実施できる。（ｅ）の構成は特にフィルムやオーディオのアーカイブ記録を修復するために特に有用である。

図１２は、検出器１サブシステム（図９参照）や検出器２サブシステム（図１０参照）の出力、そして他のＶＥＡ検出器のサブシステムまたは従来の検出器（図示せず）の出力（ＤＯｎ）を評価する制御プロセッサを示す。検出器１サブシステムの出力は、最大値モジュール（６３）へと直接向かう。この最大値モジュール（６３）は、最大の瞬間制御値を有する入力を選択し、その最大の制御値のみを主合計ポイント（７５）の加算入力へと通過させるコンパレータである。最大値モジュール（６３）が検出器２のサブシステムからの出力（ＤＯ２）で検出器１のサブシステムからの出力（ＤＯ１）をオーバーライドさせる度合いは、外部プロセス（図示せず）によって設定しても良いし、閾２差モジュール（６５）からの制御値を手動で選択して設定してもよい。モジュール（６５）は典型的には信号レベルに比較してｄＢで較正されていて、修正ファクターを提供するモジュール（６７）により乗算器（６６）においてスケールを変える。この例において、閾２差モジュール（６５）は、Ｄ０２の制御値を最大値モジュール（６３）の出力（ＤＯａｌｌ）とするために、検出器２サブシステムの出力（Ｄ０２）が検出器１のサブシステムの出力（ＤＯ１）を超えなければならない（より正になる）度合いを調整する。

制御値（ＤＯ２）が制御値（ＤＯ１）に優先することに関して上記に説明したのと同様に、他の検出器の出力（ＤＯｎ）を制御値（ＤＯ１）や（ＤＯ２）に優先させることもできる。最大値モジュールは、その入力において全ての制御値の中から最大の瞬間値を選択し、その最大の入力制御値を出力制御値（ＤＯａｌｌ）として出力する。最大値モジュール（６３）の出力制御値（ＤＯａｌｌ）は、主合計ポイント（７５）の加算入力に接続されている。

加えて、閾マスターモジュール（７２）は、制御値（Ｍｔｈｒ）を提供するために乗算器（７３）と修正ファクター（７４）により内部でのスケールへと変換され、ｄＢで較正された制御値を出力する。閾マスター制御値（Ｍｔｈｒ））は、主合計ポイント（７５）の減算入力に接続されていて、最大値モジュール（６３）の出力（ＤＯａｌｌ）に対する主合計ポイント（７５）の感度を高める（または低める）。チューニング係数モジュール（６４）により生成される制御値は、主合計ポイント（７５）の加算入力に接続されている。チューニング係数もまた、最大値モジュール（６３）の出力（ＤＯａｌｌ）に対する主合計ポイント（７５）の感度を高める（または低める）。

主合計ポイント（７５）の出力は、ニー生成器モジュール（７７）の入力に接続されている。ニー生成器モジュール（７７）は、ニー幅モジュール（８１）により選択された制御値に応答してシャープネス（ｓｈａｒｐｎｅｓｓ）が可変の「ニー」を生成し、ニー生成器（７７）の幅入力に接続されている。ニー生成器モジュール（７７）の伝達特性を図１５Ａに示す。ニー生成器モジュール（７７）は正の制御値のみを生成する。「ニー」は、プログラム信号圧縮の分野で良く知られている。ＶＥＡ ＤＲＣは１以上のニー生成器モジュールを用いて、プログラム信号のダイナミックレンジ内の１以上のレベルにおけるニーを生成することができる。圧縮と制限の双方を利用する信号処理においては、第１のニーは圧縮の開始点のために使用し、第２のニーは制限の開始点のために使用する。

ニー生成器モジュール（７７）の出力は、乗算器（７８）の入力に接続されている。比モジュール（８２）により生成される選択された制御値は、乗算器（７８）の第２の入力に接続されている。乗算器（７８）の出力は、修正合計ポイント（８０）の減算入力に接続されている。出力ゲインモジュール（８３）により生成される選択可能な制御値は、乗算器（８４）の第１の入力に接続されていて、０．００５１９０９の修正ファクター（８５）は、乗算器（８４）の第２の入力に接続されている。乗算器（８４）の出力（Ｇ）は、修正合計ポイント（８０）の加算入力に接続されている。予期されるダイナミックレンジに対して修正ファクターモジュール（７９）において選択される修正ファクターは、典型的には−２４ｄＢのオフセットに対して負の０．１２４５７３７７２３７であるが、これは修正合計ポイント（８０）の第２の加算入力に接続されている。修正合計ポイント（８０）の出力制御値（ＣＯ）は、図１２に示される制御プロセッサの出力である。

好ましい実施例においては、検出器１サブシステムの出力制御値、検出器２サブシステムの出力制御値、そしてオプションとして「ｎ」個の他の検出器出力の制御値を様々な 組み合せにて用いられ、ＶＥＡ ＤＲＣにより処理されているプログラム信号に、非線形な、信号に動的に依存するゲインプロファイルを課す（例えば、増加する信号レベルに対してゲインを減らす。これは一般に非漸近的であれば「圧縮」、漸近的であれば「制限」として知られている。また、減少する信号レベルに対してゲインを増やす。これは一般的に「伸長」として知られている。さらに、閾レベルより上の信号レベルに対しての「ゲート」、または閾レベルより下の信号レベルに対しての「下向き伸長」がある）。

図１３は、ＶＥＡ制御プロセッサからの（あるいは、最も単純な場合には１つのＶＥＡ検出器からの）制御値（ＣＯ）を使ってプログラム信号を処理するＶＥＡ ＤＲＣの実施例を示す。制御値（ＣＯ）はオーバーシュート制限モジュール（８６）によって、正の方向では１．０に、負の方向には０．０の範囲に制限されている。その後この信号はＡｎｔｉＬｏｇＳｉｇＢａｓｅモジュール（８８）により線形ドメインへと変換され、モジュール（８８）の出力（ＬｎＣＯ）は第１の乗算器（９５）の入力に接続されている。基数ドメインのデジタルプログラム信号入力（Ａｕｌｎ）は、第２の乗算器（９４）の入力に接続されている可変デジタル遅延モジュール（９２）を通過する。このデジタル遅延は、「ルックアヘッド」モジュール（９１）により設定される通り、０からＮサンプルまでの遅延（９３）となり得る。これにより、ＡｎｔｉＬｏｇＳｉｇＢａｓｅ（ＣＯ）モジュール（８８）からの制御値（ＬｎＣＯ）が第１の乗算器（９５）にプログラム信号自身よりも多少先に到着でき、「アタックアーティファクト（ａｔｔａｃｋ ａｒｔｉｆａｃｔ）」が減少する。遅延したプログラム信号（ＤＡｕＩｎ）は、修正ファクターモジュール（９０）で生成される選択可能な制御値で乗算され、図１３に示す場合では４．０のファクターで乗算されるが（これにより信号が+２４．０ｄＢだけ増える）、こうしてＶＥＡ ＤＲＣがゲインを増やしたり減らしたりすることができる。図１２に示す制御プロセッサにおいては、修正ファクターモジュール（７９）により修正合計ポイント（８０）に−２４ｄＢの修正ファクターが適用されることに留意すること。通常制御プロセッサにおいて修正ファクターモジュール（７９）により修正合計ポイント（８０）に適用される修正ファクターは、典型的には、図１３で修正ファクター（９０）により適用される修正ファクターと比べｄＢでは等しいが、符号が逆である。修正ファクターモジュール（９０）において生成される制御値は、第２の乗算器（９４）の第２の入力に接続されている。乗算器（９４）の出力は、第１の乗算器（９５）の入力に接続されている。プログラム信号の出力（ＡｕＯ）は、第１の乗算器（９５）の出力であり、プログラム信号の入力（Ａｕｌｎ）と同じ基数ドメインのデジタルフォーマットである。図１３に示すＶＥＡ ＤＲＣのゲイン制御回路では、乗算器（９５）の出力は、基数ドメインのデジタルプログラム信号である（図１３における例では、ＰＣＭオーディオ信号）。乗算器（９５）はＤＣＡである。

図１４は、ＶＥＡ ＤＲＣ全体のブロック図を示す。デジタル（ＰＣＭ）フォーマットのプログラム信号入力は絶対値へと変換され、ＬｏｇＳｉｇＢａｓｅ（ＡｕＩｎ）モジュールにより対数ドメインへと変換され、その後１以上のＶＥＡ検出器またはＶＥＡ検出器のサブシステムにより評価（検出）される。図１４に示す例においては、上記に説明する通り、検出は高速検出器のサブシステム、検出器１のサブシステム、検出器２のサブシステムによってなされる。３つの検出器のサブシステムの制御値の出力は制御プロセッサへと供給される。制御プロセッサにより、上記に説明する通り手動および／または自動で（つまり外部プロセスによって）入ってくる信号を評価でき、またＤＣＡを制御するためにどの検出器の出力の制御値が用いられ、選択された検出器の出力の制御値がどの程度用いられたかを決定できる。制御プロセッサの制御出力モジュールは、ＡｎｔｉＬｏｇＳｉｇＢａｓｅ（ＣＯ）モジュールにより基数ドメインへと変換された制御値（ＣＯ）を出力し、このモジュールの出力（ＬｎＣＯ）は乗算器の１つの入力となる。遅延された基数ドメインのプログラム信号が、乗算器の第２の入力である。乗算器の出力は、基数ドメインのデジタルプログラム信号である（図１４にある例においては、ＰＣＭオーディオ信号）。

まとめると、図１４は３つの検出器のサブシステムにおける１以上のＶＥＡ検出器から成るＶＥＡ ＤＲＣの好ましい実施例を示す。図１２に示す通り、それらの出力の内最大のものが制御値として選択される。その後、制御値は、ニー生成器および比制御により整形され、逆対数信号へと変換され、乗算器（ＤＣＡ）の入力へと供給される。入力プログラム信号は、（ｉ）１以上の検出器のサブシステムへと供給され、そして（ｉｉ）制御値を生成するために必要とする処理時間に等しい可変の遅延を介した後、ＤＣＡの第２の入力へと供給される。ＤＣＡの出力が、処理されたプログラム信号である。

図１５Ａは、図１２に示す制御プロセッサで用いられるニー生成器回路と、その伝達特性を示す。ニー生成器モジュールには、ニー生成器の入力（ＫＧｉｎ）とニー生成器の比（ＫＧｒａｔｉｏ）という２つの入力があり、ニー生成器の出力（ＫＧｏｕｔ）という１つの出力がある。図１５Ｂにある一つ目の式は、ＫＧｗが５１２をＫＧｒａｔｉｏで割ったものに等しいことを示すことに留意すること。ここでＫＧｒａｔｉｏは、ユーザにより選択可能である（例えば、１、８、または８の倍数）。入力とニー生成器モジュールの出力との間の関係を数式で表したものを図１５Ｂに示す（ここで疑問符は、Ｃ言語、Ｃ＋＋言語、オブジェクティブＣ言語でのプログラム作製において使われる疑問符を反映している）。

ＶＥＡ ＤＲＣの２つの更なる実施例は、上向き伸長器と下向き伸長器である。上向き伸長は圧縮の逆である。つまり、上向き伸長器は、プログラム信号入力が選択された閾を下回る時に、プロセッサのゲインを増加する。下向き伸長では、プログラム信号入力が選択された閾を下回る時に、プロセッサのゲインを減少する。

図１６は、上向き伸長器として利用するために構成され、図１７Ａと１７Ｂに示す制御プロセッサを利用するＶＥＡ ＤＲＣの実施例を示す。図１６に示すＶＥＡ ＤＲＣは、制御プロセッサが伸長器回路（図１７Ａと１７Ｂのモジュール１９３〜２０６）を含むことを除いて、図１４に示すＶＥＡ ＤＲＣと同じ要素から成り、同じように動作する。

図１７Ａと１７Ｂに示す通り、ＶＥＡ ＤＲＣの上向き伸長器の実施例は、図１４の制御プロセッサを変更したものを利用する。プログラム信号の上向き伸長は、高速検出器のサブシステム（図７と１１参照）からの高速検出器の制御値（ＤＯＦ）により駆動される。伸長器レンジモジュール（１９８）と伸長器閾モジュール（１９５）により選択可能な制御値は、それぞれ、乗算器（１９７）と（１９４）により回路の内部ｄＢ表示へとスケールを変える。乗算器（１９７）と（１９４）は、０．００５１９０９の修正ファクターを適用する。高速検出器の出力の制御値（ＤＯＦ）と伸長器閾モジュール（１９５）の制御値（Ｘｔｈｒ）は、各々伸長器合計ポイント（２００）の加算入力に接続されている。制御値（Ｘｔｈｒ）と、値がゼロか負であることの信号と、高速検出器の出力（ＤＯＦ）とは、伸長器合計ポイント（２００）において一緒に加算され、その後インバータ（２０１）により符号が反転される。符号の反転の結果、高速検出器のサブシステムの出力の制御値（ＤＯＦ）が小さくなるにつれ、伸長器合計ポイント（２００）の出力は増加する。伸長器の閾の制御値（Ｘｔｈｒ）は、閾値を越えると伸長器合計ポイントの出力が正になり、制御値（ＸＰｎｄＴｈ）は正であるように選ばれている。インバータモジュール（２０１）の出力は、正の信号のみの（ｐｏｓｉｔｉｖｅ−ｓｉｇｎａｌ−ｏｎｌｙ）モジュール（２０２）の入力である。正の信号のみの（ｐｏｓｉｔｉｖｅ−ｓｉｇｎａｌ−ｏｎｌｙ）モジュール（２０２）の入力における負の信号は、その出力である制御値（ＸｐｎｄＴｈ）へとは通過しない。正の信号のみの（ｐｏｓｉｔｉｖｅ−ｓｉｇｎａｌ−ｏｎｌｙ）モジュール（２０２）の出力は、最小値コンパレータモジュール（２０３）への１つの入力であり、乗算器（１９７）の出力は、最小値コンパレータモジュール（２０３）への第２の入力である。最小値コンパレータモジュール（２０３）の出力は、制御値（ＸｐｎｄＴｈ）か制御値（Ｘｒｎｇ）のどちらか最も負である入力である。かくして、もし伸長器レンジモジュール（１９８）の制御値が「０ｄＢ」に設定されていると、結果として得られる制御値（Ｘｒｎｇ）はゼロであり、かくして制御値（Ｘｐｎｄ）も高速検出器のサブシステムの出力の全ての値に対してゼロである。伸長器のレンジの制御値（Ｘｒｎｇ）を正の値に設定すると、伸長の全体の範囲（ｒａｎｇｅ）が制限され、もし制御値（ＸｐｎｄＴｈ）の正の度合いが制御値（Ｘｒｎｇ）の正の度合いよりも小さくなると、制御値（ＸｐｎｄＴｈ）が最小値コンパレータモジュール（２０３）の出力の制御値（Ｘｐｎｄ）となり、制御プロセッサの制御出力モジュールでのゲインの減少を制御する（つまり、制御値（Ｘｐｎｄ）が、中間モジュール（２０６）と（２１１）を介して、制御プロセッサの出力の制御値（ＣＯ）を駆動する）。

図１８は、１つの検出器２サブシステムがあり、比制御があるＶＥＡ ＤＲＣの好ましい実施例を示す。その制御プロセッサを図１９に示す。図１８に示すシステムの動作は、示された回路に対して前述した通りである。

図１９は、１つの検出器２サブシステムがあり、比制御がある、図１８のＶＥＡ ＤＲＣための制御プロセッサを示す。図１９に示すシステムの動作は、示された回路に対して前述した通りである。

図２０は、１つの検出器２サブシステムと、比制御と、ニー生成器とを有したＶＥＡ ＤＲＣの好ましい実施例を示す。その制御プロセッサは、図２１に示す。図２０に示すシステムの動作は、示された回路に対して前述した通りである。

図２１は、１つの検出器２サブシステムと、比制御と、ニー生成器とを有する、図２０のＶＥＡ ＤＲＣのための制御プロセッサを示す。図２１に示すシステムの動作は、示された回路に対して前述した通りである。

図２２は、ダイナミックレンジを有するプログラム信号がＶＥＡ ＤＲＣにより、出力信号のダイナミックレンジが配給システムにとってより適切であるように制御されているＶＥＡ ＤＲＣの基本的な実施例を示す。代表的な実施例と用途は、低レベルの入力の特定な処理のための伸長器回路を含む。信号源はリアルタイムのものであっても、前もって記録されたものであってもよく、オーディオ信号、ビデオ信号、ＲＦ信号、データストリーム、いかなる種類のセンサーからの出力を含む（がこれらに制限されない）。制御値には、プリセット、ユーザが調整可能なパラメータ、自動的な調整を含めることができる。信号配給手段には、電子的記憶、アンプとスピーカ、ヘッドフォン、ビデオディスプレイ、符号化システム、更なる処理システムへの伝達、いかなる種類の伝送システムと放送システムを含めることができる。

図２３は、生や記憶されたオーディオ信号が、個々にまたはグループとして、動的に制御されたＶＥＡ ＤＲＣのオーディオでの基本的な実施例を示す。ここでのオーディオ信号は、オーディオ信号とビデオ信号とを組み合わせたものの一部としてでも、別々であってもよい。代表的な実施例と用途は、生のオーディオ演奏、生の信号や前もって記録された信号の記録、テレビ放送、ラジオ、映画、ビデオのためのプロフェッショナルなオーディオミキシング、個人用リスニングデバイスのための符号化、補聴器、コンピュータ、携帯電話、飛行機、列車、車でのラジオやエンターテインメントデバイス、飛行機、列車、地下鉄でのアナウンスシステム、職場や家庭での営利または公共のための安全用分散スピーカシステム、消費者用再生システム、業務用再生システム、商業または事務所環境でのバックグランド音楽、ラジオやテレビ放送（地上波、衛星放送、ケーブル、ネットワークに拘わらず）、データ圧縮の前処理、フォーマットのコード変換やコーデック変換処理、携帯エンターテインメントシステムやエンターテインメントシステムを含む固定個人用再生デバイスを含む。

図２４は、ビデオでの基本的な実施例を示す。本実施例においてＶＥＡ ＤＲＣは、生や記憶されたビデオ信号を個々にまたはグループとして、そのダイナミックレンジを制御する。ここでのビデオ信号は、オーディオ信号とビデオ信号とを組み合わせたものの一部としてでも、別々であってもよい。代表的な実施例と用途は、ビデオモニターやプロジェクター内での制御された輝度とガンマのための処理、ビデオカメラ内での処理、コンピュータ、多数の信号源からの入力を切換えるセキュリティーシステム、画像フォーマット間の移行、コード変換やコーデック変換処理、データ圧縮の前処理、フィルムスキャナからビデオ、ケーブルテレビ、インターネット、放送伝送システムへの移行、消費者用の家庭でのビデオディスプレイやエンターテインメントシステム、公共ビデオディスプレイや屋外ビデオディスプレイ、自動車、飛行機、地下鉄、列車でのラジオデバイスやエンターテインメントデバイス、飛行機、列車、地下鉄アナウンスシステム、飛行機での再生システム、職場や家庭での営利または公共のための安全用分散ビデオシステム、消費者用の家庭でのエンターテインメントや業務用エンターテインメントシステム、携帯エンターテインメントシステムや固定エンターテインメントシステムを含む個人用再生デバイスを含む。

図２５は、センサーでの基本的な実施例を示す。本実施例において、センサー出力のダイナミックレンジが外部の制御器や保存入力のダイナミックレンジを越える場合に、ＶＥＡ ＤＲＣがフローセンサーやプロセスセンサーのダイナミックレンジを制御する。代表的な実施例と用途は、クロマトグラフ、圧力センサー、光センサー、歪ゲージ出力、トランスデューサーを含む。

図２６は、測定での基本的な実施例を示す。本実施例において、ダイナミックレンジのある信号源の信号レベルがＶＥＡ検出器により測定され、ＤＲＣなしで直接出力へと通過する。代表的な実施例と用途は、リアルタイムでも前もって記録されたものでもよく、オーディオ信号、ビデオ信号、ＲＦ信号、いかなる種類のセンサーからの出力を含む（がこれらに制限されない）。制御値には、プリセット、ユーザが調整可能なパラメータ、メタデータ、ステアリングデータ、自動的な調整を含めることができる。信号配給には、電子的記憶、いかなる種類のディスプレイ、再生機やトランスデューサー、符号化システム、更なる制御システムや処理システムへの伝達、いかなる種類の伝送システムと放送システムを含むことができる。

図２７は、比較とパターンマッチングのためのマルチスレッド測定を示す。本実施例において、ダイナミックレンジを有した幾つかのプログラム信号のレベルをＶＥＡ検出器により測定する。代表的な実施例と用途は、測定された結果、そして動的に制御された「正規化された」出力、メタデータとしての制御データを含む。全てのＤＲＣへの同一の制御データにより、正規化された出力は広いダイナミックレンジにわたりその関係を保つ。信号源は、フローセンサー、クロマトグラフ、スペクトルアナライザーのデータポイントから、金融データストリーム、マルチチャネルのオーディオストリームまで、いかなる種類のセンサーでも含めることができる。例としては、入ってくるデータ内のパターンの自動認識、化学薬品の混合、製造結果、エネルギー消費、電池の寿命等の望まれる結果に基づいてのフロープロセスの調整を含む。

図２８は、オーディオのための周囲のノイズについての実施例を示す。本実施例には、信号経路を制御するＶＥＡ ＤＲＣと、周囲音用のセンサーから信号を受け周囲の環境ノイズを測定する追加のＶＥＡ検出器と、が組み込まれている。ａ）オーディオのプログラム信号出力が、周囲の環境に対して好ましいレベルに保たれるように、そしてｂ）出力信号のダイナミックレンジが配給システムに対して適合するように、オーディオのプログラム信号出力が動的に制御されるように、追加のＶＥＡ検出器からの制御値はパラメータに含まれている。代表的な実施例と用途は、 生のオーディオ演奏、生の信号や前もって記録された信号の記録、テレビ放送、ラジオ、映画、ビデオのためのプロフェッショナルなオーディオミキシング、個人用リスニングデバイスのための符号化、補聴器、コンピュータ、携帯電話、飛行機、列車、車でのラジオやエンターテインメントデバイス、飛行機、列車、地下鉄でのアナウンスシステム、職場や家庭での営利または公共のための安全用分散スピーカシステム、消費者用再生システム、業務用再生システム、商業または事務所環境でのバックグランド音楽、ラジオ やテレビ放送（地上波、衛星放送、ケーブル、ネットワークに拘わらず）、データ圧縮の前処理、フォーマットのコード変換やコーデック変換処理、携帯エンターテインメントシステムやエンターテインメントシステムを含む固定個人用再生デバイスを含む。

図２９は、ビデオのプログラム信号のための周囲のノイズについての実施例を示す。基本的な図２２と図２４から拡張し、本実施例には、信号経路を制御するＶＥＡ ＤＲＣと、周囲光用のセンサーから信号を受け周囲の環境照明を測定する追加のＶＥＡ検出器とが組み込まれている。ａ）ビデオのプログラム信号出力が、周囲の環境に対して好ましいレベルに保たれるように、そしてｂ）出力信号のダイナミックレンジが配給システムに対して適合するように、ビデオのプログラム信号出力が動的に制御されるように、追加のＶＥＡ検出器からの制御値はパラメータに含まれている。代表的な実施例と用途は、ビデオモニターやプロジェクター内での制御された輝度とガンマのための処理、ビデオカメラ内での処理、コンピュータ、多数の信号源からの切り替えられた入力を有するセキュリティーシステム、画像フォーマット間の移行、コード変換やコーデック変換処理、データ圧縮の前処理、フィルムスキャナからビデオ、ケーブルテレビ、インターネット、放送伝送システムへの移行、消費者用の家庭でのビデオディスプレイやエンターテインメントシステム、公共ビデオディスプレイや屋外ビデオディスプレイ、自動車、飛行機、地下鉄、列車でのラジオデバイスやエンターテインメントデバイス、飛行機、列車、地下鉄アナウンスシステム、飛行機での再生システム、職場や家庭での営利または公共のための安全用分散ビデオシステム、消費者用の家庭でのエンターテインメントや業務用エンターテインメントシステム、携帯エンターテインメントシステムや固定エンターテインメントシステムを含む個人用再生デバイスを含む。

図３０は、図２２と２３とにおけるようなオーディオのマルチバンド処理で、複雑な信号において更なる制御を提供するために拡張されたものを示す。信号源の信号は各々のバンド１、 ２、 ．．ｎに分けられて、個々のバンドは別々に処理される。結果は合計デバイスにおいて結合され、合計された結果はＶＥＡ ＤＲＣを利用して更に処理されてもよい。代表的な実施例と用途は、生のオーディオ演奏、生の信号や前もって記録された信号の記録、テレビ放送、ラジオ、映画、ビデオのためのプロフェッショナルなオーディオミキシング、個人用リスニングデバイスのための符号化、補聴器、コンピュータ、携帯電話、飛行機、列車、車でのラジオやエンターテインメントデバイス、飛行機、列車、地下鉄でのアナウンスシステム、職場や家庭での営利または公共のための安全用配信スピーカシステム、消費者用再生システム、業務用再生システム、商業または事務所環境でのバックグランド音楽、ラジオ やテレビ放送（地上波、衛星放送、ケーブル、ネットワークに拘わらず）、データ圧縮の前処理、フォーマットのコード変換やコーデック変換処理、携帯エンターテインメントシステムやエンターテインメントシステムを含む固定個人用再生デバイスを含む。生のプログラム信号または記憶されたプログラム信号のノイズ減少のための構成において、ＶＥＡ ＤＲＣは、１つの周波数バンドまたは複数の周波数バンド内で検出されたノイズの底と比較して閾値を越える望まれる信号を検出する。与えられたバンド内で望まれるプログラムがないと、下向き伸長の引き金となる。これはリアルタイムでも非リアルタイムでもよい。マルチバンドの処理には、個々のバンドでの圧縮、制限、下向き伸長、上向き伸長、ゲートを含めることができる。

図３１は、ビデオ用途のためのマルチスレッドの実施例であり、ビデオ信号における色度と輝度を別々に処理するために拡張されているものを示す。代表的な実施例と用途は、ビデオモニターやプロジェクター内での制御された輝度とガンマのための処理、ビデオカメラ内での処理、コンピュータ、多数の信号源から切り替えられた入力を有するセキュリティーシステム、画像フォーマット間の移行、コード変換やコーデック変換処理、データ圧縮の前処理、フィルムスキャナからビデオ、ケーブルテレビ、インターネット、放送伝送システムへの移行、消費者用の家庭でのビデオディスプレイやエンターテインメントシステム、公共ビデオディスプレイや屋外ビデオディスプレイ、自動車、飛行機、地下鉄、列車でのラジオデバイスやエンターテインメントデバイス、飛行機、列車、地下鉄アナウンスシステム、飛行機での再生システム、職場や家庭での営利または公共のための安全用分散ビデオシステム、消費者用の家庭でのエンターテインメントや業務用エンターテインメントシステム、携帯エンターテインメントシステムや固定エンターテインメントシステムを含む個人用再生デバイスを含む。

図３２は、ビデオピックアップセンサー、各々のセンサー、または処理スレッドのためのマルチスレッドの実施例を示す。代表的な実施例と用途は、複数のセンサーのあるビデオカメラ、フィルムスキャナからの画像スキャン、保存した画像や生の画像の色補正（分離された入力のスレッドが色の分離のように見える印刷アプリケーションやプリプレスアプリケーションを含む）、ビデオモニターやプロジェクター内での制御された輝度とガンマのための処理、ビデオカメラ内での処理、コンピュータ、多数の信号源から切換えられた入力を有するセキュリティーシステム、画像フォーマット間の移行、コード変換やコーデック変換処理、データ圧縮の前処理、フィルムスキャナからビデオ、ケーブルテレビ、インターネット、放送伝送システムへの移行、消費者用の家庭でのビデオディスプレイやエンターテインメントシステム、公共ビデオディスプレイや屋外ビデオディスプレイ、自動車、飛行機、地下鉄、列車でのラジオデバイスやエンターテインメントデバイス、飛行機、列車、地下鉄アナウンスシステム、飛行機での再生システム、職場や家庭での営利または公共のための安全用分散ディスプレイシステム、消費者用の家庭でのエンターテインメントや業務用エンターテインメントシステム、携帯エンターテインメントシステムや固定エンターテインメントシステムを含む個人用再生デバイスを含む。

まとめると、ＶＥＡ検出器は、オーディオのプログラム信号の平均信号レベルを、人の耳で認識するように、より適切に決定し、表示されたビデオのプログラム信号の平均信号レベルを、人の目で認識するように、より適切に決定する。また、ＶＥＡ検出器は、プログラム信号のダイナミックレンジを自動的に制御するために、与えられたプログラム入力信号の動的な特性をよりよく利用する。ＶＥＡ ＤＲＣの基本的な実施例は、１つのＶＥＡ検出器と１つのＤＣＡを有する。

ＶＥＡ ＤＲＣは、音楽、会話、効果音、その組み合せの音声信号のような、広範囲なプログラム信号の動的な制御を、改善された「アタック」（増加する信号レベルへの応答）特性と「リリース」（減少する信号レベルへの）特性とにより改善する。

ＶＥＡ ＤＲＣは、データ圧縮を適用する前にプログラム信号を前処理するにあたり特に有用である。動的な変化をより良く制御することにより、データ圧縮中に生成されるアーティファクトが減り、データ圧縮がより高効率となる。

本発明の好ましい実施例を示し説明してきたが、上記で示した通り本発明の精神と範囲から逸脱することなく数多くの変更をすることが可能である。従って、本発明の範囲は、好ましい実施例の開示により制限されることはない。その代わりに本発明は、以下に記載する請求項の範囲を参照することにより決定すべきである。

Claims (10)

1. ダイナミックレンジコントローラにおける基数信号の信号処理方法であって、
   前記基数信号の対数をとることにより、対数信号を生成することと、
   第１フィードバック経路に設けられた第１合計ポイントにて、前記対数信号から時間遅延信号を差し引くことにより、変更対数信号を生成することと、
   前記変更対数信号に指数を乗ずることにより、効果的にべき乗された対数信号を生成することと、
   前記効果的にべき乗された対数信号から得られた第１中間信号の逆対数をとることにより、逆対数信号を生成することと、
   前記逆対数信号から得られた第２中間信号に、第２フィードバック経路を介して、前記時間遅延信号を加算することにより、出力信号を生成することと、
   を含み、
   前記時間遅延信号は、前記出力信号を時間的に遅延させた信号である、
   信号処理方法。
2. 前記第１フィードバック経路と前記第２フィードバック経路とは重複している、請求項１に記載の信号処理方法。
3. 前記第２中間信号に前記時間遅延信号を加算することは、積分器における積分を提供する、請求項１に記載の信号処理方法。
4. 前記出力信号は、前記基数信号を信号処理するための制御値である、請求項１に記載の信号処理方法。
5. 前記出力信号は、前記基数信号のダイナミックレンジを制御するための制御値である、請求項１に記載の信号処理方法。
6. 前記第１中間信号は、前記効果的にべき乗された対数信号を整流することにより生成される、請求項１に記載の信号処理方法。
7. 前記第１中間信号は、前記効果的にべき乗された対数信号である、請求項１に記載の信号処理方法。
8. 前記第２中間信号は、前記逆対数信号のオーバーシュートを制限した信号である、請求項１に記載の信号処理方法。
9. 前記第２中間信号は、前記逆対数信号である、請求項１に記載の信号処理方法。
10. 前記出力信号は、前記指数乗された前記基数信号値の平均を算出し、当該平均の前記指数乗根を算出することにより得られる前記指数乗の平均乗根に収束する、請求項１に記載の信号処理方法。

Images