JP5902592B2 - Method for manufacturing photoelectric conversion device - Google Patents

Method for manufacturing photoelectric conversion device Download PDF

Info

Publication number
JP5902592B2
JP5902592B2 JP2012209845A JP2012209845A JP5902592B2 JP 5902592 B2 JP5902592 B2 JP 5902592B2 JP 2012209845 A JP2012209845 A JP 2012209845A JP 2012209845 A JP2012209845 A JP 2012209845A JP 5902592 B2 JP5902592 B2 JP 5902592B2
Authority
JP
Japan
Prior art keywords
layer
photoelectric conversion
semiconductor layer
lower electrode
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012209845A
Other languages
Japanese (ja)
Other versions
JP2014067746A (en
Inventor
宏治 宮内
宏治 宮内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2012209845A priority Critical patent/JP5902592B2/en
Publication of JP2014067746A publication Critical patent/JP2014067746A/en
Application granted granted Critical
Publication of JP5902592B2 publication Critical patent/JP5902592B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/541—CuInSe2 material PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

本発明は、複数の光電変換セルが電気的に接続された光電変換装置に関する。   The present invention relates to a photoelectric conversion device in which a plurality of photoelectric conversion cells are electrically connected.

太陽光発電などに使用される光電変換装置として、基板の上に複数の光電変換セルが設けられたものがある（例えば、特許文献１など）。   As a photoelectric conversion device used for solar power generation or the like, there is one in which a plurality of photoelectric conversion cells are provided on a substrate (for example, Patent Document 1).

このような光電変換装置は、ガラスなどの基板の上に、金属電極などの下部電極層と、ＣＩＧＳ等の金属カルコゲナイドを含む光電変換層と、透明導電膜とを、この順に積層した光電変換セルが、平面的に複数併設されて構成されている。複数の光電変換セルは、隣り合う一方の光電変換セルの透明導電膜と他方の下部電極層とが接続導体で接続されることで、電気的に直列接続されている。   Such a photoelectric conversion device is a photoelectric conversion cell in which a lower electrode layer such as a metal electrode, a photoelectric conversion layer containing a metal chalcogenide such as CIGS, and a transparent conductive film are laminated in this order on a substrate such as glass. However, a plurality of them are arranged in a plane. The plurality of photoelectric conversion cells are electrically connected in series by connecting the transparent conductive film of one adjacent photoelectric conversion cell and the other lower electrode layer with a connection conductor.

光電変換装置には光電変換効率の向上が常に要求されている。金属カルコゲナイドを含む光電変換層を用いた光電変換装置の光電変換効率を高めるため、ナトリウム等のアルカリ金属元素を含む基板を用い、この基板から光電変換層中にアルカリ金属元素を拡散させることが提案されている（例えば、特許文献２など）。   The photoelectric conversion device is always required to improve the photoelectric conversion efficiency. In order to increase the photoelectric conversion efficiency of a photoelectric conversion device using a photoelectric conversion layer containing a metal chalcogenide, it is proposed to use a substrate containing an alkali metal element such as sodium and diffuse the alkali metal element from this substrate into the photoelectric conversion layer (For example, Patent Document 2).

特開２０００−２９９４８６号公報JP 2000-299486 A 特開２００４−０４７９１７号公報JP 2004-047917 A

基板からアルカリ金属元素を拡散させる場合、Ｍｏ等から成る下部電極層を介して光電変換層中に拡散するアルカリ金属元素の量と、下部電極層間の間隙を通り、下部電極層を介さずに光電変換層中に拡散するアルカリ金属元素の量とで違いが生じやすくなる。そのため、下部電極層上の光電変換層へのアルカリ金属元素の拡散量を高めようとすると、下部電極層間の間隙付近に位置する光電変換層におけるアルカリ金属元素の拡散量が過剰となり、光電変換層の剥離が生じやすくなる。そのため、光電変換効率を高めるのが困難である。   When diffusing the alkali metal element from the substrate, the amount of the alkali metal element diffusing into the photoelectric conversion layer through the lower electrode layer made of Mo or the like and the gap between the lower electrode layers pass through the photoelectric layer without passing through the lower electrode layer. A difference is likely to occur depending on the amount of the alkali metal element diffusing into the conversion layer. Therefore, if an attempt is made to increase the diffusion amount of the alkali metal element to the photoelectric conversion layer on the lower electrode layer, the diffusion amount of the alkali metal element in the photoelectric conversion layer located near the gap between the lower electrode layers becomes excessive, and the photoelectric conversion layer Peeling easily occurs. Therefore, it is difficult to increase the photoelectric conversion efficiency.

本発明の一つの目的は、光電変換装置の光電変換効率を向上させることにある。   One object of the present invention is to improve the photoelectric conversion efficiency of a photoelectric conversion device.

本発明の一実施形態に係る光電変換装置の製造方法は、第１濃度でアルカリ金属元素を含む基板上に第１の下部電極層および第２の下部電極層を間隙をあけて併設する工程と、前記間隙内に前記第１濃度よりも低い第２濃度でアルカリ金属元素を含む高抵抗層を形成する工程と、前記基板を加熱しながら前記第１の下部電極層上から前記高抵抗層上を経て前記第２の下部電極層上にかけて金属カルコゲナイドを含む半導体層を形成する工程とを具備する。そして、前記高抵抗層を形成する工程は、前記半導体層を形成する工程の際に
前記第１の下部電極層を介して前記半導体層へ拡散するアルカリ金属元素の量および前記高抵抗層を介して前記半導体層へ拡散するアルカリ金属の量が近似するように前記高抵抗層を形成する工程である。 A method of manufacturing a photoelectric conversion device according to an embodiment of the present invention includes a step of providing a first lower electrode layer and a second lower electrode layer on a substrate containing an alkali metal element at a first concentration with a gap therebetween, and Forming a high resistance layer containing an alkali metal element at a second concentration lower than the first concentration in the gap; and heating the substrate from above the first lower electrode layer onto the high resistance layer. And forming a semiconductor layer containing metal chalcogenide over the second lower electrode layer. The step of forming the high resistance layer is performed in the step of forming the semiconductor layer.
The high resistance layer is formed so that the amount of alkali metal element diffusing into the semiconductor layer through the first lower electrode layer and the amount of alkali metal diffusing into the semiconductor layer through the high resistance layer are approximated. It is a process to do.

本発明によれば、光電変換装置の光電変換効率を向上させることができる。   ADVANTAGE OF THE INVENTION According to this invention, the photoelectric conversion efficiency of a photoelectric conversion apparatus can be improved.

本発明の一実施形態に係る光電変換装置の製造方法を用いて作製した光電変換装置の一例を示す斜視図である。It is a perspective view which shows an example of the photoelectric conversion apparatus produced using the manufacturing method of the photoelectric conversion apparatus which concerns on one Embodiment of this invention. 図１の光電変換装置の断面図である。It is sectional drawing of the photoelectric conversion apparatus of FIG. 図１の光電変換装置の平面透視図である。It is a plane perspective view of the photoelectric conversion apparatus of FIG. 光電変換装置の製造途中の様子を模式的に示す断面図である。It is sectional drawing which shows typically the mode in the middle of manufacture of a photoelectric conversion apparatus. 光電変換装置の製造途中の様子を模式的に示す断面図である。It is sectional drawing which shows typically the mode in the middle of manufacture of a photoelectric conversion apparatus. 光電変換装置の製造途中の様子を模式的に示す断面図である。It is sectional drawing which shows typically the mode in the middle of manufacture of a photoelectric conversion apparatus. 光電変換装置の製造途中の様子を模式的に示す断面図である。It is sectional drawing which shows typically the mode in the middle of manufacture of a photoelectric conversion apparatus. 光電変換装置の製造途中の様子を模式的に示す断面図である。It is sectional drawing which shows typically the mode in the middle of manufacture of a photoelectric conversion apparatus. 光電変換装置の製造途中の様子を模式的に示す断面図である。It is sectional drawing which shows typically the mode in the middle of manufacture of a photoelectric conversion apparatus.

以下、本発明の一実施形態に係る光電変換装置の製造方法について、図面を参照しながら説明する。なお、図面においては同様な構成および機能を有する部分については同一符号が付されており、下記説明では重複説明が省略される。また、図面は模式的に示されたものであり、各図における各種構造のサイズおよび位置関係等は正確に図示されたものではない。   Hereinafter, a method for manufacturing a photoelectric conversion device according to an embodiment of the present invention will be described with reference to the drawings. In the drawings, parts having similar configurations and functions are denoted by the same reference numerals, and redundant description is omitted in the following description. Further, the drawings are schematically shown, and the sizes, positional relationships, and the like of various structures in the drawings are not accurately illustrated.

＜（１）光電変換装置の構成＞
図１は、本発明の一実施形態に係る光電変換装置の製造方法を用いて作製した光電変換装置１１の一例を示す斜視図である。図２は、図１の光電変換装置１１のＸＺ断面図である。また、図３は図１の光電変換装置を上面側（＋Ｚ側）から見た透視図である。なお、図１から図９には、光電変換セル１０の配列方向（図１の図面視左右方向）をＸ軸方向とする右手系のＸＹＺ座標系が付されている。 <(1) Configuration of photoelectric conversion device>
FIG. 1 is a perspective view showing an example of a photoelectric conversion device 11 manufactured by using a method for manufacturing a photoelectric conversion device according to an embodiment of the present invention. FIG. 2 is an XZ sectional view of the photoelectric conversion device 11 of FIG. FIG. 3 is a perspective view of the photoelectric conversion device of FIG. 1 viewed from the upper surface side (+ Z side). 1 to 9 are provided with a right-handed XYZ coordinate system in which the arrangement direction of photoelectric conversion cells 10 (the horizontal direction in the drawing in FIG. 1) is the X-axis direction.

光電変換装置１１は、基板１上に複数の光電変換セル１０が併設されている。なお、図１〜図３においては図示の都合上、２つの光電変換セル１０のみを示しているが、実際の光電変換装置１１においては、図面のＸ軸方向、或いは更に図面のＹ軸方向に、多数の光電変換セル１０が平面的に（二次元的に）配列されていてもよい。   In the photoelectric conversion device 11, a plurality of photoelectric conversion cells 10 are provided on the substrate 1. Although only two photoelectric conversion cells 10 are shown in FIGS. 1 to 3 for convenience of illustration, in the actual photoelectric conversion device 11, the X-axis direction in the drawing, or further in the Y-axis direction in the drawing. Many photoelectric conversion cells 10 may be arranged in a plane (two-dimensionally).

図１〜３において、基板１上に複数の下部電極層２が平面配置されている。隣接する下部電極層２のうち、一方の下部電極層２ａ（以下、第１の下部電極層２ａともいう）上から他方の下部電極層２ｂ（以下、第２の下部電極層２ｂともいう）上にかけて、第１の半導体層３および第１の半導体層３とは異なる導電型の第２の半導体層４が設けられている。そして、第２の下部電極層２ｂ上において、接続導体７が第２の下部電極層２ｂと第２の半導体層４とを電気的に接続するように設けられている。これら、下部電極層２（第１の下部電極層２ａおよび第２の下部電極層２ｂ）、第１の半導体層３、第２の半導体層４および接続導体７を少なくとも含むことによって、１つの光電変換セル１０が構成される。そして、隣接する光電変換セル１０同士が第２の下部電極層２ｂによって電気的に接続されており、このような構成によって、隣接する光電変換セル１０同士が直列接続された光電変換装置１１となる。   1 to 3, a plurality of lower electrode layers 2 are arranged in a plane on a substrate 1. Among the adjacent lower electrode layers 2, one upper electrode layer 2 a (hereinafter also referred to as the first lower electrode layer 2 a) to the other lower electrode layer 2 b (hereinafter also referred to as the second lower electrode layer 2 b). The first semiconductor layer 3 and the second semiconductor layer 4 having a conductivity type different from that of the first semiconductor layer 3 are provided. A connection conductor 7 is provided on the second lower electrode layer 2 b so as to electrically connect the second lower electrode layer 2 b and the second semiconductor layer 4. By including at least the lower electrode layer 2 (the first lower electrode layer 2a and the second lower electrode layer 2b), the first semiconductor layer 3, the second semiconductor layer 4, and the connection conductor 7, one photoelectric A conversion cell 10 is configured. Adjacent photoelectric conversion cells 10 are electrically connected by the second lower electrode layer 2b. With such a configuration, the adjacent photoelectric conversion cells 10 are connected in series to form a photoelectric conversion device 11. .

なお、本実施形態における光電変換装置１１は、第１の半導体層３に対して第２の半導体層４側から光が入射されるものを想定しているが、これに限定されず、基板１側から光が入射されるものであってもよい。   In addition, although the photoelectric conversion apparatus 11 in this embodiment assumes what light injects with respect to the 1st semiconductor layer 3 from the 2nd semiconductor layer 4 side, it is not limited to this, The board | substrate 1 The light may be incident from the side.

基板１は、複数の光電変換セル１０を支持するものであり、例えば、ガラス、セラミックス、樹脂、または金属等の材料で構成されている。例えば、基板１として、１〜３ｍｍ程度の厚さを有する青板ガラス（ソーダライムガラス）が用いられてもよい。   The substrate 1 supports the plurality of photoelectric conversion cells 10 and is made of, for example, a material such as glass, ceramics, resin, or metal. For example, as the substrate 1, blue plate glass (soda lime glass) having a thickness of about 1 to 3 mm may be used.

下部電極層２（第１の下部電極層２ａおよび第２の下部電極層２ｂ）は、基板１上に設けられた、Ｍｏ、Ａｌ、ＴｉまたはＡｕ等の導電体である。下部電極層２は、スパッタリング法または蒸着法などの公知の薄膜形成手法を用いて、０．２μｍ〜１μｍ程度の厚みに形成される。第１の下部電極層２ａおよび第２の下部電極層２ｂの間隙Ｐ１は、例えば、２０〜２００μｍとされ得る。   The lower electrode layer 2 (the first lower electrode layer 2a and the second lower electrode layer 2b) is a conductor such as Mo, Al, Ti, or Au provided on the substrate 1. The lower electrode layer 2 is formed to a thickness of about 0.2 μm to 1 μm using a known thin film forming method such as sputtering or vapor deposition. A gap P1 between the first lower electrode layer 2a and the second lower electrode layer 2b may be 20 to 200 μm, for example.

第１の下部電極層２ａと第２の下部電極層２ｂとの間の間隙Ｐ１には高抵抗層６が介在している。高抵抗層６は、後述する第１の半導体層３よりも電気抵抗率が１００倍以上高い材料である。これにより、第１の下部電極層２ａと第２の下部電極層２ｂとの間におけるリーク電流の発生が低減され、光電変換装置１１の光電変換効率が高められる。高抵抗層６としては、ケイ酸ガラスや石英ガラス等のガラス、シリカやアルミナ、チタニア等の無機化合物、ポリイミド等の有機樹脂等が挙げられる。   The high resistance layer 6 is interposed in the gap P1 between the first lower electrode layer 2a and the second lower electrode layer 2b. The high resistance layer 6 is a material whose electric resistivity is 100 times higher than that of the first semiconductor layer 3 described later. Thereby, generation | occurrence | production of the leakage current between the 1st lower electrode layer 2a and the 2nd lower electrode layer 2b is reduced, and the photoelectric conversion efficiency of the photoelectric conversion apparatus 11 is raised. Examples of the high resistance layer 6 include glass such as silicate glass and quartz glass, inorganic compounds such as silica, alumina, and titania, and organic resins such as polyimide.

第１の半導体層３は第１導電型の半導体層であり、光吸収層として機能する。本実施形態では、第１の半導体層３は、例えば１μｍ〜３μｍ程度の厚みを有するｐ型半導体層を想定しているが、これに限定されない。また、第１の半導体層３は、金属カルコゲナイドを主として含んでいる。なお、金属カルコゲナイドを主として含むとは、金属カルコゲナイドを７０ｍｏｌ％以上含むことをいう。金属カルコゲナイドとは、金属元素とカルコゲン元素の化合物である。カルコゲン元素とは、VI−Ｂ族元素（１６族元素ともいう）のうち、Ｓ、Ｓｅ、Ｔｅをいう。金属カルコゲナイドとしては、例えば、Ｉ−III−VI族化合
物、Ｉ−II−IV−VI族化合物およびII−VI族化合物等が用いられてもよい。１μｍ〜３μｍ程度の薄膜でも高い光電変換効率が得られるという観点からは、金属カルコゲナイドとしてＩ−III−VI族化合物またはＩ−II−IV−VI族化合物が用いられてもよい。 The first semiconductor layer 3 is a first conductivity type semiconductor layer and functions as a light absorption layer. In the present embodiment, the first semiconductor layer 3 is assumed to be a p-type semiconductor layer having a thickness of, for example, about 1 μm to 3 μm, but is not limited thereto. The first semiconductor layer 3 mainly contains metal chalcogenide. The phrase “mainly containing metal chalcogenide” means containing 70 mol% or more of metal chalcogenide. A metal chalcogenide is a compound of a metal element and a chalcogen element. The chalcogen element refers to S, Se, or Te among VI-B group elements (also referred to as group 16 elements). As the metal chalcogenide, for example, I-III-VI group compounds, I-II-IV-VI group compounds, II-VI group compounds and the like may be used. From the viewpoint that high photoelectric conversion efficiency can be obtained even with a thin film of about 1 μm to 3 μm, an I-III-VI group compound or an I-II-IV-VI group compound may be used as the metal chalcogenide.

Ｉ−III−VI族化合物とは、Ｉ−Ｂ族元素（１１族元素ともいう）とIII−Ｂ族元素（１３族元素ともいう）とVI-Ｂ族元素との化合物である。Ｉ−III−VI族化合物としては、例えば、ＣｕＩｎＳｅ２（二セレン化銅インジウム、ＣＩＳともいう）、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ２（二セレン化銅インジウム・ガリウム、ＣＩＧＳともいう）、Ｃｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）２（二セレン・イオウ化銅インジウム・ガリウム、ＣＩＧＳＳともいう）等が挙げられる。あるいは、第１の半導体層３は、薄膜の二セレン・イオウ化銅インジウム・ガリウム層を表面層として有する二セレン化銅インジウム・ガリウム等の多元化合物半導体薄膜にて構成されていてもよい。 The I-III-VI group compound is a compound of a group IB element (also referred to as a group 11 element), a group III-B element (also referred to as a group 13 element), and a group VI-B element. Examples of the I-III-VI group compound include CuInSe 2 (also referred to as copper indium selenide, CIS), Cu (In, Ga) Se 2 (also referred to as copper indium selenide / gallium, CIGS), Cu ( In, Ga) (Se, S) 2 (also referred to as diselene, copper indium sulphide, gallium, or CIGSS). Alternatively, the first semiconductor layer 3 may be composed of a multi-component compound semiconductor thin film such as copper indium selenide / gallium having a thin film of selenite / copper indium sulfide / gallium layer as a surface layer.

Ｉ−II−IV−VI族化合物とは、Ｉ−Ｂ族元素とII−Ｂ族元素（１２族元素ともいう）とIV−Ｂ族元素（１４族元素ともいう）とVI−Ｂ族元素との化合物半導体である。Ｉ−II−IV−VI族化合物としては、例えば、Ｃｕ２ＺｎＳｎＳ４（ＣＺＴＳともいう）、Ｃｕ２ＺｎＳｎＳ４−ｘＳｅｘ（ＣＺＴＳＳｅともいう。なお、ｘは０より大きく４より小さい数である。）、およびＣｕ２ＺｎＳｎＳｅ４（ＣＺＴＳｅともいう）等が挙げられる。 The I-II-IV-VI group compound includes an IB group element, an II-B group element (also referred to as a group 12 element), an IV-B group element (also referred to as a group 14 element), and a VI-B group element. It is a compound semiconductor. Examples of the I-II-IV-VI group compound include Cu 2 ZnSnS 4 (also referred to as CZTS) and Cu 2 ZnSnS 4-x Se x (also referred to as CZTSSe. Note that x is a number greater than 0 and smaller than 4. And Cu 2 ZnSnSe 4 (also referred to as CZTSe).

II−VI族化合物とは、II−Ｂ族元素とVI−Ｂ族元素との化合物半導体である。II−VI族化合物としてはＣｄＴｅ等が挙げられる。   The II-VI group compound is a compound semiconductor of a II-B group element and a VI-B group element. CdTe etc. are mentioned as a II-VI group compound.

第２の半導体層４は、第１の半導体層３とは異なる第２導電型を有する半導体層である。第１の半導体層３および第２の半導体層４が電気的に接続されることにより、電荷を良好に取り出すことが可能な光電変換層が形成される。例えば、第１の半導体層３がｐ型であれば、第２の半導体層４はｎ型である。第１の半導体層３がｎ型で、第２の半導体層４がｐ型であってもよい。なお、第２の半導体層４は高抵抗層を含む複数層の積層体であってもよい。   The second semiconductor layer 4 is a semiconductor layer having a second conductivity type different from that of the first semiconductor layer 3. By electrically connecting the first semiconductor layer 3 and the second semiconductor layer 4, a photoelectric conversion layer capable of taking out charges well is formed. For example, if the first semiconductor layer 3 is p-type, the second semiconductor layer 4 is n-type. The first semiconductor layer 3 may be n-type and the second semiconductor layer 4 may be p-type. The second semiconductor layer 4 may be a multilayer structure including a high resistance layer.

第２の半導体層４としては、ＣｄＳ、ＺｎＳ、ＺｎＯ、Ｉｎ２Ｓ３、Ｉｎ２Ｓｅ３、Ｉ
ｎ（ＯＨ，Ｓ）、（Ｚｎ，Ｉｎ）（Ｓｅ，ＯＨ）、および（Ｚｎ，Ｍｇ）Ｏ等が挙げられる。この場合、第２の半導体層４は、例えばケミカルバスデポジション（ＣＢＤ）法等で１０〜２００ｎｍの厚みで形成される。なお、Ｉｎ（ＯＨ，Ｓ）とは、ＩｎとＯＨとＳとを主に含む化合物をいう。（Ｚｎ，Ｉｎ）（Ｓｅ，ＯＨ）は、ＺｎとＩｎとＳｅとＯＨとを主に含む化合物をいう。（Ｚｎ，Ｍｇ）Ｏは、ＺｎとＭｇとＯとを主に含む化合物をいう。 As the second semiconductor layer 4, CdS, ZnS, ZnO, In 2 S 3 , In 2 Se 3 , I
n (OH, S), (Zn, In) (Se, OH), (Zn, Mg) O, and the like. In this case, the second semiconductor layer 4 is formed with a thickness of 10 to 200 nm by, for example, a chemical bath deposition (CBD) method. In (OH, S) refers to a compound mainly containing In, OH, and S. (Zn, In) (Se, OH) refers to a compound mainly containing Zn, In, Se, and OH. (Zn, Mg) O refers to a compound mainly containing Zn, Mg and O.

図１、図２のように、第２の半導体層４上にさらに上部電極層５が設けられていてもよい。上部電極層５は、第２の半導体層４よりも抵抗率の低い層であり、第１の半導体層３および第２の半導体層４で生じた電荷を良好に取り出すことが可能となる。光電変換効率をより高めるという観点からは、上部電極層５の抵抗率が１Ω・ｃｍ未満でシート抵抗が５０Ω／□以下であってもよい。   As shown in FIGS. 1 and 2, an upper electrode layer 5 may be further provided on the second semiconductor layer 4. The upper electrode layer 5 is a layer having a lower resistivity than the second semiconductor layer 4, and it is possible to take out charges generated in the first semiconductor layer 3 and the second semiconductor layer 4 satisfactorily. From the viewpoint of further increasing the photoelectric conversion efficiency, the resistivity of the upper electrode layer 5 may be less than 1 Ω · cm and the sheet resistance may be 50 Ω / □ or less.

上部電極層５は、例えばＩＴＯ、ＺｎＯ等の０．０５〜３μｍの透明導電膜である。透光性および導電性を高めるため、上部電極層５は第２の半導体層４と同じ導電型の半導体で構成されてもよい。上部電極層５は、スパッタリング法、蒸着法または化学的気相成長（ＣＶＤ）法等で形成され得る。   The upper electrode layer 5 is a 0.05 to 3 μm transparent conductive film such as ITO or ZnO. In order to improve translucency and conductivity, the upper electrode layer 5 may be composed of a semiconductor having the same conductivity type as the second semiconductor layer 4. The upper electrode layer 5 can be formed by sputtering, vapor deposition, chemical vapor deposition (CVD), or the like.

また、図１〜３に示すように、上部電極層５上にさらに集電電極８が形成されていてもよい。集電電極８は、第１の半導体層３および第２の半導体層４で生じた電荷をさらに良好に取り出すためのものである。集電電極８は、例えば、図１〜３に示すように、光電変換セル１０の一端から接続導体７にかけて線状に形成されている。これにより、第１の半導体層３および第４の半導体層４で生じた電流が上部電極層５を介して集電電極８に集電され、接続導体７を介して隣接する光電変換セル１０に良好に導電される。   In addition, as shown in FIGS. 1 to 3, a collector electrode 8 may be further formed on the upper electrode layer 5. The current collecting electrode 8 is for taking out charges generated in the first semiconductor layer 3 and the second semiconductor layer 4 more satisfactorily. For example, as shown in FIGS. 1 to 3, the collector electrode 8 is formed in a linear shape from one end of the photoelectric conversion cell 10 to the connection conductor 7. As a result, the current generated in the first semiconductor layer 3 and the fourth semiconductor layer 4 is collected to the current collecting electrode 8 via the upper electrode layer 5, and to the adjacent photoelectric conversion cell 10 via the connection conductor 7. Good conductivity.

集電電極８は、第１の半導体層３への光透過率を高めるとともに良好な導電性を有するという観点から、５０〜４００μｍの幅を有していてもよい。また、集電電極８は、枝分かれした複数の分岐部を有していてもよい。   The collector electrode 8 may have a width of 50 to 400 μm from the viewpoint of increasing the light transmittance to the first semiconductor layer 3 and having good conductivity. The current collecting electrode 8 may have a plurality of branched portions.

集電電極８は、例えば、Ａｇ等の金属粉を樹脂バインダー等に分散させた金属ペーストがパターン状に印刷され、これが硬化されることによって形成される。   The collector electrode 8 is formed, for example, by printing a metal paste in which a metal powder such as Ag is dispersed in a resin binder or the like in a pattern and curing it.

図１、図２において、接続導体７は、第１の半導体層３、第２の半導体層４および上部電極層５を貫通（分断）する溝Ｐ２内に設けられた導体である。接続導体７は、金属や導電ペースト等が用いられ得る。図１、図２においては、集電電極８を延伸して接続導体７が形成されているが、これに限定されない。例えば、上部電極層５が延伸したものであってもよい。   1 and 2, the connection conductor 7 is a conductor provided in a groove P <b> 2 that penetrates (divides) the first semiconductor layer 3, the second semiconductor layer 4, and the upper electrode layer 5. The connection conductor 7 can be made of metal, conductive paste, or the like. In FIG. 1 and FIG. 2, the collector electrode 8 is extended to form the connection conductor 7, but the present invention is not limited to this. For example, the upper electrode layer 5 may be stretched.

＜（２）光電変換装置の製造方法＞
図４から図９は、光電変換装置１１の製造途中の様子をそれぞれ模式的に示す断面図である。なお、図４から図９で示される各断面図は、図２で示された断面に対応する部分の製造途中の様子を示す。 <(2) Method for Manufacturing Photoelectric Conversion Device>
4 to 9 are cross-sectional views each schematically showing a state during the manufacture of the photoelectric conversion device 11. Each of the cross-sectional views shown in FIGS. 4 to 9 shows a state in the middle of manufacturing a portion corresponding to the cross-section shown in FIG.

まず、ＮａやＫ等のアルカリ金属元素（アルカリ金属元素とは、水素を除く１族元素のことをいう）を第１濃度（基板１に含まれるアルカリ金属元素の合計濃度）で含有する基板１を用意する。第１濃度は、例えば０．８〜１６．５ａｔｏｍ％であればよい。このような濃度であれば、第１の半導体層３を形成する際、基板１中のアルカリ金属元素を良好に拡散させて第１の半導体層３の結晶成長を促進することができる。基板１としては、例えば、青板ガラス（ソーダライムガラス）を用いることができる。   First, a substrate 1 containing an alkali metal element such as Na or K (an alkali metal element means a group 1 element excluding hydrogen) at a first concentration (total concentration of alkali metal elements contained in the substrate 1). Prepare. The first concentration may be, for example, 0.8 to 16.5 atom%. With such a concentration, when the first semiconductor layer 3 is formed, the alkali metal element in the substrate 1 can be favorably diffused to promote crystal growth of the first semiconductor layer 3. As the substrate 1, for example, blue plate glass (soda lime glass) can be used.

そして、この基板１の略全面に、スパッタリング法等を用いて、Ｍｏ等からなる下部電極層２を成膜する。そして、下部電極層２の上面のうちのＹ方向に沿った直線状の形成対象位置からその直下の基板１の上面にかけて、溝状の間隙Ｐ１を形成する。間隙Ｐ１は、例えば、ＹＡＧレーザー等によるレーザー光を走査しつつ形成対象位置に照射することで溝加工を行なう、レーザースクライブ加工によって形成することができる。図４は、間隙Ｐ１を形成した後の状態を示す図である。   Then, a lower electrode layer 2 made of Mo or the like is formed on substantially the entire surface of the substrate 1 by using a sputtering method or the like. Then, a groove-like gap P <b> 1 is formed from the linear formation target position along the Y direction on the upper surface of the lower electrode layer 2 to the upper surface of the substrate 1 immediately below the formation target. The gap P1 can be formed by, for example, laser scribing, in which groove processing is performed by irradiating the formation target position while scanning with laser light from a YAG laser or the like. FIG. 4 is a diagram illustrating a state after the gap P1 is formed.

間隙Ｐ１を形成した後、この間隙Ｐ１内に、アルカリ金属元素の濃度が上記第１濃度よりも低い第２濃度でアルカリ金属元素を含む高抵抗層６を形成する。なお、この第２濃度はアルカリ金属元素を含んでいない場合をも含んでおり、第１濃度の０〜０．９倍程度、より好ましくは０〜０．５倍程度であればよい。このような高抵抗層６としては、例えば、無アルカリガラスペースト等を用いることができる。そして、この無アルカリガラスペーストをスクリーン印刷等の方法で間隙Ｐ１内に塗布することによって高抵抗層を作製できる。図５は、高抵抗層６を形成した後の状態を示す図である。   After forming the gap P1, the high resistance layer 6 containing the alkali metal element is formed in the gap P1 at a second concentration in which the concentration of the alkali metal element is lower than the first concentration. In addition, this 2nd density | concentration also includes the case where the alkali metal element is not included, and should just be about 0 to 0.9 times of the 1st density | concentration, More preferably, about 0 to 0.5 times. As such a high resistance layer 6, an alkali free glass paste etc. can be used, for example. And a high resistance layer is producible by apply | coating this alkali free glass paste in the gap | interval P1 by methods, such as screen printing. FIG. 5 is a diagram showing a state after the high resistance layer 6 is formed.

高抵抗層６を形成した後、下部電極層２および高抵抗層６の上に、基板１を加熱しながら金属カルコゲナイドを含む第１の半導体層３を形成する。なお、基板１を加熱しながら第１の半導体層３を形成する方法としては、例えば、以下に示されるような第１〜第３の方法を採用することができる。第１の方法は、基板１を例えば４００〜６００℃で加熱しながらスパッタリング法や蒸着法等で第１の半導体層３を形成する方法である。また、第２の方法は、スパッタリング法や蒸着法等で第１の半導体層３を形成した後、この第１の半導体層３および基板１を例えば４００〜６００℃で加熱する方法である。また、第３の方法は、第１の半導体層３と成る前駆体層を形成した後、この前駆体層および基板１を加熱して前駆体層を第１の半導体層３にする方法である。   After forming the high resistance layer 6, the first semiconductor layer 3 containing metal chalcogenide is formed on the lower electrode layer 2 and the high resistance layer 6 while heating the substrate 1. In addition, as a method for forming the first semiconductor layer 3 while heating the substrate 1, for example, first to third methods as described below can be employed. The first method is a method of forming the first semiconductor layer 3 by sputtering or vapor deposition while heating the substrate 1 at 400 to 600 ° C., for example. The second method is a method in which the first semiconductor layer 3 and the substrate 1 are heated at, for example, 400 to 600 ° C. after the first semiconductor layer 3 is formed by a sputtering method, a vapor deposition method, or the like. The third method is a method in which after forming a precursor layer to be the first semiconductor layer 3, the precursor layer and the substrate 1 are heated so that the precursor layer becomes the first semiconductor layer 3. .

このように基板１を加熱しながら第１の半導体層３を形成する際、基板１に含まれるアルカリ金属元素が下部電極層２あるいは高抵抗層６を介して第１の半導体層３中に熱拡散し、このアルカリ金属元素によって第１の半導体層３の結晶粒子の成長を促進させることができる。その際、アルカリ金属元素の濃度が基板１よりも低い高抵抗層６によって、下部電極層２を介して第１の半導体層３中へ拡散するアルカリ金属元素の量と、高抵抗層６を介して第１の半導体層３中へ拡散するアルカリ金属元素の量との差が小さくなるように調整することができる。その結果、第１の半導体層３が局所的（特に下部電極層２間の間隙付近）にアルカリ金属元素の拡散量が多くなって第１の半導体層３の剥離が生じやすくなるのを低減でき、高い光電変換効率を有する光電変換装置１１とすることができる。図６は、第１の半導体層３を形成した後の状態を示す図である。   When the first semiconductor layer 3 is formed while heating the substrate 1 in this way, the alkali metal element contained in the substrate 1 is heated into the first semiconductor layer 3 via the lower electrode layer 2 or the high resistance layer 6. By diffusing, the growth of crystal grains of the first semiconductor layer 3 can be promoted by the alkali metal element. At that time, the amount of the alkali metal element diffused into the first semiconductor layer 3 through the lower electrode layer 2 by the high resistance layer 6 having a concentration of the alkali metal element lower than that of the substrate 1, and the high resistance layer 6. Thus, the difference from the amount of the alkali metal element diffusing into the first semiconductor layer 3 can be adjusted. As a result, it is possible to reduce the possibility that the first semiconductor layer 3 is likely to be peeled off due to the diffusion amount of the alkali metal element increasing locally in the first semiconductor layer 3 (particularly in the vicinity of the gap between the lower electrode layers 2). The photoelectric conversion device 11 having high photoelectric conversion efficiency can be obtained. FIG. 6 is a diagram showing a state after the first semiconductor layer 3 is formed.

なお、基板１から高抵抗層６を介して第１の半導体層３へ拡散するアルカリ金属元素の量は、高抵抗層６の厚みや高抵抗層６におけるアルカリ金属元素の濃度等を調整することによって変えることができる。そのため、基板１から下部電極層２を介して第１の半導体層３へ拡散するアルカリ金属元素の量、および、基板１から高抵抗層６を介して第１の半導体層３へ拡散するアルカリ金属元素の量が近似するように、これらの物理量を調整すればよい。   The amount of the alkali metal element diffused from the substrate 1 through the high resistance layer 6 to the first semiconductor layer 3 is adjusted by adjusting the thickness of the high resistance layer 6 and the concentration of the alkali metal element in the high resistance layer 6. Can be changed. Therefore, the amount of the alkali metal element that diffuses from the substrate 1 to the first semiconductor layer 3 via the lower electrode layer 2 and the alkali metal that diffuses from the substrate 1 to the first semiconductor layer 3 via the high resistance layer 6. These physical quantities may be adjusted so that the amounts of the elements approximate.

ここで上記第３の方法について以下に説明する。第３の方法における前駆体層は、例えば、スパッタリング法等を用いることによって、あるいは原料溶液を塗布することによって作製できる。前駆体層は第１の半導体層３を構成する金属カルコゲナイドの原料を含む層であってもよく、第１の半導体層３を構成する金属カルコゲナイドの微粒子を含む層であってもよい。前駆体層は、例えば、第１の半導体層３がＣＩＧＳであれば、前駆体層はＣｕ元素、Ｉｎ元素およびＧａ元素を単体あるいは化合物として含んでいてもよく、これらの金属元素に加えてさらにＳｅ元素も含んでいてもよい。あるいは、前駆体層がＣＩＧ
Ｓ粒子を含んでいてもよい。 Here, the third method will be described below. The precursor layer in the third method can be produced, for example, by using a sputtering method or by applying a raw material solution. The precursor layer may be a layer containing a metal chalcogenide material constituting the first semiconductor layer 3, or may be a layer containing metal chalcogenide fine particles constituting the first semiconductor layer 3. For example, if the first semiconductor layer 3 is CIGS, the precursor layer may contain a Cu element, an In element, and a Ga element as a simple substance or a compound, and in addition to these metal elements, Se element may also be included. Alternatively, the precursor layer is CIG
S particles may be included.

前駆体層を形成した後、基板１および前記体層を例えば４００〜６００℃で加熱することによって、前駆体層３を結晶化して第１の半導体層３にする。この加熱の際の雰囲気としては、非酸化性ガス雰囲気（非酸化性ガスとしては、窒素やアルゴン等の不活性ガスや、水素等の還元性ガス等がある）、カルコゲンガス雰囲気（カルコゲンガスとしては、硫化水素や硫黄蒸気、セレン化水素、セレン蒸気、テルル化水素、テルル蒸気等がある）、あるいは非酸化性ガスとカルコゲンガスとの混合雰囲気等を用いることができる。   After forming the precursor layer, the substrate 1 and the body layer are heated at 400 to 600 ° C., for example, to crystallize the precursor layer 3 into the first semiconductor layer 3. The atmosphere during the heating is a non-oxidizing gas atmosphere (the non-oxidizing gas includes an inert gas such as nitrogen and argon, a reducing gas such as hydrogen), a chalcogen gas atmosphere (as a chalcogen gas) May be hydrogen sulfide, sulfur vapor, hydrogen selenide, selenium vapor, hydrogen telluride, tellurium vapor, or the like, or a mixed atmosphere of a non-oxidizing gas and a chalcogen gas.

第１の半導体層３を形成した後、第１の半導体層３の上に、第２の半導体層４および上部電極層５を順に形成する。   After the formation of the first semiconductor layer 3, the second semiconductor layer 4 and the upper electrode layer 5 are sequentially formed on the first semiconductor layer 3.

第２の半導体層４は、溶液成長法（ＣＢＤ法ともいう）によって形成することができる。例えば、酢酸カドミウムとチオ尿素とをアンモニア水に溶解し、これに第１の半導体層３の形成まで行なった基板１を浸漬することで、第１の半導体層３の上にＣｄＳを含む第２の半導体層４を形成することができる。   The second semiconductor layer 4 can be formed by a solution growth method (also referred to as a CBD method). For example, cadmium acetate and thiourea are dissolved in ammonia water, and the substrate 1 that has been formed up to the formation of the first semiconductor layer 3 is immersed in the second semiconductor layer 3 so as to contain the second CdS on the first semiconductor layer 3. The semiconductor layer 4 can be formed.

上部電極層５は、例えば、Ｓｎが含まれた酸化インジウム（ＩＴＯ）等を主成分とする透明導電膜であり、スパッタリング法、蒸着法、またはＣＶＤ法等で形成することができる。図７は、第２の半導体層４および上部電極層５を形成した後の状態を示す図である。   The upper electrode layer 5 is a transparent conductive film containing, for example, indium oxide (ITO) containing Sn as a main component, and can be formed by a sputtering method, a vapor deposition method, a CVD method, or the like. FIG. 7 is a view showing a state after the second semiconductor layer 4 and the upper electrode layer 5 are formed.

上部電極層５を形成した後、上部電極層５の上面のうちのＹ方向に沿った直線状の形成対象位置からその直下の下部電極層２の上面にかけて、接続導体６を形成するための溝部Ｐ２を形成する。第２溝部Ｐ２は、例えば、スクライブ針を用いたメカニカルスクライビング加工によって形成することができる。図８は、第２溝部Ｐ２を形成した後の状態を示す図である。第２溝部Ｐ２は、間隙Ｐ１よりも若干Ｘ方向（図中では＋Ｘ方向）にずれた位置に形成する。   After forming the upper electrode layer 5, a groove portion for forming the connection conductor 6 from the linear formation target position along the Y direction on the upper surface of the upper electrode layer 5 to the upper surface of the lower electrode layer 2 immediately below the upper electrode layer 5. P2 is formed. The second groove portion P2 can be formed by, for example, mechanical scribing using a scribe needle. FIG. 8 is a diagram illustrating a state after the second groove portion P2 is formed. The second groove portion P2 is formed at a position slightly shifted in the X direction (+ X direction in the drawing) from the gap P1.

溝部Ｐ２を形成した後、集電電極７および接続導体６を形成する。集電電極７および接続導体６については、例えば、Ａｇ等の金属粉を樹脂バインダー等に分散した導電性を有するペースト（導電ペーストともいう）を、所望のパターンを描くように印刷し、これを加熱することで形成できる。図９は、集電電極７および接続導体６を形成した後の状態を示す図である。   After forming the groove part P2, the current collecting electrode 7 and the connection conductor 6 are formed. For the collector electrode 7 and the connection conductor 6, for example, a conductive paste (also referred to as a conductive paste) in which a metal powder such as Ag is dispersed in a resin binder or the like is printed so as to draw a desired pattern. It can be formed by heating. FIG. 9 is a view showing a state after the current collecting electrode 7 and the connection conductor 6 are formed.

集電電極７および接続導体６を形成した後、上部電極層５の上面のうちの直線状の形成対象位置からその直下の下部電極層２の上面にかけて、光電変換セル１０ごとに分割するための溝部Ｐ３を形成する。第３溝部Ｐ３の幅は、例えば、４０〜１０００μｍ程度とすることができる。また、第３溝部Ｐ３は、第２溝部Ｐ２と同様に、メカニカルスクライビング加工によって形成することができる。このようにして、第３溝部Ｐ３の形成によって、図１〜図３で示された光電変換装置１１を製作したことになる。   After the collector electrode 7 and the connection conductor 6 are formed, the photoelectric conversion cell 10 is divided from the linear formation target position of the upper surface of the upper electrode layer 5 to the upper surface of the lower electrode layer 2 immediately below The groove part P3 is formed. The width | variety of the 3rd groove part P3 can be about 40-1000 micrometers, for example. Moreover, the 3rd groove part P3 can be formed by a mechanical scribing process similarly to the 2nd groove part P2. In this manner, the photoelectric conversion device 11 shown in FIGS. 1 to 3 is manufactured by forming the third groove portion P3.

＜光電変換装置の他の例＞
本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良などが可能である。例えば、高抵抗層６は複数の空孔を有していてもよい。このように空孔を有する場合、空孔によってアルカリ金属元素の拡散経路を狭めることでき、それによって基板１から第１の半導体層３へのアルカリ金属元素の制御をより容易にすることができる。また、このように高抵抗層６が空孔を有する場合、高抵抗層６の固体部と空孔との屈折率差によって光を良好に反射させることができる。よって、第１の半導体層３に吸収されずに透過してきた光を第１の半導体層３へ反射させることができ、さらに光電変換効率が高くなる。このような空孔を有する高抵抗層６は、例えばゾルゲル法を用いることによって、あるいはガラス粒子を含むペーストを用いて空孔が残存するようにペーストを固化することによって形成することができる。 <Other examples of photoelectric conversion device>
The present invention is not limited to the above-described embodiment, and various modifications and improvements can be made without departing from the scope of the present invention. For example, the high resistance layer 6 may have a plurality of holes. Thus, when it has a void | hole, the diffusion path | route of an alkali metal element can be narrowed by a void | hole, Thereby, control of the alkali metal element from the board | substrate 1 to the 1st semiconductor layer 3 can be made easier. Further, when the high resistance layer 6 has holes as described above, light can be favorably reflected by a difference in refractive index between the solid portion of the high resistance layer 6 and the holes. Therefore, the light transmitted without being absorbed by the first semiconductor layer 3 can be reflected to the first semiconductor layer 3, and the photoelectric conversion efficiency is further increased. The high resistance layer 6 having such holes can be formed, for example, by using a sol-gel method or by solidifying the paste so that the holes remain using a paste containing glass particles.

１：基板
２：下部電極層
２ａ：第１の下部電極層
２ｂ：第２の下部電極層
３：第１の半導体層
４：第２の半導体層
５：上部電極層
６：高抵抗層
７：接続導体
８：集電電極
１０：光電変換セル
１１：光電変換装置 1: Substrate 2: Lower electrode layer 2a: First lower electrode layer 2b: Second lower electrode layer 3: First semiconductor layer 4: Second semiconductor layer 5: Upper electrode layer 6: High resistance layer 7: Connecting conductor 8: Current collecting electrode 10: Photoelectric conversion cell 11: Photoelectric conversion device

Claims (4)

第１濃度でアルカリ金属元素を含む基板上に第１の下部電極層および第２の下部電極層を間隙をあけて併設する工程と、
前記間隙内に前記第１濃度よりも低い第２濃度でアルカリ金属元素を含む高抵抗層を形成する工程と、
前記基板を加熱しながら前記第１の下部電極層上から前記高抵抗層上を経て前記第２の下部電極層上にかけて金属カルコゲナイドを含む半導体層を形成する工程とを具備しており、
前記高抵抗層を形成する工程は、前記半導体層を形成する工程の際に前記第１の下部電極層を介して前記半導体層へ拡散するアルカリ金属元素の量および前記高抵抗層を介して前記半導体層へ拡散するアルカリ金属の量が近似するように前記高抵抗層を形成する工程である光電変換装置の製造方法。 Providing a first lower electrode layer and a second lower electrode layer on a substrate containing an alkali metal element at a first concentration with a gap;
Forming a high resistance layer containing an alkali metal element at a second concentration lower than the first concentration in the gap;
Forming a semiconductor layer containing metal chalcogenide from above the first lower electrode layer to the second lower electrode layer through the high resistance layer while heating the substrate ,
The step of forming the high resistance layer includes an amount of an alkali metal element that diffuses into the semiconductor layer through the first lower electrode layer during the step of forming the semiconductor layer and the high resistance layer through the high resistance layer. A method for manufacturing a photoelectric conversion device, which is a step of forming the high resistance layer so that an amount of alkali metal diffusing into a semiconductor layer is approximated . 前記高抵抗層として複数の気孔を有するものを用いる、請求項１に記載の光電変換装置の製造方法。 The method for manufacturing a photoelectric conversion device according to claim 1, wherein a layer having a plurality of pores is used as the high resistance layer. 前記金属カルコゲナイドとしてＩ−III−VI族化合物またはＩ−II−IV−VI族化合物を
用いる、請求項１または２に記載の光電変換装置の製造方法。 The method for producing a photoelectric conversion device according to claim 1, wherein an I-III-VI group compound or an I-II-IV-VI group compound is used as the metal chalcogenide. 前記第１の下部電極層および前記第２の下部電極層としてモリブデン元素を含むものを用いる、請求項１乃至３のいずれかに記載の光電変換装置の製造方法。   4. The method of manufacturing a photoelectric conversion device according to claim 1, wherein the first lower electrode layer and the second lower electrode layer include one containing molybdenum element. 5.
JP2012209845A 2012-09-24 2012-09-24 Method for manufacturing photoelectric conversion device Expired - Fee Related JP5902592B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012209845A JP5902592B2 (en) 2012-09-24 2012-09-24 Method for manufacturing photoelectric conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012209845A JP5902592B2 (en) 2012-09-24 2012-09-24 Method for manufacturing photoelectric conversion device

Publications (2)

Publication Number Publication Date
JP2014067746A JP2014067746A (en) 2014-04-17
JP5902592B2 true JP5902592B2 (en) 2016-04-13

Family

ID=50743888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012209845A Expired - Fee Related JP5902592B2 (en) 2012-09-24 2012-09-24 Method for manufacturing photoelectric conversion device

Country Status (1)

Country Link
JP (1) JP5902592B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6258884B2 (en) * 2015-02-24 2018-01-10 京セラ株式会社 Photoelectric conversion device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0525253Y2 (en) * 1987-04-20 1993-06-25
JPH06132552A (en) * 1992-10-19 1994-05-13 Canon Inc Photovoltaic element and manufacture thereof
JP2007123532A (en) * 2005-10-27 2007-05-17 Honda Motor Co Ltd Solar cell
JP5623311B2 (en) * 2011-02-28 2014-11-12 京セラ株式会社 Photoelectric conversion device

Also Published As

Publication number Publication date
JP2014067746A (en) 2014-04-17

Similar Documents

Publication Publication Date Title
JP5902592B2 (en) Method for manufacturing photoelectric conversion device
JP5837196B2 (en) Method for manufacturing photoelectric conversion device
JP5451899B2 (en) Photoelectric conversion device
JP2012182177A (en) Photoelectric conversion device
JP5918041B2 (en) Method for manufacturing photoelectric conversion device
JP5220206B2 (en) Photoelectric conversion device
JP2015191931A (en) Method of manufacturing photoelectric conversion device
WO2013031453A1 (en) Photoelectric conversion apparatus
JP6162592B2 (en) Method for manufacturing photoelectric conversion device
JP2014090009A (en) Photoelectric conversion device
JP2013239618A (en) Photoelectric conversion device manufacturing method
JP5791802B2 (en) Method for manufacturing photoelectric conversion device
JP2013051257A (en) Photoelectric conversion device
JP2013225641A (en) Method for manufacturing photoelectric conversion device
JP2014067745A (en) Method for manufacturing photoelectric conversion device
JP2012114250A (en) Manufacturing method of photoelectric conversion device
JP2013229488A (en) Photoelectric conversion device
JP2014027120A (en) Method of manufacturing photoelectric conversion device
JP2012114180A (en) Photoelectric conversion device
JP2016122742A (en) Manufacturing method for photoelectric conversion device
JP2014049493A (en) Process of manufacturing photoelectric conversion device
JP2014045155A (en) Method of manufacturing photoelectric conversion device
JP2015204305A (en) Method of manufacturing photoelectric conversion device
JP2014127580A (en) Method of manufacturing photoelectric conversion device
JP2015070020A (en) Method of manufacturing photoelectric conversion device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160310

R150 Certificate of patent or registration of utility model

Ref document number: 5902592

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees