JP5902114B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP5902114B2 JP5902114B2 JP2013060693A JP2013060693A JP5902114B2 JP 5902114 B2 JP5902114 B2 JP 5902114B2 JP 2013060693 A JP2013060693 A JP 2013060693A JP 2013060693 A JP2013060693 A JP 2013060693A JP 5902114 B2 JP5902114 B2 JP 5902114B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- adhesive layer
- bonding
- semiconductor element
- thermosetting adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/27009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
Landscapes
- Engineering & Computer Science (AREA)
- Die Bonding (AREA)
- Dicing (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Adhesives Or Adhesive Processes (AREA)
- Manufacturing & Machinery (AREA)
Description
本発明の実施形態は、半導体装置及びその製造方法に関する。 Embodiments described herein relate generally to a semiconductor device and a method for manufacturing the same.
半導体チップの回路素子形成面上に表面保護と接着とを兼ね備えた接着保護用樹脂を用いて、半導体チップを積層する技術が開示されている(例えば特許文献1)。その製造方法は、基板に保護材が塗布されていない第1の半導体チップ裏面を接着固定し、次に第1の半導体チップ表面に表面保護膜と接着とを兼ね備えた接着保護用樹脂を用い、該接着保護用樹脂を介して第2の半導体チップを積層するものである。 A technique for laminating semiconductor chips on a circuit element forming surface of a semiconductor chip using an adhesion protection resin having both surface protection and adhesion is disclosed (for example, Patent Document 1). The manufacturing method uses a resin for adhesion protection that combines the first semiconductor chip back surface on which the protective material is not applied to the substrate, and then combines the surface protective film and the adhesion on the surface of the first semiconductor chip. The second semiconductor chip is laminated via the adhesion protecting resin.
しかしながら、この場合、第1の半導体チップ表面の電気的接続用パッド(例えばワイヤボンディング用)に対応する領域に開口が無く、低コストの電気的接続方法を用いては半導体チップ間あるいは基板との電気的接続ができないという問題がある。またダイシング部にも接着剤があるため、個片化時にダイシングブレードの目詰まりを起こし、チッピング増大の要因となってしまう。 However, in this case, there is no opening in the region corresponding to the electrical connection pad (for example, for wire bonding) on the surface of the first semiconductor chip, and the low-cost electrical connection method can be used between the semiconductor chips or the substrate. There is a problem that electrical connection is not possible. In addition, since the dicing portion also has an adhesive, the dicing blade is clogged during the singulation, which causes an increase in chipping.
また、表面に表面保護膜兼接着剤層が塗布された第1の半導体チップの、表面保護膜兼接着剤層が塗布されていない裏面側を、基板に固定するに際しては、接着剤フィルム(DAF)などの接着剤を塗布する必要がある。第1の半導体チップ表面にはすでに表面保護膜兼接着剤層が形成されており、基板への固定時に、熱履歴を受けると接着性が低下するという問題がある。 In addition, when fixing the back surface side of the first semiconductor chip having the surface protective film / adhesive layer applied to the surface, to which the surface protective film / adhesive layer is not applied, to the substrate, an adhesive film (DAF) ) Etc. need to be applied. A surface protective film / adhesive layer is already formed on the surface of the first semiconductor chip, and there is a problem in that the adhesiveness is lowered if a thermal history is received during fixing to the substrate.
この問題は、ボンディング領域分だけ順次半導体チップをずらしながら積層する構造の場合にも同様に発生する。つまり、折り返し部に位置する半導体チップ表面の表面保護膜兼接着剤層は、ワイヤボンディングによる熱履歴を受けるため、その上層に積層される半導体チップとの接着性が低下するという問題がある。 This problem also occurs in the case of a structure in which semiconductor chips are stacked while being sequentially shifted by the bonding area. That is, the surface protective film / adhesive layer on the surface of the semiconductor chip located in the folded portion receives a thermal history due to wire bonding, and thus there is a problem that the adhesiveness with the semiconductor chip laminated thereon is lowered.
本発明の一つの実施形態は、半導体素子と基材あるいは、半導体素子間の接続に際し、接着性の劣化を抑制しつつ、薄型で信頼性の高い半導体装置を提供することを目的とする。 An object of one embodiment of the present invention is to provide a thin and highly reliable semiconductor device while suppressing deterioration of adhesiveness when connecting a semiconductor element and a base material or between semiconductor elements.
本発明の一つの実施形態によれば、半導体素子を加熱されたステージ上の基材あるいは下段の半導体素子の所定位置に順次接着するダイボンディング工程と、前記半導体素子の開口部に形成された端子と、前記基材に形成された端子とをボンディングワイヤによって接続する工程と、前記半導体素子とボンディングワイヤとを封止する工程と、を備えている。前記ダイボンディング工程は、前記基材あるいは下段の半導体素子の所定位置に、光硬化性を有する熱硬化性接着剤を光硬化によりBステージ化し、前記半導体素子を仮止めする工程と、Bステージ化された前記光硬化性を有する熱硬化性接着剤を一括して硬化させる工程とを含み、前記光硬化性を有する熱硬化性接着剤層は、硬化した状態における260℃時貯蔵弾性率が2MPa以上6MP以下、であることを特徴とする。 According to one embodiment of the present invention, a die bonding step of sequentially bonding a semiconductor element to a predetermined position of a base material on a heated stage or a lower semiconductor element, and a terminal formed in the opening of the semiconductor element And a step of connecting the terminals formed on the base material with a bonding wire, and a step of sealing the semiconductor element and the bonding wire . The die bonding step includes a step of photo-curing a thermosetting adhesive having photo-curing property at a predetermined position of the base material or the lower semiconductor element, and temporarily fixing the semiconductor element; A step of collectively curing the photocurable thermosetting adhesive, wherein the photocurable thermosetting adhesive layer has a storage elastic modulus at 260 ° C. of 2 MPa in a cured state. The above is 6 MP or less .
以下に添付図面を参照して、実施形態にかかる半導体装置の製造方法を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。 Exemplary embodiments of a method for manufacturing a semiconductor device will be described below in detail with reference to the accompanying drawings. Note that the present invention is not limited to these embodiments.
(第1の実施形態)
図1(a)〜(f)は、第1の実施形態の半導体装置の製造方法における感光性の表面保護膜兼接着剤層の形成工程から半導体ウエハの切断工程までを示す図、図2は第1の実施形態の半導体装置の製造方法における第1の半導体チップのピックアップ工程から第2の半導体チップの接着工程までを示す図である。図3は図1に示す半導体装置の製造方法における半導体ウエハのチップ領域及びダイシング領域を拡大して示す図、図4は第1の実施形態の製造方法を適用して作製した半導体装置を示す図である。本実施形態の方法では、感光性を有しポジ型で表面保護膜兼接着剤がウエハレベルで塗布されたウエハを用いる例について説明する。その感光性の表面保護膜兼接着剤を露光/現像する。その際、電気的接続用パッド領域BP及び個片化用ストリート(ここではダイシングストリート)を開口する。ここでダイシングストリートとは、ダイシング領域D及びその周辺でダイシングによってダメージを受ける可能性があり、半導体装置の機能に関わらない回路(例えば特性確認用のテスト回路やパターニング寸法確認用のダミー回路)を除き回路形成を避けるべき領域を指す。ここでは簡略化のためにダイシング領域はダイシングストリートと同じ幅であると仮定して説明する。そして本実施の形態では、半導体素子を加熱されたステージ上の基材あるいは下段の半導体素子の所定位置に順次接着するダイボンディング工程と、半導体素子の開口部に形成された端子と、基材に形成された端子とをボンディングワイヤによって接続する工程と、半導体素子とボンディングワイヤとを封止する工程と、を備え、前記ダイボンディング工程は、前記基材あるいは下段の半導体素子の所定位置に、半硬化接着剤、半硬化フィルム、あるいは液状接着剤(Bステージ型接着剤)を用いて接着する工程であることを特徴とする。
(First embodiment)
FIGS. 1A to 1F are diagrams showing a process from a photosensitive surface protective film / adhesive layer forming process to a semiconductor wafer cutting process in the semiconductor device manufacturing method of the first embodiment, and FIG. It is a figure which shows from the pick-up process of the 1st semiconductor chip to the adhesion process of the 2nd semiconductor chip in the manufacturing method of the semiconductor device of a 1st embodiment. 3 is an enlarged view showing a chip region and a dicing region of a semiconductor wafer in the method for manufacturing the semiconductor device shown in FIG. 1, and FIG. 4 is a view showing a semiconductor device manufactured by applying the manufacturing method of the first embodiment. It is. In the method of the present embodiment, an example in which a positive photosensitive wafer having a surface protective film and adhesive applied at the wafer level will be described. The photosensitive surface protective film / adhesive is exposed / developed. At that time, the electrical connection pad region BP and the separation street (here, dicing street) are opened. Here, the dicing street is a circuit that may be damaged by dicing in the dicing area D and its periphery, and is not related to the function of the semiconductor device (for example, a test circuit for checking characteristics and a dummy circuit for checking patterning dimensions). Except for the area where circuit formation should be avoided. Here, for the sake of simplification, the dicing area is assumed to have the same width as the dicing street. In the present embodiment, the die bonding step of sequentially bonding the semiconductor element to a predetermined position of the substrate on the heated stage or the lower semiconductor element, the terminal formed in the opening of the semiconductor element, and the substrate A step of connecting the formed terminals to each other by a bonding wire, and a step of sealing the semiconductor element and the bonding wire, wherein the die bonding step is performed at a predetermined position on the base material or the lower semiconductor element. It is a process of bonding using a cured adhesive, a semi-cured film, or a liquid adhesive (B-stage type adhesive).
まず、図1(a)に示すように、半導体ウエハ1の第1の面(表面)1Aに感光性を有する表面保護膜兼接着剤層2を塗布する。そしてホットプレート上で110℃3分のプリベークを行い、表面保護膜兼接着剤層2の残存溶剤分が10%以下となるようにする。表面保護膜兼接着剤層2は半導体ウエハ1の第1の面1Aに対して一様に形成される。半導体ウエハ1は複数のチップ領域Xを有しており、各チップ領域Xの第1の面1Aにはトランジスタなどの半導体素子や配線層等を有する半導体素子部(図示せず)が形成されている。複数のチップ領域X間には、それぞれダイシング領域Dが設けられている。後述するように、半導体ウエハ1はダイシング領域Dに沿って切断される。半導体ウエハ1を切断してチップ領域Xを個片化することによって、複数のチップ領域Xに相当する複数の半導体チップが作製される。
First, as shown in FIG. 1A, a surface protective film /
表面保護膜兼接着剤層2は、チップ領域Xの第1の面(表面)1Aを保護すると共に、チップ領域Xに基づく半導体チップを他の半導体チップと積層する際に接着剤として機能する。表面保護膜兼接着剤層2は感光性を有しているため、フェノール樹脂やポリイミド樹脂等の熱硬化性樹脂を用いる事ができる。フェノール樹脂やポリイミド樹脂等の熱硬化性樹脂は、露光・現像工程でパターニングすることができる。このような感光性を有する表面保護膜兼接着剤層2には、露光・現像工程を可能にする感光性を有し、かつ半導体チップ間の接着を可能にする接着性を有する。表面保護膜兼接着剤層2は、感光性を有する熱可塑性樹脂で形成してもよい。
The surface protective film /
例えば感光性や接着性等を有する樹脂組成物(感光性接着剤樹脂組成物)を半導体ウエハ1の第1の面1Aにインクジェットやスピンコート等により塗布する。この樹脂組成物の塗布膜を乾燥させ表面保護膜兼接着層2を形成する。表面保護膜兼接着剤層2の形成材料としては、例えば20〜40質量%のフェノール樹脂と10質量%以下の感光剤と10質量%以下の界面活性剤と30〜80質量%の溶剤とを含有する樹脂組成物や、30〜80質量%のフェノール樹脂と10質量%以下の感光剤と20〜40質量%の架橋剤と10質量%以下の界面活性剤とを含有する樹脂組成物等が挙げられる。
For example, a resin composition (photosensitive adhesive resin composition) having photosensitivity, adhesiveness, and the like is applied to the
表面保護膜兼接着剤層2を形成するにあたって、感光性接着剤樹脂組成物の粘度(塗布時の粘度)は1Pa・s(25℃)以下であることが好ましい。感光性接着剤樹脂組成物の塗布方法にもよるが、25℃における粘度が1Pa・s以下の感光性接着剤樹脂組成物(液状組成物)を使用することで、表面保護膜兼接着剤層2の形成性が向上すると共に、ボイドの発生等を抑制することができる。液状樹脂組成物の粘度はB型粘度計(JIS K7117−2)で測定した値を示すものとする。乾燥後の表面保護膜兼接着剤層2中に残存する揮発成分量は30質量%以下とすることが好ましく、さらに15質量%以下とすることがより好ましい。これによっても、表面保護膜兼接着剤層2中のボイドが抑制される。また、さらに露光マスクに接触した際、表面保護膜兼接着剤層2の膜厚バラツキの発生等が抑制される。
In forming the surface protective film /
次に、図1(b)に示すように、プリベークのなされた表面保護膜兼接着剤層2を所望のパターンを有するフォトマスク(図示せず)を用いて露光した後、表面保護膜兼接着剤層2の種類等に応じた現像液で現像処理することによって、表面保護膜兼接着剤層2に開口部3を形成する。感光性を有する表面保護膜兼接着剤層2は、ネガ型及びポジ型のいずれであってもよい。ポジ型の表面保護膜兼接着剤層2を使用する場合には、現像した後に後露光を行って表面保護膜兼接着剤層2を硬化させる。なお、反応性イオンエッチング(RIE)により半導体ウエハ1面上の金属などの残渣を除去した後、酸素O2を用いたアッシングにより、弗素化合物や有機系の残渣を除去する。この後、85℃1.5時間の熱処理を行いつつ、プローブテスト(ダイソート)を行う。また、表面保護膜兼接着剤層2として熱硬化性樹脂を適用した場合には、半導体ウエハ1の切断工程の前に熱処理(例えば120℃×1時間)して半硬化状態(Bステージ状態)としておくことが好ましい。
Next, as shown in FIG. 1 (b), the surface protective film /
開口部3は、半導体ウエハ1のダイシング領域Dを露出させるように形成される。さらに、各チップ領域Xの第1の面には、図3に示すように電極パッド4が設けられている。電極パッド4は他の半導体チップや配線基板、リードフレーム等の回路基材との接続部となる。このため、表面保護膜兼接着剤層2にはダイシング領域Dに加えて、電極パッド4を露出させる開口部3を形成する。図3において、電極パッド4はチップ領域Xに基づく半導体チップの少なくとも1つの外形辺に沿って配置されている。
The
この実施形態の製造方法においては、感光性を有する表面保護膜兼接着剤層2を使用している。よって、複数のチップ領域Xを有する半導体ウエハ1の表面全体に表面保護膜兼接着剤層2を形成した上で、露光・現像工程で開口部3を形成してダイシング領域D及び電極パッド4を露出させることができる。ダイシング領域Dを露出させることで、後工程の半導体ウエハ1の切断工程でダイシングブレードの目詰まりやそれに伴うチッピングの発生、さらに樹脂の飛散による不良発生等を抑制することができる。さらに、電極パッド4を露出させることで、回路基材との電気的な接続工程を安定に実施することができる。
In the manufacturing method of this embodiment, the surface protective film /
次いで、図1(c)に示すように、半導体ウエハ1に第1の面1A側からハーフカット状態の溝5を形成する。溝5は、開口部3により表面保護膜兼接着剤層2を除去したダイシング領域Dを、その幅に応じた刃厚を有するブレードで切削することにより形成される。溝5の深さは、半導体ウエハ1の厚さより浅く、かつ半導体チップの完成時の厚さより深く設定される。溝5はエッチング等で形成してもよい。このような深さの溝(ダイシング溝)5を半導体ウエハ1に形成することで、複数のチップ領域Xはそれぞれ半導体チップの完成厚さに応じた状態で区分される。
Next, as shown in FIG. 1C, a half-
図1(d)に示すように、ハーフカット状態の溝5を形成した半導体ウエハ1の第1の面(表面)1Aに、表面保護膜兼接着剤層2を介して保護テープ6を貼付する。保護テープ6は、後工程で半導体ウエハ1の非回路面である第2の面1Bを研削する際に、半導体ウエハ1の第1の面1Aを保護すると共に、第2の面1Bの研削工程でチップ領域Xを個片化した後の半導体ウエハ1の形状(ウエハ形状)を維持するものである。保護テープ6としては、各種の樹脂テープ等が用いられる。
As shown in FIG. 1D, a
次に、図1(e)に示すように、保護テープ6に保持された半導体ウエハ1の非回路面である第2の面1Bを研削及び研磨する。半導体ウエハ1の第2の面1Bは、例えばラッピング定盤を用いて機械的に研削され、続いて研磨定盤を用いて研磨(例えばドライポリッシング)される。半導体ウエハ1の第2の面1Bの研削・研磨工程は、第1の面1A側から形成されたダイシング溝5に達するように実施される。このように、半導体ウエハ1の第2の面1Bを研削することによって、各チップ領域Xは分割されて個片化される。
Next, as shown in FIG. 1E, the
図1(e)に示すように、複数のチップ領域Xはそれぞれ個片化され、これにより複数の半導体チップ1Sが作製される。ただし、半導体ウエハ1の全体形状は保護テープ6で保持されているため、ウエハ形状が維持されている。個片化された半導体チップ1Sの表面には、それぞれ表面保護膜兼接着剤層2が設けられている。表面保護膜兼接着剤層2は、半導体チップ1Sに設けられた電極パッド4を露出させるように形成されている。この後、図1(f)に示すように、個片化された半導体チップ1Sを有する半導体ウエハ1の第2の面1Bに、ピックアップ用の支持シート8を貼付した後、保護テープ6を剥離する。
As shown in FIG. 1E, the plurality of chip regions X are each separated into individual pieces, whereby a plurality of
図1(f)に示すように、複数の半導体チップ1Sは半導体ウエハ1の第2の面1Bに貼付された支持シート8によりウエハ形状が維持されている。複数の半導体チップ1Sを有し、かつ全体としては支持シート8によりウエハ形状が維持されている半導体ウエハ1は、次工程のピックアップ工程に送られる。支持シート8としては、例えば紫外線硬化型粘着テープが用いられる。紫外線硬化型粘着テープは、例えばポリエチレンやポリプロピレンのようなポリオレフィン樹脂、ポリ塩化ビニル樹脂等を用いた基材シートに紫外線硬化型樹脂を用いた粘着層を形成したテープである。
As shown in FIG. 1F, the wafer shape of the plurality of
図1(c)〜(f)は、半導体ウエハ1の切断工程として、いわゆる先ダイシング工程を示している。半導体ウエハ1の切断工程は先ダイシング工程に限られるものではなく、通常のダイシング工程を適用してもよい。すなわち、開口部3が形成された表面保護膜兼接着剤層2を有する半導体ウエハ1(図1(b))の非回路面である第2の面1Bに、ダイシングテープを兼ねる支持シート8を貼付する。次いで、半導体ウエハ1の回路面である第1の面1A側からダイシング領域Dに沿って、半導体ウエハ1をブレード等で切断する。このような切断工程によって、半導体ウエハ1を切断して複数の半導体チップ1Sを作製してもよい。
FIGS. 1C to 1F show a so-called dicing process as a cutting process of the
次に、図2(a)に示すように、上述した表面保護膜兼接着剤層2の形成工程から切断工程までを経た半導体ウエハ1、すなわち支持シート8に貼り付けられた複数の半導体チップ1Sを有する半導体ウエハ1を用意し、支持シート8から複数の半導体チップ1Sを順にピックアップする。半導体チップ1Sのピックアップは、例えば支持シート8に紫外線を照射して粘着層を硬化させて粘着力を低下させてから実施される。まず、第1の半導体チップ1SAを吸着コレット9で保持して支持シート8からピックアップする。吸着コレット9は半導体チップ1Sを吸着して保持する吸着面9aを有している。
Next, as shown in FIG. 2 (a), a plurality of
一方、図2(b)に示すように、ステージ(加熱ステージ)11上に配線基板10を用意する。そして、光重合開始剤を含有し、光硬化性を有する熱硬化型接着フィルム(以下熱硬化型接着フィルムということもある。DAF)12を貼着し、120℃1時間加熱して、Bステージとする。
On the other hand, as shown in FIG. 2B, a
支持シート8からピックアップされた第1の半導体チップ1SAは、次工程の実装工程に送られる。第1の半導体チップ1SAを回路基材に搭載するにあたって、図2(c)に示すように、配線基板10のような回路基材は加熱機構を有するステージ11上に載置されている。半導体チップ1Sを搭載する回路基材は配線基板10に限らず、リードフレーム等であってもよい。本実施形態では、支持シート8からピックアップされた第1の半導体チップ1SAは、加熱ステージ11上に載置された配線基板10の所定の位置に配置される。配線基板10のチップ搭載位置には、予め熱硬化型接着フィルム12が形成されている。この熱硬化型接着フィルム12は、フィルムの貼り付けによるものに限定されることなく、接着剤の塗布等により形成されるものであってもよい。
The first semiconductor chip 1SA picked up from the
第1の半導体チップ1SAを配線基板10に接着するにあって、配線基板10は予め加熱ステージ11により所定の温度に加熱されている。加熱温度は熱硬化型接着フィルム12の接着温度に応じて設定される。熱硬化型接着フィルム12は熱硬化性樹脂を用いているため、例えばBステージの熱硬化性樹脂が加熱流動する温度まで加熱する。そして、配線基板10上の熱硬化型接着フィルム12を所定の温度に加熱しつつ、吸着コレット9で第1の半導体チップ1SAを熱硬化型接着フィルム12に押圧することによって、第1の半導体チップ1SAを配線基板10に接着する。
In bonding the first semiconductor chip 1SA to the
次に、図2(d)に示すように、第1の半導体チップ1SA上に第2の半導体チップ1SBを接着する。まず、図2(a)に示した工程と同様にして、第2の半導体チップ1SBを吸着コレット9で保持して支持シート8からピックアップする。支持シート8からピックアップされた第2の半導体チップ1SBは、第1の半導体チップ1SAの所定の位置に配置される。第1の半導体チップ1SAと第2の半導体チップ1SBとの接着には、第1の半導体チップ1SAの第1の面に形成された第1の表面保護膜兼接着剤層2Aにより実施される。
Next, as shown in FIG. 2D, the second semiconductor chip 1SB is bonded onto the first semiconductor chip 1SA. First, similarly to the step shown in FIG. 2A, the second semiconductor chip 1SB is held by the
第2の半導体チップ1SBを第1の半導体チップ1SA上に接着するにあたって、第1の半導体チップ1SAは配線基板10を介して加熱ステージ11により所定の温度まで加熱されている。加熱温度は、表面保護膜兼接着剤層2の接着温度に応じて設定される。表面保護膜兼接着剤層2を熱硬化性樹脂で構成した場合、例えばBステージの熱硬化性樹脂が加熱流動する温度まで加熱する。そして、配線基板10上に搭載された第1の半導体チップ1SA及び第1の表面保護膜兼接着剤層2Aを所定の温度に加熱しつつ、吸着コレット9で第2の半導体チップ1SBを第1の表面保護膜兼接着剤層2Aに押圧することによって、第2の半導体チップ1SBを第1の半導体チップ1SAに接着する。
In bonding the second semiconductor chip 1SB onto the first semiconductor chip 1SA, the first semiconductor chip 1SA is heated to a predetermined temperature by the
第1の半導体チップ1SAと第2の半導体チップ1SBとを接着するにあたって、第1の表面保護膜兼接着剤層2Aを加熱しつつ加圧することによって、第1及び第2の半導体チップ1SA、1SB間の接着性が向上する。すなわち、第2の半導体チップ1SBに対する第1の表面保護膜兼接着剤層2Aの濡れ性が向上し、第1及び第2の半導体チップ1SA、1SB間の接着信頼性を高めることができる。第1の表面保護膜兼接着剤層2Aの接着時粘度(加熱時粘度)は10〜10000Pa・sの範囲であることが好ましく、さらに10〜3000Pa・sの範囲であることがより好ましい。このような接着時粘度を有する第1の表面保護膜兼接着剤層2Aに第2の半導体チップ1SBを押し付けることで、第1及び第2の半導体チップ1SA、1SB間の接着信頼性を高めることができる。
In bonding the first semiconductor chip 1SA and the second semiconductor chip 1SB, the first and second semiconductor chips 1SA, 1SB are applied by heating and pressing the first surface protective film /
この実施形態の半導体装置の製造方法においては、配線基板10表面及び半導体チップ1S表面に感光性を有する表面保護膜兼接着剤層2,熱硬化型接着フィルム12を使用しているため、配線基板10上の接続パッド13及び複数のチップ領域Xを有する半導体ウエハ1の表面全体に表面保護膜兼接着剤層2を形成した上で、露光・現像工程で開口部3を形成してダイシング領域D及び電極パッド4を露出させることができる。ダイシング領域Dを露出させることで、後工程の半導体ウエハ1の切断工程でダイシングブレードの目詰まりやそれに伴うチッピングの発生、さらに樹脂の飛散による不良発生等を抑制することができる。さらに、電極パッド4を露出させることで、配線基板10と半導体チップ1S、半導体チップ1S間の電気的な接続を安定に実施することができる。
In the manufacturing method of the semiconductor device of this embodiment, the surface protective film /
図5に表面保護膜兼接着剤層2Aの接着(マウント)時粘度とマウント温度(℃)との関係を測定した結果を曲線Cで示す。直線S2で示すマウント時粘度が3500(Pa・s)を越えると濡れ性が不足する。また、直線S1で示すマウント時粘度が10(Pa・s)に満たないと位置ずれが生じたり、発泡ボイドを生じたりする。図5から明らかなように、第1の表面保護膜兼接着剤層2Aを加熱して接着時粘度を3500Pa・s以下とすることによって、第1の表面保護膜兼接着剤層2Aの半導体チップ1SBに対する濡れ性が向上し、半導体チップ1SA、1SB間の接着信頼性を高めることができる。第1の表面保護膜兼接着剤層2Aの接着時粘度が低すぎると、溶剤等の揮発成分が発泡してボイドとなり、半導体チップ1SBの位置ずれ等が生じるおそれがあるため、第1の表面保護膜兼接着剤層2Aの接着時粘度は10Pa・s以上とすることが好ましい。第1の表面保護膜兼接着剤層2Aの接着時粘度は、JIS K7244−10に定められた粘度測定法に基づいて測定するものとする。この場合、動的粘弾性測定装置(平行平板振動レオメータ)を用いて粘度を測定できる。
The result of measuring the relationship between the viscosity at the time of adhesion (mounting) of the surface protective film /
吸着コレット9の吸着面9aは、一般的にゴムを用いて形成される。ゴム製吸着面9aの第2の半導体チップ1SBに対する密着力を第1及び第2の半導体チップ1SA、1SB間の密着力より低くする上で、吸着面9aはシリコーンゴムを用いて形成することが好ましい。シリコーンゴムは離型性等に優れるため、吸着コレット9の離脱不良の発生が抑制される。なお、吸着面9aを形成する他のゴム材料としては、フッ素系ゴム(ポリテトロフルオロエチレン等)、アクリルゴム、ウレタンゴム等が挙げられる。
The
吸着コレット9の吸着面9aには、シリコーン樹脂コーティングのような表面エネルギーを低下させる表面処理を施すことも有効である。表面処理としては、シリコーン樹脂コーティング以外にフッ素系樹脂コーティング、トシカルコーティング等を適用することができる。
It is also effective to subject the
半導体チップ1Sの接着工程は、半導体チップ1Sの積層数に応じて繰り返し実施される。すなわち、図2(a)に示す半導体チップ1Sのピックアップ工程と、図2(d)に示す半導体チップ1Sの接着工程とを繰り返し実施し、配線基板10上に必要数の半導体チップ1Sを積層する。図4は配線基板10上に第1〜第5の半導体チップ1SA〜1SEを積層した状態を示している。第1〜第5の半導体チップ1SA〜1SEは、それぞれの電極パッド4が露出するように、配線基板10上に階段状積層されている。第1〜第5の半導体チップ1SA〜1SEの電極パッド4は、それぞれ配線基板10の接続パッド(接続部)13と金属製のボンディングワイヤ14を介して電気的に接続されている。電極パッド4と接続パッド13との接続は、ボンディングワイヤ14に代えて導電性樹脂等による印刷配線層により実施してもよい。
The bonding process of the
第1〜第5の半導体チップ1SA〜1SEに対してワイヤボンディングを実施するにあたって、予め各第1〜第5の半導体チップ1SA〜1SE上の表面保護膜兼接着剤層2にキュア処理を施して硬化させておくことが好ましい。これによって、ワイヤボンディング性を高めることができる。表面保護膜兼接着剤層2のキュア処理は、必要数の半導体チップ例えば第1〜第5の半導体チップ1SA〜1SEを積層した後に一括して実施することが好ましい。第1〜第5の半導体チップ1SA〜1SEに対するワイヤボンディングは、表面保護膜兼接着剤層2をキュア処理した第1〜第5の半導体チップ1SA〜1SEに一括して実施することが好ましい。
When wire bonding is performed on the first to fifth semiconductor chips 1SA to 1SE, the surface protection film /
さらに、昇温速度を3℃/分として、昇温し、リフローを行ったときのリフロー剥離率を測定した結果を図6に示す。この結果から、キュア(硬化)処理後の表面保護膜兼接着剤層2は、260℃における貯蔵弾性率が2MPa以上6MP以下であることが好ましい。下限は260℃の飽和水蒸気圧である。
Furthermore, the temperature rise rate was set to 3 ° C./min, and the result of measuring the reflow peeling rate when the temperature was raised and the reflow was performed is shown in FIG. From this result, it is preferable that the surface protective film /
図7に、リフロー剥離率とダイシェア強度との関係を測定した結果を示す。この結果から、リフロー剥離率10%とダイシェア強度との95%信頼区間の確率をプロットした。その決定結果からダイシェア強度が0.6MPa以上であるとき、リフロー剥離がほとんどなく、十分な信頼性を得ることができることがわかった。aは95%信頼区間を示し、bは剥離不良10%の正規プロットである。cは剥離発生区間を示す。ここでダイシェア強度とは、リードフレームや基板などの半導体部品にダイボンディングされた半導体チップを横側から水平方向に押し、半導体チップが基板から剥離した荷重値、つまりチップのせん断強度をいうものである。 FIG. 7 shows the results of measuring the relationship between the reflow peeling rate and the die shear strength. From this result, the probability of a 95% confidence interval between the reflow peeling rate of 10% and the die shear strength was plotted. From the determination result, it was found that when the die shear strength was 0.6 MPa or more, there was almost no reflow peeling and sufficient reliability could be obtained. a is a 95% confidence interval, and b is a normal plot of 10% peel failure. “c” indicates a separation occurrence section. Here, die shear strength refers to the load value at which a semiconductor chip die-bonded to a semiconductor component such as a lead frame or a substrate is pressed horizontally from the side, and the semiconductor chip peels from the substrate, that is, the shear strength of the chip. is there.
以上のように、260℃における半導体チップ1Sとのダイシェア強度が0.6MPa以上であることが好ましい。また、温度85℃、相対湿度85%の環境下に24時間放置した際の吸水率とリフロー剥離率との関係を測定した。その結果、図8に示すように、リフロー吸水率が0.8%以下であることが好ましいことがわかる。これらによって、半田リフロー工程における表面保護膜兼接着剤層2の信頼性等を高めることができる。すなわち、耐リフロー性を評価するリフロー性試験(260℃の水蒸気圧下で実施)の際に、接着剤とチップとの界面剥離や接着剤の凝集破壊等を抑制する上で、上記した3つの条件を満足させることが好ましい。上記した3つの条件はJIS K7244−4の「プラスチック・動的機械特性の試験方法」に準拠して測定するものとする。
As described above, the die shear strength with the
また、ワイヤボンディング時の感光性を有する接着剤の175℃における貯蔵弾性率と撓み量との関係を測定した結果を図9に示す。ここで表面保護膜兼接着剤層2の厚みは10μm、半導体チップの厚さは40μmであった。実線aは撓み量と貯蔵弾性率との関係を測定した結果を示し、破線bは半導体チップの撓みが15μmのラインである。この結果からワイヤボンディング時の表面保護膜兼接着剤層2の175℃における貯蔵弾性率は、40MPa以上が望ましいことがわかる。
Moreover, the result of having measured the relationship between the storage elastic modulus in 175 degreeC and the deflection amount of the adhesive which has the photosensitive property at the time of wire bonding is shown in FIG. Here, the thickness of the surface protective film /
以上のようにキュア処理後の表面保護膜兼接着剤層2は、175℃における貯蔵弾性率が40MPa以上であることが好ましい。表面保護膜兼接着剤層2はワイヤボンディング時に加圧及び加熱されて軟化する。この際に、175℃における貯蔵弾性率が40MPa未満であると、半導体チップ1Sが撓んで接合不良やチップ割れ等が生じるおそれがある。すなわち、175℃における貯蔵弾性率が40MPa以上である表面保護膜兼接着剤層2を適用することによって、ワイヤボンディングによる接続信頼性等を高めることが可能となる。表面保護膜兼接着剤層2の175℃における貯蔵弾性率は、JIS K7244−4の「プラスチック・動的機械特性の試験方法」に準拠して測定するものとする。
As described above, the surface protective film /
そして、半導体チップ1SA〜1SEの電極パッド4と配線基板10の接続パッド13とを電気的に接続した後、半導体チップ1SA〜1SEをボンディングワイヤ14等と共に封止樹脂15で封止することによって、半導体装置16が作製される。配線基板10の下面側には、図示を省略した半田バンプ等による外部電極が設けられる。半導体装置16には各種公知の構成を適用することができる。
Then, after electrically connecting the
第1の実施形態の製造方法によれば、表面保護膜兼接着剤層2を用いた場合においても、半導体ウエハ1から半導体チップ1Sを順にピックアップして積層する通常の積層工程を適用して、信頼性に優れる半導体装置を歩留りよく作製することができる。すなわち、半導体チップ1S間の接着信頼性を保ちつつ、吸着コレット9の半導体チップ1Sからの離脱不良等による不良発生を抑制することができる。さらに、表面保護膜兼接着剤層2を用いることで、半導体装置16の厚さを低減することができる。なお、第1の実施形態では第1〜第5の半導体チップ1SA〜1SEを配線基板10上に順に積層したが、半導体チップ1Sの積層数はこれに限定されるものではなく、回路基材上に搭載した第1の半導体チップ1SA上に少なくとも1つの半導体チップ1Sを積層する構成であればよい。
According to the manufacturing method of the first embodiment, even when the surface protective film /
この後、配線基板10の裏面側にはんだボールあるいはパッドなどの外部接続端子(BGAあるいはLGA(図示せず))を搭載する。そして、ダイシングテープを貼着し、パッケージダイシングを行った後、各半導体装置をダイシングテープから剥離し、トレイに収納し、テストをして完成である。
Thereafter, external connection terminals (BGA or LGA (not shown)) such as solder balls or pads are mounted on the back side of the
以上説明してきたように本実施形態では、接続する工程に先立ち、基材である配線基板10の端子の形成された面に、光硬化性を有する熱硬化型接着フィルム12を貼着し、半導体ウエハ1の第1の面1Aに対向する第2の面1Bを、この光硬化性を有する熱硬化型接着フィルム12に当接し、光照射により半硬化させ、仮止めしておき、後に熱硬化させるようにしている。また、本実施形態の方法では、感光性をもつ表面保護膜兼接着剤層2を用いることで、大幅なコスト削減が可能となった。チップ表面/裏面の2層であったチップ層間膜を単層とすることができ、パッケージ厚の薄化に寄与し、チップ積層数が増えると積算して薄化できる。回路形成されたウエハ表面に感光性樹脂を塗布・完全硬化させた層と、回路形成面とは反対側のウエハ裏面に接着剤を塗布あるいは貼付けて、チップ積層していたことに比べ、コストを安く組立工程を簡略化することができた。
As described above, in the present embodiment, prior to the connecting step, the thermosetting
さらに、塗布方式として、スピンナーを用いた回転塗布、スプレーコータを用いた噴霧塗布、浸漬、インクジェットやスクリーン等の印刷、ロールコーティング等があるが、いずれの方式においても、感光性接着剤の25℃における粘度は、1Paであれば塗布可能である。 Furthermore, as a coating method, there are spin coating using a spinner, spray coating using a spray coater, dipping, printing such as ink jet and screen, roll coating, etc. In any method, the photosensitive adhesive 25 ° C. If the viscosity at is 1 Pa, coating is possible.
接合剤を膜状に付着させる方法としてインクジェット法を用いる場合には、吐出ノズルの目詰まりを抑制するために接合剤の25℃における粘度を0.015Pa・s以下とすることが望ましい。この場合、接合剤の粘度は、溶質である樹脂の量と溶媒の量とにより制御することで調整可能である。例えば、溶質をエポキシ樹脂、溶媒をγーブロラクトン(GBL)とした場合に、接合剤におけるエポキシ樹脂の割合を25重量%程度とすれば、25℃における粘度を0.015Pa・s以下とすることができる。なお、この粘度は、B型粘度計(JIS K 7117−2)を用いて測定した場合である。 When the ink jet method is used as a method for adhering the bonding agent in the form of a film, the viscosity of the bonding agent at 25 ° C. is preferably 0.015 Pa · s or less in order to suppress clogging of the discharge nozzle. In this case, the viscosity of the bonding agent can be adjusted by controlling the amount of the resin as the solute and the amount of the solvent. For example, when the solute is an epoxy resin and the solvent is γ-brolactone (GBL), if the ratio of the epoxy resin in the bonding agent is about 25% by weight, the viscosity at 25 ° C. may be 0.015 Pa · s or less. it can. This viscosity is measured using a B-type viscometer (JIS K 7117-2).
また、接合剤を膜状に付着させる方法として噴霧方式を用いる場合には、吐出ノズルを加温し、接合剤の50℃における粘度を0.1Pa・s以下とすることが望ましい。なお、ここでも、粘度は、B型粘度計(JIS K 7117−2)を用いて測定した場合である。 In addition, when a spray method is used as a method for attaching the bonding agent in a film shape, it is desirable to heat the discharge nozzle so that the viscosity of the bonding agent at 50 ° C. is 0.1 Pa · s or less. Here, the viscosity is measured using a B-type viscometer (JIS K 7117-2).
また、溶剤分が15%を越えた半硬化状態で露光・現像を行った場合、露光マスクへの接触により膜厚バラツキ原因となったり、また装置内チャンバーを汚染させる不具合が発生するが、残存溶剤分を15%以下に管理しておくことで、膜厚バラツキの低減を図るとともに装置内チャンバーの汚染を防止することができ、信頼性の向上をはかることができる。 In addition, when exposure / development is performed in a semi-cured state where the solvent content exceeds 15%, it may cause film thickness variation due to contact with the exposure mask, or it may cause problems that contaminate the chamber in the apparatus. By managing the solvent content to 15% or less, it is possible to reduce the variation in film thickness and prevent contamination of the chamber in the apparatus, thereby improving the reliability.
さらにまた、Bステージ化された温度よりも高温で感光性接着剤を加熱することによって、所定の接着時粘度を得ることができる。しかしながら接着時粘度が10Pa・s以下になると溶剤分が発泡しボイドとなり、積層したチップが所定の位置からずれてしまうことがある。また接着時粘度が3000Pa・sを越えるとチップ間接着面の濡れ性が悪化し異物を埋め込めないといった不具合が発生する。 Furthermore, a predetermined adhesive viscosity can be obtained by heating the photosensitive adhesive at a temperature higher than the B-stage temperature. However, when the viscosity at the time of adhesion is 10 Pa · s or less, the solvent component foams and becomes voids, and the stacked chips may be displaced from a predetermined position. On the other hand, if the viscosity at the time of bonding exceeds 3000 Pa · s, the wettability of the inter-chip bonding surface deteriorates and foreign matter cannot be embedded.
また、半導体装置が半田ボールを介して、基板に実装される時に、吸湿し高温下にさらされる(リフロー工程)。この際、260℃下の水蒸気圧が半導体装置にかかり、特に接着剤とチップとの界面剥離や接着剤の凝集破壊が起こる場合がある。しかしながら、260℃時貯蔵弾性率を2MPa以上/260℃時ダイシェア強度を0.6MPa以上/85℃85%×24H後吸水率を0.8%以下とすることで、上記不具合を回避することができる。このように、接着剤とチップとの界面剥離や接着剤の凝集破壊を回避するためには、60℃時貯蔵弾性率/260℃時ダイシェア強度/85℃85%×24H後吸水率の3つが重要因子であり、これを満足する構造とすることにより、リフロー性試験において剥離しないようにすることができる。なお、このときの貯蔵弾性率は、以下の方法にて測定した。
JIS kK7244−4“プラスチック・動的機械特性の試験方法 第4部:引張振動-非共振法”に準拠
・測定項目 :動的貯蔵弾性率 E’
:動的損失弾性率 E”
:損失正接 tanδ
・測定周波数 :1Hz
・測定温度 :−25℃〜300℃
・昇温速度 :3℃/min
・試験機 :レオメトリック社 粘弾性測定装置 RSA−II
ダイシェア強度はDAGE製PC2400を用いて測定した。
Further, when the semiconductor device is mounted on the substrate via the solder balls, the semiconductor device absorbs moisture and is exposed to a high temperature (reflow process). At this time, a water vapor pressure of 260 ° C. is applied to the semiconductor device, and in particular, interface peeling between the adhesive and the chip and cohesive failure of the adhesive may occur. However, when the storage elastic modulus at 260 ° C. is 2 MPa or more / 260 ° C., the die shear strength is 0.6 MPa or more / 85 ° C. 85% × 24 H, and the water absorption after 0.8 H is 0.8% or less, the above-mentioned problem can be avoided. it can. Thus, in order to avoid interfacial peeling between the adhesive and the chip and cohesive failure of the adhesive, the following three are: storage elastic modulus at 60 ° C./die shear strength at 260 ° C./85° C. 85% × 24H water absorption. It is an important factor, and by making the structure satisfying this, it is possible to prevent peeling in the reflowability test. In addition, the storage elastic modulus at this time was measured with the following method.
Conforms to JIS kK7244-4 “Testing method for plastics and dynamic mechanical properties Part 4: Tensile vibration-non-resonant method” ・ Measurement item: Dynamic storage elastic modulus E ′
: Dynamic loss modulus E "
: Loss tangent tan δ
・ Measurement frequency: 1Hz
Measurement temperature: -25 ° C to 300 ° C
・ Temperature increase rate: 3 ℃ / min
Tester: Rheometric Viscoelasticity measuring device RSA-II
The die shear strength was measured using DAGE PC2400.
また、ワイヤボンディング時は加圧、加熱されることから感光性接着剤が軟化し、チップが撓み、接合不良やチップワレが発生する場合がある。しかしながら、ワイヤボンディング温度の175℃時の貯蔵弾性率を40MPa以上とすることでこれを防止することができる。なお、貯蔵弾性率は、上記と同様、JIS k7244−4“プラスチック・動的機械特性の試験方法 第4部:引張振動-非共振法”に準拠した方法にて測定した。 Further, since pressure and heat are applied during wire bonding, the photosensitive adhesive softens, the chip bends, and bonding failure or chip cracking may occur. However, this can be prevented by setting the storage elastic modulus at a wire bonding temperature of 175 ° C. to 40 MPa or more. Similarly to the above, the storage elastic modulus was measured by a method based on JIS k7244-4 “Testing Method for Plastics and Dynamic Mechanical Properties Part 4: Tensile Vibration—Non-Resonance Method”.
なお、配線基板−半導体チップ間については接着機能だけで開口する必要が無い場合には、熱硬化性接着剤でもよい。ただし、半導体チップの第1の面側の接着性樹脂を硬化させることなく、配線基板−半導体チップ間を固着するためには、光硬化性を有する熱硬化性接着剤を用い、光硬化によりBステージ化し、仮止めしておくのが望ましい。これにより、基板への固定時に、熱履歴を受けると接着性が低下するのを抑制することができる。また、折り返し部に位置する半導体チップ表面の表面保護膜兼接着剤層は、ワイヤボンディングによる熱履歴を受ける場合にも、光硬化によりBステージ化することで、その上層に積層される半導体チップとの接着性が低下するのを防止することができる。 Note that a thermosetting adhesive may be used when the wiring board and the semiconductor chip need not be opened only by the bonding function. However, in order to fix between the wiring board and the semiconductor chip without curing the adhesive resin on the first surface side of the semiconductor chip, a thermosetting adhesive having photo-curing property is used and B is obtained by photocuring. It is desirable to stage and temporarily fix. Thereby, it can suppress that adhesiveness falls, when a thermal history is received at the time of fixation to a board | substrate. In addition, the surface protective film / adhesive layer on the surface of the semiconductor chip located at the turn-back portion is also B-staged by photocuring even when receiving a thermal history by wire bonding, It is possible to prevent the adhesion of the resin from decreasing.
また、ダイボンディング工程は、配線基板上に光重合開始剤を1%以上含有し、少なくとも一部に熱硬化成分を含んだ接着剤を用い、半導体素子を加熱されたステージ上の基材の所定位置に接着するようにするのが望ましい。光硬化樹脂とは特定の波長の光によって重合硬化する樹脂である。例えば重合性モノマーをエポキシ樹脂にすることでカチオン重合する。まず、液状の樹脂をウエハ裏面(第2の面)に塗布し、特定波長の光を当てることで、液状樹脂は半硬化する。この時点で樹脂のタック性はなくなってしまう。これを個片化して、チップ積層するがこの際樹脂を加熱することで樹脂を軟化させ、熱を与え続けることで架橋反応が進み硬化する。この場合少なくとも光重合開始剤は樹脂組成の1%以上が必要でこれを下回ると光照射時間が長くなり、照射面が発熱することで不必要に樹脂硬化が進んでしまう。 In the die bonding step, an adhesive containing 1% or more of a photopolymerization initiator on the wiring substrate and containing a thermosetting component at least in part is used, and a predetermined base material on the stage on which the semiconductor element is heated is used. It is desirable to adhere to the location. A photocurable resin is a resin that is polymerized and cured by light of a specific wavelength. For example, cationic polymerization is performed by using a polymerizable monomer as an epoxy resin. First, the liquid resin is semi-cured by applying the liquid resin to the back surface (second surface) of the wafer and applying light of a specific wavelength. At this point, the tackiness of the resin is lost. This is divided into individual pieces and stacked in chips. At this time, the resin is heated to soften the resin, and by continuing to apply heat, the crosslinking reaction proceeds and cures. In this case, at least the photopolymerization initiator needs to be 1% or more of the resin composition, and if it is less than this, the light irradiation time becomes longer, and the irradiation surface generates heat, and the resin curing progresses unnecessarily.
このように、半導体チップ−半導体チップ間接着剤用として予め塗工された感光性接着剤に熱履歴を与えないように、配線基板−半導体チップ間接着剤は光重合開始剤を1%以上含有させておくことで、UV照射により効率よく半硬化(B-ステージ化)させるのが望ましい。半硬化させる方法として、塗工及び半硬化をウエハ裏面研削装置との一体化及び連結させることで達成する方法もある。この場合、タクト(製造における、生産工程の均等なタイミングを図るための工程作業時間)をできるだけ一致させると生産効率が向上する。 Thus, the wiring board-semiconductor chip adhesive contains 1% or more of the photopolymerization initiator so as not to give a thermal history to the photosensitive adhesive pre-coated for the semiconductor chip-semiconductor chip adhesive. In this case, it is desirable to efficiently semi-cure (B-stage) by UV irradiation. As a semi-curing method, there is a method of achieving coating and semi-curing by integrating and connecting with a wafer back grinding apparatus. In this case, if the tact (the process work time for achieving an equal timing of the production process in manufacturing) is matched as much as possible, the production efficiency is improved.
なお、前記実施形態では、回路形成面を第1の面とし、裏面側を第2の面とし、ワイヤボンディングにより基体である配線基板に接続する場合について説明したが、これに限定されるものではない。例えば、フリップチップ接続あるいはシリコン貫通電極構造(TSV)などにおいて、半導体素子相互間は別途接続されていてもよく、途中工程でワイヤボンディング工程などの熱工程を経る必要のある半導体装置の実装に適用可能である。 In the above-described embodiment, the circuit forming surface is the first surface, the back surface side is the second surface, and the connection to the wiring substrate as the base is performed by wire bonding. However, the present invention is not limited to this. Absent. For example, in flip-chip connection or through silicon via structure (TSV), semiconductor elements may be connected separately, and applied to mounting of semiconductor devices that need to undergo a thermal process such as a wire bonding process in the middle process. Is possible.
(第2の実施形態)
次に第2の実施形態について説明する。図10は第2の実施形態の半導体装置の製造方法を適用して作製した半導体装置を示す断面図である。図10に示す半導体装置20は、第1の実施形態と同様にして作製並びにピックアップすると共に、配線基板10上に順に積層された第1〜第4の半導体チップ1SA〜1SDを有している。ただし、第1及び第2の半導体チップ1SA、1SBと第3及び第4の半導体チップ1SC、1SDの階段方向は逆向きとされている。第1及び第2の半導体チップ1SA、1SBは、配線基板10上に階段状に順に積層されている。第3及び第4の半導体チップ1SC、1SDは第2の半導体チップ1SB上に、第1及び第2の半導体チップ1SA、1SBの階段方向とは逆方向に順に積層されている。
(Second Embodiment)
Next, a second embodiment will be described. FIG. 10 is a cross-sectional view showing a semiconductor device manufactured by applying the semiconductor device manufacturing method of the second embodiment. A
すなわち接続パッド13の形成されたワイヤボンディング領域を残すように、ずらして、4個の第1〜第4の半導体チップ1SA〜1SDが階段状に積層される。これら第1〜第3の半導体チップ1SA〜1SCに対して第4の半導体チップ1SDが逆方向にずらして積層され、チップ積層折り返し部を構成している。このチップ積層折り返し部においては上段側の半導体チップの第2の面に形成された、光硬化性を有する接着剤層と、下段側の前記半導体素子チップの第1の面に形成された、感光性を有し、電気的接続部に開口を有する感光性の接着剤層との2層構造の接着剤層を有している。
That is, the four first to fourth semiconductor chips 1SA to 1SD are stacked stepwise so as to leave a wire bonding region where the
第1〜第4の半導体チップ1SA〜1SDは、いずれも第1の実施形態の半導体チップ1Sと同様な構成を有している。すなわち、第1〜第4の半導体チップ1SA〜1SDの回路面には、それぞれ第1〜第4の表面保護膜兼接着剤層2A〜2Dを有している。表面保護膜兼接着剤層2A〜2Dの具体的な構成等は、第1の実施形態と同様である。さらに、第1〜第4の表面保護膜兼接着剤層2A〜2Dには、ウエハ段階の露光・現像工程(図1(a)〜(b))で、電極パッドを露出させる開口部が設けられている。
Each of the first to fourth semiconductor chips 1SA to 1SD has the same configuration as that of the
図10に示す半導体装置20の製造工程について、図11を参照して説明する。まず、図11(a)に示すように、図2(a)〜(c)と同様な工程を実施して、配線基板10上に第1及び第2の半導体チップ1SA、1SBを階段状に順に積層する。次いで、第1及び第2の半導体チップ1SA、1SBの電極パッド4にワイヤボンディングを実施して、電極パッド4と配線基板10の接続パッド13とをボンディングワイヤ14を介して電気的に接続する。この際、ワイヤボンディング性を高めるために、ワイヤボンディング工程の前に第1の表面保護膜兼接着剤層2Aをキュア処理して硬化させておくことが好ましい。
A manufacturing process of the
第1及び第2の半導体チップ1SA、1SBを積層した後にキュア処理を行うと、第2の表面保護膜兼接着剤層2Bも硬化して接着性が損なわれてしまう。また、ワイヤボンディング工程の前にキュア処理を実施しなくても、ワイヤボンディング工程における熱履歴で硬化が進み、接着性が損なわれるおそれがある。そこで、図11(b)に示すように、第2の表面保護膜兼接着剤層2B上に光重合開始剤を1%以上含有し、少なくとも一部に熱硬化成分を含んだ接着剤層21を形成した後、第3の半導体チップ1SCを積層する。接着剤層21は、第2の表面保護膜兼接着剤層2B上に熱硬化性樹脂からなる接着剤を塗布するかあるいは、接着剤フィルムを貼り付けることにより形成される。接着剤層21を適用することで、接着性を低下させることなく、チップ積層体の階段方向を逆方向にする場合においても、ワイヤボンディング性を維持しつつ、半導体チップ1S間の接着信頼性を高めることができる。
When the curing process is performed after the first and second semiconductor chips 1SA and 1SB are stacked, the second surface protective film /
第3の半導体チップ1SCは、図2(a)に示した工程と同様にして、吸着コレット9で保持して支持シート8からピックアップされた後、第2の半導体チップ1SBの所定の位置に配置される。第3の半導体チップ1SCは、電極パッド4の位置が第2の半導体チップ1SBとは逆方向となるように配置される。第2の半導体チップ1SBと第3の半導体チップ1SCとの接着は、第2の表面保護膜兼接着剤層2B上に形成された接着剤層21により実施される。接着工程は第1の実施形態と同様であり、第2の半導体チップ1SBを所定の温度に加熱しつつ、吸着コレット9で第3の半導体チップ1SCを接着剤層21に押圧することによって、第3の半導体チップ1SCを第2の半導体チップ1SBに接着する。
Similar to the process shown in FIG. 2A, the third semiconductor chip 1SC is held by the
次に、図11(c)に示すように、第3の半導体チップ1SC上に第4の半導体チップ1SDを接着する。第3の半導体チップ1SCと第4の半導体チップ1SDとの接着は、第3の半導体チップ1SCの回路面に形成された第3の表面保護膜兼接着剤層2Cにより実施される。第4の半導体チップ1SDは、電極パッド4の位置が第3の半導体チップ1SCと同方向となるように配置される。接着工程は第1の実施形態と同様である。そして、第3及び第4の表面保護膜兼接着剤層2C、2Dをキュア処理して硬化させた後、第3及び第4の半導体チップ1SC、1SDの電極パッド4にワイヤボンディングを実施する。
Next, as shown in FIG. 11C, the fourth semiconductor chip 1SD is bonded onto the third semiconductor chip 1SC. Bonding of the third semiconductor chip 1SC and the fourth semiconductor chip 1SD is performed by the third surface protective film /
以上のように、積層に際しては、基板(半導体素子搭載部に半硬化接着剤付き、あるいは半硬化フィルム個片貼り有り、液状接着剤塗布有り)、
1段目ピックアップ+ダイボンディング
2段目ピックアップ+ダイボンディング
ワイヤボンディング
下段半導体素子表面に半導体素子搭載部に半硬化接着剤、あるいは半硬化フィルム個片貼り又は、液状接着剤を塗布
3段目ピックアップ+ダイボンディング
4段目ピックアップ+ダイボンディング
ワイヤボンディング
を経て実装される。
As described above, when laminating, a substrate (with a semi-cured adhesive on the semiconductor element mounting portion, or with a semi-cured film piece attached, with a liquid adhesive applied),
1st pick-up + die bonding 2nd pick-up + die bonding wire bonding Lower semi-cured adhesive or semi-cured film piece on the surface of the semiconductor element mounting or liquid adhesive applied 3rd pick-up + It is mounted via die bonding 4th stage pickup + die bonding wire bonding.
なお2段目の半導体素子のワイヤボンディング前及び4段目半導体素子のワイヤボンディング前に熱硬化工程(キュア)を入れてもよい。 A thermosetting step (cure) may be performed before wire bonding of the second-stage semiconductor element and before wire bonding of the fourth-stage semiconductor element.
この後、図4に示した半導体装置16と同様に、半導体チップ1SA〜1SDをボンディングワイヤ14等と共に封止樹脂15で封止することによって、図10に示す半導体装置20が作製される。配線基板10の下面側には、図示を省略した半田バンプ等による外部電極が設けられる。図10及び図11では2つの半導体チップ1Sを同方向に積層してチップ積層体を構成すると共に、そのような2個のチップ積層体を階段方向が逆方向となるように積層した状態を示している。チップ積層体を構成する半導体チップの数やチップ積層体の積層数は特に限定されず、それぞれ複数であればよい。
Thereafter, similarly to the
なお、本実施形態のように、折り返しがある場合でかつ高温のワイヤボンディングの熱履歴にさらされた場合、接着剤の硬化が進み、接着性が劣化する。この劣化防止を避けることは困難なため、光重合開始剤を1%以上含有し、少なくとも一部に熱硬化成分を含んだ接着剤又は、感光性接着剤上に光重合開始剤を1%以上含有し、少なくとも一部に熱硬化成分を含んだ接着層を塗布あるいは貼り付けて、これを補うことができる。本実施形態においても、光重合開始剤は樹脂組成の1%以上が必要でこれを下回ると光照射時間が長くなり、照射面が発熱することで不必要に樹脂硬化が進んでしまう。 Note that, as in the present embodiment, when there is a turnback and the heat history of high-temperature wire bonding is exposed, the curing of the adhesive proceeds and the adhesiveness deteriorates. Since it is difficult to avoid this deterioration prevention, the photopolymerization initiator is contained 1% or more, and the photopolymerization initiator is contained 1% or more on the adhesive containing at least a part of the thermosetting component or the photosensitive adhesive. This can be compensated by applying or affixing an adhesive layer containing and containing a thermosetting component at least in part. Also in the present embodiment, the photopolymerization initiator needs to be 1% or more of the resin composition. If the photopolymerization initiator is less than this, the light irradiation time becomes long, and the resin surface is unnecessarily cured by generating heat on the irradiated surface.
(第3の実施形態)
次に第3の実施形態について説明する。図12は第3の実施形態の半導体装置の製造方法を適用して作製した半導体装置を示す断面図である。図10に示した半導体装置20と同様であるが、本実施形態では、外部接続端子としてはんだボール40が形成されている。本実施形態でも、第1の実施形態と同様にして作製並びにピックアップすると共に、配線基板10上に順に積層された第1〜第4の半導体チップ1SA〜1SDを有している。そして本実施形態においても、第1及び第2の半導体チップ1SA、1SBと第3及び第4の半導体チップ1SC、1SDの階段方向は逆向きとされており、同様である。配線基板10上に形成された接続パッド13と第1〜第4の半導体チップ1SA〜1SDの電極パッド4との間をボンディングワイヤ14によって接続している。
(Third embodiment)
Next, a third embodiment will be described. FIG. 12 is a cross-sectional view showing a semiconductor device manufactured by applying the semiconductor device manufacturing method of the third embodiment. Although similar to the
本実施形態では、チップ積層前に第1〜第4の半導体チップ1SA〜1SDのうち下段側のチップ表面にチップ搭載部半硬化接着剤、あるいは半硬化フィルム個片貼り又は、液状接着剤を塗布している。これは、チップ積層の折り返し部の感光性接着剤が、ワイヤボンディングの熱履歴により硬化が進むため、接着性が劣化するのを補うためである。前記実施形態2の場合と同様に、最下段及び折り返し部に別途接着剤層を形成し、表面保護膜兼接着剤層2A〜2Dの接着性低下を補うための接着剤層を確保しておくようにしてもよい。
In this embodiment, a chip mounting part semi-cured adhesive, or a semi-cured film piece is applied or a liquid adhesive is applied to the lower chip surface of the first to fourth semiconductor chips 1SA to 1SD before chip stacking. doing. This is because the photosensitive adhesive at the folded portion of the chip stack is cured due to the thermal history of wire bonding, so that the adhesiveness is deteriorated. As in the case of the second embodiment, an adhesive layer is separately formed on the lowermost stage and the folded portion, and an adhesive layer is secured to compensate for the lowering of the adhesion of the surface protective film /
(第4の実施形態)
次に第4の実施形態について説明する。図13は第4の実施形態の半導体装置の製造方法を適用して作製した半導体装置を示す断面図である。本実施形態では、感光性を有しポジ又はネガ型で保護膜兼接着剤2A〜2Dがそれぞれウエハレベルで塗布されたウエハを用いる。絶縁性基板表面に配線層の形成された、配線基板に代えて、金属製のリードフレーム50を用いている。このリードフレームは、ダイパッド51とリード端子52とを有しており、ダイパッド51の両面にそれぞれ順に第1〜第4の半導体チップ1SA〜1SDが感光性を有する保護膜兼接着剤層2A〜2Dを介して積層されている。そして各半導体チップ1SA〜1SDの電極パッド4とリード端子がボンディングワイヤ14によって接続されている。15は封止樹脂である。
(Fourth embodiment)
Next, a fourth embodiment will be described. FIG. 13 is a cross-sectional view showing a semiconductor device manufactured by applying the semiconductor device manufacturing method of the fourth embodiment. In this embodiment, a wafer having a photosensitivity and having a positive or negative type and coated with the protective film and
本実施形態においても、上記第2の実施形態と同様に半導体チップとその感光性保護膜兼接着剤を露光/現像することで順次積層される。その際、特に第1層目に積層される第1の半導体チップ1SA及び折り返し部の第2の半導体チップ1SBの電気的接続用パッド及び個片化用ストリート(例えばダイシングストリート)を開口する、感光性を有する保護膜兼接着剤層として、UV光硬化+熱硬化型樹脂を使用する。本実施形態の場合は、チップ積層体を形成しておき、これをリードフレームに接着してもよい。なお、この接着剤層としては、液状樹脂、フィルムいずれを用いてもよい。 Also in this embodiment, similar to the second embodiment, the semiconductor chips and their photosensitive protective film / adhesive are sequentially stacked by exposure / development. At this time, in particular, the photosensitive semiconductor chip 1SA and the second semiconductor chip 1SB in the folded portion that are stacked in the first layer are opened in the electrical connection pads and singulation streets (for example, dicing streets). As a protective film / adhesive layer having a property, UV light curing + thermosetting resin is used. In this embodiment, a chip stack may be formed and bonded to the lead frame. As this adhesive layer, either a liquid resin or a film may be used.
また、前記第2〜第4の実施形態においても、第1の実施形態の場合と同様、回路形成面を第1の面とし、裏面側を第2の面とし、ワイヤボンディングにより基材である配線基板に接続する場合について説明したが、これに限定されるものではない。例えば、フリップチップ接続あるいはシリコン貫通電極構造(TSV)などにおいて、半導体素子相互間は別途接続されている構造の半導体装置に対しても適用可能である。 In the second to fourth embodiments, as in the case of the first embodiment, the circuit forming surface is the first surface, the back surface is the second surface, and the substrate is formed by wire bonding. Although the case where it connects to a wiring board was demonstrated, it is not limited to this. For example, the present invention can be applied to a semiconductor device having a structure in which semiconductor elements are separately connected in flip chip connection or through silicon via structure (TSV).
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.
1 半導体ウエハ、2,2A,2B,2C,2D 感光性を有する表面保護膜兼接着剤層、3 開口部、4 電極パッド、5 ダイシング溝、6 保護テープ、1S,1SA,1SB,1SC,1SD 半導体チップ、8 支持シート、9 吸着コレット、9a 吸着面、10 配線基板、12 光重合開始剤を含有し光硬化性を有する熱硬化型接着フィルム、13 接続パッド、14 ボンディングワイヤ、16,20 半導体装置、21 接着剤層。 1 Semiconductor wafer, 2, 2A, 2B, 2C, 2D Photosensitive surface protective film / adhesive layer, 3 openings, 4 electrode pads, 5 dicing grooves, 6 protective tape, 1S, 1SA, 1SB, 1SC, 1SD Semiconductor chip, 8 Support sheet, 9 Adsorption collet, 9a Adsorption surface, 10 Wiring board, 12 Thermosetting adhesive film containing photopolymerization initiator and having photocuring property, 13 Connection pad, 14 Bonding wire, 16, 20 Semiconductor Device, 21 Adhesive layer.
Claims (7)
前記半導体素子の開口部に形成された端子と、前記基材に形成された端子とをボンディングワイヤによって接続する工程と、
前記半導体素子とボンディングワイヤとを封止する工程と、
を備え、
前記ダイボンディング工程は、前記基材あるいは下段の半導体素子の所定位置に、光硬化性を有する熱硬化性接着剤を光硬化によりBステージ化し、前記半導体素子を仮止めする工程と、Bステージ化された前記光硬化性を有する熱硬化性接着剤を一括して硬化させる工程とを含み、
前記光硬化性を有する熱硬化性接着剤層は、硬化した状態における260℃時貯蔵弾性率が2MPa以上6MP以下、であることを特徴とする半導体装置の製造方法。 A die bonding step of stacking a plurality of semiconductor elements on the base material by sequentially bonding the semiconductor elements to a predetermined position of the base material on the heated stage or the lower semiconductor element;
Connecting a terminal formed in the opening of the semiconductor element and a terminal formed in the base material by a bonding wire;
Sealing the semiconductor element and the bonding wire;
With
The die bonding step includes a step of photo-curing a thermosetting adhesive having photo-curing property at a predetermined position of the base material or the lower semiconductor element, and temporarily fixing the semiconductor element; And collectively curing the photocurable thermosetting adhesive that has been made,
The method for manufacturing a semiconductor device, wherein the photocurable thermosetting adhesive layer has a storage elastic modulus at 260 ° C. in a cured state of 2 MPa or more and 6 MP or less .
光重合開始剤を1%以上含有し、少なくとも一部に熱硬化成分を含むことを特徴とする請求項1に記載の半導体装置の製造方法。 Thermosetting adhesive layer having the light curability,
2. The method of manufacturing a semiconductor device according to claim 1 , comprising a photopolymerization initiator in an amount of 1% or more and a thermosetting component at least partially.
前記光硬化性を有する熱硬化性接着剤層を塗布する工程で塗布された揮発成分を乾燥させる工程と、
前記光硬化性を有する熱硬化性接着剤層を、露光・現像にて電気的接続部と少なくともダイシング領域で開口する工程と、
前記ダイシング領域に沿って第1の面からハーフカットダイシングする工程と、
前記第1の面を保護テープに貼り付ける工程と、
前記第1の面に対向する第2の面からハーフカットダイシングされた深さを越えて前記第2の面を研削し、前記ウエハを個片化し、半導体素子を形成する工程と、
研削された前記第2の面をピックアップテープに貼り付け、前記第1の面に形成された前記保護テープを剥す工程と、
前記半導体素子を加熱されたステージ上の基材あるいは下段の半導体素子の所定位置に接着するダイボンディング工程と、
前記半導体素子の開口部に形成された端子と、前記基材に形成された端子とをボンディングワイヤによって接続する工程と、
前記半導体素子とボンディングワイヤとを封止する工程と、
を備えたことを特徴とする請求項1または2に記載の半導体装置の製造方法。 A step of applying a thermosetting adhesive layer having the photocurable the first surface of the circuit formed U Fine,
Drying the volatile component applied in the step of applying the photo-curable thermosetting adhesive layer; and
A step of opening the thermosetting adhesive layer having the photocurable property in an electrical connection portion and at least a dicing region by exposure and development ;
A step of half-cut dicing from the first surface along the front Symbol dicing region,
Attaching the first surface to a protective tape;
Grinding the second surface beyond the depth of half-cut dicing from the second surface facing the first surface, separating the wafer into individual pieces, and forming a semiconductor element;
Attaching the ground second surface to a pickup tape and peeling the protective tape formed on the first surface;
A die bonding step of bonding the semiconductor element to a predetermined position of a substrate on a heated stage or a semiconductor element on a lower stage;
Connecting a terminal formed in the opening of the semiconductor element and a terminal formed in the base material by a bonding wire;
Sealing the semiconductor element and the bonding wire;
The method for manufacturing a semiconductor device according to claim 1, further comprising :
85℃85%×24H後の吸水率は0.8%以下であることを特徴とする請求項1から3のいずれか1項に記載の半導体装置の製造方法。 The die shear strength at 260 ° C. between the thermosetting adhesive layer having the photocurable property and the semiconductor element is 0.6 MPa or more,
The method of manufacturing a semiconductor device according to claim 1, wherein in any one of the three that water absorption after 85 ℃ 85% × 24H is not more than 0.8%.
前記積層折り返し部の前記半導体素子の第2の面に、光硬化性を有する熱硬化性接着剤層を塗布する工程を含むことを特徴とする請求項1から4のいずれか1項に記載の半導体装置の製造方法。 The semiconductor elements are stacked so as to leave three or more staircases so as to leave a wire bonding region, and the semiconductor elements are stacked while being shifted in the opposite direction.
The second surface of the semiconductor element of the laminated folded portion, according to any one of claims 1 4, characterized in that it comprises a step of applying a thermosetting adhesive layer having a photocurable A method for manufacturing a semiconductor device.
前記積層折り返し部においては上段側の半導体素子の第2の面に配された、光硬化性を有する熱硬化性接着剤層と、下段側の前記半導体素子の第1の面に配された、光硬化性を有し、電気的接続部に開口を有する熱硬化性接着剤層との2層構造の接着剤層を有し、
前記光硬化性を有する熱硬化性接着剤層は、硬化した状態における260℃時貯蔵弾性率が2MPa以上6MP以下、であることを特徴とする半導体装置。 A semiconductor device having a multi-layered folded portion having a multi-layered structure in which three or more semiconductor elements are stacked in a staircase shape leaving a wire bonding region, and the semiconductor elements are shifted in the reverse direction at a folded portion,
In the laminated folded portion is coordinating the second surface of the semiconductor element of the upper side, and a thermosetting adhesive layer having a photocurable was distribution on a first surface of the semiconductor element of the lower stage, a photocurable, possess an adhesive layer of 2-layer structure of a thermosetting adhesive layer having an opening in the electrical connections,
The photocurable thermosetting adhesive layer has a storage elastic modulus at 260 ° C. in a cured state of 2 MPa or more and 6 MP or less .
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013060693A JP5902114B2 (en) | 2013-03-22 | 2013-03-22 | Semiconductor device and manufacturing method thereof |
TW102129170A TWI521585B (en) | 2013-03-22 | 2013-08-14 | Semiconductor device and manufacturing method thereof |
CN201310376382.3A CN104064483B (en) | 2013-03-22 | 2013-08-26 | Semiconductor device and its manufacture method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013060693A JP5902114B2 (en) | 2013-03-22 | 2013-03-22 | Semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014187167A JP2014187167A (en) | 2014-10-02 |
JP5902114B2 true JP5902114B2 (en) | 2016-04-13 |
Family
ID=51552141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013060693A Active JP5902114B2 (en) | 2013-03-22 | 2013-03-22 | Semiconductor device and manufacturing method thereof |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5902114B2 (en) |
CN (1) | CN104064483B (en) |
TW (1) | TWI521585B (en) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6465339B2 (en) * | 2014-10-16 | 2019-02-06 | 日立化成株式会社 | Photosensitive adhesive composition and method for manufacturing semiconductor device using the same |
KR101593833B1 (en) * | 2014-10-17 | 2016-02-12 | 세메스 주식회사 | Unit for heating a printed circuit board and apparatus for bonding dies including the same |
JP6707292B2 (en) * | 2016-10-14 | 2020-06-10 | 株式会社ディスコ | Method of manufacturing laminated chip |
WO2018139612A1 (en) * | 2017-01-30 | 2018-08-02 | 三井化学東セロ株式会社 | Component-manufacturing film, component-manufacturing tool, and component-manufacturing method |
JP2019046961A (en) * | 2017-09-01 | 2019-03-22 | Tdk株式会社 | Suction nozzle, visual inspection device including the same, and method of manufacturing circuit board |
JP2018100423A (en) * | 2018-03-20 | 2018-06-28 | リンテック株式会社 | Adhesive tape and method of manufacturing semiconductor device |
KR102062693B1 (en) * | 2018-11-13 | 2020-01-06 | 주식회사 엘레판트 | Method for manufacturing substrate |
TWI774936B (en) | 2019-03-08 | 2022-08-21 | 台灣愛司帝科技股份有限公司 | Carrier structure and carrier apparatus |
TWI746209B (en) * | 2020-10-15 | 2021-11-11 | 均華精密工業股份有限公司 | Producing apparatus and catcher |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7829980B2 (en) * | 2007-04-24 | 2010-11-09 | Everspin Technologies, Inc. | Magnetoresistive device and method of packaging same |
JP5549671B2 (en) * | 2009-06-30 | 2014-07-16 | 日立化成株式会社 | Photosensitive adhesive, and film adhesive, adhesive sheet, adhesive pattern, semiconductor wafer with adhesive layer, and semiconductor device using the same |
JP5732815B2 (en) * | 2009-10-30 | 2015-06-10 | 日立化成株式会社 | Photosensitive adhesive composition, film adhesive using the same, adhesive sheet, adhesive pattern, semiconductor wafer with adhesive layer, transparent substrate with adhesive layer, and semiconductor device. |
JP5537515B2 (en) * | 2011-09-01 | 2014-07-02 | 株式会社東芝 | Manufacturing method and manufacturing apparatus of stacked semiconductor device |
-
2013
- 2013-03-22 JP JP2013060693A patent/JP5902114B2/en active Active
- 2013-08-14 TW TW102129170A patent/TWI521585B/en active
- 2013-08-26 CN CN201310376382.3A patent/CN104064483B/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN104064483B (en) | 2017-06-06 |
TWI521585B (en) | 2016-02-11 |
JP2014187167A (en) | 2014-10-02 |
TW201438080A (en) | 2014-10-01 |
CN104064483A (en) | 2014-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5902114B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5537515B2 (en) | Manufacturing method and manufacturing apparatus of stacked semiconductor device | |
KR101493872B1 (en) | Backgrinding-underfill film, method of the same, semiconductor package and method for formation of the same using the backgrinding-underfill film | |
US7459774B2 (en) | Stacked chip package using photosensitive polymer and manufacturing method thereof | |
JP6031059B2 (en) | Semiconductor device, stacked semiconductor device, post-sealing stacked semiconductor device, and manufacturing method thereof | |
JP6534948B2 (en) | Method of manufacturing semiconductor device, method of manufacturing flip chip type semiconductor device, semiconductor device and flip chip type semiconductor device | |
JP2004207306A (en) | Semiconductor device and its manufacturing method | |
KR20070033046A (en) | Semiconductor device manufacturing method and wafer processing tape | |
US8642390B2 (en) | Tape residue-free bump area after wafer back grinding | |
JP6031060B2 (en) | Semiconductor device, stacked semiconductor device, post-sealing stacked semiconductor device, and manufacturing method thereof | |
WO2008038345A1 (en) | Method for manufacturing semiconductor device | |
KR20100066384A (en) | Method of manufacturing semiconductor device in which bottom surface and side surface of semiconductor substrate are covered with resin protective film | |
TWI773341B (en) | Manufacturing method of semiconductor device | |
JP2011155191A (en) | Method of manufacturing semiconductor device, and adhesive sheet for circuit member connection | |
CN111128749A (en) | Wafer level packaging method using lithographically bondable material | |
JP4515129B2 (en) | Manufacturing method of semiconductor device | |
JP2007251197A (en) | Method for manufacturing semiconductor device | |
JP2008141114A (en) | Method for manufacturing semiconductor chip for stacked chip and method for manufacturing stacked chip | |
JP2007115770A (en) | Manufacturing method of semiconductor device | |
TWI751483B (en) | Method for manufacturing semiconductor package | |
US11527503B2 (en) | Method for manufacturing semiconductor package | |
JP6343980B2 (en) | Manufacturing method of semiconductor device | |
TWI834204B (en) | Processing method | |
JP2023005208A (en) | Method for manufacturing chip with protective film | |
JP2021129052A (en) | Manufacturing method for semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150617 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150707 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150825 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20151102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160309 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5902114 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |