JP5899653B2 - Imaging device - Google Patents
Imaging device Download PDFInfo
- Publication number
- JP5899653B2 JP5899653B2 JP2011105193A JP2011105193A JP5899653B2 JP 5899653 B2 JP5899653 B2 JP 5899653B2 JP 2011105193 A JP2011105193 A JP 2011105193A JP 2011105193 A JP2011105193 A JP 2011105193A JP 5899653 B2 JP5899653 B2 JP 5899653B2
- Authority
- JP
- Japan
- Prior art keywords
- focus detection
- unit
- period
- pixel
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Focusing (AREA)
- Automatic Focus Adjustment (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
本発明は、撮像装置に関する。 The present invention relates to an imaging apparatus.
近年、自動焦点調節機能（ＡＦ機能）を有するビデオカメラやデジタルカメラが広く一般に普及している。この種のデジタルカメラには、ＣＭＯＳ型の撮像装置やＣＣＤ型の撮像装置が用いられる。例えば、ＣＭＯＳ型の撮像装置は、複数の画素が２次元行列状に配置された画素アレイを有している。各画素は、光信号を電気信号に変換する光電変換部を有している。また、デジタルカメラは、撮像用の画素アレイとは別に、焦点検出を実施するための専用の焦点検出素子を有する場合もある。なお、撮像用の画素と焦点検出用の画素とを混在して配置した撮像装置も提案されている（例えば、特許文献１）。 In recent years, video cameras and digital cameras having an automatic focus adjustment function (AF function) have been widely used. For this type of digital camera, a CMOS type imaging device or a CCD type imaging device is used. For example, a CMOS-type imaging device has a pixel array in which a plurality of pixels are arranged in a two-dimensional matrix. Each pixel has a photoelectric conversion unit that converts an optical signal into an electrical signal. In addition, the digital camera may have a dedicated focus detection element for performing focus detection separately from the pixel array for imaging. An imaging apparatus in which imaging pixels and focus detection pixels are mixedly arranged has also been proposed (for example, Patent Document 1).
ＣＭＯＳ型の撮像装置では、選択された行毎にシャッタ動作を行うローリングシャッタ方式が用いられる場合が多い。このため、特許文献１の構成では、複数の焦点検出用の画素の露光タイミングを互いに同一にすることは、困難である。焦点検出用の画素の露光タイミングが複数の焦点検出用の画素で互いに異なる場合、焦点検出精度が低下するおそれがある。また、撮像用の画素と焦点検出用の画素とが同じ行に配置されている場合、撮像用の画素を適切な露光時間で露光しているときに、焦点検出用の画素を適切な露光時間で露光することは、困難である。焦点検出用の画素を適切な露光時間で露光できない場合、焦点検出精度が低下する。
In a CMOS type imaging apparatus, a rolling shutter system that performs a shutter operation for each selected row is often used. For this reason, in the configuration of
本発明の目的は、焦点検出用の画素の露光タイミングを適切に制御可能な撮像装置を提供することである。 An object of the present invention is to provide an imaging apparatus capable of appropriately controlling the exposure timing of pixels for focus detection.
撮像装置の一例は、複数の焦点検出用画素および複数の撮像用画素が配置された画素アレイを有している。各焦点検出用画素は、入射光を光電変換して電荷を生成する第１光電変換部と、電極を有し電極に印加される電圧により制御され第１光電変換部から転送される電荷を蓄積するメモリ部と、電極を有し電極に印加される電圧により制御され第１光電変換部からメモリ部に電荷を転送する第１の転送部と、メモリ部から増幅部に電荷を転送する第２の転送部と、メモリ部を遮光する遮光部とを有している。また、各撮像用画素は、入射光を光電変換して電荷を生成する第２光電変換部を有している。また、第１光電変換部は、第２光電変換部より小さく、メモリ部は、焦点検出用画素の遮光部で遮光された領域であって、第１光電変換部がない領域にのみ配置される。また、メモリ部の電極および第１の転送部の電極には共通の信号電圧が印加される。
撮像装置の他の例は、複数の焦点検出用画素および複数の撮像用画素が配置された画素アレイと、撮像用画素および焦点検出用画素の動作を制御する制御部とを有している。各焦点検出用画素は、入射光を光電変換して電荷を生成する第１光電変換部と、第１光電変換部から転送される電荷を蓄積するメモリ部と、第１光電変換部からメモリ部に電荷を転送する第１の転送部と、メモリ部から増幅部に電荷を転送する第２の転送部と、メモリ部を遮光する遮光部とを有している。また、各撮像用画素は、入射光を光電変換して電荷を生成する第２光電変換部を有している。また、第１光電変換部は、第２光電変換部より小さく、メモリ部は、焦点検出用画素の遮光部で遮光された領域であって、第１光電変換部がない領域にのみ配置される。また、制御部は、画素アレイで異なる行に配置された複数の焦点検出用画素の露光タイミングが互いに同じになるように、焦点検出用画素の動作を制御する。
An example of the imaging apparatus has a pixel array in which a plurality of focus detection pixels and a plurality of imaging pixels are arranged. Each focus detection pixel has a first photoelectric conversion unit that photoelectrically converts incident light to generate charges, and stores charges transferred from the first photoelectric conversion unit that are controlled by a voltage applied to the electrodes. A first transfer unit that has an electrode and is controlled by a voltage applied to the electrode and transfers charge from the first photoelectric conversion unit to the memory unit; and a second transfer unit that transfers charge from the memory unit to the amplification unit And a light-shielding part that shields the memory part. Each imaging pixel has a second photoelectric conversion unit that photoelectrically converts incident light to generate charges. In addition, the first photoelectric conversion unit is smaller than the second photoelectric conversion unit, and the memory unit is disposed only in a region that is shielded by the light shielding unit of the focus detection pixel and does not have the first photoelectric conversion unit. . A common signal voltage is applied to the electrodes of the memory section and the first transfer section.
Another example of the imaging apparatus includes a pixel array in which a plurality of focus detection pixels and a plurality of imaging pixels are arranged, and a control unit that controls operations of the imaging pixels and the focus detection pixels. Each focus detection pixel includes a first photoelectric conversion unit that photoelectrically converts incident light to generate charges, a memory unit that accumulates charges transferred from the first photoelectric conversion unit, and a memory unit from the first photoelectric conversion unit A first transfer unit that transfers charges to the second transfer unit, a second transfer unit that transfers charges from the memory unit to the amplification unit, and a light-shielding unit that shields the memory unit. Each imaging pixel has a second photoelectric conversion unit that photoelectrically converts incident light to generate charges. In addition, the first photoelectric conversion unit is smaller than the second photoelectric conversion unit, and the memory unit is disposed only in a region that is shielded by the light shielding unit of the focus detection pixel and does not have the first photoelectric conversion unit. . Further, the control unit controls the operation of the focus detection pixels so that the exposure timings of the plurality of focus detection pixels arranged in different rows in the pixel array are the same.
本発明によれば、焦点検出用の画素の露光タイミングを適切に制御可能な撮像装置を提供できる。 ADVANTAGE OF THE INVENTION According to this invention, the imaging device which can control appropriately the exposure timing of the pixel for focus detection can be provided.
以下、本発明の実施形態を図面を用いて説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
図１は、本発明の一実施形態を示している。図１の網掛け部分は、図２で説明する焦点検出用画素ＰＸＦ内のメモリ部ＭＵを示している。この実施形態の撮像装置ＩＭＵは、例えば、ＣＭＯＳ型の撮像装置であり、デジタルカメラに搭載される。例えば、撮像装置ＩＭＵは、画素アレイＡＲＹおよび制御部ＣＮＴを有している。 FIG. 1 shows an embodiment of the present invention. The shaded portion in FIG. 1 shows the memory unit MU in the focus detection pixel PXF described in FIG. The imaging device IMU of this embodiment is, for example, a CMOS type imaging device and is mounted on a digital camera. For example, the imaging device IMU includes a pixel array ARY and a control unit CNT.
画素アレイＡＲＹは、例えば、マイクロレンズおよびカラーフィルタを介して入射される光の量に応じた電気信号（以下、画像信号とも称する）を生成する複数の撮像用画素ＰＸＩと、複数の焦点検出用画素ＰＸＦとを有している。例えば、複数の撮像用画素ＰＸＩは、赤色（Ｒ）、緑色（Ｇｒ、Ｇｂ）、青色（Ｂ）のカラーフィルタをそれぞれ有し、ベイヤー配列で配置されている。なお、赤色（Ｒ）、緑色（Ｇｒ、Ｇｂ）、青色（Ｂ）のカラーフィルタをそれぞれ有する撮像用画素ＰＸＩの配列は、ベイヤー配列に限定されない。 The pixel array ARY includes, for example, a plurality of imaging pixels PXI that generate an electrical signal (hereinafter also referred to as an image signal) corresponding to the amount of light incident through a micro lens and a color filter, and a plurality of focus detection pixels. And a pixel PXF. For example, the plurality of imaging pixels PXI have red (R), green (Gr, Gb), and blue (B) color filters, respectively, and are arranged in a Bayer array. Note that the arrangement of the imaging pixels PXI each having red (R), green (Gr, Gb), and blue (B) color filters is not limited to the Bayer arrangement.
焦点検出用画素ＰＸＦは、例えば、公知の瞳分割方式による自動焦点検出処理に用いられる信号を生成するための画素であり、行方向（図１の横方向）に延在する焦点検出領域ＦＤＡ（図１の破線で囲んだ領域）に配置される。なお、焦点検出用画素ＰＸＦが配置される焦点検出領域ＦＤＡは、列方向（図１の縦方向）に延在して設けられてもよいし、複数設けられてもよい。 The focus detection pixel PXF is, for example, a pixel for generating a signal used for an automatic focus detection process by a known pupil division method, and a focus detection area FDA (in the horizontal direction in FIG. 1) ( (Region surrounded by a broken line in FIG. 1). The focus detection area FDA in which the focus detection pixels PXF are arranged may be provided so as to extend in the column direction (vertical direction in FIG. 1), or a plurality of focus detection areas FDA may be provided.
制御部ＣＮＴは、例えば、画素アレイＡＲＹの撮像用画素ＰＸＩおよび焦点検出用画素ＰＸＦの動作を制御する。なお、制御部ＣＮＴは、撮像装置ＩＭＵとは別に設けられてもよい。すなわち、撮像装置ＩＭＵは、図１の構成から制御部ＣＮＴが省かれた構成でもよい。 For example, the control unit CNT controls the operations of the imaging pixels PXI and the focus detection pixels PXF of the pixel array ARY. Note that the control unit CNT may be provided separately from the imaging device IMU. That is, the imaging apparatus IMU may have a configuration in which the control unit CNT is omitted from the configuration in FIG.
図２は、図１に示した撮像用画素ＰＸＩおよび焦点検出用画素ＰＸＦの概要を示している。なお、図２は、画素アレイＡＲＹの撮像面側（後述する図３、図４の上側）から見た撮像用画素ＰＸＩおよび焦点検出用画素ＰＸＦを示している。また、図２では、図を見やすくするために、配線やカラーフィルタ等の記載を省略している。図２の網掛け部分は、メモリ部ＭＵを示している。 FIG. 2 shows an outline of the imaging pixel PXI and the focus detection pixel PXF shown in FIG. FIG. 2 shows the imaging pixels PXI and the focus detection pixels PXF viewed from the imaging surface side of the pixel array ARY (upper side in FIGS. 3 and 4 described later). Further, in FIG. 2, illustrations of wirings, color filters, and the like are omitted for easy viewing of the drawing. The shaded portion in FIG. 2 indicates the memory unit MU.
撮像用画素ＰＸＩは、光電変換部としてのフォトダイオードＰＤａと、画像信号を読み出すための回路部ＣＩＲＵとを有している。例えば、フォトダイオードＰＤａは、マイクロレンズＭＬＮおよび開口部ＡＰを介して入射される光を光電変換して電荷を生成する。なお、例えば、開口部ＡＰ以外の回路部ＣＩＲＵ等の領域では、マイクロレンズＭＬＮを介して入射される光は、図３に示す遮光部ＭＳ等により遮蔽される。 The imaging pixel PXI includes a photodiode PDa as a photoelectric conversion unit and a circuit unit CIRU for reading out an image signal. For example, the photodiode PDa generates electric charge by photoelectrically converting light incident through the microlens MLN and the opening AP. For example, in a region such as the circuit unit CIRU other than the opening AP, light incident through the microlens MLN is shielded by the light shielding unit MS illustrated in FIG.
回路部ＣＩＲＵは、例えば、後述する図６、図７に示す転送トランジスタＭＴＲ、増幅トランジスタＭＡＭ、画素選択トランジスタＭＳＥ、リセットトランジスタＭＲＳおよびフローティングディフュージョンＦＤを有している。例えば、撮像用画素ＰＸＩでは、回路部ＣＩＲＵの転送トランジスタＭＴＲは、フォトダイオードＰＤａに隣接して配置される。また、例えば、焦点検出用画素ＰＸＦでは、回路部ＣＩＲＵの転送トランジスタＭＴＲは、メモリ部ＭＵに隣接して配置される。なお、回路部ＣＩＲＵの配置は、この例に限定されない。 The circuit unit CIRU includes, for example, a transfer transistor MTR, an amplification transistor MAM, a pixel selection transistor MSE, a reset transistor MRS, and a floating diffusion FD shown in FIGS. For example, in the imaging pixel PXI, the transfer transistor MTR of the circuit unit CIRU is disposed adjacent to the photodiode PDa. For example, in the focus detection pixel PXF, the transfer transistor MTR of the circuit unit CIRU is disposed adjacent to the memory unit MU. The arrangement of the circuit unit CIRU is not limited to this example.
焦点検出用画素ＰＸＦは、光電変換部としてのフォトダイオードＰＤｂと、フォトダイオードＰＤｂから転送される電荷を蓄積するメモリ部ＭＵと、画像信号を読み出すための回路部ＣＩＲＵとを有している。例えば、フォトダイオードＰＤｂは、マイクロレンズＭＬＮおよび開口部ＡＰを介して入射される光を光電変換して電荷を生成する。なお、例えば、開口部ＡＰ以外のメモリ部ＭＵ等の領域では、マイクロレンズＭＬＮを介して入射される光は、図４に示す遮光部ＭＳ等により遮蔽される。 The focus detection pixel PXF includes a photodiode PDb as a photoelectric conversion unit, a memory unit MU that accumulates charges transferred from the photodiode PDb, and a circuit unit CIRU for reading out an image signal. For example, the photodiode PDb photoelectrically converts light incident through the microlens MLN and the opening AP to generate charges. For example, in a region such as the memory unit MU other than the opening AP, light incident through the microlens MLN is shielded by the light shielding unit MS shown in FIG.
焦点検出用画素群ＰＸＦＧは、例えば、行方向（図２の横方向）に配置された一対の焦点検出用画素ＰＸＦにより構成され、行方向に瞳分割した一対の像を生成する。例えば、焦点検出用画素群ＰＸＦＧ（一対の焦点検出用画素ＰＸＦ）から生成される一対の像の像ずれ量を検出することにより、デフォーカス量が算出される。 The focus detection pixel group PXFG includes, for example, a pair of focus detection pixels PXF arranged in the row direction (horizontal direction in FIG. 2), and generates a pair of images that are pupil-divided in the row direction. For example, the defocus amount is calculated by detecting the image shift amount of a pair of images generated from the focus detection pixel group PXFG (a pair of focus detection pixels PXF).
ここで、例えば、焦点検出用画素群ＰＸＦＧのうちの左側の焦点検出用画素ＰＸＦでは、フォトダイオードＰＤｂおよびメモリ部ＭＵがマイクロレンズＭＬＮの左半分および右半分にそれぞれ配置される。また、例えば、焦点検出用画素群ＰＸＦＧのうちの右側の焦点検出用画素ＰＸＦでは、フォトダイオードＰＤｂおよびメモリ部ＭＵは、マイクロレンズＭＬＮの右半分および左半分にそれぞれ配置される。 Here, for example, in the left focus detection pixel PXF in the focus detection pixel group PXFG, the photodiode PDb and the memory unit MU are arranged in the left half and the right half of the microlens MLN, respectively. Further, for example, in the right focus detection pixel PXF in the focus detection pixel group PXFG, the photodiode PDb and the memory unit MU are arranged in the right half and the left half of the microlens MLN, respectively.
図３は、図２に示した撮像用画素ＰＸＩのＡ−Ａ’線に沿う断面を示している。なお、図３では、配線等の記載を省略している。例えば、フォトダイオードＰＤａは、ｐ型の半導体基板ＳＵＢの受光面側（図３では上側）に形成されたｎ型の半導体領域ＮＡ１を有している。なお、フォトダイオードＰＤａの導電型は、この例に限定されない。半導体基板ＳＵＢに形成された絶縁部ＩＳは、例えば、互いに隣接するフォトダイオードＰＤａ間を絶縁するための領域である。また、例えば、半導体基板ＳＵＢ上に設けられたゲート層ＧＬＹには、上述した図２に示した回路部ＣＩＲＵのトランジスタのゲート電極等が形成される。 FIG. 3 shows a cross section taken along the line A-A ′ of the imaging pixel PXI shown in FIG. 2. In FIG. 3, illustration of wiring and the like is omitted. For example, the photodiode PDa has an n-type semiconductor region NA1 formed on the light receiving surface side (upper side in FIG. 3) of the p-type semiconductor substrate SUB. Note that the conductivity type of the photodiode PDa is not limited to this example. The insulating part IS formed in the semiconductor substrate SUB is a region for insulating between adjacent photodiodes PDa, for example. Further, for example, in the gate layer GLY provided on the semiconductor substrate SUB, the gate electrode of the transistor of the circuit unit CIRU shown in FIG. 2 described above is formed.
そして、ゲート層ＧＬＹ上には、複数の層を有する配線層ＭＬＹが設けられる。例えば、遮光部ＭＳは、配線層ＭＬＹの最下層（半導体基板ＳＵＢ側の層）に金属膜等で形成され、フォトダイオードＰＤａ以外の領域（絶縁部ＩＳ等）に対応する位置に配置される。すなわち、フォトダイオードＰＤａ上には、開口部ＡＰが形成される。なお、遮光部ＭＳは、配線層ＭＬＹの最下層以外に形成されてもよいし、配線と兼用されてもよい。例えば、配線は、遮光部ＭＳが設けられる層と別の層に形成されてもよいし、遮光部ＭＳが設けられる層と同じ層に形成されてもよい。 A wiring layer MLY having a plurality of layers is provided on the gate layer GLY. For example, the light shielding portion MS is formed of a metal film or the like in the lowest layer (layer on the semiconductor substrate SUB side) of the wiring layer MLY, and is disposed at a position corresponding to a region (insulating portion IS or the like) other than the photodiode PDa. That is, the opening AP is formed on the photodiode PDa. The light shielding portion MS may be formed other than the lowermost layer of the wiring layer MLY, or may be shared with the wiring. For example, the wiring may be formed in a layer different from the layer in which the light shielding unit MS is provided, or may be formed in the same layer as the layer in which the light shielding unit MS is provided.
配線層ＭＬＹ上には、カラーフィルタとして機能する光学フィルタＯＦＬが配置される。図３では、緑色（Ｇｂ）および青色（Ｂ）のカラーフィルタとしてそれぞれ機能する光学フィルタＯＦＬが交互に配置されている。光学フィルタＯＦＬ上には、平坦層ＰＬＹが形成されている。そして、平坦層ＰＬＹ上にマイクロレンズＭＬＮが配置されている。例えば、撮像用画素ＰＸＩでは、フォトダイオードＰＤａは、マイクロレンズＭＬＮ、光学フィルタＯＦＬ（カラーフィルタ）および開口部ＡＰを通過した光を受ける。 An optical filter OFL that functions as a color filter is disposed on the wiring layer MLY. In FIG. 3, optical filters OFL that function as green (Gb) and blue (B) color filters are alternately arranged. A flat layer PLY is formed on the optical filter OFL. The microlens MLN is disposed on the flat layer PLY. For example, in the imaging pixel PXI, the photodiode PDa receives light that has passed through the microlens MLN, the optical filter OFL (color filter), and the opening AP.
図４は、図２に示した焦点検出用画素ＰＸＦのＢ−Ｂ’線に沿う断面を示している。なお、図４では、配線等の記載を省略している。例えば、フォトダイオードＰＤｂは、ｐ型の半導体基板ＳＵＢの受光面側（図４では上側）に形成されたｎ型の半導体領域ＮＡ１を有している。 FIG. 4 shows a cross section taken along line B-B ′ of the focus detection pixel PXF shown in FIG. 2. In FIG. 4, description of wiring and the like is omitted. For example, the photodiode PDb has an n-type semiconductor region NA1 formed on the light receiving surface side (upper side in FIG. 4) of the p-type semiconductor substrate SUB.
メモリ部ＭＵは、フォトダイオードＰＤｂから転送される電荷を蓄積する蓄積部ＭＥＭと、フォトダイオードＰＤｂの電荷を蓄積部ＭＥＭに転送するメモリ転送部ＭＴＸとを有している。例えば、メモリ転送部ＭＴＸは、ｐ型の半導体基板ＳＵＢに形成されたｎ型の半導体領域ＮＡ２と、ゲート層ＧＬＹに形成されたゲート電極ＧＴの一部（領域ＮＡ２上の部分のゲート電極ＧＴ）とを有している。 The memory unit MU includes a storage unit MEM that stores charges transferred from the photodiode PDb, and a memory transfer unit MTX that transfers charges of the photodiode PDb to the storage unit MEM. For example, the memory transfer unit MTX includes an n-type semiconductor region NA2 formed on the p-type semiconductor substrate SUB and a part of the gate electrode GT formed on the gate layer GLY (a portion of the gate electrode GT on the region NA2). And have.
また、例えば、メモリ転送部ＭＴＸは、領域ＮＡ１、ＮＡ２間に形成されるｐ型の半導体領域ＰＡ１と、ゲート電極ＧＴの一部（領域ＰＡ１上の部分のゲート電極ＧＴ）と有している。すなわち、メモリ転送部ＭＴＸは、蓄積部ＭＥＭとフォトダイオードＰＤｂとの間に形成される。なお、絶縁部ＩＳは、互いに隣接する領域ＮＡ１間と、互いに隣接する領域ＮＡ２間とにそれぞれ形成される。すなわち、領域ＮＡ１、ＰＡ１、ＮＡ２は、絶縁部ＩＳ間に形成される。 For example, the memory transfer unit MTX includes a p-type semiconductor region PA1 formed between the regions NA1 and NA2, and a part of the gate electrode GT (a part of the gate electrode GT on the region PA1). That is, the memory transfer unit MTX is formed between the storage unit MEM and the photodiode PDb. The insulating part IS is formed between the adjacent areas NA1 and between the adjacent areas NA2. That is, the regions NA1, PA1, and NA2 are formed between the insulating portions IS.
ここで、例えば、フォトダイオードＰＤｂの領域ＮＡ１、メモリ転送部ＭＴＸの領域ＰＡ１および蓄積部ＭＥＭの領域ＮＡ２の不純物濃度は、互いに異なる。領域ＮＡ１、ＰＡ１、ＮＡ２の不純物濃度は、例えば、後述する図９、図１０に示すポテンシャルの関係を実現するように、それぞれ設定される。例えば、ゲート電極ＧＴの電圧が接地電圧ＧＮＤのときの蓄積部ＭＥＭのポテンシャルがフォトダイオードＰＤｂのポテンシャルとフローティングディフュージョンＦＤのポテンシャルとの間に位置するように、領域ＮＡ１、ＮＡ２の不純物濃度は、それぞれ設定される。なお、領域ＰＡ１の不純物濃度は、半導体基板ＳＵＢの不純物濃度と異なっていてもよいし、半導体基板ＳＵＢの不純物濃度と同じでもよい。 Here, for example, the impurity concentrations of the region NA1 of the photodiode PDb, the region PA1 of the memory transfer unit MTX, and the region NA2 of the storage unit MEM are different from each other. The impurity concentrations of the regions NA1, PA1, and NA2 are set so as to realize, for example, the potential relationship shown in FIGS. For example, the impurity concentrations of the regions NA1 and NA2 are respectively set so that the potential of the storage unit MEM when the voltage of the gate electrode GT is the ground voltage GND is located between the potential of the photodiode PDb and the potential of the floating diffusion FD. Is set. Note that the impurity concentration of the region PA1 may be different from the impurity concentration of the semiconductor substrate SUB, or may be the same as the impurity concentration of the semiconductor substrate SUB.
半導体基板ＳＵＢ上には、ゲート層ＧＬＹが形成される。上述したように、蓄積部ＭＥＭおよびメモリ転送部ＭＴＸのゲート電極ＧＴは、ゲート層ＧＬＹに形成される。例えば、蓄積部ＭＥＭおよびメモリ転送部ＭＴＸのゲート電極ＧＴは、互いに共通に設けられている。なお、蓄積部ＭＥＭおよびメモリ転送部ＭＴＸのゲート電極ＧＴは、互いに分離して設けられてもよい。また、例えば、ゲート層ＧＬＹには、蓄積部ＭＥＭおよびメモリ転送部ＭＴＸのゲート電極ＧＴとは別に、上述した図２に示した回路部ＣＩＲＵのトランジスタのゲート電極等が形成される。 A gate layer GLY is formed on the semiconductor substrate SUB. As described above, the gate electrode GT of the storage unit MEM and the memory transfer unit MTX is formed in the gate layer GLY. For example, the gate electrodes GT of the storage unit MEM and the memory transfer unit MTX are provided in common with each other. Note that the gate electrode GT of the storage unit MEM and the memory transfer unit MTX may be provided separately from each other. Further, for example, in the gate layer GLY, the gate electrode of the transistor of the circuit unit CIRU shown in FIG. 2 described above is formed separately from the gate electrode GT of the storage unit MEM and the memory transfer unit MTX.
そして、ゲート層ＧＬＹ上には、複数の層を有する配線層ＭＬＹが設けられる。例えば、遮光部ＭＳは、配線層ＭＬＹの最下層（半導体基板ＳＵＢ側の層）に金属膜等で形成され、フォトダイオードＰＤｂ以外の領域（メモリ部ＭＵ、絶縁部ＩＳ等）に対応する位置に配置される。すなわち、フォトダイオードＰＤｂ上には、開口部ＡＰが形成される。このように、焦点検出用画素ＰＸＦは、メモリ部ＭＵを遮光する遮光部ＭＳを有している。なお、遮光部ＭＳは、配線層ＭＬＹの最下層以外に形成されてもよいし、配線と兼用されてもよい。例えば、配線は、遮光部ＭＳが設けられる層と別の層に形成されてもよいし、遮光部ＭＳが設けられる層と同じ層に形成されてもよい。 A wiring layer MLY having a plurality of layers is provided on the gate layer GLY. For example, the light shielding portion MS is formed of a metal film or the like in the lowermost layer (semiconductor substrate SUB side layer) of the wiring layer MLY and is located at a position corresponding to a region other than the photodiode PDb (memory portion MU, insulating portion IS, etc.). Be placed. That is, the opening AP is formed on the photodiode PDb. As described above, the focus detection pixel PXF includes the light shielding unit MS that shields the memory unit MU. The light shielding portion MS may be formed other than the lowermost layer of the wiring layer MLY, or may be shared with the wiring. For example, the wiring may be formed in a layer different from the layer in which the light shielding unit MS is provided, or may be formed in the same layer as the layer in which the light shielding unit MS is provided.
配線層ＭＬＹ上には、例えば、青色の波長から赤色の波長までの光を透過する光学フィルタＯＦＬ（ＣＬＲ）が配置される。光学フィルタＯＦＬ上には、平坦層ＰＬＹが形成されている。そして、平坦層ＰＬＹ上にマイクロレンズＭＬＮが配置されている。例えば、焦点検出用画素ＰＸＦでは、フォトダイオードＰＤｂは、マイクロレンズＭＬＮ、光学フィルタＯＦＬ（ＣＬＲ）および開口部ＡＰを通過した光を受ける。また、フォトダイオードＰＤｂで生成された電荷は、例えば、ゲート電極ＧＴを制御することにより、メモリ転送部ＭＴＸを介して蓄積部ＭＥＭに転送される。したがって、この実施形態では、焦点検出用画素ＰＸＦのフォトダイオードＰＤｂで生成された電荷を蓄積部ＭＥＭに蓄積できる。 On the wiring layer MLY, for example, an optical filter OFL (CLR) that transmits light from a blue wavelength to a red wavelength is disposed. A flat layer PLY is formed on the optical filter OFL. The microlens MLN is disposed on the flat layer PLY. For example, in the focus detection pixel PXF, the photodiode PDb receives light that has passed through the microlens MLN, the optical filter OFL (CLR), and the opening AP. In addition, the charge generated by the photodiode PDb is transferred to the storage unit MEM via the memory transfer unit MTX by controlling the gate electrode GT, for example. Therefore, in this embodiment, the charge generated by the photodiode PDb of the focus detection pixel PXF can be accumulated in the accumulation unit MEM.
なお、フォトダイオードＰＤｂ、メモリ転送部ＭＴＸおよび蓄積部ＭＥＭ等の半導体の導電型は、この例に限定されない。 Note that the conductivity types of the semiconductors such as the photodiode PDb, the memory transfer unit MTX, and the storage unit MEM are not limited to this example.
図５は、図１に示した制御部ＣＮＴの概要を示している。なお、図５は、ｎ行ｍ列の画素アレイＡＲＹの撮像用画素ＰＸＩおよび焦点検出用画素ＰＸＦの動作を制御する制御部ＣＮＴの概要を示している。例えば、焦点検出用画素ＰＸＦは、４行目の２列目から“ｍ−１”列目に配置されている。 FIG. 5 shows an overview of the control unit CNT shown in FIG. FIG. 5 shows an outline of the control unit CNT that controls the operations of the imaging pixels PXI and the focus detection pixels PXF of the pixel array ARY of n rows and m columns. For example, the focus detection pixels PXF are arranged in the “m−1” column from the second column of the fourth row.
制御部ＣＮＴは、例えば、垂直走査回路ＶＳＣおよびタイミングジェネレータＴＧを有している。垂直走査回路ＶＳＣは、制御信号ＲＳＴ、ＴＲ、ＳＥＬを用いて、画素アレイＡＲＹの撮像用画素ＰＸＩを行毎に制御する。例えば、垂直走査回路ＶＳＣは、制御信号ＲＳＴ（１）、ＴＲ（１）、ＳＥＬ（１）を制御し、１行目の撮像用画素ＰＸＩを制御する。また、例えば、垂直走査回路ＶＳＣは、制御信号ＲＳＴ（４）、ＴＲ（４）、ＳＥＬ（４）を制御し、４行目の１列目およびｍ列目の撮像用画素ＰＸＩを制御する。 The control unit CNT includes, for example, a vertical scanning circuit VSC and a timing generator TG. The vertical scanning circuit VSC controls the imaging pixels PXI of the pixel array ARY for each row using the control signals RST, TR, and SEL. For example, the vertical scanning circuit VSC controls the control signals RST (1), TR (1), and SEL (1), and controls the imaging pixels PXI in the first row. Further, for example, the vertical scanning circuit VSC controls the control signals RST (4), TR (4), and SEL (4), and controls the imaging pixels PXI in the first and mth columns of the fourth row.
さらに、垂直走査回路ＶＳＣは、制御信号ＲＳＴ＿ｆ、ＴＲ＿ｆ、ＴＸ＿ｆ、ＳＥＬ＿ｆを用いて、画素アレイＡＲＹの焦点検出用画素ＰＸＦを、撮像用画素ＰＸＩとは独立に制御する。例えば、垂直走査回路ＶＳＣは、制御信号ＲＳＴ＿ｆ（４）、ＴＲ＿ｆ（４）、ＴＸ＿ｆ（４）、ＳＥＬ＿ｆ（４）を制御し、４行目の焦点検出用画素ＰＸＦを制御する。以下、制御信号ＲＳＴ、ＲＳＴ＿ｆをリセット信号ＲＳＴとも称する。また、制御信号ＴＲ、ＴＲ＿ｆを転送信号ＴＲとも称する。制御信号ＳＥＬ、ＳＥＬ＿ｆを選択信号ＳＥＬとも称する。さらに、制御信号ＴＸ＿ｆをメモリ転送信号ＴＸ＿ｆとも称する。 Further, the vertical scanning circuit VSC controls the focus detection pixels PXF of the pixel array ARY independently of the imaging pixels PXI using the control signals RST_f, TR_f, TX_f, and SEL_f. For example, the vertical scanning circuit VSC controls the control signals RST_f (4), TR_f (4), TX_f (4), and SEL_f (4), and controls the focus detection pixels PXF in the fourth row. Hereinafter, the control signals RST and RST_f are also referred to as reset signals RST. The control signals TR and TR_f are also referred to as transfer signals TR. The control signals SEL and SEL_f are also referred to as selection signals SEL. Further, the control signal TX_f is also referred to as a memory transfer signal TX_f.
タイミングジェネレータＴＧは、例えば、垂直走査回路ＶＳＣに駆動クロック等を供給し、垂直走査回路ＶＳＣの制御信号ＲＳＴ、ＴＲ、ＳＥＬ、ＲＳＴ＿ｆ、ＴＲ＿ｆ、ＴＸ＿ｆ、ＳＥＬ＿ｆの出力タイミングを制御する。なお、タイミングジェネレータＴＧは、撮像装置ＩＭＵとは別に設けられてもよい。すなわち、撮像装置ＩＭＵは、図５の構成からタイミングジェネレータＴＧが省かれた構成でもよい。 The timing generator TG supplies, for example, a drive clock to the vertical scanning circuit VSC, and controls the output timing of the control signals RST, TR, SEL, RST_f, TR_f, TX_f, and SEL_f of the vertical scanning circuit VSC. Note that the timing generator TG may be provided separately from the imaging device IMU. That is, the imaging apparatus IMU may have a configuration in which the timing generator TG is omitted from the configuration in FIG.
ここで、画素アレイＡＲＹは、各画素（撮像用画素ＰＸＩおよび焦点検出用画素ＰＸＦ）の出力信号ＯＵＴを出力するための垂直信号線ＶＬを有している。例えば、列方向（図の縦方向）に配置された複数の画素（撮像用画素ＰＸＩおよび焦点検出用画素ＰＸＦ）は、列毎に設けられた垂直信号線ＶＬに接続されている。また、各垂直信号線ＶＬには、各画素からの出力信号ＯＵＴを読み出すために、後述する図６、図７に示す定電流源ＣＳが接続されている。 Here, the pixel array ARY has a vertical signal line VL for outputting an output signal OUT of each pixel (imaging pixel PXI and focus detection pixel PXF). For example, a plurality of pixels (imaging pixels PXI and focus detection pixels PXF) arranged in the column direction (vertical direction in the figure) are connected to a vertical signal line VL provided for each column. Each vertical signal line VL is connected to a constant current source CS shown in FIGS. 6 and 7 to be described later in order to read out an output signal OUT from each pixel.
図６は、図１に示した撮像用画素ＰＸＩの構成の一例を示している。撮像用画素ＰＸＩは、フォトダイオードＰＤａおよび回路部ＣＩＲＵを有している。回路部ＣＩＲＵは、例えば、転送トランジスタＭＴＲ、増幅トランジスタＭＡＭ、画素選択トランジスタＭＳＥ、リセットトランジスタＭＲＳおよびフローティングディフュージョンＦＤ（フローティングディフュージョン領域）を有している。例えば、回路部ＣＩＲＵ内に形成されるトランジスタＭＴＲ、ＭＡＭ、ＭＳＥ、ＭＲＳは、全てｎＭＯＳトランジスタである。 FIG. 6 shows an example of the configuration of the imaging pixel PXI shown in FIG. The imaging pixel PXI includes a photodiode PDa and a circuit unit CIRU. The circuit unit CIRU includes, for example, a transfer transistor MTR, an amplification transistor MAM, a pixel selection transistor MSE, a reset transistor MRS, and a floating diffusion FD (floating diffusion region). For example, the transistors MTR, MAM, MSE, and MRS formed in the circuit unit CIRU are all nMOS transistors.
フォトダイオードＰＤａは、アノードが接地され、カソードが転送トランジスタＭＴＲのソースに接続されている。転送トランジスタＭＴＲは、ゲートに印加される転送信号ＴＲが高レベルの期間にオンし、フォトダイオードＰＤａに蓄積されている信号電荷をフローティングディフュージョンＦＤに転送する。 The photodiode PDa has an anode grounded and a cathode connected to the source of the transfer transistor MTR. The transfer transistor MTR is turned on while the transfer signal TR applied to the gate is at a high level, and transfers the signal charge stored in the photodiode PDa to the floating diffusion FD.
フローティングディフュージョンＦＤは、フォトダイオードＰＤａから転送される電荷を蓄積する寄生容量が形成される領域（トランジスタＭＴＲのドレイン領域、トランジスタＭＴＲ、ＭＡＭ間の配線領域、トランジスタＭＡＭのゲート領域、リセットトランジスタＭＲＳのソース領域等）である。したがって、フォトダイオードＰＤａから転送された信号電荷は、フローティングディフュージョンＦＤに蓄積される。 The floating diffusion FD is a region where parasitic capacitance for accumulating charges transferred from the photodiode PDa is formed (a drain region of the transistor MTR, a wiring region between the transistors MTR and MAM, a gate region of the transistor MAM, and a source of the reset transistor MRS). Area). Therefore, the signal charge transferred from the photodiode PDa is accumulated in the floating diffusion FD.
増幅トランジスタＭＡＭは、ソースが画素選択トランジスタＭＳＥのドレインに接続され、ドレインが電源ＶＤＤに接続され、ゲートが転送トランジスタＭＴＲのドレインに接続されている。すなわち、フローティングディフュージョンＦＤに転送された信号電荷に応じた電圧は、増幅トランジスタＭＡＭのゲートに入力される。そして、増幅トランジスタＭＡＭは、例えば、ゲートの電圧から増幅トランジスタＭＡＭの閾値電圧分降下した電圧を、ソースから出力する。このように、増幅トランジスタＭＡＭは、フローティングディフュージョンＦＤに転送された信号電荷に応じた信号を生成する。 The amplification transistor MAM has a source connected to the drain of the pixel selection transistor MSE, a drain connected to the power supply VDD, and a gate connected to the drain of the transfer transistor MTR. That is, the voltage corresponding to the signal charge transferred to the floating diffusion FD is input to the gate of the amplification transistor MAM. For example, the amplification transistor MAM outputs, from the source, a voltage obtained by dropping the gate voltage by the threshold voltage of the amplification transistor MAM. As described above, the amplification transistor MAM generates a signal corresponding to the signal charge transferred to the floating diffusion FD.
画素選択トランジスタＭＳＥは、ゲートに印加される選択信号ＳＥＬが高レベルの期間にオンし、ソースに接続された垂直信号線ＶＬと増幅トランジスタＭＡＭのソースとの間を導通させる。したがって、画素選択トランジスタＭＳＥがオンの期間では、増幅トランジスタＭＡＭと、画素選択トランジスタＭＳＥと、垂直信号線ＶＬに接続された定電流源ＣＳとにより、ソースフォロア回路が構成される。これにより、画素選択トランジスタＭＳＥにより選択された撮像用画素ＰＸＩの信号が、垂直信号線ＶＬに出力される。 The pixel selection transistor MSE is turned on when the selection signal SEL applied to the gate is at a high level, and conducts between the vertical signal line VL connected to the source and the source of the amplification transistor MAM. Therefore, during the period in which the pixel selection transistor MSE is on, the amplification transistor MAM, the pixel selection transistor MSE, and the constant current source CS connected to the vertical signal line VL constitute a source follower circuit. Thereby, the signal of the imaging pixel PXI selected by the pixel selection transistor MSE is output to the vertical signal line VL.
リセットトランジスタＭＲＳは、ソースが増幅トランジスタＭＡＭのゲートに接続され、ドレインが電源ＶＤＤに接続されている。例えば、リセットトランジスタＭＲＳは、ゲートに印加されるリセット信号ＲＳＴが高レベルの期間にオンし、フローティングディフュージョンＦＤの電荷をリセットする。 The reset transistor MRS has a source connected to the gate of the amplification transistor MAM and a drain connected to the power supply VDD. For example, the reset transistor MRS is turned on while the reset signal RST applied to the gate is at a high level, and resets the charge of the floating diffusion FD.
図７は、図１に示した焦点検出用画素ＰＸＦの構成の一例を示している。焦点検出用画素ＰＸＦは、フォトダイオードＰＤｂ、メモリ部ＭＵおよび回路部ＣＩＲＵを有している。焦点検出用画素ＰＸＦの回路部ＣＩＲＵの構成は、制御信号および転送トランジスタＭＴＲのソースの接続先を除いて、撮像用画素ＰＸＩの回路部ＣＩＲＵの構成と同じである。このため、回路部ＣＩＲＵについては、詳細な説明を省略する。例えば、制御信号ＲＳＴ＿ｆ、ＴＲ＿ｆ、ＳＥＬ＿ｆは、図６に示した制御信号ＲＳＴ、ＴＲ、ＳＥＬにそれぞれ対応している。 FIG. 7 shows an example of the configuration of the focus detection pixel PXF shown in FIG. The focus detection pixel PXF includes a photodiode PDb, a memory unit MU, and a circuit unit CIRU. The configuration of the circuit unit CIRU of the focus detection pixel PXF is the same as the configuration of the circuit unit CIRU of the imaging pixel PXI except for the connection destination of the source of the control signal and the transfer transistor MTR. Therefore, detailed description of the circuit unit CIRU is omitted. For example, the control signals RST_f, TR_f, and SEL_f correspond to the control signals RST, TR, and SEL shown in FIG.
フォトダイオードＰＤｂは、アノードが接地され、カソードがメモリ転送部ＭＴＸに接続されている。メモリ部ＭＵは、メモリ転送部ＭＴＸおよび蓄積部ＭＥＭを有している。例えば、メモリ転送部ＭＴＸは、ｎＭＯＳトランジスタであり、ドレインが蓄積部ＭＥＭに接続され、ソースがフォトダイオードＰＤｂのカソードに接続され、ゲートでメモリ転送信号ＴＸ＿ｆを受ける。以下、メモリ転送部ＭＴＸをメモリ転送トランジスタＭＴＸとも称する。例えば、メモリ転送トランジスタＭＴＸは、メモリ転送信号ＴＸ＿ｆが高レベルの期間にオンし、フォトダイオードＰＤｂにより生成された信号電荷を蓄積部ＭＥＭに転送する。 The photodiode PDb has an anode grounded and a cathode connected to the memory transfer unit MTX. The memory unit MU includes a memory transfer unit MTX and a storage unit MEM. For example, the memory transfer unit MTX is an nMOS transistor, the drain is connected to the storage unit MEM, the source is connected to the cathode of the photodiode PDb, and the gate receives the memory transfer signal TX_f. Hereinafter, the memory transfer unit MTX is also referred to as a memory transfer transistor MTX. For example, the memory transfer transistor MTX is turned on while the memory transfer signal TX_f is at a high level, and transfers the signal charge generated by the photodiode PDb to the storage unit MEM.
蓄積部ＭＥＭは、例えば、ＭＯＳ構造で形成され、ゲート電極の下に形成されるポテンシャル井戸に電荷を蓄積する。例えば、蓄積部ＭＥＭは、フォトダイオードＰＤｂに蓄積される電荷の量より多い量の電荷を蓄積できるポテンシャル井戸を有している。なお、蓄積部ＭＥＭのゲート電極（ポテンシャル井戸上のゲート電極）は、例えば、メモリ転送信号ＴＸ＿ｆにより制御される。 The accumulation unit MEM is formed of, for example, a MOS structure, and accumulates charges in a potential well formed under the gate electrode. For example, the storage unit MEM has a potential well that can store a larger amount of charge than the amount of charge stored in the photodiode PDb. Note that the gate electrode (gate electrode on the potential well) of the storage unit MEM is controlled by, for example, the memory transfer signal TX_f.
この実施形態では、蓄積部ＭＥＭのゲート電極とメモリ転送トランジスタＭＴＸのゲートとが共通のメモリ転送信号ＴＸ＿ｆにより制御されるため、メモリ部ＭＵの動作の制御を簡易にできる。なお、例えば、蓄積部ＭＥＭのゲート電極とメモリ転送トランジスタＭＴＸのゲートとが互いに分離された構成では、蓄積部ＭＥＭのゲート電極は、メモリ転送トランジスタＭＴＸのゲートと異なる制御信号で制御されてもよい。 In this embodiment, since the gate electrode of the storage unit MEM and the gate of the memory transfer transistor MTX are controlled by the common memory transfer signal TX_f, the operation of the memory unit MU can be easily controlled. For example, in a configuration in which the gate electrode of the storage unit MEM and the gate of the memory transfer transistor MTX are separated from each other, the gate electrode of the storage unit MEM may be controlled by a control signal different from the gate of the memory transfer transistor MTX. .
転送トランジスタＭＴＲは、ドレインが増幅トランジスタＭＡＭのゲートに接続され、ソースが蓄積部ＭＥＭに接続され、ゲートで転送信号ＴＲ＿ｆを受ける。例えば、転送トランジスタＭＴＲは、転送信号ＴＲ＿ｆが高レベルの期間にオンし、フォトダイオードＰＤｂにより生成された信号電荷を、メモリ部ＭＵを介してフローティングディフュージョンＦＤに転送する。あるいは、例えば、転送信号ＴＲ＿ｆが高レベルの期間に、転送トランジスタＭＴＲは、蓄積部ＭＥＭに蓄積された信号電荷をフローティングディフュージョンＦＤに転送する。 In the transfer transistor MTR, the drain is connected to the gate of the amplification transistor MAM, the source is connected to the storage unit MEM, and the gate receives the transfer signal TR_f. For example, the transfer transistor MTR is turned on while the transfer signal TR_f is at a high level, and transfers the signal charge generated by the photodiode PDb to the floating diffusion FD via the memory unit MU. Alternatively, for example, during a period when the transfer signal TR_f is at a high level, the transfer transistor MTR transfers the signal charge accumulated in the accumulation unit MEM to the floating diffusion FD.
増幅トランジスタＭＡＭは、ソースが画素選択トランジスタＭＳＥのドレインに接続され、ドレインが電源ＶＤＤに接続され、ゲートが転送トランジスタＭＴＲのドレインに接続されている。画素選択トランジスタＭＳＥは、ゲートに印加される選択信号ＳＥＬ＿ｆが高レベルの期間にオンし、垂直信号線ＶＬと増幅トランジスタＭＡＭのソースとの間を導通させる。これにより、画素選択トランジスタＭＳＥにより選択された焦点検出用画素ＰＸＦの信号が、垂直信号線ＶＬに出力される。 The amplification transistor MAM has a source connected to the drain of the pixel selection transistor MSE, a drain connected to the power supply VDD, and a gate connected to the drain of the transfer transistor MTR. The pixel selection transistor MSE is turned on when the selection signal SEL_f applied to the gate is at a high level, and conducts between the vertical signal line VL and the source of the amplification transistor MAM. As a result, the signal of the focus detection pixel PXF selected by the pixel selection transistor MSE is output to the vertical signal line VL.
リセットトランジスタＭＲＳは、ソースが増幅トランジスタＭＡＭのゲートに接続され、ドレインが電源ＶＤＤに接続されている。例えば、リセットトランジスタＭＲＳは、ゲートに印加されるリセット信号ＲＳＴ＿ｆが高レベルの期間にオンし、フローティングディフュージョンＦＤの電荷をリセットする。 The reset transistor MRS has a source connected to the gate of the amplification transistor MAM and a drain connected to the power supply VDD. For example, the reset transistor MRS is turned on while the reset signal RST_f applied to the gate is at a high level, and resets the charge of the floating diffusion FD.
図８は、図６に示した撮像用画素ＰＸＩの動作の一例を示している。図中の符号ｐは、ポテンシャル（電位）を示している。なお、図中の破線は、トランジスタの状態（オン・オフ）が切り替わる前のポテンシャルを示している。 FIG. 8 shows an example of the operation of the imaging pixel PXI shown in FIG. The symbol p in the figure indicates the potential (potential). Note that the broken line in the figure indicates the potential before the transistor state (on / off) is switched.
リセット期間ＲＥＳａでは、転送信号ＴＲおよびリセット信号ＲＳＴは、高レベルに維持され、転送トランジスタＭＴＲおよびリセットトランジスタＭＲＳは、オン（ＯＮ）状態に維持される。これにより、フォトダイオードＰＤａおよびフローティングディフュージョンＦＤに蓄積された電荷は、電源ＶＤＤに排出される。 In the reset period RESa, the transfer signal TR and the reset signal RST are maintained at a high level, and the transfer transistor MTR and the reset transistor MRS are maintained in an on (ON) state. As a result, the charges accumulated in the photodiode PDa and the floating diffusion FD are discharged to the power supply VDD.
露光期間ＥＸＰａでは、転送信号ＴＲおよびリセット信号ＲＳＴは、低レベルに維持され、転送トランジスタＭＴＲおよびリセットトランジスタＭＲＳは、オフ（ＯＦＦ）状態に維持される。これにより、フォトダイオードＰＤａは、入射光に応じて電荷を生成し、生成した電荷を蓄積する。 In the exposure period EXPa, the transfer signal TR and the reset signal RST are maintained at a low level, and the transfer transistor MTR and the reset transistor MRS are maintained in an off state. As a result, the photodiode PDa generates charges according to the incident light, and accumulates the generated charges.
転送期間ＴＲＡａでは、転送信号ＴＲおよびリセット信号ＲＳＴは、それぞれ高レベルおよび低レベルに維持される。したがって、転送期間ＴＲＡａでは、転送トランジスタＭＴＲおよびリセットトランジスタＭＲＳは、それぞれオン状態およびオフ状態に維持される。これにより、フォトダイオードＰＤａに蓄積された電荷は、フローティングディフュージョンＦＤに転送される。なお、リセットトランジスタＭＲＳがオフ状態であるため、フローティングディフュージョンＦＤに転送された電荷は、電源ＶＤＤに排出されない。 In the transfer period TRAa, the transfer signal TR and the reset signal RST are maintained at a high level and a low level, respectively. Therefore, in the transfer period TRAa, the transfer transistor MTR and the reset transistor MRS are maintained in the on state and the off state, respectively. Thereby, the electric charge accumulated in the photodiode PDa is transferred to the floating diffusion FD. Since the reset transistor MRS is in an off state, the charge transferred to the floating diffusion FD is not discharged to the power supply VDD.
読み出し期間ＲＥＡａでは、転送信号ＴＲおよびリセット信号ＲＳＴは、低レベルに維持され、転送トランジスタＭＴＲおよびリセットトランジスタＭＲＳはオフ状態に維持される。これにより、フォトダイオードＰＤａからフローティングディフュージョンＦＤに転送された電荷は、フローティングディフュージョンＦＤに蓄積される。さらに、読み出し期間ＲＥＡａでは、選択信号ＳＥＬが高レベルに維持され、フローティングディフュージョンＦＤに蓄積された信号電荷に応じた電圧が垂直信号線ＶＬに出力される。 In the read period REAa, the transfer signal TR and the reset signal RST are maintained at a low level, and the transfer transistor MTR and the reset transistor MRS are maintained in an off state. Thereby, the charge transferred from the photodiode PDa to the floating diffusion FD is accumulated in the floating diffusion FD. Further, in the read period REAa, the selection signal SEL is maintained at a high level, and a voltage corresponding to the signal charge accumulated in the floating diffusion FD is output to the vertical signal line VL.
図９は、図７に示した焦点検出用画素ＰＸＦの動作の一例を示している。なお、図９は、蓄積部ＭＥＭに電荷を蓄積しないときの焦点検出用画素ＰＸＦの動作の一例を示している。図中の破線の意味は、上述した図８と同じである。 FIG. 9 shows an example of the operation of the focus detection pixel PXF shown in FIG. FIG. 9 shows an example of the operation of the focus detection pixel PXF when no charge is accumulated in the accumulation unit MEM. The meaning of the broken line in the figure is the same as in FIG.
リセット期間ＲＥＳｂでは、メモリ転送信号ＴＸ＿ｆ、転送信号ＴＲおよびリセット信号ＲＳＴは、高レベルに一定期間維持される（リセット期間ＲＥＳｂのうちの左側の図）。これにより、メモリ転送トランジスタＭＴＸ、転送トランジスタＭＴＲおよびリセットトランジスタＭＲＳはオン（ＯＮ）状態に一定期間維持される。高レベルのメモリ転送信号ＴＸ＿ｆが蓄積部ＭＥＭのゲート電極ＧＴに印加されているため、蓄積部ＭＥＭのポテンシャルは、フォトダイオードＰＤｂのポテンシャルより電源ＶＤＤ側に維持される。これにより、フォトダイオードＰＤｂに蓄積された電荷は、少なくとも蓄積部ＭＥＭに移動する。 In the reset period RESb, the memory transfer signal TX_f, the transfer signal TR, and the reset signal RST are maintained at a high level for a certain period (the left side diagram of the reset period RESb). Accordingly, the memory transfer transistor MTX, the transfer transistor MTR, and the reset transistor MRS are maintained in an on state for a certain period. Since the high-level memory transfer signal TX_f is applied to the gate electrode GT of the storage unit MEM, the potential of the storage unit MEM is maintained closer to the power supply VDD than the potential of the photodiode PDb. Thereby, the electric charge accumulated in the photodiode PDb moves to at least the accumulation unit MEM.
メモリ転送信号ＴＸ＿ｆ、転送信号ＴＲおよびリセット信号ＲＳＴが高レベルに一定期間維持された後、メモリ転送信号ＴＸ＿ｆは、高レベルから低レベルに変化する。そして、メモリ転送信号ＴＸ＿ｆ、転送信号ＴＲおよびリセット信号ＲＳＴは、それぞれ低レベル、高レベルおよび高レベルに維持される（リセット期間ＲＥＳｂのうちの右側の図）。これにより、メモリ転送トランジスタＭＴＸ、転送トランジスタＭＴＲおよびリセットトランジスタＭＲＳは、それぞれオフ（ＯＦＦ）状態、オン状態およびオン状態に維持される。 After the memory transfer signal TX_f, the transfer signal TR, and the reset signal RST are maintained at a high level for a certain period, the memory transfer signal TX_f changes from a high level to a low level. Then, the memory transfer signal TX_f, the transfer signal TR, and the reset signal RST are maintained at a low level, a high level, and a high level, respectively (the diagram on the right side of the reset period RESb). Thereby, the memory transfer transistor MTX, the transfer transistor MTR, and the reset transistor MRS are maintained in the off state, the on state, and the on state, respectively.
低レベルのメモリ転送信号ＴＸ＿ｆが蓄積部ＭＥＭのゲート電極ＧＴに印加されているため、蓄積部ＭＥＭのポテンシャルは、フローティングディフュージョンＦＤのポテンシャルより接地電圧ＧＮＤ側に維持される。これにより、蓄積部ＭＥＭおよびフローティングディフュージョンＦＤに蓄積された電荷は、電源ＶＤＤに排出される。この結果、リセット期間ＲＥＳｂでは、フォトダイオードＰＤｂ、蓄積部ＭＥＭおよびフローティングディフュージョンＦＤに蓄積された電荷は、電源ＶＤＤに排出される。 Since the low level memory transfer signal TX_f is applied to the gate electrode GT of the storage unit MEM, the potential of the storage unit MEM is maintained closer to the ground voltage GND than the potential of the floating diffusion FD. As a result, the charges accumulated in the accumulation unit MEM and the floating diffusion FD are discharged to the power supply VDD. As a result, in the reset period RESb, the charges accumulated in the photodiode PDb, the accumulation unit MEM, and the floating diffusion FD are discharged to the power supply VDD.
露光期間ＥＸＰｂでは、メモリ転送信号ＴＸ＿ｆ、転送信号ＴＲおよびリセット信号ＲＳＴは、低レベルに維持され、メモリ転送トランジスタＭＴＸ、転送トランジスタＭＴＲおよびリセットトランジスタＭＲＳはオフ状態に維持される。これにより、フォトダイオードＰＤｂは、入射光に応じて電荷を生成し、生成した電荷を蓄積する。 In the exposure period EXPb, the memory transfer signal TX_f, the transfer signal TR, and the reset signal RST are maintained at a low level, and the memory transfer transistor MTX, the transfer transistor MTR, and the reset transistor MRS are maintained in an off state. Thereby, the photodiode PDb generates charges according to the incident light, and accumulates the generated charges.
転送期間ＴＲＡｂでは、メモリ転送信号ＴＸ＿ｆ、転送信号ＴＲおよびリセット信号ＲＳＴは、それぞれ高レベル、高レベルおよび低レベルに一定期間維持される（転送期間ＴＲＡｂのうちの左側の図）。これにより、メモリ転送トランジスタＭＴＸ、転送トランジスタＭＴＲおよびリセットトランジスタＭＲＳは、それぞれオン状態、オン状態およびオフ状態に一定期間維持される。高レベルのメモリ転送信号ＴＸ＿ｆが蓄積部ＭＥＭのゲート電極ＧＴに印加されているため、蓄積部ＭＥＭのポテンシャルは、フォトダイオードＰＤｂのポテンシャルより電源ＶＤＤ側に維持される。これにより、フォトダイオードＰＤｂに蓄積された電荷は、蓄積部ＭＥＭに移動する。 In the transfer period TRAb, the memory transfer signal TX_f, the transfer signal TR, and the reset signal RST are respectively maintained at a high level, a high level, and a low level for a certain period (the left side diagram of the transfer period TRAb). As a result, the memory transfer transistor MTX, the transfer transistor MTR, and the reset transistor MRS are maintained in an on state, an on state, and an off state, respectively, for a certain period. Since the high-level memory transfer signal TX_f is applied to the gate electrode GT of the storage unit MEM, the potential of the storage unit MEM is maintained closer to the power supply VDD than the potential of the photodiode PDb. Thereby, the electric charge accumulated in the photodiode PDb moves to the accumulation unit MEM.
メモリ転送信号ＴＸ＿ｆ、転送信号ＴＲおよびリセット信号ＲＳＴがそれぞれ高レベル、高レベルおよび低レベルに一定期間維持された後、メモリ転送信号ＴＸ＿ｆは、高レベルから低レベルに変化する。そして、メモリ転送信号ＴＸ＿ｆ、転送信号ＴＲおよびリセット信号ＲＳＴは、それぞれ低レベル、高レベルおよび低レベルに維持される（転送期間ＴＲＡｂのうちの右側の図）。これにより、メモリ転送トランジスタＭＴＸ、転送トランジスタＭＴＲおよびリセットトランジスタＭＲＳは、それぞれオフ状態、オン状態およびオフ状態に維持される。 After the memory transfer signal TX_f, the transfer signal TR, and the reset signal RST are respectively maintained at a high level, a high level, and a low level for a certain period, the memory transfer signal TX_f changes from a high level to a low level. Then, the memory transfer signal TX_f, the transfer signal TR, and the reset signal RST are maintained at a low level, a high level, and a low level, respectively (the diagram on the right side of the transfer period TRAb). Thereby, the memory transfer transistor MTX, the transfer transistor MTR, and the reset transistor MRS are maintained in the off state, the on state, and the off state, respectively.
低レベルのメモリ転送信号ＴＸ＿ｆが蓄積部ＭＥＭのゲート電極ＧＴに印加されているため、蓄積部ＭＥＭのポテンシャルは、フローティングディフュージョンＦＤのポテンシャルより接地電圧ＧＮＤ側に維持される。これにより、フォトダイオードＰＤｂから蓄積部ＭＥＭに転送された電荷は、フローティングディフュージョンＦＤに移動する。この結果、転送期間ＴＲＡｂでは、フォトダイオードＰＤｂに蓄積された電荷は、フローティングディフュージョンＦＤに転送される。なお、リセットトランジスタＭＲＳがオフ状態であるため、フローティングディフュージョンＦＤに転送された電荷は、電源ＶＤＤに排出されない。 Since the low level memory transfer signal TX_f is applied to the gate electrode GT of the storage unit MEM, the potential of the storage unit MEM is maintained closer to the ground voltage GND than the potential of the floating diffusion FD. Thereby, the charge transferred from the photodiode PDb to the storage unit MEM moves to the floating diffusion FD. As a result, in the transfer period TRAb, the charge accumulated in the photodiode PDb is transferred to the floating diffusion FD. Since the reset transistor MRS is in an off state, the charge transferred to the floating diffusion FD is not discharged to the power supply VDD.
読み出し期間ＲＥＡｂでは、メモリ転送信号ＴＸ＿ｆ、転送信号ＴＲおよびリセット信号ＲＳＴは、低レベルに維持され、メモリ転送トランジスタＭＴＸ、転送トランジスタＭＴＲおよびリセットトランジスタＭＲＳは、オフ状態に維持される。これにより、フォトダイオードＰＤｂからフローティングディフュージョンＦＤに転送された電荷は、フローティングディフュージョンＦＤに蓄積される。さらに、読み出し期間ＲＥＡｂでは、選択信号ＳＥＬが高レベルに維持され、フローティングディフュージョンＦＤに蓄積された信号電荷に応じた電圧が垂直信号線ＶＬに出力される。 In the read period REAb, the memory transfer signal TX_f, the transfer signal TR, and the reset signal RST are maintained at a low level, and the memory transfer transistor MTX, the transfer transistor MTR, and the reset transistor MRS are maintained in an off state. Thereby, the charge transferred from the photodiode PDb to the floating diffusion FD is accumulated in the floating diffusion FD. Further, in the read period REAb, the selection signal SEL is maintained at a high level, and a voltage corresponding to the signal charge accumulated in the floating diffusion FD is output to the vertical signal line VL.
図１０は、図７に示した焦点検出用画素ＰＸＦの動作の別の例を示している。なお、図１０は、蓄積部ＭＥＭに電荷を蓄積するときの焦点検出用画素ＰＸＦの動作の一例を示している。図中の破線の意味は、上述した図８と同じである。また、図１０に示した焦点検出用画素ＰＸＦの動作では、露光期間ＥＸＰｂの後にメモリ転送期間ＭＥＴＲの動作が実施され、図９示した転送期間ＴＲＡｂの動作の代わりに転送期間ＴＲＡｃの動作が実施される。その他の動作は、図９に示した焦点検出用画素ＰＸＦの動作と同じである。このため、メモリ転送期間ＭＥＴＲおよび転送期間ＴＲＡｃについて説明する。 FIG. 10 shows another example of the operation of the focus detection pixel PXF shown in FIG. FIG. 10 shows an example of the operation of the focus detection pixel PXF when charges are accumulated in the accumulation unit MEM. The meaning of the broken line in the figure is the same as in FIG. In the operation of the focus detection pixel PXF shown in FIG. 10, the operation of the memory transfer period METR is performed after the exposure period EXPb, and the operation of the transfer period TRAc is performed instead of the operation of the transfer period TRAb shown in FIG. Is done. Other operations are the same as the operations of the focus detection pixel PXF shown in FIG. Therefore, the memory transfer period METR and the transfer period TRAc will be described.
メモリ転送期間ＭＥＴＲでは、メモリ転送信号ＴＸ＿ｆ、転送信号ＴＲおよびリセット信号ＲＳＴは、それぞれ高レベル、低レベルおよび低レベルに一定期間維持される（メモリ転送期間ＭＥＴＲのうちの左側の図）。これにより、メモリ転送トランジスタＭＴＸ、転送トランジスタＭＴＲおよびリセットトランジスタＭＲＳは、それぞれオン状態、オフ状態およびオフ状態に一定期間維持される。 In the memory transfer period METR, the memory transfer signal TX_f, the transfer signal TR, and the reset signal RST are maintained at a high level, a low level, and a low level for a certain period of time (the left diagram in the memory transfer period METR). As a result, the memory transfer transistor MTX, the transfer transistor MTR, and the reset transistor MRS are maintained for a certain period in an on state, an off state, and an off state, respectively.
高レベルのメモリ転送信号ＴＸ＿ｆが蓄積部ＭＥＭのゲート電極ＧＴに印加されているため、蓄積部ＭＥＭのポテンシャルは、フォトダイオードＰＤｂのポテンシャルより電源ＶＤＤ側に維持される。これにより、フォトダイオードＰＤｂに蓄積された電荷は、蓄積部ＭＥＭに移動する。なお、転送トランジスタＭＴＲがオフ状態であるため、蓄積部ＭＥＭに転送された電荷は、フローティングディフュージョンＦＤに移動しない。 Since the high-level memory transfer signal TX_f is applied to the gate electrode GT of the storage unit MEM, the potential of the storage unit MEM is maintained closer to the power supply VDD than the potential of the photodiode PDb. Thereby, the electric charge accumulated in the photodiode PDb moves to the accumulation unit MEM. Note that, since the transfer transistor MTR is in the off state, the charge transferred to the storage unit MEM does not move to the floating diffusion FD.
メモリ転送信号ＴＸ＿ｆ、転送信号ＴＲおよびリセット信号ＲＳＴがそれぞれ高レベル、低レベルおよび低レベルに一定期間維持された後、メモリ転送信号ＴＸ＿ｆは、高レベルから低レベルに変化する。そして、メモリ転送信号ＴＸ＿ｆ、転送信号ＴＲおよびリセット信号ＲＳＴは、低レベルに維持される（メモリ転送期間ＭＥＴＲのうちの右側の図）。これにより、メモリ転送トランジスタＭＴＸ、転送トランジスタＭＴＲおよびリセットトランジスタＭＲＳは、オフ状態に維持される。この結果、蓄積部ＭＥＭに電荷が蓄積される。このように、メモリ転送期間ＭＥＴＲでは、露光期間ＥＸＰｂにフォトダイオードＰＤｂで生成された電荷が蓄積部ＭＥＭに蓄積される。以下、メモリ転送期間ＭＥＴＲのうち、メモリ転送信号ＴＸ＿ｆ、転送信号ＴＲおよびリセット信号ＲＳＴが低レベルに維持される期間（メモリ転送期間ＭＥＴＲのうちの右側の図）を、電荷保持期間とも称する。 After the memory transfer signal TX_f, the transfer signal TR, and the reset signal RST are respectively maintained at a high level, a low level, and a low level for a certain period, the memory transfer signal TX_f changes from a high level to a low level. Then, the memory transfer signal TX_f, the transfer signal TR, and the reset signal RST are maintained at a low level (the diagram on the right side of the memory transfer period METR). Thereby, the memory transfer transistor MTX, the transfer transistor MTR, and the reset transistor MRS are maintained in the off state. As a result, charges are accumulated in the accumulation unit MEM. Thus, in the memory transfer period METR, charges generated by the photodiode PDb in the exposure period EXPb are accumulated in the accumulation unit MEM. Hereinafter, of the memory transfer period METR, a period during which the memory transfer signal TX_f, the transfer signal TR, and the reset signal RST are maintained at a low level (the right side of the memory transfer period METR) is also referred to as a charge holding period.
転送期間ＴＲＡｃでは、メモリ転送信号ＴＸ＿ｆ、転送信号ＴＲおよびリセット信号ＲＳＴは、それぞれ低レベル、高レベルおよび低レベルに維持される。したがって、転送期間ＴＲＡｃでは、メモリ転送トランジスタＭＴＸ、転送トランジスタＭＴＲおよびリセットトランジスタＭＲＳは、それぞれオフ状態、オン状態およびオフ状態に維持される。これにより、蓄積部ＭＥＭに蓄積された電荷（露光期間ＥＸＰｂにフォトダイオードＰＤｂで生成された電荷）は、フローティングディフュージョンＦＤに転送される。なお、リセットトランジスタＭＲＳがオフ状態であるため、フローティングディフュージョンＦＤに転送された電荷は、電源ＶＤＤに排出されない。 In the transfer period TRAc, the memory transfer signal TX_f, the transfer signal TR, and the reset signal RST are maintained at a low level, a high level, and a low level, respectively. Therefore, in the transfer period TRAc, the memory transfer transistor MTX, the transfer transistor MTR, and the reset transistor MRS are maintained in the off state, the on state, and the off state, respectively. As a result, charges accumulated in the accumulation unit MEM (charges generated by the photodiode PDb during the exposure period EXPb) are transferred to the floating diffusion FD. Since the reset transistor MRS is in an off state, the charge transferred to the floating diffusion FD is not discharged to the power supply VDD.
図１１は、図５に示した画素アレイＡＲＹの動作の一例を示している。なお、図１１は、焦点検出用画素ＰＸＦの露光期間ＥＸＰｂが撮像用画素ＰＸＩの露光期間ＥＸＰａと同じときの画素アレイＡＲＹの動作の一例を示している。すなわち、図１１は、蓄積部ＭＥＭに電荷を蓄積しないときの画素アレイＡＲＹの動作の一例を示している。図中の星印は、焦点検出用画素ＰＸＦを含む行を示している。例えば、焦点検出用画素ＰＸＦは、４行目（Ｌ４）に配置されている。したがって、４行目（Ｌ４）では、上側に撮像用画素ＰＸＩの動作を示し、下側に焦点検出用画素ＰＸＦの動作を示している。 FIG. 11 shows an example of the operation of the pixel array ARY shown in FIG. FIG. 11 shows an example of the operation of the pixel array ARY when the exposure period EXPb of the focus detection pixel PXF is the same as the exposure period EXPa of the imaging pixel PXI. That is, FIG. 11 shows an example of the operation of the pixel array ARY when charges are not accumulated in the accumulation unit MEM. Stars in the figure indicate rows including focus detection pixels PXF. For example, the focus detection pixels PXF are arranged in the fourth row (L4). Therefore, in the fourth row (L4), the operation of the imaging pixel PXI is shown on the upper side, and the operation of the focus detection pixel PXF is shown on the lower side.
垂直走査回路ＶＳＣは、例えば、リセット期間ＲＥＳａ、露光期間ＥＸＰａ、転送期間ＴＲＡａ、読み出し期間ＲＥＡａの順に実施される一連の動作（上述した図８に示した動作）を、撮像用画素ＰＸＩに対して行毎に順次実施する。例えば、垂直走査回路ＶＳＣは、先ず、１行目（Ｌ１）の撮像用画素ＰＸＩに対して、リセット期間ＲＥＳａ、露光期間ＥＸＰａ、転送期間ＴＲＡａ、読み出し期間ＲＥＡａの順にそれぞれの動作を実施する。これにより、読み出し期間ＲＥＡａでは、１行目（Ｌ１）の各列の撮像用画素ＰＸＩの出力信号ＯＵＴ（ＯＵＴ（１）、ＯＵＴ（２）、・・・、ＯＵＴ（ｍ））が出力される。 The vertical scanning circuit VSC performs, for example, a series of operations (the operations illustrated in FIG. 8 described above) performed on the imaging pixel PXI in the order of the reset period RESa, the exposure period EXPa, the transfer period TRAa, and the readout period REAa. Sequentially for each row. For example, the vertical scanning circuit VSC first performs each operation on the imaging pixels PXI in the first row (L1) in the order of the reset period RESa, the exposure period EXPa, the transfer period TRAa, and the readout period REAa. Thereby, in the readout period REAa, the output signals OUT (OUT (1), OUT (2),..., OUT (m)) of the imaging pixels PXI in each column of the first row (L1) are output. .
そして、垂直走査回路ＶＳＣは、例えば、１行目（Ｌ１）のリセット期間ＲＥＳａが終了した後に、２行目（Ｌ２）の撮像用画素ＰＸＩに対して、リセット期間ＲＥＳａ、露光期間ＥＸＰａ、転送期間ＴＲＡａ、読み出し期間ＲＥＡａの順にそれぞれの動作を実施する。例えば、１行目（Ｌ１）の読み出し期間ＲＥＡａが終了した後に２行目（Ｌ２）の転送期間ＴＲＡａが開始されるように、２行目（Ｌ２）のリセット期間ＲＥＳａは、開始される。ここで、例えば、１行目（Ｌ１）のリセット期間ＲＥＳａの開始から最終行（Ｌｎ）の読み出し期間ＲＥＡａの終了までが、１フレームＦＲＭである。 Then, for example, after the reset period RESa of the first row (L1) ends, the vertical scanning circuit VSC performs the reset period RESa, the exposure period EXPa, and the transfer period for the imaging pixel PXI of the second row (L2). Each operation is performed in the order of TRAa and readout period REAa. For example, the reset period RESa of the second row (L2) is started so that the transfer period TRAa of the second row (L2) is started after the reading period REAa of the first row (L1) ends. Here, for example, one frame FRM is from the start of the reset period RESa of the first row (L1) to the end of the read period REAa of the last row (Ln).
さらに、垂直走査回路ＶＳＣは、例えば、リセット期間ＲＥＳｂ、露光期間ＥＸＰｂ、転送期間ＴＲＡｂ、読み出し期間ＲＥＡｂの順に実施される一連の動作（上述した図９に示した動作）を、焦点検出用画素ＰＸＦに対して実施する。例えば、垂直走査回路ＶＳＣは、４行目（Ｌ４）の撮像用画素ＰＸＩの動作に合わせて、リセット期間ＲＥＳｂ、露光期間ＥＸＰｂ、転送期間ＴＲＡｂ、読み出し期間ＲＥＡｂのそれぞれの動作を、４行目（Ｌ４）の焦点検出用画素ＰＸＦに対して実施する。 Further, the vertical scanning circuit VSC performs, for example, a series of operations (the operations illustrated in FIG. 9 described above) performed in the order of the reset period RESb, the exposure period EXPb, the transfer period TRAb, and the readout period REAb, as shown in FIG. It carries out against. For example, the vertical scanning circuit VSC performs the operations of the reset period RESb, the exposure period EXPb, the transfer period TRAb, and the readout period REAb in accordance with the operations of the imaging pixels PXI in the fourth row (L4). This is performed for the focus detection pixel PXF of L4).
このように、この実施形態では、焦点検出用画素ＰＸＦの蓄積部ＭＥＭに電荷を蓄積しないとき、焦点検出用画素ＰＸＦの動作を撮像用画素ＰＸＩの動作に合わせて実施できるため、画素アレイＡＲＹからの信号の読み出し動作を簡易にできる。なお、垂直走査回路ＶＳＣは、図１６に示すように、転送期間ＴＲＡａ、ＴＲＡｂの前（露光期間ＥＸＰａ、ＥＸＰｂ）に選択信号ＳＥＬを高レベルにし、相関二重サンプリングのためのノイズ信号を読み出してもよい。ここで、ノイズ信号は、例えば、画素ＰＸＩ、ＰＸＦのリセットノイズ成分等を含む固定ノイズ成分を示す信号である。 As described above, in this embodiment, when the charge is not accumulated in the accumulation unit MEM of the focus detection pixel PXF, the operation of the focus detection pixel PXF can be performed in accordance with the operation of the imaging pixel PXI. The signal read operation can be simplified. As shown in FIG. 16, the vertical scanning circuit VSC sets the selection signal SEL to the high level before the transfer periods TRAa and TRAb (exposure periods EXPa and EXPb), and reads out the noise signal for correlated double sampling. Also good. Here, the noise signal is a signal indicating a fixed noise component including, for example, a reset noise component of the pixels PXI and PXF.
また、ノイズ信号等を読み出さない場合、各行の転送期間ＴＲＡ（ＴＲＡａ、ＴＲＡｂ）は、前の行の読み出し期間ＲＥＡ（ＲＥＡａ、ＲＥＡｂ）が終了する前に、開始されてもよい。例えば、垂直走査回路ＶＳＣは、各行の読み出し期間ＲＥＡの開始が前の行の読み出し期間ＲＥＡの終了とほぼ同じタイミングになるように、転送期間ＴＲＡを開始してもよい。 Further, when the noise signal or the like is not read, the transfer period TRA (TRAa, TRAb) of each row may be started before the read period REA (REAa, REAb) of the previous row ends. For example, the vertical scanning circuit VSC may start the transfer period TRA so that the start of the read period REA for each row is approximately the same as the end of the read period REA for the previous row.
図１２は、図５に示した画素アレイＡＲＹの動作の別の例を示している。なお、図１２は、焦点検出用画素ＰＸＦの露光期間ＥＸＰｂが撮像用画素ＰＸＩの露光期間ＥＸＰａより短いときの画素アレイＡＲＹの動作の一例を示している。すなわち、図１２は、蓄積部ＭＥＭに電荷を蓄積するときの画素アレイＡＲＹの動作の一例を示している。図中の星印の意味は上述した図１１と同じである。また、撮像用画素ＰＸＩの動作は、図１１と同じである。このため、焦点検出用画素ＰＸＦの動作について説明する。 FIG. 12 shows another example of the operation of the pixel array ARY shown in FIG. FIG. 12 shows an example of the operation of the pixel array ARY when the exposure period EXPb of the focus detection pixel PXF is shorter than the exposure period EXPa of the imaging pixel PXI. That is, FIG. 12 shows an example of the operation of the pixel array ARY when charges are accumulated in the accumulation unit MEM. The meaning of the star in the figure is the same as in FIG. The operation of the imaging pixel PXI is the same as that in FIG. Therefore, the operation of the focus detection pixel PXF will be described.
垂直走査回路ＶＳＣは、例えば、リセット期間ＲＥＳｂ、露光期間ＥＸＰｂ、メモリ転送期間ＭＥＴＲ、転送期間ＴＲＡｃ、読み出し期間ＲＥＡｂの順に実施される一連の動作（上述した図１０に示した動作）を、焦点検出用画素ＰＸＦに対して実施する。例えば、垂直走査回路ＶＳＣは、４行目（Ｌ４）の焦点検出用画素ＰＸＦに対して、リセット期間ＲＥＳｂ、露光期間ＥＸＰｂ、メモリ転送期間ＭＥＴＲ、転送期間ＴＲＡｃ、読み出し期間ＲＥＡｂの順にそれぞれの動作を実施する。 The vertical scanning circuit VSC, for example, performs focus detection on a series of operations (the operations shown in FIG. 10 described above) performed in the order of the reset period RESb, the exposure period EXPb, the memory transfer period METR, the transfer period TRAc, and the read period REAb. This is performed for the pixel PXF. For example, the vertical scanning circuit VSC operates on the focus detection pixels PXF in the fourth row (L4) in the order of the reset period RESb, the exposure period EXPb, the memory transfer period METR, the transfer period TRAc, and the readout period REAb. carry out.
例えば、垂直走査回路ＶＳＣは、４行目（Ｌ４）の撮像用画素ＰＸＩの転送期間ＴＲＡａと４行目（Ｌ４）の焦点検出用画素ＰＸＦの転送期間ＴＲＡｃとが互いに同じタイミングになるように、メモリ転送期間ＭＥＴＲの電荷保持期間を調整する。なお、焦点検出用画素ＰＸＦのリセット期間ＲＥＳｂの動作は、撮像用画素ＰＸＩのリセット期間ＲＥＳａに合わせて実施されてもよい。このときにも、垂直走査回路ＶＳＣは、メモリ転送期間ＭＥＴＲの電荷保持期間を調整することにより、焦点検出用画素ＰＸＦの転送期間ＴＲＡｃを撮像用画素ＰＸＩの転送期間ＴＲＡａに合わせることができる。このように、垂直走査回路ＶＳＣは、蓄積部ＭＥＭに電荷を蓄積することにより、焦点検出用画素ＰＸＦの露光時間（露光期間ＥＸＰｂ）と撮像用画素ＰＸＩの露光時間（露光期間ＥＸＰａ）とをそれぞれ独立に制御する。これにより、この実施形態では、焦点検出用画素ＰＸＦの露光を、１フレームＦＲＭ内の任意のタイミングで任意の時間実施できる。 For example, the vertical scanning circuit VSC is configured so that the transfer period TRAa of the imaging pixel PXI in the fourth row (L4) and the transfer period TRAc of the focus detection pixel PXF in the fourth row (L4) are at the same timing. The charge retention period of the memory transfer period METR is adjusted. Note that the operation of the reset period RESb of the focus detection pixel PXF may be performed in accordance with the reset period RESa of the imaging pixel PXI. Also at this time, the vertical scanning circuit VSC can adjust the charge holding period of the memory transfer period METR to match the transfer period TRAc of the focus detection pixel PXF with the transfer period TRAa of the imaging pixel PXI. As described above, the vertical scanning circuit VSC accumulates electric charges in the accumulating unit MEM, thereby reducing the exposure time (exposure period EXPb) of the focus detection pixel PXF and the exposure time (exposure period EXPa) of the imaging pixel PXI. Control independently. Thereby, in this embodiment, exposure of the focus detection pixel PXF can be performed at an arbitrary timing within one frame FRM for an arbitrary time.
したがって、この実施形態では、焦点検出用画素ＰＸＦの露光期間ＥＸＰｂが撮像用画素ＰＸＩの露光期間ＥＸＰａと異なるときにも、焦点検出用画素ＰＸＦの転送期間ＴＲＡｃを撮像用画素ＰＸＩの転送期間ＴＲＡａに合わせることができる。これにより、この実施形態では、焦点検出用画素ＰＸＦの露光期間ＥＸＰｂが撮像用画素ＰＸＩの露光期間ＥＸＰａと異なるときにも、焦点検出用画素ＰＸＦの読み出し期間ＲＥＡｂを撮像用画素ＰＸＩの読み出し期間ＲＥＡａに合わせることができる。この結果、この実施形態では、画素アレイＡＲＹからの信号の読み出し動作を簡易にできる。 Therefore, in this embodiment, even when the exposure period EXPb of the focus detection pixel PXF is different from the exposure period EXPa of the imaging pixel PXI, the transfer period TRAc of the focus detection pixel PXF is set to the transfer period TRAa of the imaging pixel PXI. Can be matched. Accordingly, in this embodiment, even when the exposure period EXPb of the focus detection pixel PXF is different from the exposure period EXPa of the imaging pixel PXI, the readout period REAb of the focus detection pixel PXF is set as the readout period REAa of the imaging pixel PXI. Can be adapted to As a result, in this embodiment, the signal read operation from the pixel array ARY can be simplified.
なお、垂直走査回路ＶＳＣは、図１７に示すように、転送期間ＴＲＡａ、ＴＲＡｃの前（露光期間ＥＸＰａ、メモリ転送期間ＭＥＴＲ）に選択信号ＳＥＬを高レベルにし、相関二重サンプリングのためのノイズ信号を読み出してもよい。この実施形態では、フローティングディフュージョンＦＤに電荷を転送するタイミングが撮像用画素ＰＸＩと焦点検出用画素ＰＸＦとで互いに同じであるため、簡易にノイズ信号を読み出すことができる。 As shown in FIG. 17, the vertical scanning circuit VSC sets the selection signal SEL to a high level before the transfer periods TRAa and TRAc (exposure period EXPa and memory transfer period METR), and generates a noise signal for correlated double sampling. May be read out. In this embodiment, since the timing for transferring charges to the floating diffusion FD is the same between the imaging pixel PXI and the focus detection pixel PXF, a noise signal can be easily read out.
また、ノイズ信号等を読み出さない場合、各行の転送期間ＴＲＡ（ＴＲＡａ、ＴＲＡｃ）は、前の行の読み出し期間ＲＥＡ（ＲＥＡａ、ＲＥＡｂ）が終了する前に、開始されてもよい。例えば、垂直走査回路ＶＳＣは、各行の読み出し期間ＲＥＡの開始が前の行の読み出し期間ＲＥＡの終了とほぼ同じタイミングになるように、転送期間ＴＲＡを開始してもよい。 Further, when the noise signal or the like is not read, the transfer period TRA (TRAa, TRAc) of each row may be started before the read period REA (REAa, REAb) of the previous row ends. For example, the vertical scanning circuit VSC may start the transfer period TRA so that the start of the read period REA for each row is approximately the same as the end of the read period REA for the previous row.
図１３は、複数の行に焦点検出用画素ＰＸＦが配置された画素アレイＡＲＹの動作の一例を示している。なお、図１３は、４行目（Ｌ４）および７行目（Ｌ７）に焦点検出用画素ＰＸＦが配置された画素アレイＡＲＹの動作の一例を示している。図中の星印の意味は上述した図１１と同じである。また、撮像用画素ＰＸＩの動作は、図１１と同じである。このため、焦点検出用画素ＰＸＦの動作について説明する。なお、例えば、焦点検出用画素ＰＸＦの露光期間ＥＸＰｂは、撮像用画素ＰＸＩの露光期間ＥＸＰａより短い。 FIG. 13 shows an example of the operation of the pixel array ARY in which the focus detection pixels PXF are arranged in a plurality of rows. FIG. 13 shows an example of the operation of the pixel array ARY in which the focus detection pixels PXF are arranged in the fourth row (L4) and the seventh row (L7). The meaning of the star in the figure is the same as in FIG. The operation of the imaging pixel PXI is the same as that in FIG. Therefore, the operation of the focus detection pixel PXF will be described. For example, the exposure period EXPb of the focus detection pixel PXF is shorter than the exposure period EXPa of the imaging pixel PXI.
垂直走査回路ＶＳＣは、例えば、リセット期間ＲＥＳｂ、露光期間ＥＸＰｂ、メモリ転送期間ＭＥＴＲ、転送期間ＴＲＡｃ、読み出し期間ＲＥＡｂの順に実施される一連の動作（上述した図１０に示した動作）を、４行目（Ｌ４）および７行目（Ｌ７）の焦点検出用画素ＰＸＦに対して実施する。 The vertical scanning circuit VSC performs, for example, a series of operations (the operations shown in FIG. 10 described above) performed in the order of the reset period RESb, the exposure period EXPb, the memory transfer period METR, the transfer period TRAc, and the readout period REAb in four rows. This is performed for the focus detection pixels PXF in the eye (L4) and the seventh row (L7).
例えば、垂直走査回路ＶＳＣは、４行目（Ｌ４）の撮像用画素ＰＸＩの転送期間ＴＲＡａと４行目（Ｌ４）の焦点検出用画素ＰＸＦの転送期間ＴＲＡｃとが互いに同じタイミングになるように、４行目（Ｌ４）の焦点検出用画素ＰＸＦのメモリ転送期間ＭＥＴＲの電荷保持期間を調整する。さらに、垂直走査回路ＶＳＣは、４行目（Ｌ４）および７行目（Ｌ７）の焦点検出用画素ＰＸＦのそれぞれの露光期間ＥＸＰｂが互いに同じタイミングになるように、７行目（Ｌ７）の焦点検出用画素ＰＸＦに対して、リセット期間ＲＥＳｂの動作を開始する。そして、垂直走査回路ＶＳＣは、例えば、７行目（Ｌ７）の撮像用画素ＰＸＩの転送期間ＴＲＡａと７行目（Ｌ７）の焦点検出用画素ＰＸＦの転送期間ＴＲＡｃとが互いに同じタイミングになるように、７行目（Ｌ７）の焦点検出用画素ＰＸＦのメモリ転送期間ＭＥＴＲの電荷保持期間を調整する。 For example, the vertical scanning circuit VSC is configured so that the transfer period TRAa of the imaging pixel PXI in the fourth row (L4) and the transfer period TRAc of the focus detection pixel PXF in the fourth row (L4) are at the same timing. The charge holding period of the memory transfer period METR of the focus detection pixel PXF in the fourth row (L4) is adjusted. Further, the vertical scanning circuit VSC focuses the seventh row (L7) so that the exposure periods EXPb of the focus detection pixels PXF in the fourth row (L4) and the seventh row (L7) are at the same timing. The operation of the reset period RESb is started for the detection pixel PXF. In the vertical scanning circuit VSC, for example, the transfer period TRAa of the imaging pixel PXI in the seventh row (L7) and the transfer period TRAc of the focus detection pixel PXF in the seventh row (L7) have the same timing. In addition, the charge holding period of the memory transfer period METR of the focus detection pixel PXF in the seventh row (L7) is adjusted.
このように、垂直走査回路ＶＳＣは、蓄積部ＭＥＭに電荷を蓄積することにより、互いに異なる行に配置された焦点検出用画素ＰＸＦの露光タイミングが互いに同じになるように、各行の焦点検出用画素ＰＸＦの動作を制御する。すなわち、焦点検出用画素ＰＸＦが複数の行に配置されたときにも、垂直走査回路ＶＳＣは、複数の焦点検出用画素ＰＸＦの露光タイミングが互いに同じになるように、複数の焦点検出用画素ＰＸＦの動作を制御する。 As described above, the vertical scanning circuit VSC accumulates charges in the accumulation unit MEM, so that the focus detection pixels PXF arranged in different rows have the same exposure timing, so that the focus detection pixels in each row are the same. Control the operation of PXF. That is, even when the focus detection pixels PXF are arranged in a plurality of rows, the vertical scanning circuit VSC causes the plurality of focus detection pixels PXF to have the same exposure timing. To control the operation.
これにより、この実施形態では、焦点検出時の露光を互いに異なる行に配置された焦点検出用画素ＰＸＦで同時に実施できる。この結果、この実施形態では、焦点検出精度を向上できる。さらに、この実施形態では、焦点検出用画素ＰＸＦが複数の行に配置されたときにも、焦点検出用画素ＰＸＦの読み出し期間ＲＥＡｂを撮像用画素ＰＸＩの読み出し期間ＲＥＡａに簡易に合わせることができるため、画素アレイＡＲＹからの信号の読み出し動作を簡易にできる。 Thereby, in this embodiment, exposure at the time of focus detection can be simultaneously performed by the focus detection pixels PXF arranged in different rows. As a result, in this embodiment, focus detection accuracy can be improved. Furthermore, in this embodiment, even when the focus detection pixels PXF are arranged in a plurality of rows, the readout period REAb of the focus detection pixels PXF can be easily matched with the readout period REAa of the imaging pixels PXI. The signal read operation from the pixel array ARY can be simplified.
なお、垂直走査回路ＶＳＣは、焦点検出用画素ＰＸＦが複数の行に配置されたときにも、図１７に示すように、転送期間ＴＲＡａ、ＴＲＡｃの前（露光期間ＥＸＰａ、メモリ転送期間ＭＥＴＲ）に選択信号ＳＥＬを高レベルにし、相関二重サンプリングのためのノイズ信号を読み出してもよい。この実施形態では、焦点検出用画素ＰＸＦが複数の行に配置されたときにも、互いに同じ行に配置された焦点検出用画素ＰＸＦおよび撮像用画素ＰＸＩのそれぞれの転送期間ＴＲＡｃ、ＴＲＡａを互いに合わせることができる。したがって、この実施形態では、焦点検出用画素ＰＸＦが複数の行に配置されたときにも、簡易にノイズ信号を読み出すことができる。 As shown in FIG. 17, the vertical scanning circuit VSC also precedes the transfer periods TRAa, TRAc (exposure period EXPa, memory transfer period METR), as shown in FIG. 17, even when the focus detection pixels PXF are arranged in a plurality of rows. The noise signal for correlated double sampling may be read by setting the selection signal SEL to a high level. In this embodiment, even when the focus detection pixels PXF are arranged in a plurality of rows, the transfer periods TRAc and TRAa of the focus detection pixels PXF and the imaging pixels PXI arranged in the same row are matched with each other. be able to. Therefore, in this embodiment, a noise signal can be easily read even when the focus detection pixels PXF are arranged in a plurality of rows.
また、ノイズ信号等を読み出さない場合、各行の転送期間ＴＲＡ（ＴＲＡａ、ＴＲＡｃ）は、前の行の読み出し期間ＲＥＡ（ＲＥＡａ、ＲＥＡｂ）が終了する前に、開始されてもよい。例えば、垂直走査回路ＶＳＣは、各行の読み出し期間ＲＥＡの開始が前の行の読み出し期間ＲＥＡの終了とほぼ同じタイミングになるように、転送期間ＴＲＡを開始してもよい。 Further, when the noise signal or the like is not read, the transfer period TRA (TRAa, TRAc) of each row may be started before the read period REA (REAa, REAb) of the previous row ends. For example, the vertical scanning circuit VSC may start the transfer period TRA so that the start of the read period REA for each row is approximately the same as the end of the read period REA for the previous row.
図１４は、焦点検出用画素ＰＸＦの露光が１フレームＦＲＭ中に複数回実施されるときの画素アレイＡＲＹの動作の一例を示している。図中の星印の意味は上述した図１１と同じである。また、撮像用画素ＰＸＩの動作は、図１１と同じである。このため、焦点検出用画素ＰＸＦの動作について説明する。なお、例えば、焦点検出用画素ＰＸＦの露光期間ＥＸＰｂは、撮像用画素ＰＸＩの露光期間ＥＸＰａより短い。 FIG. 14 shows an example of the operation of the pixel array ARY when exposure of the focus detection pixel PXF is performed a plurality of times during one frame FRM. The meaning of the star in the figure is the same as in FIG. The operation of the imaging pixel PXI is the same as that in FIG. Therefore, the operation of the focus detection pixel PXF will be described. For example, the exposure period EXPb of the focus detection pixel PXF is shorter than the exposure period EXPa of the imaging pixel PXI.
垂直走査回路ＶＳＣは、例えば、４行目（Ｌ４）の焦点検出用画素ＰＸＦに対して、リセット期間ＲＥＳｂ、露光期間ＥＸＰｂ、メモリ転送期間ＭＥＴＲ、転送期間ＴＲＡｃ、読み出し期間ＲＥＡｂ、露光期間ＥＸＰｂ、メモリ転送期間ＭＥＴＲ、転送期間ＴＲＡｃ、読み出し期間ＲＥＡｂの順にそれぞれの動作を実施する。なお、１フレームＦＲＭ中に実施される焦点検出用画素ＰＸＦの露光の回数は、２回に限定されない。この実施形態では、焦点検出用画素ＰＸＦの独立露光および独立読み出しが可能であるため、焦点検出用画素ＰＸＦの任意時間の露光を、１フレームＦＲＭ内で複数回実施できる。 For example, for the focus detection pixels PXF in the fourth row (L4), the vertical scanning circuit VSC includes a reset period RESb, an exposure period EXPb, a memory transfer period METR, a transfer period TRAc, a read period REAb, an exposure period EXPb, and a memory. The respective operations are performed in the order of the transfer period METR, the transfer period TRAc, and the read period REAb. Note that the number of exposures of the focus detection pixels PXF performed during one frame FRM is not limited to two. In this embodiment, since the focus detection pixel PXF can be independently exposed and read out independently, exposure of the focus detection pixel PXF can be performed a plurality of times within one frame FRM.
例えば、図１４の動作では、焦点検出用画素ＰＸＦの信号（焦点検出に用いられる信号）は、１フレームＦＲＭ中に複数回出力される。したがって、この実施形態では、１フレームＦＲＭ中に複数回の焦点検出を実施でき、高速な焦点検出を実現できる。なお、垂直走査回路ＶＳＣは、１回目のメモリ転送期間ＭＥＴＲおよび転送期間ＴＲＡｃの動作を実施する代わりに、転送期間ＴＲＡｂの動作を実施してもよい。また、垂直走査回路ＶＳＣは、上述した図９に示した動作と上述した図１０に示した動作とを１フレームＦＲＭ中に順に実施してもよい。あるいは、垂直走査回路ＶＳＣは、上述した図９や図１０に示した動作を１フレームＦＲＭ中に複数回繰り返し実施してもよい。 For example, in the operation of FIG. 14, the signal of the focus detection pixel PXF (the signal used for focus detection) is output a plurality of times during one frame FRM. Therefore, in this embodiment, focus detection can be performed a plurality of times during one frame FRM, and high-speed focus detection can be realized. Note that the vertical scanning circuit VSC may perform the operation of the transfer period TRAb instead of performing the operations of the first memory transfer period METR and the transfer period TRAc. Further, the vertical scanning circuit VSC may sequentially perform the above-described operation illustrated in FIG. 9 and the above-described operation illustrated in FIG. 10 during one frame FRM. Alternatively, the vertical scanning circuit VSC may repeatedly perform the operations shown in FIGS. 9 and 10 a plurality of times during one frame FRM.
ここで、例えば、焦点検出用画素ＰＸＦのフォトダイオードＰＤｂに蓄積される電荷の量より多い量の電荷を十分に蓄積できるポテンシャル井戸を焦点検出用画素ＰＸＦの蓄積部ＭＥＭが有しているとき、１回目の転送期間ＴＲＡｃおよび読み出し期間ＲＥＡｂの動作は、省かれてもよい。例えば、垂直走査回路ＶＳＣは、４行目（Ｌ４）の焦点検出用画素ＰＸＦに対して、リセット期間ＲＥＳｂ、露光期間ＥＸＰｂ、メモリ転送期間ＭＥＴＲ、露光期間ＥＸＰｂ、メモリ転送期間ＭＥＴＲ、転送期間ＴＲＡｃ、読み出し期間ＲＥＡｂの順にそれぞれの動作を実施してもよい。この場合、フォトダイオードＰＤｂに蓄積された電荷が溢れる前に、フォトダイオードＰＤｂの電荷を蓄積部ＭＥＭに転送できる。この結果、この実施形態では、フォトダイオードＰＤｂに蓄積された電荷が溢れることを防止でき、焦点検出精度を向上できる。例えば、この実施形態では、高輝度の被写体の焦点検出および高照度の環境下での焦点検出を精度よく実施できる。 Here, for example, when the storage unit MEM of the focus detection pixel PXF has a potential well that can sufficiently store a larger amount of charge than the amount of charge stored in the photodiode PDb of the focus detection pixel PXF, The operations of the first transfer period TRAc and the read period REAb may be omitted. For example, the vertical scanning circuit VSC applies the reset period RESb, the exposure period EXPb, the memory transfer period METR, the exposure period EXPb, the memory transfer period METR, the transfer period TRAc to the focus detection pixels PXF in the fourth row (L4). Each operation may be performed in the order of the read period REAb. In this case, the charge stored in the photodiode PDb can be transferred to the storage unit MEM before the charge stored in the photodiode PDb overflows. As a result, in this embodiment, the charge accumulated in the photodiode PDb can be prevented from overflowing, and focus detection accuracy can be improved. For example, in this embodiment, focus detection of a high-luminance subject and focus detection in a high-illuminance environment can be performed with high accuracy.
また、垂直走査回路ＶＳＣは、４行目（Ｌ４）の撮像用画素ＰＸＩの転送期間ＴＲＡａと４行目（Ｌ４）の焦点検出用画素ＰＸＦの転送期間ＴＲＡｃとが互いに同じタイミングになるように、４行目（Ｌ４）の焦点検出用画素ＰＸＦの２回目のメモリ転送期間ＭＥＴＲの電荷保持期間を調整する。これにより、この実施形態では、焦点検出用画素ＰＸＦの露光が１フレームＦＲＭ中に複数回実施されるときにも、画素アレイＡＲＹからの信号の読み出し動作を簡易にできる。 Further, the vertical scanning circuit VSC is configured so that the transfer period TRAa of the imaging pixel PXI in the fourth row (L4) and the transfer period TRAc of the focus detection pixel PXF in the fourth row (L4) are at the same timing. The charge retention period of the second memory transfer period METR of the focus detection pixel PXF in the fourth row (L4) is adjusted. Thereby, in this embodiment, even when the exposure of the focus detection pixel PXF is performed a plurality of times during one frame FRM, the signal reading operation from the pixel array ARY can be simplified.
また、垂直走査回路ＶＳＣは、焦点検出用画素ＰＸＦの露光が１フレームＦＲＭ中に複数回実施されるときにも、図１７に示すように、転送期間ＴＲＡａ、ＴＲＡｃの前（露光期間ＥＸＰａ、メモリ転送期間ＭＥＴＲ）に選択信号ＳＥＬを高レベルにし、相関二重サンプリングのためのノイズ信号を読み出してもよい。この実施形態では、焦点検出用画素ＰＸＦの露光が１フレームＦＲＭ中に複数回実施されるときにも、焦点検出用画素ＰＸＦの転送期間ＴＲＡｃを撮像用画素ＰＸＩの転送期間ＴＲＡａに合わせることができる。したがって、この実施形態では、焦点検出用画素ＰＸＦの露光が１フレームＦＲＭ中に複数回実施されるときにも、簡易にノイズ信号を読み出すことができる。 Further, as shown in FIG. 17, the vertical scanning circuit VSC also performs the exposure before the transfer periods TRAa and TRAc (exposure period EXPa, memory) when the focus detection pixel PXF is exposed a plurality of times during one frame FRM. In the transfer period METR), the selection signal SEL may be set to a high level to read a noise signal for correlated double sampling. In this embodiment, even when the exposure of the focus detection pixel PXF is performed a plurality of times during one frame FRM, the transfer period TRAc of the focus detection pixel PXF can be matched with the transfer period TRAa of the imaging pixel PXI. . Therefore, in this embodiment, the noise signal can be easily read even when the exposure of the focus detection pixel PXF is performed a plurality of times during one frame FRM.
なお、ノイズ信号等を読み出さない場合、各行の転送期間ＴＲＡ（ＴＲＡａ、ＴＲＡｃ）は、前の行の読み出し期間ＲＥＡ（ＲＥＡａ、ＲＥＡｂ）が終了する前に、開始されてもよい。例えば、垂直走査回路ＶＳＣは、各行の読み出し期間ＲＥＡの開始が前の行の読み出し期間ＲＥＡの終了とほぼ同じタイミングになるように、転送期間ＴＲＡを開始してもよい。 When the noise signal or the like is not read, the transfer period TRA (TRAa, TRAc) of each row may be started before the read period REA (REAa, REAb) of the previous row ends. For example, the vertical scanning circuit VSC may start the transfer period TRA so that the start of the read period REA for each row is approximately the same as the end of the read period REA for the previous row.
図１５は、焦点検出用画素ＰＸＦの露光が複数フレームＦＲＭをまたいで実施されるときの画素アレイＡＲＹの動作の一例を示している。図中の星印の意味は上述した図１１と同じである。また、撮像用画素ＰＸＩの動作は、図１１と同じである。このため、焦点検出用画素ＰＸＦの動作について説明する。なお、例えば、焦点検出用画素ＰＸＦの露光期間ＥＸＰｂは、撮像用画素ＰＸＩの露光期間ＥＸＰａより長い。 FIG. 15 shows an example of the operation of the pixel array ARY when exposure of the focus detection pixels PXF is performed across a plurality of frames FRM. The meaning of the star in the figure is the same as in FIG. The operation of the imaging pixel PXI is the same as that in FIG. Therefore, the operation of the focus detection pixel PXF will be described. For example, the exposure period EXPb of the focus detection pixel PXF is longer than the exposure period EXPa of the imaging pixel PXI.
フレームＦＲＭ（１）の期間では、垂直走査回路ＶＳＣは、例えば、４行目（Ｌ４）の撮像用画素ＰＸＩに対して露光期間ＥＸＰａの動作を実施しているときに、４行目（Ｌ４）の焦点検出用画素ＰＸＦに対して、リセット期間ＲＥＳｂ、露光期間ＥＸＰｂの順にそれぞれの動作を実施する。なお、４行目（Ｌ４）の焦点検出用画素ＰＸＦの露光期間ＥＸＰｂの動作は、フレームＦＲＭ（２）の途中まで継続される。 In the period of the frame FRM (1), for example, when the vertical scanning circuit VSC is performing the operation of the exposure period EXPa on the imaging pixels PXI in the fourth row (L4), the fourth row (L4). The operations are performed on the focus detection pixels PXF in the order of the reset period RESb and the exposure period EXPb. Note that the operation in the exposure period EXPb of the focus detection pixel PXF in the fourth row (L4) is continued halfway through the frame FRM (2).
例えば、フレームＦＲＭ（１）の最後の読み出し期間ＲＥＡａの動作が最終行（Ｌｎ）の撮像用画素ＰＸＩに対して実施された後に、フレームＦＲＭ（２）の最初のリセット期間ＲＥＳａの動作が、１行目（Ｌ１）の撮像用画素ＰＸＩに対して実施される。すなわち、垂直走査回路ＶＳＣは、例えば、最終行（Ｌｎ）の読み出し期間ＲＥＡａの後に、１行目（Ｌ１）の撮像用画素ＰＸＩに対して、リセット期間ＲＥＳａ、露光期間ＥＸＰａ、転送期間ＴＲＡａ、読み出し期間ＲＥＡａの順にそれぞれの動作を実施する。 For example, after the operation of the last readout period REAa of the frame FRM (1) is performed on the imaging pixel PXI of the last row (Ln), the operation of the first reset period RESa of the frame FRM (2) is 1 This is performed for the imaging pixel PXI in the row (L1). That is, the vertical scanning circuit VSC, for example, after the read period REAa of the last row (Ln), for the imaging pixel PXI of the first row (L1), the reset period RESa, the exposure period EXPa, the transfer period TRAa, and the readout Each operation is performed in the order of the period REAa.
フレームＦＲＭ（２）の期間では、垂直走査回路ＶＳＣは、例えば、４行目（Ｌ４）の撮像用画素ＰＸＩに対して露光期間ＥＸＰａの動作を実施しているときに、４行目（Ｌ４）の焦点検出用画素ＰＸＦに対する露光期間ＥＸＰｂの動作を終了する。すなわち、垂直走査回路ＶＳＣは、例えば、４行目（Ｌ４）の撮像用画素ＰＸＩの動作を制御しているときに、４行目（Ｌ４）の焦点検出用画素ＰＸＦに対して、メモリ転送期間ＭＥＴＲ、転送期間ＴＲＡｃ、読み出し期間ＲＥＡｂの順にそれぞれの動作を実施する。 In the period of the frame FRM (2), the vertical scanning circuit VSC performs, for example, the operation in the exposure period EXPa on the imaging pixels PXI in the fourth line (L4). The operation of the exposure period EXPb for the focus detection pixel PXF is terminated. That is, for example, when the vertical scanning circuit VSC controls the operation of the imaging pixel PXI in the fourth row (L4), the vertical scanning circuit VSC performs a memory transfer period for the focus detection pixel PXF in the fourth row (L4). Each operation is performed in the order of METR, transfer period TRAc, and read period REAb.
この実施形態では、焦点検出用画素ＰＸＦの独立露光および独立読み出しが可能であるため、焦点検出用画素ＰＸＦの任意時間の露光を、複数フレームＦＲＭにまたいで実施できる。このように、この実施形態では、複数フレームＦＲＭをまたいで焦点検出用画素ＰＸＦの露光を実施することにより、撮像用画素ＰＸＩの露光時間に拘わらず、長時間の露光を焦点検出用画素ＰＸＦに対して実施できる。これにより、この実施形態では、低輝度の被写体の焦点検出および低照度の環境下での焦点検出を精度よく実施できる。 In this embodiment, since the focus detection pixel PXF can be independently exposed and read out independently, the focus detection pixel PXF can be exposed at any time over a plurality of frames FRM. As described above, in this embodiment, by performing exposure of the focus detection pixel PXF across a plurality of frames FRM, long exposure is performed on the focus detection pixel PXF regardless of the exposure time of the imaging pixel PXI. Can be implemented. Thereby, in this embodiment, focus detection of a low-luminance subject and focus detection in a low-illuminance environment can be performed with high accuracy.
また、フレームＦＲＭ（２）の期間では、垂直走査回路ＶＳＣは、４行目（Ｌ４）の撮像用画素ＰＸＩの転送期間ＴＲＡａと４行目（Ｌ４）の焦点検出用画素ＰＸＦの転送期間ＴＲＡｃとが互いに同じタイミングになるように、４行目（Ｌ４）の焦点検出用画素ＰＸＦのメモリ転送期間ＭＥＴＲの電荷保持期間を調整する。これにより、この実施形態では、焦点検出用画素ＰＸＦの露光が複数フレームＦＲＭをまたいで実施されるときにも、画素アレイＡＲＹからの信号の読み出し動作を簡易にできる。なお、焦点検出用画素ＰＸＦの露光は、３フレームＦＲＭ以上またいで実施されてもよい。 Further, in the period of the frame FRM (2), the vertical scanning circuit VSC includes the transfer period TRAa of the imaging pixels PXI in the fourth row (L4) and the transfer period TRAc of the focus detection pixels PXF in the fourth row (L4). Are adjusted at the same timing, the charge holding period of the memory transfer period METR of the focus detection pixels PXF in the fourth row (L4) is adjusted. As a result, in this embodiment, even when exposure of the focus detection pixel PXF is performed across a plurality of frames FRM, it is possible to simplify the operation of reading a signal from the pixel array ARY. Note that the exposure of the focus detection pixel PXF may be performed over three frames FRM or more.
また、垂直走査回路ＶＳＣは、焦点検出用画素ＰＸＦの露光が複数フレームＦＲＭをまたいで実施されるときにも、図１７に示すように、転送期間ＴＲＡａ、ＴＲＡｃの前（露光期間ＥＸＰａ、メモリ転送期間ＭＥＴＲ）に選択信号ＳＥＬを高レベルにし、相関二重サンプリングのためのノイズ信号を読み出してもよい。この実施形態では、焦点検出用画素ＰＸＦの露光が複数フレームＦＲＭをまたいで実施されるときにも、焦点検出用画素ＰＸＦの転送期間ＴＲＡｃを撮像用画素ＰＸＩの転送期間ＴＲＡａに合わせることができる。したがって、この実施形態では、焦点検出用画素ＰＸＦの露光が複数フレームＦＲＭをまたいで実施されるときにも、簡易にノイズ信号を読み出すことができる。 In addition, when the exposure of the focus detection pixel PXF is performed across a plurality of frames FRM, the vertical scanning circuit VSC also performs the transfer periods TRAa and TRAc (exposure period EXPa, memory transfer) as shown in FIG. In the period METR), the selection signal SEL may be set to a high level to read out a noise signal for correlated double sampling. In this embodiment, even when the exposure of the focus detection pixel PXF is performed across a plurality of frames FRM, the transfer period TRAc of the focus detection pixel PXF can be matched with the transfer period TRAa of the imaging pixel PXI. Therefore, in this embodiment, a noise signal can be easily read even when the exposure of the focus detection pixel PXF is performed across a plurality of frames FRM.
なお、ノイズ信号等を読み出さない場合、各行の転送期間ＴＲＡ（ＴＲＡａ、ＴＲＡｃ）は、前の行の読み出し期間ＲＥＡ（ＲＥＡａ、ＲＥＡｂ）が終了する前に、開始されてもよい。例えば、垂直走査回路ＶＳＣは、各行の読み出し期間ＲＥＡの開始が前の行の読み出し期間ＲＥＡの終了とほぼ同じタイミングになるように、転送期間ＴＲＡを開始してもよい。 When the noise signal or the like is not read, the transfer period TRA (TRAa, TRAc) of each row may be started before the read period REA (REAa, REAb) of the previous row ends. For example, the vertical scanning circuit VSC may start the transfer period TRA so that the start of the read period REA for each row is approximately the same as the end of the read period REA for the previous row.
図１６は、相関二重サンプリングが実施されるときの画素アレイＡＲＹの動作の一例を示している。図中の三角形は、焦点検出用画素ＰＸＦを含む行（Ｌ４）の撮像用画素ＰＸＩの動作を示している。また、星印は、焦点検出用画素ＰＸＦを含む行（Ｌ４）の焦点検出用画素ＰＸＦの動作を示している。図１６の動作は、転送期間ＴＲＡ（ＴＲＡａ、ＴＲＡｂ）の前にフローティングディフュージョンＦＤをリセットしている点が図１１の動作と相違する。 FIG. 16 shows an example of the operation of the pixel array ARY when correlated double sampling is performed. The triangle in the figure indicates the operation of the imaging pixels PXI in the row (L4) including the focus detection pixels PXF. The star symbol indicates the operation of the focus detection pixels PXF in the row (L4) including the focus detection pixels PXF. The operation of FIG. 16 is different from the operation of FIG. 11 in that the floating diffusion FD is reset before the transfer period TRA (TRAa, TRAb).
例えば、４行目（Ｌ４）の撮像用画素ＰＸＩおよび焦点検出用画素ＰＸＦでは、３行目（Ｌ３）の撮像用画素ＰＸＩの読み出し期間ＲＥＡａが終了したとき、選択信号ＳＥＬ（４）、ＳＥＬ＿ｆ（４）が低レベルから高レベルに変化する（図１６（ａ）、（ｂ））。そして、リセット信号ＲＳＴ（４）、ＲＳＴ＿ｆ（４）が高レベルに一定期間Ｔ１０維持される。これにより、リセットトランジスタＭＲＳがオンし、フローティングディフュージョンＦＤがリセットされる。なお、選択信号ＳＥＬ（４）、ＳＥＬ＿ｆ（４）が高レベルに維持されているため、リセットされたフローティングディフュージョンＦＤのポテンシャルに応じた電圧（ノイズ信号）が、垂直信号線ＶＬに出力される。 For example, in the fourth row (L4) imaging pixel PXI and the focus detection pixel PXF, when the readout period REAa of the third row (L3) imaging pixel PXI ends, the selection signals SEL (4), SEL_f ( 4) changes from a low level to a high level (FIGS. 16A and 16B). Then, the reset signals RST (4) and RST_f (4) are maintained at a high level for a certain period T10. As a result, the reset transistor MRS is turned on and the floating diffusion FD is reset. Since the selection signals SEL (4) and SEL_f (4) are maintained at a high level, a voltage (noise signal) corresponding to the potential of the reset floating diffusion FD is output to the vertical signal line VL.
垂直信号線ＶＬに出力されたノイズ信号は、例えば、期間Ｔ２０に読み出される。なお、ノイズ信号は、リセット信号ＲＳＴ、ＲＳＴ＿ｆが高レベルの期間に読み出されてもよい。ノイズ信号が読み出された後、転送期間ＴＲＡ（ＴＲＡａ、ＴＲＡｂ）に、フォトダイオードＰＤ（ＰＤａ、ＰＤｂ）に蓄積された電荷がフローティングディフュージョンＦＤに転送される。なお、転送期間ＴＲＡでは、リセットトランジスタＭＲＳがオフ状態であるため、フローティングディフュージョンＦＤに転送された電荷は、電源ＶＤＤに排出されない。 The noise signal output to the vertical signal line VL is read, for example, in the period T20. Note that the noise signal may be read out while the reset signals RST and RST_f are at a high level. After the noise signal is read, charges accumulated in the photodiode PD (PDa, PDb) are transferred to the floating diffusion FD in the transfer period TRA (TRAa, TRAb). Note that in the transfer period TRA, the reset transistor MRS is in an off state, so that the charge transferred to the floating diffusion FD is not discharged to the power supply VDD.
例えば、撮像用画素ＰＸＩでは、ノイズ信号が読み出された後、転送信号ＴＲ（４）が高レベルに一定期間維持される。これにより、転送トランジスタＭＴＲがオンし、フォトダイオードＰＤａに蓄積された電荷がフローティングディフュージョンＦＤに転送される。なお、転送トランジスタＭＴＲがオンしているときにも、フォトダイオードＰＤａは露光されている。すなわち、フォトダイオードＰＤａは、転送信号ＴＲが立ち下がる（図１６（ｃ））まで露光されている。したがって、撮像用画素ＰＸＩでは、転送信号ＴＲが立ち下がるまでにフォトダイオードＰＤａに蓄積された電荷が、フローティングディフュージョンＦＤに転送される。 For example, in the imaging pixel PXI, after the noise signal is read, the transfer signal TR (4) is maintained at a high level for a certain period. As a result, the transfer transistor MTR is turned on, and the charge accumulated in the photodiode PDa is transferred to the floating diffusion FD. Note that the photodiode PDa is also exposed when the transfer transistor MTR is on. That is, the photodiode PDa is exposed until the transfer signal TR falls (FIG. 16C). Therefore, in the imaging pixel PXI, the charge accumulated in the photodiode PDa before the transfer signal TR falls is transferred to the floating diffusion FD.
また、例えば、焦点検出用画素ＰＸＦでは、ノイズ信号が読み出された後、転送信号ＴＲ＿ｆ（４）およびメモリ転送信号ＴＸ＿ｆ（４）が低レベルから高レベルに変化する。これにより、転送トランジスタＭＴＲおよびメモリ転送トランジスタＭＴＸがオンし、フォトダイオードＰＤｂに蓄積された電荷は、少なくとも蓄積部ＭＥＭに移動する。そして、メモリ転送信号ＴＸ＿ｆ（４）が高レベルから低レベルに変化してから一定期間後に、転送信号ＴＲ＿ｆ（４）が高レベルから低レベルに変化する。転送トランジスタＭＴＲがオンしている期間に、蓄積部ＭＥＭの電荷がフローティングディフュージョンＦＤに転送される。 For example, in the focus detection pixel PXF, after the noise signal is read, the transfer signal TR_f (4) and the memory transfer signal TX_f (4) change from the low level to the high level. Thereby, the transfer transistor MTR and the memory transfer transistor MTX are turned on, and the charge accumulated in the photodiode PDb moves to at least the accumulation unit MEM. Then, after a predetermined period after the memory transfer signal TX_f (4) changes from the high level to the low level, the transfer signal TR_f (4) changes from the high level to the low level. During the period when the transfer transistor MTR is on, the charge in the storage unit MEM is transferred to the floating diffusion FD.
なお、メモリ転送トランジスタＭＴＸがオンしているときにも、フォトダイオードＰＤｂは露光されている。すなわち、フォトダイオードＰＤｂは、メモリ転送信号ＴＸ＿ｆが立ち下がる（図１６（ｄ））まで露光されている。したがって、焦点検出用画素ＰＸＦでは、メモリ転送信号ＴＸ＿ｆが立ち下がるまでにフォトダイオードＰＤｂに蓄積された電荷が、フローティングディフュージョンＦＤに転送される。 Note that the photodiode PDb is also exposed when the memory transfer transistor MTX is on. That is, the photodiode PDb is exposed until the memory transfer signal TX_f falls (FIG. 16D). Accordingly, in the focus detection pixel PXF, the charge accumulated in the photodiode PDb before the memory transfer signal TX_f falls is transferred to the floating diffusion FD.
読み出し期間ＲＥＡ（ＲＥＡａ、ＲＥＡｂ）では、選択信号ＳＥＬ（４）、ＳＥＬ＿ｆ（４）が高レベルに維持されているため、フローティングディフュージョンＦＤに転送された電荷に応じた電圧が垂直信号線ＶＬに出力される。 In the read period REA (REAa, REAb), since the selection signals SEL (4) and SEL_f (4) are maintained at a high level, a voltage corresponding to the charge transferred to the floating diffusion FD is output to the vertical signal line VL. Is done.
図１７は、相関二重サンプリングが実施されるときの画素アレイＡＲＹの動作の別の例を示している。図中の三角形および星印の意味は、上述した図１６と同じである。図１７の動作は、転送期間ＴＲＡ（ＴＲＡａ、ＴＲＡｃ）の前にフローティングディフュージョンＦＤをリセットしている点が図１２の動作と相違する。なお、撮像用画素ＰＸＩの動作は、図１６に示した撮像用画素ＰＸＩの動作と同じである。このため、焦点検出用画素ＰＸＦの動作について説明する。 FIG. 17 shows another example of the operation of the pixel array ARY when correlated double sampling is performed. The meanings of triangles and stars in the figure are the same as those in FIG. The operation of FIG. 17 is different from the operation of FIG. 12 in that the floating diffusion FD is reset before the transfer period TRA (TRAa, TRAc). The operation of the imaging pixel PXI is the same as that of the imaging pixel PXI shown in FIG. Therefore, the operation of the focus detection pixel PXF will be described.
例えば、４行目（Ｌ４）の焦点検出用画素ＰＸＦでは、３行目（Ｌ３）の撮像用画素ＰＸＩの読み出し期間ＲＥＡａが終了したとき、選択信号ＳＥＬ＿ｆ（４）が低レベルから高レベルに変化する（図１７（ｂ））。そして、リセット信号ＲＳＴ＿ｆ（４）が高レベルに一定期間Ｔ１０維持される。これにより、リセットトランジスタＭＲＳがオンし、フローティングディフュージョンＦＤがリセットされる。なお、選択信号ＳＥＬ＿ｆ（４）が高レベルに維持されているため、リセットされたフローティングディフュージョンＦＤのポテンシャルに応じた電圧（ノイズ信号）が、垂直信号線ＶＬに出力される。 For example, in the focus detection pixel PXF in the fourth row (L4), the selection signal SEL_f (4) changes from the low level to the high level when the readout period REAa of the imaging pixel PXI in the third row (L3) ends. (FIG. 17B). The reset signal RST_f (4) is maintained at a high level for a certain period T10. As a result, the reset transistor MRS is turned on and the floating diffusion FD is reset. Since the selection signal SEL_f (4) is maintained at a high level, a voltage (noise signal) corresponding to the potential of the reset floating diffusion FD is output to the vertical signal line VL.
垂直信号線ＶＬに出力されたノイズ信号は、例えば、期間Ｔ２０に読み出される。ノイズ信号が読み出された後、転送期間ＴＲＡｃにおいて、転送信号ＴＲ＿ｆ（４）が高レベルに一定期間維持される。これにより、転送トランジスタＭＴＲがオンし、蓄積部ＭＥＭの電荷がフローティングディフュージョンＦＤに転送される。なお、蓄積部ＭＥＭには、メモリ転送期間ＭＥＴＲに、フォトダイオードＰＤｂから電荷が転送されている。 The noise signal output to the vertical signal line VL is read, for example, in the period T20. After the noise signal is read, the transfer signal TR_f (4) is maintained at a high level for a certain period in the transfer period TRAc. As a result, the transfer transistor MTR is turned on, and the charge in the storage unit MEM is transferred to the floating diffusion FD. Note that charges are transferred from the photodiode PDb to the storage unit MEM during the memory transfer period METR.
例えば、メモリ転送トランジスタＭＴＸがオンしているときにも、フォトダイオードＰＤｂは露光されている。すなわち、フォトダイオードＰＤｂは、メモリ転送信号ＴＸ＿ｆが立ち下がる（図１７（ｄ））まで露光されている。したがって、焦点検出用画素ＰＸＦでは、メモリ転送信号ＴＸ＿ｆが立ち下がるまでにフォトダイオードＰＤｂに蓄積された電荷が、蓄積部ＭＥＭを介してフローティングディフュージョンＦＤに転送される。なお、リセットトランジスタＭＲＳがオフ状態であるため、フローティングディフュージョンＦＤに転送された電荷は、電源ＶＤＤに排出されない。 For example, the photodiode PDb is exposed even when the memory transfer transistor MTX is on. That is, the photodiode PDb is exposed until the memory transfer signal TX_f falls (FIG. 17D). Accordingly, in the focus detection pixel PXF, the charge accumulated in the photodiode PDb until the memory transfer signal TX_f falls is transferred to the floating diffusion FD via the accumulation unit MEM. Since the reset transistor MRS is in an off state, the charge transferred to the floating diffusion FD is not discharged to the power supply VDD.
読み出し期間ＲＥＡｂでは、選択信号ＳＥＬ＿ｆ（４）が高レベルに維持されているため、フローティングディフュージョンＦＤに転送された電荷に応じた電圧が垂直信号線ＶＬに出力される。 In the read period REAb, since the selection signal SEL_f (4) is maintained at a high level, a voltage corresponding to the charge transferred to the floating diffusion FD is output to the vertical signal line VL.
ここで、フローティングディフュージョンＦＤをリセットする構成（図１６や図１７の動作を実施する構成）では、連写等によりフレームＦＲＭが連続するとき、２番目以降のフレームＦＲＭのリセット期間ＲＥＳａ、ＲＥＳｂの動作を省略してもよい。例えば、２番目以降のフレームＦＲＭでは、前のフレームＦＲＭの転送期間ＴＲＡやメモリ転送期間ＭＥＴＲの動作により、フォトダイオードＰＤおよび蓄積部ＭＥＭがリセットされる。このため、２番目以降のフレームＦＲＭでは、各画素は、フローティングディフュージョンＦＤをリセットすることにより、リセット期間ＲＥＳの動作が実施されたときと同様の状態になる。また、フローティングディフュージョンＦＤのリセットは、メモリ転送期間ＭＥＴＲに実施されてもよい。 Here, in the configuration in which the floating diffusion FD is reset (the configuration in which the operations in FIGS. 16 and 17 are performed), when the frames FRM are continuous by continuous shooting or the like, the operations in the reset periods RESa and RESb of the second and subsequent frames FRM are performed. May be omitted. For example, in the second and subsequent frames FRM, the photodiode PD and the storage unit MEM are reset by the operations of the transfer period TRA and the memory transfer period METR of the previous frame FRM. For this reason, in the second and subsequent frames FRM, each pixel is in the same state as when the operation in the reset period RES is performed by resetting the floating diffusion FD. The reset of the floating diffusion FD may be performed during the memory transfer period METR.
図１８は、フローティングディフュージョンをリセットするときの撮像用画素ＰＸＩの各部のポテンシャルの一例を示している。図中の破線の意味は、上述した図８と同じである。 FIG. 18 shows an example of the potential of each part of the imaging pixel PXI when the floating diffusion is reset. The meaning of the broken line in the figure is the same as in FIG.
フローティングディフュージョンをリセットするとき（例えば、図１６や図１７の期間Ｔ１０）、転送信号ＴＲおよびリセット信号ＲＳＴは、低レベルおよび高レベルにそれぞれ維持される。これにより、転送トランジスタＭＴＲおよびリセットトランジスタＭＲＳは、オフ状態およびオン状態にそれぞれ維持される。この結果、フローティングディフュージョンＦＤに蓄積された電荷は、電源ＶＤＤに排出される。なお、転送トランジスタＭＴＲがオフ状態であるため、フォトダイオードＰＤａに蓄積された電荷は、電源ＶＤＤに排出されない。 When the floating diffusion is reset (for example, the period T10 in FIGS. 16 and 17), the transfer signal TR and the reset signal RST are maintained at a low level and a high level, respectively. Accordingly, the transfer transistor MTR and the reset transistor MRS are maintained in the off state and the on state, respectively. As a result, the electric charge accumulated in the floating diffusion FD is discharged to the power supply VDD. Note that since the transfer transistor MTR is in the off state, the charge accumulated in the photodiode PDa is not discharged to the power supply VDD.
図１９は、フローティングディフュージョンをリセットするときの焦点検出用画素ＰＸＦの各部のポテンシャルの一例を示している。図中の破線の意味は、上述した図８と同じである。 FIG. 19 shows an example of the potential of each part of the focus detection pixel PXF when the floating diffusion is reset. The meaning of the broken line in the figure is the same as in FIG.
フローティングディフュージョンをリセットするとき（例えば、図１６や図１７の期間Ｔ１０）、メモリ転送信号ＴＸ＿ｆ、転送信号ＴＲおよびリセット信号ＲＳＴは、低レベル、低レベルおよび高レベルにそれぞれ維持される。これにより、メモリ転送トランジスタＭＴＸ、転送トランジスタＭＴＲおよびリセットトランジスタＭＲＳは、オフ状態、オフ状態およびオン状態にそれぞれ維持される。この結果、フローティングディフュージョンＦＤに蓄積された電荷は、電源ＶＤＤに排出される。なお、転送トランジスタＭＴＲおよびメモリ転送トランジスタＭＴＸがオフ状態であるため、フォトダイオードＰＤｂや蓄積部ＭＥＭに蓄積された電荷は、電源ＶＤＤに排出されない。 When resetting the floating diffusion (for example, the period T10 in FIGS. 16 and 17), the memory transfer signal TX_f, the transfer signal TR, and the reset signal RST are maintained at a low level, a low level, and a high level, respectively. Thereby, the memory transfer transistor MTX, the transfer transistor MTR, and the reset transistor MRS are maintained in the off state, the off state, and the on state, respectively. As a result, the electric charge accumulated in the floating diffusion FD is discharged to the power supply VDD. Note that, since the transfer transistor MTR and the memory transfer transistor MTX are in the off state, the charges accumulated in the photodiode PDb and the accumulation unit MEM are not discharged to the power supply VDD.
以上、この実施形態では、撮像装置ＩＭＵは、メモリ部ＭＵを含む焦点検出用画素ＰＸＦを有している。例えば、メモリ部ＭＵは、フォトダイオードＰＤｂから転送される電荷を蓄積する蓄積部ＭＥＭと、フォトダイオードＰＤｂの電荷を蓄積部ＭＥＭに転送するメモリ転送部ＭＴＸとを有している。これにより、この実施形態では、焦点検出用画素ＰＸＦの露光タイミングを適切に制御でき、焦点検出精度を向上できる。 As described above, in this embodiment, the imaging device IMU includes the focus detection pixel PXF including the memory unit MU. For example, the memory unit MU includes a storage unit MEM that stores charges transferred from the photodiode PDb, and a memory transfer unit MTX that transfers charges of the photodiode PDb to the storage unit MEM. Thereby, in this embodiment, the exposure timing of the focus detection pixel PXF can be appropriately controlled, and the focus detection accuracy can be improved.
なお、上述した実施形態では、ゲート電極ＧＴの電圧が接地電圧ＧＮＤのときの蓄積部ＭＥＭのポテンシャルがフォトダイオードＰＤｂのポテンシャルとフローティングディフュージョンＦＤのポテンシャルとの間に位置するように、領域ＮＡ１、ＮＡ２の不純物濃度がそれぞれ設定される例について述べた。本発明は、かかる実施形態に限定されるものではない。例えば、ゲート電極ＧＴの電圧が接地電圧ＧＮＤのときの蓄積部ＭＥＭのポテンシャルは、フォトダイオードＰＤｂのポテンシャル以上でもよい。すなわち、蓄積部ＭＥＭのポテンシャルは、ゲート電極ＧＴの電圧が接地電圧ＧＮＤのとき、フローティングディフュージョンＦＤのポテンシャルより接地電圧ＧＮＤ側に維持され、ゲート電極ＧＴの電圧が電源ＶＤＤのとき、フォトダイオードＰＤｂのポテンシャルより電源ＶＤＤ側に維持されればよい。この場合にも、上述した実施形態と同様の効果を得ることができる。 In the above-described embodiment, the regions NA1 and NA2 are arranged so that the potential of the storage unit MEM when the voltage of the gate electrode GT is the ground voltage GND is located between the potential of the photodiode PDb and the potential of the floating diffusion FD. An example in which the impurity concentration of each is set has been described. The present invention is not limited to such an embodiment. For example, the potential of the storage unit MEM when the voltage of the gate electrode GT is the ground voltage GND may be higher than the potential of the photodiode PDb. That is, the potential of the storage unit MEM is maintained closer to the ground voltage GND than the potential of the floating diffusion FD when the voltage of the gate electrode GT is the ground voltage GND, and when the voltage of the gate electrode GT is the power supply VDD, the potential of the photodiode PDb is maintained. What is necessary is just to be maintained on the power supply VDD side from the potential. Also in this case, the same effect as the above-described embodiment can be obtained.
上述した実施形態では、蓄積部ＭＥＭがゲート電極ＧＴを有する例について述べた。本発明は、かかる実施形態に限定されるものではない。例えば、蓄積部ＭＥＭは、ゲート電極ＧＴを含まずに形成されてもよい。この場合、蓄積部ＭＥＭのポテンシャルがフォトダイオードＰＤｂのポテンシャルとフローティングディフュージョンＦＤのポテンシャルとの間に位置するように、領域ＮＡ１、ＮＡ２の不純物濃度は、それぞれ設定される。この場合にも、上述した実施形態と同様の効果を得ることができる。 In the above-described embodiment, the example in which the storage unit MEM includes the gate electrode GT has been described. The present invention is not limited to such an embodiment. For example, the storage unit MEM may be formed without including the gate electrode GT. In this case, the impurity concentrations of the regions NA1 and NA2 are set so that the potential of the storage unit MEM is located between the potential of the photodiode PDb and the potential of the floating diffusion FD. Also in this case, the same effect as the above-described embodiment can be obtained.
上述した実施形態では、回路部ＣＩＲＵが画素（撮像用画素ＰＸＩ、焦点検出用画素ＰＸＦ）毎に設けられる例について述べた。本発明は、かかる実施形態に限定されるものではない。例えば、転送トランジスタＭＴＲを除く回路部ＣＩＲＵは、列方向に互いに隣接する複数の画素（撮像用画素ＰＸＩ、焦点検出用画素ＰＸＦ）に共用されてもよい。すなわち、フローティングディフュージョンＦＤは、複数の画素（撮像用画素ＰＸＩ、焦点検出用画素ＰＸＦ）に共用されてもよい。なお、転送トランジスタＭＴＲは、画素（撮像用画素ＰＸＩ、焦点検出用画素ＰＸＦ）毎に設けられる。この場合にも、焦点検出用画素ＰＸＦのフォトダイオードＰＤｂで生成された電荷を蓄積部ＭＥＭに蓄積できるため、上述した実施形態と同様の効果を得ることができる。 In the above-described embodiment, the example in which the circuit unit CIRU is provided for each pixel (imaging pixel PXI, focus detection pixel PXF) has been described. The present invention is not limited to such an embodiment. For example, the circuit unit CIRU excluding the transfer transistor MTR may be shared by a plurality of pixels (imaging pixels PXI, focus detection pixels PXF) adjacent to each other in the column direction. That is, the floating diffusion FD may be shared by a plurality of pixels (imaging pixel PXI, focus detection pixel PXF). The transfer transistor MTR is provided for each pixel (imaging pixel PXI, focus detection pixel PXF). Also in this case, since the charge generated by the photodiode PDb of the focus detection pixel PXF can be accumulated in the accumulation unit MEM, the same effect as that of the above-described embodiment can be obtained.
上述した実施形態では、焦点検出用画素ＰＸＦの制御信号ＲＳＴ＿ｆ、ＴＲ＿ｆ、ＳＥＬ＿ｆが撮像用画素ＰＸＩの制御信号ＲＳＴ、ＴＲ、ＳＥＬとそれぞれ独立に制御される例について述べた。本発明は、かかる実施形態に限定されるものではない。例えば、焦点検出用画素ＰＸＦの制御信号ＳＥＬ＿ｆは、撮像用画素ＰＸＩの制御信号ＳＥＬと兼用されてもよい。この場合にも、上述した実施形態と同様の効果を得ることができる。 In the above-described embodiment, the example in which the control signals RST_f, TR_f, and SEL_f of the focus detection pixel PXF are controlled independently of the control signals RST, TR, and SEL of the imaging pixel PXI has been described. The present invention is not limited to such an embodiment. For example, the control signal SEL_f for the focus detection pixel PXF may also be used as the control signal SEL for the imaging pixel PXI. Also in this case, the same effect as the above-described embodiment can be obtained.
上述した実施形態では、１行目から順に最終行まで撮像用画素ＰＸＩの画像信号が読み出される例について述べた。本発明は、かかる実施形態に限定されるものではない。例えば、制御部ＣＮＴは、奇数行の撮像用画素ＰＸＩから画像信号を読み出した後に、偶数行の撮像用画素ＰＸＩから画像信号を読み出してもよい。この場合にも、上述した実施形態と同様の効果を得ることができる。 In the above-described embodiment, the example in which the image signal of the imaging pixel PXI is read from the first row to the last row in order has been described. The present invention is not limited to such an embodiment. For example, the control unit CNT may read the image signal from the even-numbered imaging pixels PXI after reading the image signals from the odd-numbered imaging pixels PXI. Also in this case, the same effect as the above-described embodiment can be obtained.
上述した実施形態では、焦点検出用画素ＰＸＦの信号が焦点検出に用いられる例について述べた。本発明は、かかる実施形態に限定されるものではない。例えば、焦点検出用画素ＰＸＦの信号は、露出検出に用いられてもよい。この場合にも、上述した実施形態と同様の効果を得ることができる。また、この場合、例えば、焦点検出用画素ＰＸＦの露光を１フレームＦＲＭ中に複数回実施できるため、明滅光源等による露出の定期的な変化を検出できる。さらに、この場合、図１２−図１５等で説明した動作を実施することにより、高速な露出検出、高照度の環境下での露出検出および低照度の環境下での露出検出等を実施できる。 In the above-described embodiment, the example in which the signal of the focus detection pixel PXF is used for focus detection has been described. The present invention is not limited to such an embodiment. For example, the signal of the focus detection pixel PXF may be used for exposure detection. Also in this case, the same effect as the above-described embodiment can be obtained. Further, in this case, for example, since the exposure of the focus detection pixel PXF can be performed a plurality of times during one frame FRM, it is possible to detect a periodic change in exposure due to a blinking light source or the like. Furthermore, in this case, by performing the operations described with reference to FIGS. 12 to 15, high-speed exposure detection, exposure detection under a high illuminance environment, exposure detection under a low illuminance environment, and the like can be performed.
上述した実施形態では、フレームＦＲＭ（１）の最後の読み出し期間ＲＥＡａの動作が最終行（Ｌｎ）の撮像用画素ＰＸＩに対して実施された後に、フレームＦＲＭ（２）の最初のリセット期間ＲＥＳａの動作が、１行目（Ｌ１）の撮像用画素ＰＸＩに対して実施される例について述べた。本発明は、かかる実施形態に限定されるものではない。例えば、フレームＦＲＭ（１）の最後の読み出し期間ＲＥＡａの動作が最終行（Ｌｎ）の撮像用画素ＰＸＩに対して実施される前に、フレームＦＲＭ（２）の最初のリセット期間ＲＥＳａの動作が、１行目（Ｌ１）の撮像用画素ＰＸＩに対して実施されてもよい。この場合にも、上述した実施形態と同様の効果を得ることができる。 In the embodiment described above, after the operation of the last readout period REAa of the frame FRM (1) is performed on the imaging pixel PXI of the last row (Ln), the first reset period RESa of the frame FRM (2) is performed. The example in which the operation is performed on the imaging pixel PXI in the first row (L1) has been described. The present invention is not limited to such an embodiment. For example, before the operation of the last readout period REAa of the frame FRM (1) is performed on the imaging pixel PXI of the last row (Ln), the operation of the first reset period RESa of the frame FRM (2) You may implement with respect to the imaging pixel PXI of the 1st line (L1). Also in this case, the same effect as the above-described embodiment can be obtained.
上述した実施形態では、撮像用画素ＰＸＩの転送期間ＴＲＡａと焦点検出用画素ＰＸＦの転送期間ＴＲＡｃとを互いに同じタイミングにする例について述べた。本発明は、かかる実施形態に限定されるものではない。例えば、焦点検出用画素ＰＸＦの転送期間ＴＲＡｃは、撮像用画素ＰＸＩの転送期間ＴＲＡａと異なるタイミングでもよい。この場合にも、焦点検出用画素ＰＸＦの露光タイミングを適切に制御でき、焦点検出精度を向上できる。 In the above-described embodiment, the example in which the transfer period TRAa of the imaging pixel PXI and the transfer period TRAc of the focus detection pixel PXF are set to the same timing has been described. The present invention is not limited to such an embodiment. For example, the transfer period TRAc of the focus detection pixel PXF may be at a timing different from the transfer period TRAa of the imaging pixel PXI. Also in this case, the exposure timing of the focus detection pixel PXF can be appropriately controlled, and the focus detection accuracy can be improved.
以上、本発明について詳細に説明してきたが、上記の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。 As mentioned above, although this invention was demonstrated in detail, said embodiment and its modification are only examples of this invention, and this invention is not limited to this. Obviously, modifications can be made without departing from the scope of the present invention.
撮像装置に利用できる。 It can be used for an imaging device.
ＡＰ‥開口部；ＡＲＹ‥画素アレイ；ＣＩＲＵ‥回路部；ＣＮＴ‥制御部；ＦＤＡ‥焦点検出領域；ＩＭＵ‥撮像装置；ＭＥＭ‥蓄積部；ＭＬＮ‥マイクロレンズ；ＭＳ‥遮光部；ＭＴＸ‥メモリ転送部；ＭＵ‥メモリ部；ＰＤａ、ＰＤｂ‥フォトダイオード；ＰＸＦ‥焦点検出用画素；ＰＸＦＧ‥焦点検出用画素群；ＰＸＩ‥撮像用画素；ＴＧ‥タイミングジェネレータ；ＶＳＣ‥垂直走査回路 AP, aperture, ARY, pixel array, CIRU, circuit unit, CNT, control unit, FDA, focus detection area, IMU, imaging device, MEM, storage unit, MLN, microlens, MS, shading unit, MTX, memory transfer Unit: MU, memory unit, PDa, PDb, photodiode, PXF, focus detection pixel, PXFG, focus detection pixel group, PXI, imaging pixel, TG, timing generator, VSC, vertical scanning circuit
Claims (8)
入射光を光電変換して電荷を生成する第２光電変換部を有する複数の撮像用画素と、
前記焦点検出用画素および前記撮像用画素が配置された画素アレイとを備え、
前記第１光電変換部は、前記第２光電変換部より小さく、
前記メモリ部は、前記焦点検出用画素の前記遮光部で遮光された領域であって、前記第１光電変換部がない領域にのみ配置され、
前記メモリ部の電極および前記第１の転送部の電極には共通の信号電圧が印加される撮像装置。 A first photoelectric conversion unit that photoelectrically converts incident light to generate charges, a memory unit that has electrodes and is controlled by a voltage applied to the electrodes and stores charges transferred from the first photoelectric conversion unit; A first transfer unit that has an electrode and is controlled by a voltage applied to the electrode and transfers charge from the first photoelectric conversion unit to the memory unit; and a second transfer unit that transfers charge from the memory unit to the amplification unit A plurality of focus detection pixels each having a transfer unit and a light shielding unit that shields the memory unit;
A plurality of imaging pixels having a second photoelectric conversion unit that photoelectrically converts incident light to generate charges;
A pixel array in which the focus detection pixels and the imaging pixels are arranged;
The first photoelectric conversion unit is smaller than the second photoelectric conversion unit,
The memory unit is disposed only in a region that is shielded from light by the light shielding unit of the focus detection pixel and does not include the first photoelectric conversion unit;
IMAGING DEVICE common signal voltage that is applied to the electrode and the electrode of the first transfer portion of the memory unit.
前記遮光部は、前記撮像用画素の前記第２光電変換部と比べて前記焦点検出用画素の前記第１光電変換部が半分となるように前記焦点検出用画素の受光領域を遮光する撮像装置。 The imaging device according to claim 1,
The light shielding unit shields the light receiving region of the focus detection pixel so that the first photoelectric conversion unit of the focus detection pixel is halved as compared to the second photoelectric conversion unit of the imaging pixel. .
前記第１光電変換部と前記メモリ部は同じ導電型の半導体領域である撮像装置。 The imaging apparatus according to claim 1 or 2,
Wherein said memory unit and the first photoelectric conversion unit is the same conductivity type semiconductor region der Ru imaging device of.
前記撮像用画素および前記焦点検出用画素の動作を制御する制御部を備えている撮像装置。 In the imaging device according to any one of claims 1 to 3,
Imaging device that has a control unit for controlling the operation of the image pickup pixels and the focus detection pixels.
前記制御部は、前記焦点検出用画素の露光時間と前記撮像用画素の露光時間とをそれぞれ独立に制御する撮像装置。 The imaging apparatus according to claim 4.
Wherein the control unit that controls the exposure time of the image pickup pixel and the exposure time of the focus detection pixels independently imaging device.
前記制御部は、前記画素アレイで異なる行に配置された複数の前記焦点検出用画素の露光タイミングが互いに同じになるように、前記焦点検出用画素の動作を制御する撮像装置。 The imaging apparatus according to claim 4.
Wherein the control unit is configured so that the exposure timings of a plurality of the focus detection pixels arranged in different rows in the pixel array is identical to each other, the focus detection control to that imaging device the operation of the pixel.
入射光を光電変換して電荷を生成する第２光電変換部を有する複数の撮像用画素と、
前記焦点検出用画素および前記撮像用画素が配置された画素アレイと、
前記撮像用画素および前記焦点検出用画素の動作を制御する制御部とを備え、
前記第１光電変換部は、前記第２光電変換部より小さく、
前記メモリ部は、前記焦点検出用画素の前記遮光部で遮光された領域であって、前記第１光電変換部がない領域にのみ配置され、
前記制御部は、前記画素アレイで異なる行に配置された複数の前記焦点検出用画素の露光タイミングが互いに同じになるように、前記焦点検出用画素の動作を制御する撮像装置。 A first photoelectric conversion unit that photoelectrically converts incident light to generate charges, a memory unit that accumulates charges transferred from the first photoelectric conversion unit, and transfers charges from the first photoelectric conversion unit to the memory unit A plurality of focus detection pixels having a first transfer unit, a second transfer unit that transfers charges from the memory unit to the amplification unit, and a light shielding unit that shields the memory unit;
A plurality of imaging pixels having a second photoelectric conversion unit that photoelectrically converts incident light to generate charges;
A pixel array in which the focus detection pixels and the imaging pixels are arranged;
A control unit that controls operations of the imaging pixels and the focus detection pixels;
The first photoelectric conversion unit is smaller than the second photoelectric conversion unit,
The memory unit is disposed only in a region that is shielded from light by the light shielding unit of the focus detection pixel and does not include the first photoelectric conversion unit;
Wherein the control unit is configured so that the exposure timings of a plurality of the focus detection pixels arranged in different rows in the pixel array is identical to each other, the focus detection control to that imaging device the operation of the pixel.
前記第２の転送部は、前記増幅部のフローティングディフュージョンに電荷を転送する撮像装置。
In the imaging device according to any one of claims 1 to 7,
The second transfer unit, to that an imaging device transfers a charge to the floating diffusion of the amplifying portion.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011105193A JP5899653B2 (en) | 2011-05-10 | 2011-05-10 | Imaging device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011105193A JP5899653B2 (en) | 2011-05-10 | 2011-05-10 | Imaging device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2012238951A JP2012238951A (en) | 2012-12-06 |
| JP2012238951A5 JP2012238951A5 (en) | 2014-05-15 |
| JP5899653B2 true JP5899653B2 (en) | 2016-04-06 |
Family
ID=47461496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011105193A Active JP5899653B2 (en) | 2011-05-10 | 2011-05-10 | Imaging device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5899653B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013183381A1 (en) | 2012-06-07 | 2013-12-12 | 富士フイルム株式会社 | Image pickup device and image pickup method |
| KR102121531B1 (en) * | 2013-12-10 | 2020-06-10 | 삼성전자주식회사 | Apparatus and Method for Controlling a Focus Detectable Image Sensor |
| JP6579614B2 (en) * | 2015-08-19 | 2019-09-25 | オリンパス株式会社 | Imaging device, imaging device |
| US20230239593A1 (en) * | 2020-06-05 | 2023-07-27 | Sony Semiconductor Solutions Corporation | Imaging device and electronic device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4946313B2 (en) * | 2006-09-27 | 2012-06-06 | 株式会社ニコン | Imaging device |
| JP5076528B2 (en) * | 2007-02-06 | 2012-11-21 | 株式会社ニコン | Photoelectric conversion unit connection / separation structure, solid-state imaging device, and imaging apparatus |
| JP5157400B2 (en) * | 2007-12-03 | 2013-03-06 | 株式会社ニコン | Imaging device |
| JP5476731B2 (en) * | 2009-02-13 | 2014-04-23 | 株式会社ニコン | Image sensor |
| JP5249136B2 (en) * | 2009-06-11 | 2013-07-31 | キヤノン株式会社 | Imaging device |
-
2011
- 2011-05-10 JP JP2011105193A patent/JP5899653B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012238951A (en) | 2012-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9894295B2 (en) | Imaging device and imaging system | |
| JP7178644B2 (en) | Imaging device and image acquisition device | |
| US10015426B2 (en) | Solid-state imaging element and driving method therefor, and electronic apparatus | |
| JP6965950B2 (en) | Image sensor | |
| JP6952256B2 (en) | Imaging device | |
| JP4957413B2 (en) | Solid-state imaging device and imaging apparatus using the same | |
| US9930279B2 (en) | Image capturing apparatus and control method thereof, and storage medium | |
| JP5566457B2 (en) | Solid-state imaging device and digital camera | |
| US20100309340A1 (en) | Image sensor having global and rolling shutter processes for respective sets of pixels of a pixel array | |
| JP2017055322A (en) | Imaging apparatus, imaging system, and control method for imaging apparatus | |
| KR20180052700A (en) | Image pickup device and image pickup device | |
| US20130215300A1 (en) | Image pickup device | |
| US20130027596A1 (en) | Color imaging using time-multiplexed light sources and monochrome image sensors with multi-storage-node pixels | |
| JP7473041B2 (en) | Image pickup element and image pickup device | |
| JP2014107596A (en) | Imaging element and imaging unit | |
| JP5187039B2 (en) | Solid-state imaging device and electronic camera using the same | |
| JP5899653B2 (en) | Imaging device | |
| JP2012165070A (en) | Solid state imaging element and imaging apparatus using the same | |
| JP2011055345A (en) | Imaging apparatus | |
| JP5058840B2 (en) | Imaging device | |
| JP6733159B2 (en) | Imaging device and imaging device | |
| JP2014217011A (en) | Solid state image sensor and imaging apparatus | |
| JP7292990B2 (en) | Imaging device, computer program and storage medium | |
| JP2024073964A (en) | Image pickup element and image pickup device | |
| JP2009049523A (en) | Solid-state image sensor, imaging apparatus, and method for driving solid-state image sensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140328 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140328 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150728 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150928 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160209 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160222 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5899653 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |