JP5895033B2 - Manufacturing method of electronic device - Google Patents
Manufacturing method of electronic device Download PDFInfo
- Publication number
- JP5895033B2 JP5895033B2 JP2014155211A JP2014155211A JP5895033B2 JP 5895033 B2 JP5895033 B2 JP 5895033B2 JP 2014155211 A JP2014155211 A JP 2014155211A JP 2014155211 A JP2014155211 A JP 2014155211A JP 5895033 B2 JP5895033 B2 JP 5895033B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- terminal
- electronic device
- package
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
本発明は、電子デバイスの製造方法に関するものである。 The present invention relates to an electronic device manufacturing method.
電子デバイスは、基板に設けられたランドに端子を半田付けすることにより、搭載する基板に固定される。端子の半田濡れ性を高めるために、端子をメッキ処理する方法が知られている。特許文献１には、リードフレームをメッキ処理した後に加工することにより、ＱＦＮ（Quad Flat Non-Leaded Package）の端子をメッキ処理する方法が開示されている。特許文献２には、リードフレーム全体をメッキ処理した後に電子デバイスを組み立て、リードフレームの一部をそのまま端子として用いることにより、端子の全面がメッキ処理された電子デバイスを製造する方法が開示されている。 An electronic device is fixed to the board | substrate to mount by soldering a terminal to the land provided in the board | substrate. In order to improve the solder wettability of the terminal, a method of plating the terminal is known. Patent Document 1 discloses a method of plating a terminal of a QFN (Quad Flat Non-Leaded Package) by processing the lead frame after plating. Patent Document 2 discloses a method of manufacturing an electronic device in which the entire surface of the terminal is plated by assembling an electronic device after plating the entire lead frame and using a part of the lead frame as a terminal as it is. Yes.
ところが、特許文献１に記載の方法においては、リードフレームをメッキ処理した後に切断加工するので、端子の切断面はメッキ処理されていない状態となる。端子の切断面がメッキ処理されていないと、切断面の半田濡れ性が悪いので、電子デバイスと基板との接続の信頼性が不十分だという問題があった。 However, in the method described in Patent Document 1, since the lead frame is cut after being plated, the cut surface of the terminal is not plated. If the cut surface of the terminal is not plated, the solder wettability of the cut surface is poor, and there is a problem that the reliability of connection between the electronic device and the substrate is insufficient.
他方で、特許文献２に記載の方法のように、全面をメッキ処理したリードフレームに半導体チップを搭載した後に、半導体チップを樹脂で覆うことにより電子デバイスを製造すると、メッキ処理のコストが高くなるという問題があった。特に、端子の信頼性を向上するために貴金属をメッキする場合、リードフレームの全面にメッキ処理をすることは、採算性の点で問題があった。 On the other hand, if an electronic device is manufactured by covering a semiconductor chip with a resin after mounting the semiconductor chip on a lead frame whose entire surface is plated as in the method described in Patent Document 2, the cost of the plating process increases. There was a problem. In particular, when precious metal is plated in order to improve the reliability of the terminal, the plating process on the entire surface of the lead frame has a problem in terms of profitability.
そこで、本発明はこれらの点に鑑みてなされたものであり、基板との接続性が良好な電子デバイスを提供することを目的とする。 Accordingly, the present invention has been made in view of these points, and an object thereof is to provide an electronic device having good connectivity with a substrate.
本発明の第１の態様においては、電子デバイスの製造方法であって、半導体チップを実装するチップ領域と、前記電子デバイスの完成後に端子の先端面になる面が開放されており、前記先端面以外の面に設けられた第１領域接続部により互いに接続されている、前記半導体チップと接続される複数の端子領域とを有するリードフレームを準備する準備工程と、前記チップ領域を含み、かつ前記端子領域の先端部を含まない所定領域を覆うようにパッケージを形成するパッケージ形成工程と、前記パッケージ形成工程の後に、前記端子領域のうち、前記パッケージに覆われていない領域をメッキするメッキ工程と、前記パッケージ形成工程と前記メッキ工程との間に、前記第１領域接続部を除去する除去工程と、を実行する電子デバイスの製造方法を提供する。 According to a first aspect of the present invention, there is provided an electronic device manufacturing method, wherein a chip region on which a semiconductor chip is mounted and a surface that becomes a front end surface of a terminal after completion of the electronic device are opened, and the front end surface A preparation step of preparing a lead frame having a plurality of terminal regions connected to the semiconductor chip and connected to each other by a first region connecting portion provided on a surface other than the chip region; and the chip region, and A package forming step of forming a package so as to cover a predetermined region not including a tip portion of the terminal region; and a plating step of plating a region of the terminal region that is not covered with the package after the package forming step; And a removing step of removing the first region connection portion between the package forming step and the plating step. The law provides.
本発明の第２の態様においては、電子デバイスの製造方法であって、半導体チップを実装するチップ領域と、前記電子デバイスの完成後に端子の先端面になる面が開放されており、前記先端面以外の面に設けられた第１領域接続部により互いに接続されている、前記半導体チップと接続される複数の端子領域とを有するリードフレームを準備する準備工程と、前記チップ領域を含み、かつ前記端子領域の先端部を含まない所定領域を覆うようにパッケージを形成するパッケージ形成工程と、前記パッケージ形成工程の後に、前記端子領域のうち、前記パッケージに覆われていない領域をメッキするメッキ工程と、前記メッキ工程の後に、前記第１領域接続部を除去する除去工程と、を実行する電子デバイスの製造方法を提供する。According to a second aspect of the present invention, there is provided an electronic device manufacturing method, wherein a chip region on which a semiconductor chip is mounted and a surface that becomes a front end surface of a terminal after completion of the electronic device are opened, and the front end surface A preparation step of preparing a lead frame having a plurality of terminal regions connected to the semiconductor chip and connected to each other by a first region connecting portion provided on a surface other than the chip region; and the chip region, and A package forming step of forming a package so as to cover a predetermined region not including a tip portion of the terminal region; and a plating step of plating a region of the terminal region that is not covered with the package after the package forming step; And a removing step of removing the first region connecting portion after the plating step.
前記除去工程において、前記複数の端子領域の間に形成された前記パッケージを除去してもよい。In the removing step, the package formed between the plurality of terminal regions may be removed.
前記リードフレームは、複数の前記チップ領域が接続された第２領域接続部を有しており、前記メッキ工程において、前記第２領域接続部に通電することにより、前記パッケージに覆われていない領域をメッキしてもよい。The lead frame has a second region connecting portion to which a plurality of the chip regions are connected, and an area that is not covered by the package by energizing the second region connecting portion in the plating step. May be plated.
前記パッケージ形成工程において、複数の前記チップ領域を含む領域を覆うように樹脂を注入し、前記メッキ工程の後に、前記第２領域接続部と前記チップ領域との間において前記樹脂を切断する切断工程をさらに実行してもよい。In the package forming step, a cutting step of injecting resin so as to cover a region including a plurality of the chip regions and cutting the resin between the second region connecting portion and the chip region after the plating step. May be further executed.
本発明によれば、基板との接続性が良好な電子デバイスを提供することができるという効果を奏する。 According to the present invention, it is possible to provide an electronic device having good connectivity with a substrate.
＜第１の実施形態＞
［電子デバイス１の構造］
図１は、第１の実施形態に係る電子デバイス１の構成を示す図である。図１（ａ）は、電子デバイス１の平面図であり、図１（ｂ）は、図１（ａ）におけるＡ−Ａ断面図である。電子デバイス１は、半導体チップ１０と、基板２０と、端子３０と、パッケージ４０とを有する。
<First Embodiment>
[Structure of electronic device 1]
FIG. 1 is a diagram illustrating a configuration of an electronic device 1 according to the first embodiment. Fig.1 (a) is a top view of the electronic device 1, FIG.1 (b) is AA sectional drawing in Fig.1 (a). The electronic device 1 includes a semiconductor chip 10, a substrate 20, terminals 30, and a package 40.
半導体チップ１０は、基板２０に実装されており、ボンディングワイヤ５０により端子３０と接続されている。半導体チップ１０、基板２０及びボンディングワイヤ５０は、例えば樹脂を形成素材とするパッケージ４０により覆われている。 The semiconductor chip 10 is mounted on the substrate 20 and is connected to the terminals 30 by bonding wires 50. The semiconductor chip 10, the substrate 20, and the bonding wire 50 are covered with a package 40 made of, for example, resin.
基板２０及び端子３０は、銅系素材又は鉄系素材を形成素材とするリードフレームから形成されている。基板２０の少なくとも一部の領域はメッキされておらず、パッケージ４０に形成素材が接触している。例えば、基板２０におけるパッケージ４０に覆われている領域はメッキされていない。端子３０におけるパッケージ４０に覆われている領域のうち、ボンディングワイヤ５０と接続するための半田が設けられる領域以外の領域もメッキされていない。 The board | substrate 20 and the terminal 30 are formed from the lead frame which uses a copper-type material or an iron-type material as a forming material. At least a part of the region of the substrate 20 is not plated, and the forming material is in contact with the package 40. For example, the region covered with the package 40 on the substrate 20 is not plated. Of the region covered with the package 40 in the terminal 30, the region other than the region where the solder for connecting to the bonding wire 50 is provided is not plated.
図１（ｃ）は、端子３０の拡大図である。端子３０には、第１突起部３１と第２突起部３２とが形成されている。第１突起部３１は、先端面３１ａと側面３１ｂとを有する。第２突起部３２は、端子３０における先端面３１ａ以外の側面に形成されており、端面３２ａと切断面３２ｂとを有する。 FIG. 1C is an enlarged view of the terminal 30. The terminal 30 is formed with a first protrusion 31 and a second protrusion 32. The first protrusion 31 has a tip surface 31a and a side surface 31b. The second protrusion 32 is formed on a side surface of the terminal 30 other than the front end surface 31a, and has an end surface 32a and a cut surface 32b.
端子３０の全ての面は、例えば、銀、金、錫、鉛、ビスマス、パラジウム、又はこれらの金属の２種類以上の合金により金属メッキされている。端子３０の面に施される金属メッキは、その他の任意の種類の金属メッキであってもよい。例えば、金属メッキは、それぞれ異なる金属の複数の層により構成される多層メッキであってもよい。すなわち、上面３０ａ、底面３０ｂ、先端面３１ａ、側面３１ｂ、端面３２ａ及び切断面３２ｂの全ての面が、金属メッキで覆われている。 All surfaces of the terminal 30 are metal-plated with, for example, silver, gold, tin, lead, bismuth, palladium, or an alloy of two or more of these metals. The metal plating applied to the surface of the terminal 30 may be any other type of metal plating. For example, the metal plating may be a multilayer plating composed of a plurality of layers of different metals. That is, all of the upper surface 30a, the bottom surface 30b, the tip surface 31a, the side surface 31b, the end surface 32a, and the cut surface 32b are covered with metal plating.
このように、電子デバイス１においては、端子３０の全ての面が金属メッキで覆われているので、電子デバイス１を実装するプリント基板に半田付けにより実装した場合に、電子デバイス１とプリント基板との接合信頼性を向上させることができる。また、端子３０の全ての面が半田を介してプリント基板と接続されることになるので、放熱性も向上する。さらに、基板に電子デバイス１を実装した後に、電子デバイス１の上面からの目視による実装状態の検査が容易である。 Thus, in the electronic device 1, since all the surfaces of the terminal 30 are covered with metal plating, when the electronic device 1 is mounted on the printed circuit board on which the electronic device 1 is mounted by soldering, the electronic device 1 and the printed circuit board It is possible to improve the bonding reliability. Moreover, since all the surfaces of the terminal 30 are connected to the printed circuit board via solder, heat dissipation is also improved. Furthermore, after mounting the electronic device 1 on the substrate, it is easy to visually inspect the mounting state from the upper surface of the electronic device 1.
［電子デバイス１の製造方法］
図２は、第１の実施形態に係る電子デバイス１の製造方法のフローチャートである。電子デバイス１の製造方法は、準備工程Ｓ１１、チップ実装工程Ｓ１２、樹脂注入工程Ｓ１３、除去工程Ｓ１４、メッキ工程Ｓ１５及び切断工程Ｓ１６を含んで構成されている。
以下、図３から図９を参照して、電子デバイス１の製造方法の詳細を説明する。
[Method of Manufacturing Electronic Device 1]
FIG. 2 is a flowchart of the manufacturing method of the electronic device 1 according to the first embodiment. The manufacturing method of the electronic device 1 includes a preparation step S11, a chip mounting step S12, a resin injection step S13, a removal step S14, a plating step S15, and a cutting step S16.
Hereinafter, the details of the method for manufacturing the electronic device 1 will be described with reference to FIGS.
まず、準備工程Ｓ１１においては、リードフレーム６０を準備する。
図３は、準備工程Ｓ１１において準備するリードフレーム６０の形状を示す図である。リードフレーム６０は、半導体チップ１０を実装する複数のチップ領域６１と、半導体チップ１０と接続される複数の端子領域６２とを有する。端子領域６２は、後述のメッキ工程Ｓ１５において金属メッキが施されて、端子３０になる。
First, in the preparation step S11, the lead frame 60 is prepared.
FIG. 3 is a diagram showing the shape of the lead frame 60 prepared in the preparation step S11. The lead frame 60 has a plurality of chip areas 61 for mounting the semiconductor chip 10 and a plurality of terminal areas 62 connected to the semiconductor chip 10. The terminal region 62 becomes the terminal 30 by being subjected to metal plating in a plating step S15 described later.
リードフレーム６０は、２次元平面の第１の方向及び第２の方向に複数のチップ領域６１を有する多行多列構成を有している。図３には、第１の方向及び第２の方向のそれぞれの方向において２個のチップ領域６１（合計、４個のチップ領域６１）が示されている。 The lead frame 60 has a multi-row multi-column configuration having a plurality of chip regions 61 in a first direction and a second direction on a two-dimensional plane. FIG. 3 shows two chip areas 61 (total of four chip areas 61) in each of the first direction and the second direction.
また、リードフレーム６０は、チップ領域６１が接続される第２領域接続部としての水平クロスバー６３、及び端子領域６２が接続される第１領域接続部としての垂直クロスバー６４を有する。水平クロスバー６３及び垂直クロスバー６４は、電子デバイス１を構成する領域の周囲に形成されている。水平クロスバー６３及び垂直クロスバー６４は、それぞれ直交する方向に形成された細長い領域であり、ハンガーリード６５を介してチップ領域６１及び端子領域６２と接続されている。 Further, the lead frame 60 includes a horizontal crossbar 63 as a second region connecting portion to which the chip region 61 is connected, and a vertical crossbar 64 as a first region connecting portion to which the terminal region 62 is connected. The horizontal crossbar 63 and the vertical crossbar 64 are formed around a region constituting the electronic device 1. The horizontal cross bar 63 and the vertical cross bar 64 are elongate regions formed in orthogonal directions, and are connected to the chip region 61 and the terminal region 62 via the hanger leads 65.
チップ領域６１は、２つの水平クロスバー６３に、それぞれ２つのハンガーリード６５ａを介して接続されている。また、端子領域６２は、１つの水平クロスバー６３に１つのハンガーリード６５ａを介して接続されているとともに、垂直クロスバー６４を介して、隣接する端子領域６２と接続されている。隣接する複数の垂直クロスバー６４は、接続バー６６により接続されている。 The chip area 61 is connected to two horizontal crossbars 63 via two hanger leads 65a. The terminal area 62 is connected to one horizontal crossbar 63 via one hanger lead 65 a and is connected to an adjacent terminal area 62 via a vertical crossbar 64. A plurality of adjacent vertical crossbars 64 are connected by a connection bar 66.
準備工程Ｓ１１が終了すると、チップ実装工程Ｓ１２を実行する。チップ実装工程Ｓ１２においては、まず、チップ領域６１に銀ペーストを塗布した後に半導体チップ１０を載置して、半導体チップ１０をチップ領域６１に接着させる。続いて、半導体チップ１０に設けられた端子と端子領域６２との間を、ボンディングワイヤ５０により接続する。図４は、半導体チップ１０がチップ領域６１に実装された状態の製造中モジュールを示す図である。なお、本明細書において、製造過程の複数の電子デバイス１を含むデバイスを製造中モジュールと称する。 When the preparation process S11 is completed, a chip mounting process S12 is executed. In the chip mounting step S <b> 12, first, after applying a silver paste to the chip region 61, the semiconductor chip 10 is placed and the semiconductor chip 10 is bonded to the chip region 61. Subsequently, the bonding wires 50 connect the terminals provided on the semiconductor chip 10 and the terminal regions 62. FIG. 4 is a diagram showing the module in manufacturing in a state where the semiconductor chip 10 is mounted on the chip region 61. In the present specification, a device including a plurality of electronic devices 1 in a manufacturing process is referred to as a manufacturing module.
続いて、樹脂注入工程Ｓ１３を実行する。樹脂注入工程Ｓ１３においては、チップ領域６１を含み、かつ端子領域６２の先端部を含まない領域を覆うように樹脂を注入する。具体的には、チップ領域６１に半導体チップ１０を実装したリードフレーム６０に、チップ領域６１を含み、かつ端子領域６２の先端部を含まない領域を覆う金型をかぶせる。この状態で、加熱して液状化させた樹脂を金型に流し込むことにより、パッケージ４０を形成する。 Then, resin injection process S13 is performed. In the resin injection step S13, the resin is injected so as to cover the region including the chip region 61 and not including the tip portion of the terminal region 62. Specifically, the lead frame 60 in which the semiconductor chip 10 is mounted in the chip region 61 is covered with a die that covers the region including the chip region 61 and not including the tip portion of the terminal region 62. In this state, the package 40 is formed by pouring a resin liquefied by heating into a mold.
図５は、樹脂注入工程Ｓ１３を実行した後の製造中モジュールの状態を示す図である。図５（ａ）における斜線領域は、樹脂を金型に注入することにより形成したパッケージ４０である。図５（ｂ）は、図５（ａ）におけるＢ−Ｂ線断面図である。図５（ｂ）に示す形状の金型を用いることで、パッケージ４０を形成することができる。 FIG. 5 is a diagram illustrating a state of the module during manufacture after the resin injection step S13 is performed. The shaded area in FIG. 5A is a package 40 formed by injecting resin into a mold. FIG. 5B is a cross-sectional view taken along the line BB in FIG. The package 40 can be formed by using a mold having the shape shown in FIG.
続いて、除去工程Ｓ１４を実行する。除去工程Ｓ１４においては、パッケージ４０に覆われていない領域のうち、垂直クロスバー６４及び接続バー６６を含み、かつ端子領域６２を含まない領域を除去する。 Subsequently, the removing step S14 is performed. In the removal step S <b> 14, a region including the vertical crossbar 64 and the connection bar 66 and not including the terminal region 62 is removed from the region not covered with the package 40.
図６は、除去工程Ｓ１４において除去する領域を示す図である。除去工程Ｓ１４においては、例えばレーザを用いて、図６における濃い灰色で示されている除去領域Ｒの外周に沿って製造中の製造中モジュールを切断することにより、除去領域Ｒに含まれる垂直クロスバー６４、接続バー６６、及び複数の端子領域６２の間に注入された樹脂を除去する。除去工程Ｓ１４においては、除去領域Ｒの形状に対応する金型を用いて除去領域Ｒの外周を切断することにより、除去領域Ｒを除去する。除去工程Ｓ１４においては、金型を用いることなく、レーザ照射等の他の方法を用いて、除去領域Ｒに含まれる部材を除去してもよい。 FIG. 6 is a diagram showing a region to be removed in the removal step S14. In the removal step S14, a vertical cross included in the removal region R is cut by, for example, using a laser to cut the module being manufactured along the outer periphery of the removal region R shown in dark gray in FIG. The resin injected between the bar 64, the connection bar 66, and the plurality of terminal regions 62 is removed. In the removal step S14, the removal region R is removed by cutting the outer periphery of the removal region R using a mold corresponding to the shape of the removal region R. In the removal step S14, the member included in the removal region R may be removed using another method such as laser irradiation without using a mold.
図７は、除去領域Ｒの周辺の拡大図である。図７（ａ）は、太破線で囲まれた除去領域Ｒに含まれる垂直クロスバー６４、接続バー６６及び樹脂を除去する前の状態を示す図である。図７（ｂ）は、除去領域Ｒに含まれる垂直クロスバー６４、接続バー６６及び樹脂を除去した後の状態を示す図である。図８は、除去領域Ｒに含まれる垂直クロスバー６４、接続バー６６及び樹脂を除去した後の製造中モジュールを示す図である。 FIG. 7 is an enlarged view around the removal region R. FIG. FIG. 7A is a diagram illustrating a state before the vertical crossbar 64, the connection bar 66, and the resin included in the removal region R surrounded by the thick broken line are removed. FIG. 7B is a diagram illustrating a state after the vertical crossbar 64, the connection bar 66, and the resin included in the removal region R are removed. FIG. 8 is a diagram illustrating the module in manufacturing after the vertical crossbar 64, the connection bar 66, and the resin included in the removal region R are removed.
図７（ａ）から明らかなように、除去領域Ｒの外周の大部分は、樹脂が形成された領域に重なっている。そして、除去領域Ｒの外周は、除去領域Ｒの長手方向の２辺のそれぞれにおいて、２本の垂直クロスバー６４と交差している。このように、除去領域Ｒの外周の大部分が、比較的切断しやすい樹脂と交差しており、金属製の部材を切断する必要がある箇所は、除去領域Ｒの長手方向の２辺のそれぞれが２本の垂直クロスバー６４と交差する箇所のみである。このように、端子領域６２を水平方向に切断することなく、垂直クロスバー６４を切断することにより、金属製の部材を切断する長さを短くすることができるので、短時間で除去領域Ｒを除去することができる。 As is clear from FIG. 7A, most of the outer periphery of the removal region R overlaps the region where the resin is formed. The outer periphery of the removal region R intersects the two vertical crossbars 64 on each of two sides in the longitudinal direction of the removal region R. Thus, most of the outer periphery of the removal region R intersects with a resin that is relatively easy to cut, and the portions that need to cut the metal member are the two sides in the longitudinal direction of the removal region R. Is the location where it intersects with the two vertical crossbars 64. In this way, the length of cutting the metal member can be shortened by cutting the vertical crossbar 64 without cutting the terminal region 62 in the horizontal direction. Can be removed.
図７（ｂ）に示すように、除去領域Ｒを除去した後には、図１に示した端子３０の形状が形成されていることがわかる。具体的には、垂直クロスバー６４が切断されたことにより、垂直クロスバー６４の一部が、端面３２ａと切断面３２ｂとを有する第２突起部３２となっていることがわかる。 As shown in FIG. 7B, it can be seen that the shape of the terminal 30 shown in FIG. 1 is formed after the removal region R is removed. Specifically, it can be seen that a part of the vertical crossbar 64 becomes the second protrusion 32 having the end surface 32a and the cut surface 32b by cutting the vertical crossbar 64.
続いて、メッキ工程Ｓ１５を実行する。メッキ工程Ｓ１５においては、水平クロスバー６３に通電することにより、端子領域６２のうち、図８に示した状態において露出している領域に金属メッキを施す。端子領域６２は、パッケージ４０に覆われた領域に残されたハンガーリード６５により水平クロスバー６３と接続されている。したがって、水平クロスバー６３に通電することにより、それぞれの端子領域６２に通電用の電極を接続することなく、複数の端子領域６２に金属メッキを施すことができる。除去工程Ｓ１４の後でメッキ工程Ｓ１５を実行することにより、図１（ｃ）に示した上面３０ａ、底面３０ｂ、先端面３１ａ、側面３１ｂ、端面３２ａ及び切断面３２ｂを含むすべての面をメッキすることができる。 Subsequently, the plating step S15 is performed. In the plating step S15, the horizontal crossbar 63 is energized to apply metal plating to the exposed region of the terminal region 62 in the state shown in FIG. The terminal area 62 is connected to the horizontal crossbar 63 by hanger leads 65 left in the area covered with the package 40. Therefore, by energizing the horizontal crossbar 63, it is possible to apply metal plating to the plurality of terminal regions 62 without connecting the electrodes for energization to the respective terminal regions 62. By performing the plating step S15 after the removing step S14, all surfaces including the upper surface 30a, the bottom surface 30b, the tip surface 31a, the side surface 31b, the end surface 32a and the cut surface 32b shown in FIG. 1C are plated. be able to.
続いて、切断工程Ｓ１６を実行する。切断工程Ｓ１６においては、それぞれの電子デバイス１に対応する領域の外周をダイシングブレードにより切断することで、複数の電子デバイス１を完成させる。具体的には、切断工程Ｓ１６において、水平クロスバー６３とチップ領域６１との間を通る直線に沿って、製造中モジュールを切断する。このように切断することにより、水平クロスバー６３が切り離されて、複数の端子領域６２が互いに電気的に接続されない状態になる。 Then, cutting process S16 is performed. In the cutting step S16, a plurality of electronic devices 1 are completed by cutting the outer periphery of the region corresponding to each electronic device 1 with a dicing blade. Specifically, in the cutting step S <b> 16, the module being manufactured is cut along a straight line passing between the horizontal crossbar 63 and the chip region 61. By cutting in this way, the horizontal crossbar 63 is cut off, and the plurality of terminal regions 62 are not electrically connected to each other.
図９は、切断工程Ｓ１６においてダイシングブレードにより切断する切断線Ｃ１及びＣ２を示す図である。切断線Ｃ１及びＣ２は、水平クロスバー６３とチップ領域６１との間において、複数のハンガーリード６５と交差する。切断線Ｃ１及びＣ２が、チップ領域６１及び端子領域６２と交差することなく複数のハンガーリード６５と交差することにより、ダイシングブレードは、水平方向の幅がハンガーリード６５よりも大きいチップ領域６１及び端子領域６２を切断する必要がない。したがって、本実施形態に係る製造方法によれば、製造中モジュールを切断して個々の電子デバイス１に分離する際に、ダイシングブレード及び製造中モジュールにかかる負荷を軽減することができる。 FIG. 9 is a diagram showing cutting lines C1 and C2 that are cut by the dicing blade in the cutting step S16. The cutting lines C <b> 1 and C <b> 2 intersect the plurality of hanger leads 65 between the horizontal cross bar 63 and the chip region 61. The cutting lines C1 and C2 intersect the plurality of hanger leads 65 without intersecting the chip region 61 and the terminal region 62, so that the dicing blade has a chip region 61 and a terminal whose horizontal width is larger than that of the hanger lead 65. There is no need to cut the region 62. Therefore, according to the manufacturing method according to the present embodiment, when the module being manufactured is cut and separated into the individual electronic devices 1, the load applied to the dicing blade and the module being manufactured can be reduced.
［第１の実施形態における効果］
以上説明した通り、第１の実施形態に係る電子デバイス１の製造方法においては、チップ領域６１を含み、かつ端子領域６２の先端部を含まない領域を覆うように樹脂を注入する樹脂注入工程Ｓ１３を実行した後に、端子領域６２以外の領域を除去した後にメッキ工程Ｓ１５を実行する。このようにすることで、端子の全ての面がメッキされた電子デバイス１を製造することができる。
[Effect in the first embodiment]
As described above, in the method of manufacturing the electronic device 1 according to the first embodiment, the resin injection step S13 for injecting the resin so as to cover the region including the chip region 61 and not including the tip portion of the terminal region 62. After performing the above, after removing the region other than the terminal region 62, the plating step S15 is performed. By doing in this way, the electronic device 1 by which all the surfaces of the terminal were plated can be manufactured.
本製造方法により製造した電子デバイス１においては、端子３０の全ての面が金属メッキで覆われているので、電子デバイス１を実装するプリント基板に半田付けにより実装した場合に、電子デバイス１とプリント基板との接合信頼性を向上させることができる。また、端子３０の全ての面が半田を介してプリント基板と接続されることになるので、放熱性も向上する。さらに、基板に電子デバイス１を実装した後に、電子デバイス１の上面からの目視による実装状態の検査が容易である。 In the electronic device 1 manufactured by this manufacturing method, since all surfaces of the terminal 30 are covered with metal plating, when the electronic device 1 and the printed circuit board on which the electronic device 1 is mounted by soldering, Bonding reliability with the substrate can be improved. Moreover, since all the surfaces of the terminal 30 are connected to the printed circuit board via solder, heat dissipation is also improved. Furthermore, after mounting the electronic device 1 on the substrate, it is easy to visually inspect the mounting state from the upper surface of the electronic device 1.
さらに、本製造方法によれば、金属メッキが施される領域が端子領域６２の一部に限定される。したがって、メッキに要するコストを抑制することができる。また、リードフレーム６０と異なる部材からなる放熱板等の部材を付加する場合、メッキ工程において放熱板等の部材も同時にメッキすることができるので、予めメッキされた放熱板を準備する場合よりもコストを低減することができる。 Furthermore, according to this manufacturing method, the area where the metal plating is performed is limited to a part of the terminal area 62. Therefore, the cost required for plating can be suppressed. Further, when a member such as a heat sink made of a member different from the lead frame 60 is added, a member such as a heat sink can be plated at the same time in the plating process, so that the cost is higher than when a pre-plated heat sink is prepared. Can be reduced.
また、本製造方法によれば、パッケージ４０の形状が同一で、端子３０の形状が異なる複数種類の電子デバイス１を容易に製造することができる。具体的には、端子領域６２の形状が異なるリードフレーム６０を準備することにより、全面に金属メッキが施された任意の形状の端子３０が設けられた電子デバイス１を製造することができる。 Moreover, according to this manufacturing method, the multiple types of electronic device 1 from which the shape of the package 40 is the same and the shape of the terminal 30 differs can be manufactured easily. Specifically, by preparing the lead frame 60 with the terminal region 62 having a different shape, the electronic device 1 provided with the terminal 30 having an arbitrary shape with metal plating on the entire surface can be manufactured.
さらに、本製造方法によれば、複数の端子領域６２と電気的に接続された水平クロスバー６３に通電することにより複数の端子領域６２にメッキした後に、水平クロスバー６３を含む領域を除去する。このようにすることで、複数の端子領域６２のそれぞれに通電端子を接続することなくメッキすることが可能である。また、メッキが完了した後に、複数の端子領域６２が電気的に接続されていない状態になるので、複数の端子領域６２を、互いに電気的に独立した端子３０とすることができる。 Furthermore, according to the present manufacturing method, after plating the plurality of terminal regions 62 by energizing the horizontal crossbar 63 electrically connected to the plurality of terminal regions 62, the region including the horizontal crossbar 63 is removed. . By doing in this way, it is possible to plate without connecting a current-carrying terminal to each of the plurality of terminal regions 62. In addition, since the plurality of terminal regions 62 are not electrically connected after the plating is completed, the plurality of terminal regions 62 can be terminals 30 that are electrically independent from each other.
＜第２の実施形態＞
図１０は、第２の実施形態に係る電子デバイス１の製造方法のフローチャートである。図１０に示す製造方法においては、Ｓ１１からＳ１３までの工程は、第１の実施形態に係る図２に示した製造方法と同一である。第２の実施形態は、樹脂注入工程Ｓ１３の後にメッキ工程Ｓ２４を実行し、メッキ工程Ｓ２４の後に除去工程Ｓ２５を実行する点で、第１の実施形態と異なる。
<Second Embodiment>
FIG. 10 is a flowchart of the manufacturing method of the electronic device 1 according to the second embodiment. In the manufacturing method shown in FIG. 10, the steps from S11 to S13 are the same as the manufacturing method shown in FIG. 2 according to the first embodiment. The second embodiment is different from the first embodiment in that the plating step S24 is executed after the resin injection step S13, and the removing step S25 is executed after the plating step S24.
具体的には、樹脂注入工程Ｓ１３を実行した後の図５に示す状態において、水平クロスバー６３に通電することにより、パッケージ４０に覆われないで露出しているリードフレーム６０の各部（端子領域６２、水平クロスバー６３、垂直クロスバー６４及び接続バー６６）に金属メッキを施す。その後、図６に示した除去領域Ｒを除去する。 Specifically, in the state shown in FIG. 5 after the resin injection step S13 is performed, each portion (terminal region) of the lead frame 60 exposed without being covered by the package 40 by energizing the horizontal crossbar 63. 62, a horizontal cross bar 63, a vertical cross bar 64 and a connection bar 66) are plated with metal. Thereafter, the removal region R shown in FIG. 6 is removed.
このようにすることで、端子３０の上面３０ａ、底面３０ｂ、先端面３１ａ、側面３１ｂ及び端面３２ａがメッキされた電子デバイス１を製造することができる。 By doing in this way, the electronic device 1 by which the upper surface 30a, the bottom surface 30b, the front end surface 31a, the side surface 31b, and the end surface 32a of the terminal 30 were plated can be manufactured.
＜変形例＞
上記の電子デバイス１の製造方法により製造することができる電子デバイス１の端子３０の形状は、図１（ｃ）に示した形状に限られない。図１１、図１２及び図１３は、電子デバイス１の端子３０の変形例を示す図である。
<Modification>
The shape of the terminal 30 of the electronic device 1 that can be manufactured by the method for manufacturing the electronic device 1 is not limited to the shape shown in FIG. 11, 12, and 13 are diagrams illustrating modifications of the terminal 30 of the electronic device 1.
図１１は、端子３０に第１突起部３１が形成されていないという変形例である。準備工程Ｓ１１において準備するリードフレーム６０における端子領域６２に、垂直クロスバー６４から突出した領域を設けないことにより、図１１に示す形状の端子３０を形成することができる。除去工程Ｓ１４において除去する除去領域Ｒの形状を調整することによっても、図１１に示す形状の端子３０を形成することができる。 FIG. 11 is a modification in which the first protrusion 31 is not formed on the terminal 30. By not providing the region protruding from the vertical crossbar 64 in the terminal region 62 of the lead frame 60 prepared in the preparation step S11, the terminal 30 having the shape shown in FIG. 11 can be formed. The terminal 30 having the shape shown in FIG. 11 can also be formed by adjusting the shape of the removal region R to be removed in the removal step S14.
図１２は、端子３０に第１突起部３１及び第２突起部３２が形成されていないという変形例である。除去工程Ｓ１４において除去する除去領域Ｒの形状を調整することによって、図１２に示す形状の端子３０を形成することができる。 FIG. 12 shows a modification in which the first protrusion 31 and the second protrusion 32 are not formed on the terminal 30. By adjusting the shape of the removal region R to be removed in the removal step S14, the terminal 30 having the shape shown in FIG. 12 can be formed.
図１３は、端子３０に凹部３３が形成されているという変形例である。凹部３３は、端子３０の先端面３１ａに接する位置に形成されており、先端面３１ａに対してパッケージ４０の側に凹んでいる。先端面３１ａと同様に、凹部３３の表面はメッキされている。 FIG. 13 is a modification in which a recess 33 is formed in the terminal 30. The recess 33 is formed at a position in contact with the tip surface 31a of the terminal 30, and is recessed toward the package 40 with respect to the tip surface 31a. Similar to the tip surface 31a, the surface of the recess 33 is plated.
凹部３３の形状は任意であり、凹部３３の輪郭線は、図１３に示す円弧に限らず、多角形の外周の一部に相当する形状であってもよい。また、凹部３３の表面形状は、球の表面形状と同等の形状であってもよい。準備工程Ｓ１１において準備するリードフレーム６０の形状を、これらの形状に加工することにより、端子３０に、メッキされた凹部３３を形成することができる。端子３０が、メッキされた凹部３３を有することにより、メッキされた端子３０の先端面３１ａの面積が実質的に増加する。その結果、電子デバイス１を基板に実装する際の接合面積が増加するので、実装性を向上させることができる。 The shape of the recess 33 is arbitrary, and the contour line of the recess 33 is not limited to the arc shown in FIG. 13 but may be a shape corresponding to a part of the outer periphery of the polygon. Further, the surface shape of the recess 33 may be the same shape as the surface shape of the sphere. By processing the shape of the lead frame 60 prepared in the preparation step S11 into these shapes, the plated recess 33 can be formed in the terminal 30. Since the terminal 30 has the plated concave portion 33, the area of the tip end surface 31a of the plated terminal 30 is substantially increased. As a result, the bonding area when the electronic device 1 is mounted on the substrate increases, so that the mountability can be improved.
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。 As mentioned above, although this invention was demonstrated using embodiment, the technical scope of this invention is not limited to the range as described in the said embodiment. It will be apparent to those skilled in the art that various modifications or improvements can be added to the above embodiment. It is apparent from the scope of the claims that the embodiments added with such changes or improvements can be included in the technical scope of the present invention.
例えば、上記の説明においては、除去工程において、金型又はレーザを用いて金属及び樹脂を除去する方法について説明したが、他の方法により金属及び樹脂を除去してもよい。例えば、所定の形状のカッターを用いて除去領域Ｒの外周に沿って切断することによっても、金属及び樹脂を除去することができる。 For example, in the above description, the method for removing the metal and the resin using a mold or a laser in the removing step has been described. However, the metal and the resin may be removed by other methods. For example, metal and resin can also be removed by cutting along the outer periphery of the removal region R using a cutter having a predetermined shape.
また、上記の説明においては、パッケージ４０が樹脂により形成されているものとしたが、パッケージ４０を、樹脂以外の形成素材により形成してもよい。例えば、パッケージ４０の形成素材としてセラミックを用いてもよい。 In the above description, the package 40 is formed of resin. However, the package 40 may be formed of a forming material other than resin. For example, ceramic may be used as a material for forming the package 40.
１ 電子デバイス
１０ 半導体チップ
２０ 基板
３０ 端子
３１ 第１突起部
３２ 第２突起部
３３ 凹部
４０ パッケージ
５０ ボンディングワイヤ
６０ リードフレーム
６１ チップ領域
６２ 端子領域
６３ 水平クロスバー
６４ 垂直クロスバー
６５ ハンガーリード
６６ 接続バー
DESCRIPTION OF SYMBOLS 1 Electronic device 10 Semiconductor chip 20 Board | substrate 30 Terminal 31 1st protrusion part 32 2nd protrusion part 33 Recess 40 Package 50 Bonding wire 60 Lead frame 61 Chip area 62 Terminal area 63 Horizontal crossbar 64 Vertical crossbar 65 Hanger lead 66 Connection bar
Claims (5)
半導体チップを実装するチップ領域と、前記電子デバイスの完成後に端子の先端面になる面が開放されており、前記先端面以外の面に設けられた第１領域接続部により互いに接続されている、前記半導体チップと接続される複数の端子領域とを有するリードフレームを準備する準備工程と、
前記チップ領域を含み、かつ前記端子領域の先端部を含まない所定領域を覆うようにパッケージを形成するパッケージ形成工程と、
前記パッケージ形成工程の後に、前記端子領域のうち、前記パッケージに覆われていない領域をメッキするメッキ工程と、
前記パッケージ形成工程と前記メッキ工程との間に、前記第１領域接続部を除去する除去工程と、
を実行する電子デバイスの製造方法。 An electronic device manufacturing method comprising:
A chip region for mounting a semiconductor chip and a surface that becomes a tip surface of a terminal after completion of the electronic device are opened, and are connected to each other by a first region connecting portion provided on a surface other than the tip surface, Preparing a lead frame having a plurality of terminal regions connected to the semiconductor chip; and
A package forming step of forming a package so as to cover a predetermined region including the chip region and not including a tip portion of the terminal region;
After the package forming step, a plating step of plating a region of the terminal region that is not covered with the package;
A removing step of removing the first region connecting portion between the package forming step and the plating step;
The manufacturing method of the electronic device which performs.
半導体チップを実装するチップ領域と、前記電子デバイスの完成後に端子の先端面になる面が開放されており、前記先端面以外の面に設けられた第１領域接続部により互いに接続されている、前記半導体チップと接続される複数の端子領域とを有するリードフレームを準備する準備工程と、
前記チップ領域を含み、かつ前記端子領域の先端部を含まない所定領域を覆うようにパッケージを形成するパッケージ形成工程と、
前記パッケージ形成工程の後に、前記端子領域のうち、前記パッケージに覆われていない領域をメッキするメッキ工程と、
前記メッキ工程の後に、前記第１領域接続部を除去する除去工程と、
を実行する電子デバイスの製造方法。 An electronic device manufacturing method comprising:
A chip region for mounting a semiconductor chip and a surface that becomes a tip surface of a terminal after completion of the electronic device are opened, and are connected to each other by a first region connecting portion provided on a surface other than the tip surface, Preparing a lead frame having a plurality of terminal regions connected to the semiconductor chip; and
A package forming step of forming a package so as to cover a predetermined region including the chip region and not including a tip portion of the terminal region;
After the package forming step, a plating step of plating a region of the terminal region that is not covered with the package;
After the plating step, a removal step of removing the first region connection part;
The manufacturing method of the electronic device which performs.
請求項１又は２に記載の電子デバイスの製造方法。 Removing the package formed between the plurality of terminal regions in the removing step;
The manufacturing method of the electronic device of Claim 1 or 2 .
前記メッキ工程において、前記第２領域接続部に通電することにより、前記パッケージに覆われていない領域をメッキする、
請求項１から３のいずれか１項に記載の電子デバイスの製造方法。 The lead frame has a second region connecting portion to which a plurality of the chip regions are connected,
In the plating step, by energizing the second region connection portion, the region not covered with the package is plated.
The manufacturing method of the electronic device of any one of Claim 1 to 3 .
前記メッキ工程の後に、前記第２領域接続部と前記チップ領域との間において前記樹脂を切断する切断工程をさらに実行する、
請求項４に記載の電子デバイスの製造方法。 In the package forming step, a resin is injected so as to cover a region including a plurality of the chip regions,
After the plating step, further performing a cutting step of cutting the resin between the second region connecting portion and the chip region,
The manufacturing method of the electronic device of Claim 4 .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014155211A JP5895033B2 (en) | 2014-07-30 | 2014-07-30 | Manufacturing method of electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014155211A JP5895033B2 (en) | 2014-07-30 | 2014-07-30 | Manufacturing method of electronic device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016032076A JP2016032076A (en) | 2016-03-07 |
| JP5895033B2 true JP5895033B2 (en) | 2016-03-30 |
Family
ID=55442278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014155211A Active JP5895033B2 (en) | 2014-07-30 | 2014-07-30 | Manufacturing method of electronic device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5895033B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7235379B2 (en) * | 2019-06-19 | 2023-03-08 | 住友電工デバイス・イノベーション株式会社 | Electronic device manufacturing method |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5380244B2 (en) * | 2009-10-22 | 2014-01-08 | ルネサスエレクトロニクス株式会社 | Manufacturing method of semiconductor device |
-
2014
- 2014-07-30 JP JP2014155211A patent/JP5895033B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016032076A (en) | 2016-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5634033B2 (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
| KR102054385B1 (en) | Resin-encapsulated semiconductor device and method of manufacturing the same | |
| US8853841B2 (en) | Lead frame which includes terminal portion having through groove covered by lid portion, semiconductor package, and manufacturing method of the same | |
| US9779966B2 (en) | Lead frame and semiconductor device | |
| KR200492009Y1 (en) | Preformed lead frame and lead frame package made from the same | |
| US9363901B2 (en) | Making a plurality of integrated circuit packages | |
| US9698084B2 (en) | Semiconductor device and lead frame having two leads welded together | |
| JP7044142B2 (en) | Lead frame and its manufacturing method | |
| JP6284397B2 (en) | Semiconductor device and manufacturing method thereof | |
| EP2980845B1 (en) | A leadless semiconductor package and method | |
| US9136208B2 (en) | Semiconductor device and method of manufacturing the same | |
| US20200135621A1 (en) | Leads for leadframe and semiconductor package | |
| US10707154B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR20210135298A (en) | Semiconductor package with sidewall plating | |
| JP5895033B2 (en) | Manufacturing method of electronic device | |
| WO2015015850A1 (en) | Module and method for manufacturing same | |
| JP6500299B2 (en) | Lead frame and method of manufacturing semiconductor device using the same | |
| JP2018152390A (en) | Electronic component and method of manufacturing electronic component | |
| KR20200001803U (en) | Preformed lead frame and lead frame package made from the same | |
| JP6143726B2 (en) | Resin-encapsulated semiconductor device, manufacturing method thereof, lead frame | |
| JP5534559B2 (en) | Mold package manufacturing method | |
| JP5347933B2 (en) | Mold package manufacturing method and mold package | |
| JP2011124284A (en) | Method for manufacturing mold package, and mold package | |
| US20170011989A1 (en) | Lead frame including u-notch |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160209 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160229 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5895033 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |