JP5892000B2 - 記憶制御装置、不揮発性メモリ、および、メモリ制御方法 - Google Patents
記憶制御装置、不揮発性メモリ、および、メモリ制御方法 Download PDFInfo
- Publication number
- JP5892000B2 JP5892000B2 JP2012184742A JP2012184742A JP5892000B2 JP 5892000 B2 JP5892000 B2 JP 5892000B2 JP 2012184742 A JP2012184742 A JP 2012184742A JP 2012184742 A JP2012184742 A JP 2012184742A JP 5892000 B2 JP5892000 B2 JP 5892000B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- write
- data
- retry
- write data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0064—Verifying circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0097—Erasing, e.g. resetting, circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0073—Write using bi-directional cell biasing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/78—Array wherein the memory cells of a group share an access device, all the memory cells of the group having a common electrode and the access device being not part of a word line or a bit line driver
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
Description
1.第1の実施の形態(全メモリブロックで同時にリトライ処理を実行する例)
2.第2の実施の形態(失敗ビット数が閾値未満であれば全メモリブロックで同時にリトライ処理を実行する例)
[メモリシステムの構成例]
図1は、実施の形態におけるメモリシステムの一構成例を示すブロック図である。このメモリシステムは、ホストコンピュータ100、メモリコントローラ150および不揮発性メモリ200を備える。
図2は、第1の実施の形態における不揮発性メモリ200の一構成例を示すブロック図である。この不揮発性メモリ200は、メモリ制御部400およびメモリセルアレイ260を備える。メモリ制御部400は、書換制御部210、アドレス回路220、データ入出力回路230、ロウドライバ240、プレートドライバ250、ロウデコーダ270、カラムデコーダ280およびカラムドライバ300を備える。なお、メモリ制御部400は、特許請求の範囲に記載の記憶制御装置の一例である。
図3は、第1の実施の形態におけるメモリセルアレイ260の一構成例を示すブロック図である。このメモリセルアレイ260は、複数のメモリブロック261を備える。メモリブロック261は、データの書込み単位でメモリセルアレイ260を分割した各領域である。この書込み単位は、データの書換えにおいて、メモリ制御部400がメモリセルアレイ260に供給することができる電流の大きさにより決定される。一度に、最大で18ビットを書き換える電流をメモリ制御部400が供給可能である場合には、書換え単位は18ビット以下(例えば、16ビット)とされる。
図4は、第1の実施の形態におけるメモリブロック261の一構成例を示す回路図である。このメモリブロック261は、16行、16列に配列された16×16個のメモリセル262を備える。メモリセル262のそれぞれは、アクセストランジスタ263および可変セル抵抗264を備える。
図5は、第1の実施の形態におけるカラムドライバ300の一構成例を示すブロック図である。このカラムドライバ300は、リトライ抑止部310、センスアンプユニット320、ドライバ制御部330、検証部340、および、ライトドライバユニット350を備える。
また、制御信号により再度セットが指示されると、イネーブル信号EN_1乃至EN_16は同時にハイレベルに設定される。これにより、ライトドライバユニット350は、メモリブロック#1乃至#16において所定数のブロックを一括してセットする。再度のリセットまたはセットの処理を以下、「リトライ処理」と称する。ここで、再度のセットおよびリセットにおいてライトドライバユニット350が一括して指定するメモリブロックの個数は、メモリ制御部400が一度に供給可能な電流により制限されるが、全てのメモリブロックを一括して指定することが望ましい。全てのメモリブロックを指定すると、一部のメモリブロックを指定する場合よりスループットが向上するためである。以下、ライトドライバユニット350は、全てのメモリブロックを一括して指定するものとする。
図6は、第1の実施の形態におけるリトライ抑止部310の一構成例を示すブロック図である。リトライ抑止部310は、ビット線BLごとに、抑止制御トランジスタ311を備える。
図7は、第1の実施の形態における検証部340の一構成例を示すブロック図である。この検証部340は、メモリセルアレイ260の列数(例えば、256)と同じ数のNOR(排他的論理和)ゲート341と、1つのAND(論理積)ゲート342とを備える。
図8は、第1の実施の形態におけるライトドライバユニット350の一構成例を示すブロック図である。このライトドライバブロック351は、メモリセルの列数と同数のライトドライバを有する。これらのライトドライバは、データの書込み単位で複数のライトドライバブロック351に分割される。例えば、メモリセルの列数、すなわちライトドライバの個数が256個であり、データの書込み単位が16ビットである場合、これらのライトドライバは、ライトドライバブロック#1乃至#16に分割される。
図9は、第1の実施の形態におけるライトドライバブロック351の一構成例を示すブロック図である。このライトドライバブロック351は、データの書込み単位のビット数(例えば、「16」)と同数のライトドライバ352を備える。
図10は、第1の実施の形態における不揮発性メモリ200の機能構成例を示すブロック図である。不揮発性メモリ200は、データ入出力回路230、カラムドライバ300、書換制御部210、および、メモリセルアレイ260の機能を有する。また、書換制御部210は、ライト制御部211およびリトライ制御部212の機能を有する。カラムドライバ300は、リトライ抑止部310、ドライバ制御部330、検証部340およびライトドライバユニット350の機能を有する。
図13は、第1の実施の形態におけるライト処理の一例を示すフローチャートである。この動作は、ライトコマンドが不揮発性メモリ200に入力されたときに開始する。不揮発性メモリ200は、ライトデータをメモリコントローラ150から取得して保持する(ステップS901)。不揮発性メモリ200は、ライトコマンドにより指定されたアドレスに書き込まれているデータをプレリードデータとして読み出す(ステップS902)。不揮発性メモリ200は、ライトデータとプレリードデータとをビット単位で比較する。
第1の実施の形態においては、メモリ制御部400がメモリブロックの全てに対して一括してリトライを行う構成を例示していたが、一部のメモリブロックに対して一括してリトライを行ってもよい。書込みを行うメモリセルアレイ260内のメモリセル数が多くなると、それらの全てに対して一括してリトライを行うことが困難になることがあるためである。例えば、第1の実施の形態に例示した構成と比較してメモリセルアレイ260のメモリセル数が2倍(512ビット)であり、16ビットごとに32個のメモリブロックに分割してデータを書き込む場合を考える。書込みが失敗する確率が第1の実施の形態と同等であるとすると、32個のメモリブロックに対して一括してリトライを行ったときに、書込み単位より大きなビット数が書き込まれる可能性がある。この場合には、メモリ制御部400は、16メモリブロックごとに一括してリトライを行えばよい。変形例のメモリ制御部400は、メモリブロックの一部を指定してリトライ処理を実行する点において第1の実施の形態と異なる。
[カラムドライバの構成例]
図19は、第2の実施の形態におけるカラムドライバ300の一構成例を示すブロック図である。第1の実施の形態においては、書込みに失敗するビット数は、書込み単位より少ないとの想定の下に、リトライ処理において所定数のメモリブロックに一括してライトデータを書き込んでいた。しかし、書込みに失敗する確率が比較的高いと、書込みに失敗するビット数が書込み単位以上となることもありうる。第2の実施の形態の不揮発性メモリ200は、書込みに失敗したビット数を計数して所定の閾値未満である場合にのみ、所定数のメモリブロックに一括してライトデータを書き込む点において第1の実施の形態と異なる。
図20は、第2の実施の形態における検証部340の一構成例を示すブロック図である。第2の実施の形態の検証部340は、失敗ビットカウンタ343をさらに備える。NORゲート341は、検証結果VFP[1]乃至[256]を失敗ビットカウンタ343にさらに供給する。
図21は、第2の実施の形態におけるリセット処理の一例を示すフローチャートである。第2の実施の形態のリセット処理は、ステップS916、S917、および、S919をさらに実行する点において第1の実施の形態と異なる。リセット対象の全ビットの書換えに成功していない場合には(ステップS915:No)、不揮発性メモリ200は、書込みに失敗したビット数を計数する(ステップS916)。そして、不揮発性メモリ200は、失敗ビット数CNTが閾値未満であるか否かを判断する(ステップS917)。
(1)複数のメモリセルにおけるデータの書込み単位であるメモリブロックを順に指定するライト制御部と、
前記指定されたメモリブロックにライトデータを書き込むライト処理部と、
前記ライトデータが書き込まれた前記メモリブロックからリードデータを読み出して当該リードデータが前記ライトデータと一致するか否かを前記複数のメモリセルの各々において検証する検証部と、
前記ライトデータを再度書き込むリトライ処理の実行を前記複数のメモリセルのうち前記リードデータが前記ライトデータと一致したメモリセルにおいて抑止するリトライ抑止部と、
前記ライトデータの全てが書き込まれた前記複数のメモリセルのいずれかにおいて前記リードデータと前記ライトデータとが一致しない場合には複数の前記メモリブロックにおいて少なくとも一部のメモリブロックを指定して前記リトライ処理を同時に実行させるリトライ制御部と
を具備する記憶制御装置。
(2)前記ベリファイ部は、前記リードデータが前記ライトデータと一致するか否かを検証するとともに前記リードデータが前記ライトデータと一致しない前記メモリセルの数を失敗ビット数として計数し、
前記リトライ制御部は、前記失敗ビット数が1より多く、かつ、当該失敗ビット数が所定の閾値未満である場合には複数の前記メモリブロックにおいて少なくとも一部のメモリブロックを指定して前記リトライ処理を同時に実行させる
前記(1)記載の記憶制御装置。
(3)前記リトライ制御部は、前記失敗ビット数が前記所定の閾値未満でない場合には前記複数のメモリセルを前記メモリブロックごとに順に指定して前記リトライ処理を実行させる
前記(2)記載の記憶制御装置。
(4)前記所定の閾値は、前記ライト処理部が同時に前記ライトデータを書き込むことが許容されるメモリセルの個数を超えない値である
前記(2)または(3)記載の記憶制御装置。
(5)前記ライト処理部は、前記指定されたメモリブロック内のメモリセルの各々に前記ライトデータを供給することにより前記ライトデータを書込み、
前記リトライ抑止部は、前記リードデータが前記ライトデータと一致したメモリセルへの前記データの供給を遮断することにより前記リトライ処理の実行を抑止する
前記(1)乃至(4)のいずれかに記載の記憶制御装置。
(6)前記リトライ制御部は、前記ライトデータの全てが書き込まれた前記複数のメモリセルのいずれかにおいて前記リードデータと前記ライトデータとが一致しない場合には複数の前記メモリブロックの全てを指定して前記リトライ処理を同時に実行させる
前記(1)乃至(5)のいずれかに記載の記憶制御装置。
(7)複数のメモリセルと、
前記複数のメモリセルにおけるデータの書込み単位であるメモリブロックを順に指定するライト制御部と、
前記指定されたメモリブロックにライトデータを書き込むライト処理部と、
前記ライトデータが書き込まれた前記メモリブロックからリードデータを読み出して当該リードデータが前記ライトデータと一致するか否かを前記複数のメモリセルの各々において検証する検証部と、
前記ライトデータを再度書き込むリトライ処理の実行を前記複数のメモリセルのうち前記リードデータが前記ライトデータと一致したメモリセルにおいて抑止するリトライ抑止部と、
前記ライトデータの全てが書き込まれた前記複数のメモリセルのいずれかにおいて前記リードデータと前記ライトデータとが一致しない場合には複数の前記メモリブロックの少なくとも一部のメモリブロックを指定して前記リトライ処理を同時に実行させるリトライ制御部と
を具備する不揮発性メモリ。
(8)ライト制御部が、複数のメモリセルにおけるデータの書込み単位であるメモリブロックを順に指定するライト制御手順と、
ライト処理部が、前記指定されたメモリブロックにライトデータを書き込むライト処理手順と、
検証部が、前記ライトデータが書き込まれた前記メモリブロックからリードデータを読み出して当該リードデータが前記ライトデータと一致するか否かを前記複数のメモリセルの各々において検証する検証手順と、
リトライ抑止部が、前記ライトデータを再度書き込むリトライ処理の実行を前記複数のメモリセルのうち前記リードデータが前記ライトデータと一致したメモリセルにおいて抑止するリトライ抑止手順と、
リトライ制御部が、前記ライトデータの全てが書き込まれた前記複数のメモリセルのいずれかにおいて前記リードデータと前記ライトデータとが一致しない場合には複数の前記メモリブロックにおいて少なくとも一部のメモリブロッククを指定して前記リトライ処理を同時に実行させるリトライ制御手順と
を具備するメモリ制御方法。
150 メモリコントローラ
200 不揮発性メモリ
210 書換制御部
211 ライト制御部
212 リトライ制御部
220 アドレス回路
230 データ入出力回路
240 ロウドライバ
250 プレートドライバ
260 メモリセルアレイ
261 メモリブロック
262 メモリセル
263 アクセストランジスタ
264 可変セル抵抗
270 ロウデコーダ
280 カラムデコーダ
300 カラムドライバ
310 リトライ抑止部
311 抑止制御トランジスタ
320 センスアンプユニット
330 ドライバ制御部
340 検証部
341 NORゲート
342 ANDゲート
343 失敗ビットカウンタ
350 ライトドライバユニット
351 ライトドライバブロック
352 ライトドライバ
353、354、355、356 書換制御トランジスタ
400 メモリ制御部
Claims (8)
- 複数のメモリセルにおけるデータの書込み単位であるメモリブロックを順に指定するライト制御部と、
前記指定されたメモリブロックにライトデータを書き込むライト処理部と、
前記ライトデータが書き込まれた前記メモリブロックからリードデータを読み出して当該リードデータが前記ライトデータと一致するか否かを前記複数のメモリセルの各々において検証する検証部と、
前記ライトデータを再度書き込むリトライ処理の実行を前記複数のメモリセルのうち前記リードデータが前記ライトデータと一致したメモリセルにおいて抑止するリトライ抑止部と、
前記ライトデータの全てが書き込まれた前記複数のメモリセルのいずれかにおいて前記リードデータと前記ライトデータとが一致しない場合には複数の前記メモリブロックにおいて少なくとも一部のメモリブロックを指定して前記リトライ処理を同時に実行させるリトライ制御部と
を具備する記憶制御装置。 - 前記検証部は、前記リードデータが前記ライトデータと一致するか否かを検証するとともに前記リードデータが前記ライトデータと一致しない前記メモリセルの数を失敗ビット数として計数し、
前記リトライ制御部は、前記失敗ビット数が1より多く、かつ、当該失敗ビット数が所定の閾値未満である場合には複数の前記メモリブロックにおいて少なくとも一部のメモリブロックを指定して前記リトライ処理を同時に実行させる
請求項1記載の記憶制御装置。 - 前記リトライ制御部は、前記失敗ビット数が前記所定の閾値未満でない場合には前記複数のメモリセルを前記メモリブロックごとに順に指定して前記リトライ処理を実行させる
請求項2記載の記憶制御装置。 - 前記所定の閾値は、前記ライト処理部が同時に前記ライトデータを書き込むことが許容されるメモリセルの個数を超えない値である
請求項2記載の記憶制御装置。 - 前記ライト処理部は、前記指定されたメモリブロック内のメモリセルの各々に前記ライトデータを供給することにより前記ライトデータを書込み、
前記リトライ抑止部は、前記リードデータが前記ライトデータと一致したメモリセルへの前記データの供給を遮断することにより前記リトライ処理の実行を抑止する
請求項1記載の記憶制御装置。 - 前記リトライ制御部は、前記ライトデータの全てが書き込まれた前記複数のメモリセルのいずれかにおいて前記リードデータと前記ライトデータとが一致しない場合には複数の前記メモリブロックの全てを指定して前記リトライ処理を同時に実行させる
請求項1記載の記憶制御装置。 - 複数のメモリセルと、
前記複数のメモリセルにおけるデータの書込み単位であるメモリブロックを順に指定するライト制御部と、
前記指定されたメモリブロックにライトデータを書き込むライト処理部と、
前記ライトデータが書き込まれた前記メモリブロックからリードデータを読み出して当該リードデータが前記ライトデータと一致するか否かを前記複数のメモリセルの各々において検証する検証部と、
前記ライトデータを再度書き込むリトライ処理の実行を前記複数のメモリセルのうち前記リードデータが前記ライトデータと一致したメモリセルにおいて抑止するリトライ抑止部と、
前記ライトデータの全てが書き込まれた前記複数のメモリセルのいずれかにおいて前記リードデータと前記ライトデータとが一致しない場合には複数の前記メモリブロックにおいて少なくとも一部のメモリブロックを指定して前記リトライ処理を同時に実行させるリトライ制御部と
を具備する不揮発性メモリ。 - ライト制御部が、複数のメモリセルにおけるデータの書込み単位であるメモリブロックを順に指定するライト制御手順と、
ライト処理部が、前記指定されたメモリブロックにライトデータを書き込むライト処理手順と、
検証部が、前記ライトデータが書き込まれた前記メモリブロックからリードデータを読み出して当該リードデータが前記ライトデータと一致するか否かを前記複数のメモリセルの各々において検証する検証手順と、
リトライ抑止部が、前記ライトデータを再度書き込むリトライ処理の実行を前記複数のメモリセルのうち前記リードデータが前記ライトデータと一致したメモリセルにおいて抑止するリトライ抑止手順と、
リトライ制御部が、前記ライトデータの全てが書き込まれた前記複数のメモリセルのいずれかにおいて前記リードデータと前記ライトデータとが一致しない場合には複数の前記メモリブロックにおいて少なくとも一部のメモリブロックを指定して前記リトライ処理を同時に実行させるリトライ制御手順と
を具備するメモリ制御方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012184742A JP5892000B2 (ja) | 2012-08-24 | 2012-08-24 | 記憶制御装置、不揮発性メモリ、および、メモリ制御方法 |
US13/945,987 US9280455B2 (en) | 2012-08-24 | 2013-07-19 | Memory control device, non-volatile memory, and memory control method |
CN201310359855.9A CN103632732B (zh) | 2012-08-24 | 2013-08-16 | 存储器控制设备、非易失性存储器及存储器控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012184742A JP5892000B2 (ja) | 2012-08-24 | 2012-08-24 | 記憶制御装置、不揮発性メモリ、および、メモリ制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014041683A JP2014041683A (ja) | 2014-03-06 |
JP5892000B2 true JP5892000B2 (ja) | 2016-03-23 |
Family
ID=50149067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012184742A Expired - Fee Related JP5892000B2 (ja) | 2012-08-24 | 2012-08-24 | 記憶制御装置、不揮発性メモリ、および、メモリ制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9280455B2 (ja) |
JP (1) | JP5892000B2 (ja) |
CN (1) | CN103632732B (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150043800A (ko) * | 2013-10-15 | 2015-04-23 | 에스케이하이닉스 주식회사 | 전자 장치 및 그의 구동방법 |
US9411668B2 (en) * | 2014-01-14 | 2016-08-09 | Nvidia Corporation | Approach to predictive verification of write integrity in a memory driver |
US9859013B2 (en) * | 2014-05-06 | 2018-01-02 | Sandisk Technologies Llc | Data operations in non-volatile memory |
JP6457792B2 (ja) * | 2014-11-19 | 2019-01-23 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
CN109471812B (zh) * | 2015-01-19 | 2023-09-05 | 铠侠股份有限公司 | 存储装置及非易失性存储器的控制方法 |
CN105513640B (zh) * | 2015-12-03 | 2020-04-14 | 深圳佰维存储科技股份有限公司 | 一种固态硬盘数据擦除方法及其*** |
KR102636091B1 (ko) * | 2016-10-14 | 2024-02-14 | 에스케이하이닉스 주식회사 | 저항성 메모리 장치, 이를 위한 선택적 쓰기 장치 및 동작 방법 |
JP6356837B1 (ja) * | 2017-01-13 | 2018-07-11 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置および読出し方法 |
KR20190007928A (ko) * | 2017-07-14 | 2019-01-23 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 이의 동작 방법 |
JP6904918B2 (ja) * | 2018-03-29 | 2021-07-21 | ファナック株式会社 | 制御装置およびそのデータ書き込み方法 |
JP6612392B1 (ja) * | 2018-06-08 | 2019-11-27 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
US11170853B2 (en) | 2020-03-04 | 2021-11-09 | Micron Technology, Inc. | Modified write voltage for memory devices |
CN112420114B (zh) * | 2020-11-04 | 2023-07-18 | 深圳市宏旺微电子有限公司 | 一种存储芯片的故障检测方法及装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4073799B2 (ja) * | 2003-02-07 | 2008-04-09 | 株式会社ルネサステクノロジ | メモリシステム |
JP2006048783A (ja) * | 2004-08-02 | 2006-02-16 | Renesas Technology Corp | 不揮発性メモリおよびメモリカード |
US20060080515A1 (en) * | 2004-10-12 | 2006-04-13 | Lefthand Networks, Inc. | Non-Volatile Memory Backup for Network Storage System |
JP2007213664A (ja) * | 2006-02-08 | 2007-08-23 | Nec Electronics Corp | 不揮発性半導体記憶装置、及び不揮発性半導体記憶装置の書込み方法 |
KR100764738B1 (ko) * | 2006-04-06 | 2007-10-09 | 삼성전자주식회사 | 향상된 신뢰성을 갖는 상변화 메모리 장치, 그것의 쓰기방법, 그리고 그것을 포함한 시스템 |
KR100834738B1 (ko) * | 2006-08-31 | 2008-06-05 | 삼성전자주식회사 | 상변화 메모리 장치의 구동 방법 및 그 방법을 사용하는상변화 메모리 장치 |
KR100809333B1 (ko) * | 2006-09-04 | 2008-03-05 | 삼성전자주식회사 | 상변화 메모리 장치의 기입 검증 방법 및 그 방법을사용하는 상변화 메모리 장치 |
JP4344011B2 (ja) * | 2007-08-01 | 2009-10-14 | パナソニック株式会社 | 不揮発性記憶装置 |
JP4464454B1 (ja) * | 2008-11-27 | 2010-05-19 | Necエレクトロニクス株式会社 | 半導体装置及び半導体装置におけるベリファイ方法 |
JP2010182373A (ja) * | 2009-02-05 | 2010-08-19 | Sony Corp | 不揮発性半導体メモリデバイスと、そのベリファイ書き込み方法 |
JP5197448B2 (ja) * | 2009-03-13 | 2013-05-15 | 株式会社東芝 | 抵抗変化メモリ装置 |
WO2010134141A1 (ja) * | 2009-05-19 | 2010-11-25 | パナソニック株式会社 | 半導体記憶装置 |
JP5416079B2 (ja) * | 2010-12-16 | 2014-02-12 | 株式会社日立製作所 | 半導体記憶装置、およびメモリモジュール |
KR20140076128A (ko) * | 2012-12-12 | 2014-06-20 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 동작 방법과, 이를 포함하는 데이터 처리 시스템 |
-
2012
- 2012-08-24 JP JP2012184742A patent/JP5892000B2/ja not_active Expired - Fee Related
-
2013
- 2013-07-19 US US13/945,987 patent/US9280455B2/en not_active Expired - Fee Related
- 2013-08-16 CN CN201310359855.9A patent/CN103632732B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014041683A (ja) | 2014-03-06 |
US9280455B2 (en) | 2016-03-08 |
CN103632732B (zh) | 2017-07-11 |
CN103632732A (zh) | 2014-03-12 |
US20140059268A1 (en) | 2014-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5892000B2 (ja) | 記憶制御装置、不揮発性メモリ、および、メモリ制御方法 | |
US9720771B2 (en) | Methods and systems for nonvolatile memory data management | |
US9747997B2 (en) | Non-volatile memory devices and methods of operating the same | |
US11024378B2 (en) | Memory systems and memory programming methods | |
EP3479242B1 (en) | Error correction code event detection | |
EP3098815B1 (en) | Methods and systems for detecting and correcting errors in nonvolatile memory | |
US10068649B2 (en) | Apparatuses and methods for performing multiple memory operations | |
US10304531B2 (en) | Memory programming methods and memory systems | |
US10438657B2 (en) | Resistance and gate control in decoder circuits for read and write optimization | |
US10622067B2 (en) | Memory systems and memory writing methods | |
US10395731B2 (en) | Memory cells, memory systems, and memory programming methods | |
JP5347806B2 (ja) | 抵抗変化型メモリデバイスおよびその動作方法 | |
CN111199766B (zh) | 存储器设备 | |
JP6416421B1 (ja) | 磁気メモリ | |
WO2011008652A1 (en) | Hierarchical cross-point array of non-volatile memory | |
US20160111156A1 (en) | Memory circuit and method of programming memory circuit | |
US9588888B2 (en) | Memory device and method for altering performance characteristic based on bandwidth demand |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160208 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5892000 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |