JP5885904B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5885904B2 JP5885904B2 JP2009184237A JP2009184237A JP5885904B2 JP 5885904 B2 JP5885904 B2 JP 5885904B2 JP 2009184237 A JP2009184237 A JP 2009184237A JP 2009184237 A JP2009184237 A JP 2009184237A JP 5885904 B2 JP5885904 B2 JP 5885904B2
- Authority
- JP
- Japan
- Prior art keywords
- gas
- microwave
- hole
- film
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000007789 gas Substances 0.000 claims description 68
- 239000000758 substrate Substances 0.000 claims description 59
- 238000000034 method Methods 0.000 claims description 54
- 238000012545 processing Methods 0.000 claims description 51
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 50
- 229910052710 silicon Inorganic materials 0.000 claims description 50
- 239000010703 silicon Substances 0.000 claims description 50
- 239000004020 conductor Substances 0.000 claims description 21
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 18
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 18
- 238000001039 wet etching Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 15
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 14
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000005121 nitriding Methods 0.000 claims description 5
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 4
- 229910017604 nitric acid Inorganic materials 0.000 claims description 4
- 239000011261 inert gas Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 1
- 230000008021 deposition Effects 0.000 claims 1
- 230000002265 prevention Effects 0.000 claims 1
- 238000007790 scraping Methods 0.000 claims 1
- 230000008569 process Effects 0.000 description 38
- 229910004298 SiO 2 Inorganic materials 0.000 description 15
- 239000000243 solution Substances 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 6
- 239000007788 liquid Substances 0.000 description 6
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 230000005284 excitation Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000006722 reduction reaction Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- 229910008051 Si-OH Inorganic materials 0.000 description 3
- 229910006358 Si—OH Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 3
- 239000002826 coolant Substances 0.000 description 3
- 230000006355 external stress Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 238000002156 mixing Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 241000724291 Tobacco streak virus Species 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 150000001735 carboxylic acids Chemical class 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 229910052743 krypton Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 230000004060 metabolic process Effects 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000003507 refrigerant Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemical Vapour Deposition (AREA)
Description
本発明は、貫通ビアを有する半導体装置およびその製造方法に関する。
最近、シリコン貫通ビア（ＴＳＶ：Through Silicon Via）が、半導体デバイスの小型、高集積化および高性能化を同時に達成できる次世代の半導体実装技術として注目されている。
ＴＳＶは、半導体チップを垂直に貫通する電極または配線である。複数のチップを積み重ねてＴＳＶによりチップ相互間を接続することで、３次元集積回路の小型化、大容量化、高性能化を容易に実現することができる。
一般に、ＴＳＶ加工のプロセスは、ウエハプロセスの中の工程序列に応じて、配線工程（ＢＥＯＬ：Back End Of Line）の前に行われるビア・ファースト（Via-first）と、ＢＥＯＬの後に行われるビア・ラスト（Via-Last）の２種類に分けられる。ビア・ファーストは、ＴＳＶの微細加工に有利で、ビア径を細くすることや、多数本（数千本以上）のＴＳＶを形成するのは容易であるが、ビアの導体が抵抗率の高いポリシリコンに限られるという制約がある。これに対して、ビア・ラストは、ビア径を細くすることやＴＳＶの本数を多くするのは難しいが、ビアの導体に抵抗率の低いＣuを使える利点や、設計の自由度が大きいなどの利点がある。
ＴＳＶ加工のプロセスは、基本的には、シリコン基板にビアを形成する工程と、ビアの底部が露出するまでシリコン基板の裏面を削って薄板化する工程と、シリコン基板同士を積層して電気的かつ物理的に接続する工程とからなる。
その中で、ビア形成の工程は、より詳細には、シリコン基板に穴を開ける工程と、この穴の内壁に絶縁膜を形成する工程と、穴の中に導体を埋め込む工程とを含んでいる。ここで、穴開けには、エッチングまたはレーザビーム加工が用いられている。また、穴の内壁に形成される絶縁膜は、ビア導体を基板のＳiから隔壁するためのものであり、化学的気相成長（ＣＶＤ：Chemical Vapor Deposition）法により堆積されるシリコン酸化膜（ＳiＯ2）が一般的である。導体の埋め込みには、ポリシリコン（ビア・ファースト）の場合はＣＶＤが用いられ、Ｃu（ビア・ラスト）の場合はめっきが用いられている。
また、基板の薄板化（ビア底露出）の工程では、特殊な砥石を用いてシリコン基板の裏面をグライディングする。その際、シリコン基板のおもて面にウエハと略同形の支持部材を貼り合わせて、シリコン基板がグライディングによって徐々に薄くなっても研磨加工に耐えられるようにしている。
グライディングの後、シリコン基板を軽く洗浄してから、ビアの上下両端にＣuまたはハンダ等からなるバンプを取り付け、シリコン基板同士間の位置合わせとＴＳＶの電気的接続を行う。
従来のＴＳＶ加工においては、薄板化（ビア底露出）工程の際に、シリコン基板の裏面がグライディングによって不可避的に外部応力を受け、基板裏面の所々に格子欠陥等の傷が付くだけでなく、ビア底近くの側壁の絶縁膜（ＳiＯ2膜）も損傷しやすいことが問題となっている。
また、従来のＴＳＶ加工において、ビア内壁の絶縁膜（ＳiＯ2）は、反応ガスとしてＴＥＯＳ−Ｏ2系のガスを使用する高周波の容量結合型または誘導結合型プラズマＣＶＤ装置により低温成膜で形成されるが、Ｓi-ＯＨやＳi-Ｈ等の不純物を多く含んで吸湿性があり、膜質のよくないことが問題となっている。
上記のようにビア内壁ないし側壁の絶縁膜に損傷や欠陥があると、リーク電流やクロストークが増して、デバイス特性が不安定になり、ＴＳＶ実装技術の信頼性が損なわれる。
本発明は、上記のような従来技術の問題点に鑑みてなされたものであり、半導体基板の裏面側で貫通ビア回りに損傷や欠陥を生じないようにし、あるいは大幅に低減する半導体装置の製造方法を提供する。
さらに、本発明は、貫通ビア回りの電気的特性を改善した半導体装置を提供する。
本発明における半導体装置の製造方法は、半導体基板にそのデバイス形成面側から所望の深さで穴を開ける第１の工程と、前記穴の内壁に、ＴＥＯＳを含む処理ガスを用い、プラズマの生成にラジアルラインスロットアンテナを用いてマイクロ波放電を利用するマイクロ波励起プラズマＣＶＤ法によりシリコン酸化膜を形成する第２の工程と、前記穴の内壁に形成されたシリコン酸化膜を、処理ガスとして不活性ガスとＮＨ3ガスもしくはＮ2ガスとを含む混合ガスを用い、マイクロ波放電にラジアルラインスロットアンテナを用いるマイクロ波励起プラズマ窒化法により窒化してシリコン窒化酸化膜とする第３の工程と、前記穴に導体を埋め込む第４の工程と、２０〜３０重量％のフッ酸と４０〜２０重量％の硝酸と５〜１５重量％の酢酸とを含有するエッチング液を用いてエッチング速度を３０μｍ／min以上とするウエットエッチングにより、前記半導体基板の裏面を前記導体が露出するまで削る第５の工程とを有する。
上記半導体装置の製造方法においては、半導体基板に開けた穴に、ＴＥＯＳを含む処理ガスを用いて、プラズマの生成にラジアルラインスロットアンテナを用いてマイクロ波放電を利用するマイクロ波励起プラズマＣＶＤ法によりシリコン酸化膜を形成する。このシリコン酸化膜（プラズマＴＥＯＳ膜）は、不純物が少なくて吸湿性が低い。次に、不活性ガスとＮＨ 3 ガスもしくはＮ 2 ガスとを含む混合ガスを用いて、マイクロ波放電にラジアルラインスロットアンテナを用いるマイクロ波励起プラズマ窒化法により該シリコン酸化膜を窒化してシリコン窒化酸化膜とする。これにより、次工程の半導体基板の裏面を削るウエットエッチングにおいて貫通電極の穴壁のシリコン窒化酸化膜は吸湿性が低いためにエッチング液に露出した際に溶けにくくて損傷や欠陥を起こしにくい。このことにより、半導体基板の裏面側で貫通ビア回りに損傷や欠陥を生じないようにし、あるいは大幅に低減することができる。また、上記ウエットエッチングの工程では、２０〜３０重量％のフッ酸と４０〜２０重量％の硝酸と５〜１５重量％の酢酸とを含有するエッチング液を用いることで、３０μｍ／min以上のエッチング速度を達成することができる。
本発明における半導体装置の製造方法によれば、上記のような構成および作用により、半導体基板の裏面側で貫通ビア回りに損傷や欠陥を生じないようにし、あるいは大幅に低減することができる。また、本発明における半導体装置は、上記のような構成により、貫通ビア回りの電気的特性を向上させることができる。
以下、添付図を参照して本発明の好適な実施形態を説明する。
先ず、図１〜図８につき、本発明の一実施形態によるＴＳＶ加工プロセスの一連の工程を説明する。なお、このＴＳＶ加工プロセスはビア・ラストである。
ビア・ラストの場合は、ＴＳＶ加工に先立って基板工程または前工程（ＦＥＯＬ：Front End Of Line）と配線工程または後工程（ＢＥＯＬ）とが済んでおり、図１に示すように、シリコン基板またはシリコンウエハ１０のおもて面つまりデバイス形成面にはトランジスタ等の半導体素子１２が作り込まれ、デバイス形成面の上には多層配線構造１４が形成されている。
この実施形態では、ＢＥＯＬまで終えたシリコン基板１０に対し、図２に示すように、先ず基板のおもて面つまりデバイス形成面側から所望の位置で所望の深さに穴１６を開ける。この穴開けには、ドライエッチングあるいはレーザビーム加工を使用できる。ドライエッチングの場合は、いわゆるBoshプロセスにより、ビア側壁をポリマー膜で保護しながらビア底部のＳiのみを選択的に除去して、異方性の高い高アスペクト比で穴１６を開けることができる。サイズ的には、たとえば、シリコン基板１０の厚さＡが通常約７００μｍであるのに対して、穴１６の深さＢは８０〜１２０μｍ、穴１６の直径Ｃは２０〜５０μｍに選ばれる。
次に、図３に示すように、穴１６の内壁を含むシリコン基板１０の主面上に絶縁膜としてシリコン酸化膜（ＳiＯ2）１８を形成する。このシリコン酸化膜１８を形成する工程は、この実施形態における特徴の１つであり、後に詳述するように、ラジアルラインスロットアンテナ（ＲＬＳＡ：Radial Line Slot Antenna）を備えるマイクロ波プラズマＣＶＤ装置によって行われる。
次に、図４に示すように、穴１６の内壁を含むシリコン基板１０の主面上に、つまりシリコン酸化膜１８の上に、拡散防止用のたとえばＴiＮ層２０およびめっき電極用のCuシード層２２をスパッタ法により順次重ねて形成する。
そして、図５に示すように、穴１６の中にビア導体２４としてＣuを電解めっき法により埋め込む。穴１６の上にはみ出たＣuめっきは、図６に示すように、化学的機械研磨（ＣＭＰ：Chemical Mechanical Polishing）で除去し、シリコン基板１０の主面を平坦化する。
次に、図７に示すように、穴１６の底部つまりＣuビア導体２４の底部が露出するまでシリコン基板１０の裏面を削り、シリコン基板１０を１００μｍ程度の厚さに薄板化する。このウエハ薄板化またはビア底露出化の工程も、この実施形態における特徴の１つであり、後に詳述するように、ＨＦ、ＨＮＯ3およびカルボン酸（たとえば酢酸）の混合液を薬液に使用する枚葉型のウエットエッチング装置によって行われる。
次に、図８に示すように、Ｃuビア導体２４の上端（おもて面側）および下端（裏面側）に、たとえばＣｕあるいはハンダからなる金属バンプ２６，２８をそれぞれ形成または取付する。図示省略するが、複数のシリコン基板を垂直に積み重ねるときは、これらの金属バンプ２６，２８が他のシリコン基板の対応するバンプとそれぞれ接続する。また、多層配線構造１４内の配線もＣuビア導体２４あるいはバンプ２６，２８と電気的に接続される。
図９に、上述したＴＳＶ加工プロセスの中でウエハ薄板化の工程（図７）に好適に使用可能な枚葉型ウエットエッチング装置の要部の構成を示す。
このウエットエッチング装置は、環状カップ３０の内側中心部に回転ステージ３２を設置し、この回転ステージ３２上にシリコン基板１０を上下逆さまの姿勢（基板裏面が上になる姿勢）で載せ、回転ステージ３２に備え付けているメカニカル式またはバキューム式のチャック機構（図示せず）によってシリコン基板１０を保持する。そして、回転駆動部３４により回転軸３６を介してシリコン基板１０を回転ステージ３２と一体に適度な回転速度（たとえば５００rpm）でスピン回転させながら、その上方に配置したノズル３８より薬液つまりエッチング液を所定の流量（たとえば１００ml／min）でシリコン基板１０の上面（裏面）に噴き付ける。その際、ノズル３８を支持するアーム４０を旋回運動または揺動させて、ノズル３８をシリコン基板１０の半径方向で往復移動させてよい。
シリコン基板１０上の反応で発生したガスや溶解物（反応生成物）は、回転ステージ３２の周囲に飛散して、カップ３０の底部に導かれ、排液は排液口４２からドレインタンク（図示せず）へ送られ、排ガスは排気口４４から排気装置（図示せず）へ送られる。
この実施形態では、エッチング液として、ＨＦ（フッ酸）、ＨＮＯ3（硝酸）およびＣＨ3ＣＯＯＨ（酢酸）の混合液を用いる。ここで、ＨＦおよびＨＮＯ3はＳiエッチングの酸化・還元反応に直接関わる。すなわち、シリコン基板１０のＳiがＨＮＯ3と反応して酸化され、ＳiＯ2となる（その際、ＮＯｘガスが発生する）。そして、中間生成物のＳiＯ2がＨＦと反応してＨ2ＳiＦ6となり、液に溶解する。このように、ＨＮＯ3がＳiの酸化反応を律速する一方で、ＨＦがＳiＯ2の還元または溶解反応を律速し、両者はトレードオフの関係にある。そこで、ＣＨ3ＣＯＯＨを添加して、酸化反応と還元反応のバランスをとるようにしている。
かかるウエットエッチング機構において全体のエッチング速度を高めるためには、ＨＦ、ＨＮＯ3，ＣＨ3ＣＯＯＨの混合比が重要である。本発明者が、上記のような枚葉型ウエットエッチング装置を使用して幾多の実験を重ねたところ、ＨＦは２０〜３０重量％、ＨＮＯ3は４０〜２０重量％、ＣＨ3ＣＯＯＨは５〜１５重量％が最適な混合比であることが確認された。また、ノズル３８よりシリコン基板１０上に供給するエッチング液の流量も、エッチング効率およびコスト性の両面から最適な値に選定されるのが望ましく、たとえば３００ｍｍ口径のシリコン基板１０に対しては、１００ml／min〜５００ml／minの範囲が好ましい、
この実施形態におけるウエハ薄板化の工程は、シリコン基板１０の厚さをたとえば７００μｍから１００μm程度まで減ずるＳi研磨プロセスを従来のグライディング法からウエットエッチング法に置き換えるものであり、量産性ないしコスト性の面からエッチング速度の可及的な高速化を必要とする。このために、上記のような枚葉型ウエットエッチング装置を使用して、シリコン基板１０上の処理液の新陳代謝を良くし、上記のようなＨＦ、ＨＮＯ3およびＣＨ3ＣＯＯＨを所定の混合比で含有するエッチング液を用いることにより、３０μｍ／min以上のエッチング速度を達成できるようにしている。
図１０に、上述したＴＳＶ加工プロセスの中で穴１６の内壁にシリコン酸化膜（ＳiＯ2膜）１８を形成する工程（図３）に好適に使用可能なマイクロ波プラズマＣＶＤ装置の構成を示す。
このマイクロ波プラズマＣＶＤ装置は、たとえばアルミニウムまたはステンレス鋼等の金属製の円筒型真空チャンバ（処理容器）５０を有している。チャンバ５０は保安接地されている。
チャンバ５０内の下部中央には、被処理体のシリコン基板１０を載置する円板状のサセプタ５２が高周波電極を兼ねる基板保持台として水平に配置されている。このサセプタ５２は、たとえばアルミニウムからなり、チャンバ５０の底から垂直上方に延びる絶縁性の筒状支持部５４に支持されている。
筒状支持部５４の外周に沿ってチャンバ５０の底から垂直上方に延びる導電性の筒状支持部５６とチャンバ５０の内壁との間に環状の排気路５８が形成され、この排気路５８の上部または入口に環状のバッフル板６０が取り付けられるとともに、底部に排気ポート６２が設けられている。各排気ポート６２には排気管６４を介して真空ポンプを有する排気装置６６が接続されている。
サセプタ５２の内部にたとえば環状に形成されている冷媒室または冷媒通路６８には、チラーユニット（図示せず）より配管７０，７２を介して所定温度の冷媒たとえばフッ素系液体ＣＷが循環供給される。サセプタ５２の上面には、シリコン基板１０を静電吸着力で保持するための静電チャック７４が設けられている。伝熱ガス供給部（図示せず）からの伝熱ガスたとえばＨeガスが、ガス供給管７６を介して静電チャック７４の上面とシリコン基板１０の裏面との間に供給される。静電チャック７４のスイッチ７８をオンにすると、直流電源８０からの直流電圧により静電吸着力でシリコン基板１０を静電チャック７４上に吸着保持することができる。
また、静電チャック７４の絶縁体の中にはヒータ用の抵抗発熱体７５も封入されており、ヒータ電源７７からの電力を受けて抵抗発熱体７５が発熱するようになっている。
こうして、サセプタ５２上のシリコン基板１０は、伝熱ガスを介した冷却とヒータ７５による加熱とのバランスの下でたとえば２００℃〜３５０℃の範囲内で所望の設定温度に維持されるようになっている。
このマイクロ波プラズマＣＶＤ装置は、プラズマ生成機構の一部として、チャンバ５０のサセプタ５２と対向する天井面に、マイクロ波導入用のたとえば石英やアルミナ等の誘電体からなる誘電体窓８２を気密に取り付けている。この誘電体窓８２は、その上面に貼付または配置された導体の放射板８４と一体に結合して同心円状に分布する多数のスロットを有する円板形のＲＬＳＡ８６を構成している。このＲＬＳＡ８６は、たとえば石英やアルミナ等の誘電体からなる誘電体板８８を介してマイクロ波伝送線路９０に電磁的に結合されている。誘電体板８８は、その内部を伝搬するマイクロ波の波長を短縮させる働きを持つ。
マイクロ波伝送線路９０は、マイクロ波発生器９２より出力されるマイクロ波をＲＬＳＡ８６まで伝送する線路であり、導波管９４と導波管−同軸管変換器９６と同軸管９８とを有している。導波管９４は、たとえば方形導波管であり、ＴＥモードを伝送モードとしてマイクロ波発生器９２からのマイクロ波をチャンバ５０に向けて導波管−同軸管変換器９６まで伝送する。
導波管−同軸管変換器９６は、方形導波管９４の終端部と同軸管９８の始端部とを結合し、方形導波管９４の伝送モードを同軸管９８の伝送モードに変換する。
同軸管９８は、導波管−同軸管変換器９６からチャンバ５０の上面中心部まで垂直下方に延びて、その同軸線路の終端または下端が誘電体板８８を介してＲＬＳＡ８６に結合されている。同軸管９８の外部導体１００は円筒体からなり、マイクロ波は内部導体１０２と外部導体１００の間の空間をＴＥＭモードで伝播する。
マイクロ波発生器９２より出力されたマイクロ波は、上記のような導波管９４、導波管−同軸管変換器９６および同軸管９８からなるマイクロ波伝送線路９０を伝播して、誘電体板８８を通ってＲＬＳＡ８６に給電される。そして、誘電体板８８で半径方向に広げられたマイクロ波はアンテナの各スロットからチャンバ５０内に向けて放射されるマイクロ波電力によって付近のガスが電離して、プラズマが生成されるようになっている。マイクロ波は、生成されるプラズマの誘電率がマイクロ波のカットオフ値を超えると、誘電体窓８２とプラズマの界面に沿って伝播する表面波となる。
誘電体板８８の上には、アンテナ後面板１０４がチャンバ５０の上面を覆うように設けられている。このアンテナ後面板１０４は、たとえばアルミニウムからなり、誘電体窓８２で発生する熱を吸収（放熱）する冷却ジャケットを兼ねており、内部に形成されている流路１０６にはチラーユニット（図示せず）より配管１０８，１１０を介して所定温度の冷媒たとえばフッ素系液体ＣＷが循環供給されるようになっている。
このマイクロ波プラズマＣＶＤ装置においては、同軸管９８の内部導体１０２に、その中を軸方向に貫通する中空のガス流路１１０が設けられている。そして、内部導体１０２の上端には処理ガス供給源１１２からの第１ガス供給管１１４が接続され、第１ガス供給管１１４のガス流路と同軸管９８のガス流路１１０は連通している。また、内部導体１０２の下端には誘電体窓８２を貫通する導体のインジェクタ部１１６が接続され、同軸管９８のガス流路１１０とインジェクタ部１１６のガス流路は連通している。インジェクタ部１１６はチャンバ５０内で天井面の誘電体窓８２から適度に突出しており、その先端の吐出口１１６ａから処理ガスが吐出されるようになっている。
かかる構成の第１処理ガス導入部１１８において、処理ガス供給源１１２より所定の圧力で送出された処理ガスは、第１ガス供給管１１４、同軸管１１０およびインジェクタ部１１６の各ガス流路を順に流れてインジェクタ部１１６先端の吐出口１１６ａから吐出され、チャンバ５０内のプラズマ生成空間へ拡散するようになっている。なお、第１ガス供給管１１４の途中には、ＭＦＣ（マス・フロー・コントローラ）１２０および開閉弁１２２が設けられている。
このマイクロ波プラズマＣＶＤ装置においては、チャンバ５０内に処理ガスを導入するために、上記第１処理ガス導入部１１８とは別系統の第２処理ガス導入部１２４も備えている。この第２処理ガス導入部１２４は、誘電体窓８２より幾らか低い位置でチャンバ５０の側壁の中に環状に形成されたバッファ室１２６と、円周方向に等間隔でバッファ室１２６からプラズマ生成空間に臨む多数の側壁ガス吐出孔１２８と、処理ガス供給源１２４からバッファ室１２６まで延びるガス供給管１２８とを有している。ガス供給管１２８の途中にはＭＦＣ１３０および開閉弁１３２が設けられている。
この第２処理ガス導入部１２４において、処理ガス供給源１１２より所定の圧力で送出された処理ガスは、第２ガス供給管１２８を通ってチャンバ５０側壁内のバッファ室１２６に導入され、バッファ室１２６内で周回方向の圧力を均一化してから各側壁ガス吐出口１３４よりチャンバ１０の中心に向かって略水平に吐出され、プラズマ処理空間へ拡散するようになっている。
なお、第１処理ガス導入部９０および第２処理ガス導入部１２４よりチャンバ５０内にそれぞれ導入する処理ガスは、通常は同種のガスでよいが、別種類のガスであってもよく、各ＭＦＣ１２０，１３０を通じて各々独立した流量で、あるいは任意の流量比で導入することができる。
図１１に、ＲＬＳＡ８６のスロットパターン構造を上面図で示す。図示のように、アンテナ放射板１４０には同心円状に多数のスロットが形成されている。より詳細には、互いに向きが直交する２種類のスロット１４０ｂ，１４０ｃが交互に同心円状に配列され、半径方向では誘電体板８８で伝送されてくるマイクロ波の波長に応じた間隔で配置されている。かかるスロットパターン構造においては、マイクロ波は２つの直交する偏波成分を含む円偏波の略平面波となってスロット板から放射される。このタイプのスロットアンテナは、スロット板の略全面からマイクロ波を均一に放射するのに優れており、均一で安定なプラズマの生成に適している。なお、アンテナ放射板１４０の中心部には、インジェクタ部１１６を通すための貫通孔１４２が形成されている。
このマイクロ波プラズマＣＶＤ装置では、上述したようなシリコン基板１０上のＴＳＶ加工プロセスにおいて穴１６の内壁にシリコン酸化膜（ＳiＯ2膜）１８を成膜するために、処理ガス供給源１１２よりチャンバ５０内に供給する処理ガスまたは反応ガスとして、ＴＥＯＳ（Tetra Ethyl Ortho Silicate）およびＯ2にＡrまたはＫrを加えた混合ガスを用いる。
上述したように誘電体窓８２とプラズマの界面に沿って伝播する表面波マイクロ波を用いて基板処理を行う。ここで、プラズマ生成空間は誘電体窓８２近傍（たとえば１０ｍｍ以内）の領域に限定され、それより下の空間はプラズマが拡散する領域であり、サセプタ５２上のシリコン基板１０はこのプラズマ拡散領域の中に置かれる。このため、プラズマ生成領域内の電子温度は２〜４ｅＶ程度と高くても、シリコン基板１０付近では１〜２ｅＶ程度と著しく低くなる。処理ガス（特にＴＥＯＳガス）は、チャンバ５０内のプラズマ拡散領域に導入されるのが好ましい。
Ｋrは、Ａrよりも質量の高い希ガスであり、プラズマ生成領域内で放電してラジカルを多量に発生させ、ステップカバレッジの向上だけでなく、Ｓi-ＯＨ結合やＳi-Ｈ結合等のダングリングボンドの発生を抑制する作用がある。
このマイクロ波プラズマＣＶＤ装置において、上述したようなシリコン基板１０の穴１６の内壁にシリコン酸化膜（ＳiＯ2膜）１８を成膜するための好適なプロセス条件（レシピ）は、一例として次のとおりである。
圧力＝３５０mTorr
処理ガス：ＴＥＯＳ／Ｏ2／Ａr＝５：２０：７５（流量比）
マイクロ波パワー＝３．５ｋＷ
処理時間＝６０sec
圧力＝３５０mTorr
処理ガス：ＴＥＯＳ／Ｏ2／Ａr＝５：２０：７５（流量比）
マイクロ波パワー＝３．５ｋＷ
処理時間＝６０sec
上記のようなプラズマ放電にＲＬＳＡを使用するマイクロ波プラズマＣＶＤ装置によれば、３５０℃以下の低温成膜によって熱酸化膜と遜色の無い良好な（つまり不純物が少なく吸湿性の低い）膜質を有するプラズマＴＥＯＳ膜を形成することができる。
ここで、３５０℃以下の低温成膜は、ビア・ラストへの適用においては必須要件である。処理温度が通常７００℃を超える熱酸化法あるいは熱ＣＶＤ法は、シリコン基板１０上に既に作り込まれている素子や配線へのダメージを与えるため、ビア・ラストには使えない。
また、ビア内壁のシリコン酸化膜１８が不純物および吸湿性の少ない良好な膜質を有することは、ウエハ薄板化の工程（図７）にウエットエッチング法を採用するこの実施形態においても非常に重要な特性となる。
すなわち、高周波の容量結合型または誘導結合型プラズマＣＶＤ装置により形成されるプラズマＴＥＯＳ膜は、Ｓi-ＯＨやＳi-Ｈ等の不純物を多く含んで吸湿性があり、外部応力に弱いだけでなく、ＨＦに溶けやすく、Ｓiウエットエッチングにおいてエッチング選択性が低いという欠点がある。
実際、上記のようなＲＬＳＡ型のマイクロ波プラズマＣＶＤ装置で形成されたプラズマＴＥＯＳ膜（試料１）と、一般の容量結合型プラズマＣＶＤ装置で形成されたプラズマＴＥＯＳ膜（試料２）と、一般の熱ＣＶＤ装置により７００℃以上の処理温度で形成されたＳiＯ2膜（試料３）と、試料３のＳiＯ2膜に更に約９００℃のアニール処理および水蒸気の熱酸化処理を施して得られたＳiＯ2膜（試料４）とを濃度５％のＨＦ溶液に浸けてそれぞれのエッチング速度を測定した実験において、試料１は４５nm/min、試料２は７５nm/min、試料３は６０nm/min、試料４は３０nm/minとの実験結果が得られている。
要するに、ＲＬＳＡ型のマイクロ波プラズマＣＶＤ装置で形成されるプラズマＴＥＯＳ膜は、低温成膜タイプの容量結合型プラズマＣＶＤ装置で形成されるプラズマＴＥＯＳ膜に比して、Ｓiウエットエッチングの選択比を約１．７倍向上させることができる。
これにより、この実施形態のウエハ薄板化の工程（図７）においては、シリコン基板１０の裏面各部に外部応力による格子欠陥等の損傷を来たさないだけでなく、ビア底近くの側壁の絶縁膜（ＳiＯ2）がオーバーエッチングによって凹むこともなく、ＴＳＶの電気的特性ないし信頼性を安定化させることができる。
以上本発明の好適な実施形態について説明したが、本発明は上記した実施形態に限定されるものではなく、その技術的思想の範囲内で種々の変形・変更が可能である。
たとえば、穴１６の内壁に形成したシリコン酸化膜（ＳiＯ2）１８をプラズマ窒化法により窒化してシリコン窒化酸化膜とするのも、好適な膜質改善法である。その場合、シリコン酸化膜（ＳiＯ2）１８の形成には容量結合型プラズマＣＶＤ装置も使用可能であり、プラズマ励起用ガスとして、不活性ガス（アルゴン、クリプトン、キセノン）を使用し、処理ガスとして、アンモニアガスもしくは窒素ガスを使用してよい。もっとも、プラズマ窒化のプロセスには、上記のようなＲＬＳＡ型のマイクロ波プラズマＣＶＤ装置（図１０）を使用するのが好ましく、それによってシリコン窒化酸化膜の膜質を一層向上させることができる。
なお、上記実施形態のＴＳＶ加工に用いるマイクロ波プラズマＣＶＤ装置（図１０）において、プラズマ励起用のＲＬＳＡを金属表面波励起プラズマ（ＭＳＥＰ：Metal Surface wave Excitation Plasma）で代用することも可能である。
また、図１０の装置構成は一例であり、アンテナだけでなく、処理ガス導入部やサセプタ周りの構造等においても種種の変形が可能である。
また、Ｓiウエットエッチングに用いるエッチング液の組成として、ＣＨ3ＣＯＯＨ（酢酸）を別のカルボン酸たとえばシュウ酸やクエン酸で代用することも可能である。図９の枚葉型ウエットエッチング装置も一例であり、他の装置構成も使用可能である。
本発明におけるＴＳＶ加工プロセスは、上述したようにビア・ラストに好適に適用できるが、ビア・ファーストにも適用可能である。
Claims (3)
- 半導体基板にそのデバイス形成面側から所望の深さで穴を開ける第１の工程と、
前記穴の内壁に、ＴＥＯＳを含む処理ガスを用い、プラズマの生成にラジアルラインスロットアンテナを用いてマイクロ波放電を利用するマイクロ波励起プラズマＣＶＤ法によりシリコン酸化膜を形成する第２の工程と、
前記穴の内壁に形成されたシリコン酸化膜を、処理ガスとして不活性ガスとＮＨ3ガスもしくはＮ2ガスとを含む混合ガスを用い、マイクロ波放電にラジアルラインスロットアンテナを用いるマイクロ波励起プラズマ窒化法により窒化してシリコン窒化酸化膜とする第３の工程と、
前記穴に導体を埋め込む第４の工程と、
２０〜３０重量％のフッ酸と４０〜２０重量％の硝酸と５〜１５重量％の酢酸とを含有するエッチング液を用いてエッチング速度を３０μｍ／min以上とするウエットエッチングにより、前記半導体基板の裏面を前記導体が露出するまで削る第５の工程と
を有する半導体装置の製造方法。 - 前記シリコン酸化膜の成膜温度を３５０℃以下とする、請求項１に記載の半導体装置の製造方法。
- 前記第３の工程と前記第４の工程との間で、前記シリコン窒化酸化膜の上に拡散防止膜を形成する第６の工程を有する、請求項１または請求項２記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009184237A JP5885904B2 (ja) | 2009-08-07 | 2009-08-07 | 半導体装置の製造方法 |
| PCT/JP2010/004937 WO2011016242A1 (ja) | 2009-08-07 | 2010-08-05 | 半導体装置及びその製造方法 |
| TW099126181A TWI512890B (zh) | 2009-08-07 | 2010-08-06 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009184237A JP5885904B2 (ja) | 2009-08-07 | 2009-08-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011040457A JP2011040457A (ja) | 2011-02-24 |
| JP5885904B2 true JP5885904B2 (ja) | 2016-03-16 |
Family
ID=43544151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009184237A Expired - Fee Related JP5885904B2 (ja) | 2009-08-07 | 2009-08-07 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP5885904B2 (ja) |
| TW (1) | TWI512890B (ja) |
| WO (1) | WO2011016242A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI449152B (zh) | 2011-12-21 | 2014-08-11 | Ind Tech Res Inst | 半導體元件堆疊結構 |
| JP2013171862A (ja) * | 2012-02-17 | 2013-09-02 | Tokyo Electron Ltd | 金属ペースト充填方法及び金属ペースト充填装置及びビアプラグ作製方法 |
| CN103624978A (zh) | 2012-08-24 | 2014-03-12 | 澳加光学有限公司 | 用于眼镜的复合热塑性塑料板材、装饰部件及其制备方法 |
| KR102110247B1 (ko) | 2013-11-29 | 2020-05-13 | 삼성전자주식회사 | 관통전극을 갖는 반도체 소자 및 그 제조방법 |
| TWI611507B (zh) * | 2014-10-23 | 2018-01-11 | Acm Res Shanghai Inc | 矽通孔背面露頭的方法和裝置 |
| US10354910B2 (en) * | 2016-05-27 | 2019-07-16 | Raytheon Company | Foundry-agnostic post-processing method for a wafer |
| JP6808460B2 (ja) | 2016-11-29 | 2021-01-06 | キヤノン株式会社 | 半導体装置及びその製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS607148A (ja) * | 1983-06-24 | 1985-01-14 | Nec Corp | 半導体装置の製造方法 |
| JPH11145138A (ja) * | 1997-11-10 | 1999-05-28 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP3567377B2 (ja) * | 2002-01-09 | 2004-09-22 | 独立行政法人 科学技術振興機構 | 半導体集積回路装置の製造方法 |
| TWI239629B (en) * | 2003-03-17 | 2005-09-11 | Seiko Epson Corp | Method of manufacturing semiconductor device, semiconductor device, circuit substrate and electronic apparatus |
| JP3646720B2 (ja) * | 2003-06-19 | 2005-05-11 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| JPWO2006080337A1 (ja) * | 2005-01-31 | 2008-06-19 | 日本電気株式会社 | 半導体装置およびその製造方法と、積層型半導体集積回路 |
| JP4737386B2 (ja) * | 2005-03-31 | 2011-07-27 | 日本ゼオン株式会社 | 電子機器用回路基板の製造方法、電子機器用回路基板、および表示装置 |
| JP2008124424A (ja) * | 2006-10-16 | 2008-05-29 | Tokyo Electron Ltd | プラズマ成膜装置及びプラズマ成膜方法 |
| KR101117150B1 (ko) * | 2007-06-11 | 2012-03-13 | 고쿠리츠다이가쿠호진 도호쿠다이가쿠 | 플라즈마 처리 장치 및 처리 방법 |
-
2009
- 2009-08-07 JP JP2009184237A patent/JP5885904B2/ja not_active Expired - Fee Related
-
2010
- 2010-08-05 WO PCT/JP2010/004937 patent/WO2011016242A1/ja active Application Filing
- 2010-08-06 TW TW099126181A patent/TWI512890B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| WO2011016242A1 (ja) | 2011-02-10 |
| JP2011040457A (ja) | 2011-02-24 |
| TWI512890B (zh) | 2015-12-11 |
| TW201120995A (en) | 2011-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5885904B2 (ja) | 半導体装置の製造方法 | |
| JP3914452B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP4256763B2 (ja) | プラズマ処理方法及びプラズマ処理装置 | |
| US9362111B2 (en) | Hermetic CVD-cap with improved step coverage in high aspect ratio structures | |
| TWI297518B (ja) | ||
| JP2003188254A (ja) | 半導体装置の製造方法および半導体装置 | |
| TW200908074A (en) | Hydrogen ashing enhanced with water vapor and diluent gas | |
| KR20030014123A (ko) | 반도체 집적 회로 장치의 제조 방법 | |
| JP5261964B2 (ja) | 半導体装置の製造方法 | |
| US9640427B2 (en) | Semiconductor structure and fabrication method thereof | |
| US20120184107A1 (en) | Semiconductor device manufacturing method | |
| US7169664B2 (en) | Method of reducing wafer contamination by removing under-metal layers at the wafer edge | |
| US20030013313A1 (en) | Process for fabricating semiconductor device | |
| JP2002009058A (ja) | エッチング方法 | |
| US8426312B2 (en) | Method of reducing contamination by providing an etch stop layer at the substrate edge | |
| US10811263B2 (en) | Method for forming semiconductor device structure with etch stop layer | |
| JP2003347299A (ja) | 半導体集積回路装置の製造方法 | |
| JP2002329780A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP4577328B2 (ja) | 半導体装置の製造方法 | |
| JP5935227B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| TWI505360B (zh) | 用於氟碳化物膜之金屬碳化物阻障層的形成方法 | |
| TW554514B (en) | Gas insulation wiring structure integrated circuit | |
| JP2003124311A (ja) | 半導体装置の製造方法および半導体装置 | |
| US20050287796A1 (en) | Methods of fabricating metal lines in semiconductor devices | |
| JP2006059848A (ja) | レジスト除去方法及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130307 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140520 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140819 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20141105 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20150206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151021 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160210 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5885904 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |