JP5884578B2 - アクセラレータ管理装置、アクセラレータ管理方法および入出力装置 - Google Patents

アクセラレータ管理装置、アクセラレータ管理方法および入出力装置 Download PDF

Info

Publication number
JP5884578B2
JP5884578B2 JP2012061194A JP2012061194A JP5884578B2 JP 5884578 B2 JP5884578 B2 JP 5884578B2 JP 2012061194 A JP2012061194 A JP 2012061194A JP 2012061194 A JP2012061194 A JP 2012061194A JP 5884578 B2 JP5884578 B2 JP 5884578B2
Authority
JP
Japan
Prior art keywords
accelerator
slot
identifier
application
host
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012061194A
Other languages
English (en)
Other versions
JP2013196206A (ja
Inventor
貴史 三吉
貴史 三吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2012061194A priority Critical patent/JP5884578B2/ja
Priority to US13/714,479 priority patent/US9104818B2/en
Publication of JP2013196206A publication Critical patent/JP2013196206A/ja
Application granted granted Critical
Publication of JP5884578B2 publication Critical patent/JP5884578B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/18Packaging or power distribution
    • G06F1/183Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • G06F1/185Mounting of expansion boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Advance Control (AREA)

Description

本発明は、アクセラレータ管理装置、アクセラレータ管理方法および入出力装置に関する。
従来から、GPU(Graphics Processing Unit)やFPGA(Field−Programmable Gate Array)などをアクセラレータとして用いることで、処理機能を向上させることが知られている。GPU等のアクセラレータは、特定のアプリケーションの性能を向上させることが期待されている。また、アクセラレータは、多種多様な種類が存在する。
一般的に、アプリケーションを実行する各ホストに、実行するアプリケーションが使用するアクセラレータを搭載させることで、処理性能を向上させることが行われている。この手法では、ホストのCPU(Central Processing Unit)とアクセラレータとが1対1で接続されるので、CPUが故障するとアクセラレータが使用できなくなるなど、アクセラレータの利用効率が悪い。近年では、PCIExpressの拡張I/Oボックスなどにアクセラレータを複数搭載させ、複数のホストが、拡張I/Oボックスを経由してアクセラレータを使用することも行われている。
特表2008−546072号公報 特開昭60−83168号公報 米国特許出願公開第2004/0172494号明細書
しかしながら、従来技術では、ホストが利用するアクセラレータを柔軟に変更するのが難しいという問題がある。
例えば、PCIExpressの拡張I/Oボックスを用いた場合、拡張I/Oボックスのスロット位置とホストとの関係が静的に固定されている。つまり、ホストとスロットとが1対1に対応付けられている。
このため、スロットAのアクセラレータAを利用するホストAが、他のアクセラレータを使用する場合には、スロットAに搭載されるアクセラレータAを抜いてから、所望の新たなアクセラレータを手動でスロットAに搭載させることになる。さらに、ホストAに対しても再起動等の処理を実行して、新たなアクセラレータを認識させることになる。また、ホストAをスロットBに対応付けを変更する際には、ホストAを一旦シャットダウンした後、管理サーバから、拡張I/Oボックスのスイッチング制御を変更することになる。このように、ホストと拡張I/Oボックスのスロットとが静的に固定されていることから、ホストに対するアクセラレータの柔軟な付け替えが困難である。
1つの側面では、ホストが利用するアクセラレータを柔軟に付け替えることができるアクセラレータ管理装置、アクセラレータ管理方法および入出力装置を提供することを目的とする。
第1の案では、アクセラレータ管理装置は、アプリケーションを識別するアプリ識別子に対応付けて、前記アプリケーションが利用するアクセラレータを識別するアクセラレータ識別子を記憶する第1記憶部を有する。アクセラレータ管理装置は、前記アクセラレータを複数搭載する拡張ボックスの各スロットを識別する各スロット識別子に対応付けて、前記スロットに搭載される前記アクセラレータのアクセラレータ識別子を記憶する第2記憶部を有する。アクセラレータ管理装置は、ホストからアプリケーションの実行要求を受信した場合に、前記アプリケーションに対応するアクセラレータ識別子を前記第1記憶部から特定する第1特定部を有する。アクセラレータ管理装置は、前記第1特定部が特定したアクセラレータ識別子に対応するスロット識別子を前記第2記憶部から特定する第2特定部を有する。アクセラレータ管理装置は、前記第2特定部が特定したスロット識別子により識別されるスロットを前記ホストに割当てる割当制御部を有する。
ホストが利用するアクセラレータを柔軟に付け替えることができる。
図1は、実施例1に係るシステムの全体構成例を示す図である。 図2は、プール管理サーバの構成を示す機能ブロック図である。 図3は、アクセラレータ紐付けDBに記憶される情報の例を示す図である。 図4は、アクセラレータ搭載情報DBに記憶される情報の例を示す図である。 図5は、アクセラレータ割当処理の流れを示すフローチャートである。 図6は、アクセラレータ割当処理を説明する図である。 図7は、アクセラレータ解除処理の流れを示すフローチャートである。 図8は、アクセラレータ解除処理を説明する図である。 図9は、アクセラレータの新規追加を説明する図である。 図10は、ハードウェア構成例を示す図である。
以下に、本願の開示するアクセラレータ管理装置、アクセラレータ管理方法および入出力装置の実施例を図面に基づいて詳細に説明する。なお、この実施例によりこの発明が限定されるものではない。
[全体構成]
図1は、実施例1に係るシステムの全体構成例を示す図である。図1に示すように、このシステムは、サーバ5、サーバ6、サーバ7、プール管理サーバ20、拡張I/Oボックス10を有する。
サーバ5、サーバ6、サーバ7は、CPU(Central Processing Unit)などのプロセッサを少なくとも1つ有し、アプリケーションを実行する装置である。各サーバは、PCIExpress(以降、「PCIe」と記載する場合がある)で、拡張I/Oボックス10と接続される。また、各サーバは、LAN(Local Area Network)8などのネットワークを介して、プール管理サーバ20と接続される。各サーバは、ホットプラグに対応した装置である。
拡張I/Oボックス10は、PCIeスイッチ11を有し、アクセラレータを複数搭載する装置である。PCIeスイッチ11は、アクセラレータを搭載するスロットを有し、各サーバとスロットとを接続するスイッチング回路などである。このPCIeスイッチ11は、各サーバとプール管理サーバ20の各々と、PCIeで接続する。
実施例1では、PCIeスイッチ11は、スロットA、スロットB、スロットC、スロットDの4つのスロットを有し、各スロットがアクセラレータを搭載する例で説明する。スロットAは、GPU(Graphics Processing Unit)1を搭載し、スロットBは、GPU2を搭載し、スロットCは、FPGA(Field−Programmable Gate Array)1を搭載し、スロットDは、FPGA2を搭載する。これは、あくまで一例であり、スロットの数やアクセラレータの種類を限定するものではない。例えば、アクセラレータとして、プログラムを格納したフラッシュメモリや、CPUコアを有するデバイス等を用いることもできる。
プール管理サーバ20は、複数のサーバが共有できるように、アクセラレータをプール化する管理装置である。具体的には、プール管理サーバ20は、アプリケーションを識別するアプリ識別子に対応付けて、アプリケーションが利用するアクセラレータを識別するアクセラレータ識別子を記憶する。また、プール管理サーバ20は、拡張I/Oボックス10の各スロットを識別する各スロット識別子に対応付けて、スロットに搭載されるアクセラレータのアクセラレータ識別子を記憶する。そして、プール管理サーバ20は、いずれかのサーバからアプリケーションの実行要求を受信した場合に、アプリケーションに対応するアクセラレータ識別子を特定する。さらに、プール管理サーバ20は、特定したアクセラレータ識別子に対応するスロット識別子を特定する。その後、プール管理サーバ20は、特定したスロット識別子により識別されるスロットを、アプリケーションの実行を要求したサーバに割当てる。
このように、プール管理サーバ20は、拡張I/Oボックス10のスロットとアクセラレータの紐付け、及び、アプリケーションとアクセラレータの紐付けを保持する。そして、プール管理サーバ20は、アプリケーションを実行するサーバに、アプリケーションが使用するアクセラレータを動的に割当てる。この結果、サーバが利用するアクセラレータを柔軟に付け替えることができる。
[プール管理サーバの構成]
次に、プール管理サーバ20の構成について説明する。なお、図1に示したサーバは、一般的なサーバと同様の構成を有し、拡張I/Oボックス10も一般的な拡張I/Oボックスと同様の構成を有するので、それぞれの詳細な説明は省略する。
図2は、プール管理サーバの構成を示す機能ブロック図である。図2に示すように、プール管理サーバ20は、通信制御部21、ボックス接続部22、アクセラレータ紐付けDB23、アクセラレータ搭載情報DB24、スキャン実行部25、アクセラレータ特定部26、スロット特定部27、割当制御部28を有する。プール管理サーバ20は、拡張I/Oボックス10に内蔵されていてもよい。
なお、アクセラレータ紐付けDB23、アクセラレータ搭載情報DB24は、メモリなどの記憶装置に設けられる。スキャン実行部25、アクセラレータ特定部26、スロット特定部27、割当制御部28は、CPUなどのプロセッサが実行する処理部である。
通信制御部21は、各サーバとの通信を制御する処理部である。例えば、通信制御部21は、サーバ5からアプリケーションの実行要求やアプリケーションの終了通知を受信する。また、通信制御部21は、サーバ5に対して、アプリケーションの実行指示を送信する。
ボックス接続部22は、拡張I/Oボックス10との通信を制御する処理部である。例えば、ボックス接続部22は、スイッチ設定変更の指示、拡張I/Oボックス10の各スロットのスキャン指示、省電力モードへの移行指示、省電力モードからの復帰指示などを拡張I/Oボックス10に送信する。また、ボックス接続部22は、スキャン結果等を受信する。
アクセラレータ紐付けDB23は、アプリケーションを識別するアプリ識別子に対応付けて、アプリケーションが利用するアクセラレータを識別するアクセラレータ識別子を記憶する。図3は、アクセラレータ紐付けDBに記憶される情報の例を示す図である。図3に示すように、アクセラレータ紐付けDB23は、「アプリ、アクセラレータ」を対応付けて記憶する。
ここで記憶される「アプリ」は、アプリケーションを識別するアプリ識別子であり、例えばアプリケーションの名称等が設定される。「アクセラレータ」は、アプリケーションが利用するアクセラレータを識別するアクセラレータ識別子であり、例えばアクセラレータの名称等が設定される。例えば、図3は、ビデオ編集を実行するアプリケーションは、アクセラレータとしてGPU1を使用できることを示している。同様に、オンラインゲームを実行するアプリケーションは、アクセラレータとしてFPGA1を使用できることを示している。なお、ここに記憶される情報は、管理者等によって更新される。
アクセラレータ搭載情報DB24は、拡張I/Oボックス10の各スロットを識別する各スロット識別子に対応付けて、スロットに搭載されるアクセラレータのアクセラレータ識別子を記憶する。図4は、アクセラレータ搭載情報DBに記憶される情報の例を示す図である。図4に示すように、アクセラレータ搭載情報DB24は、「I/Oスロット、アクセラレータ、状態」を対応付けて記憶する。
ここで記憶される「I/Oスロット」は、拡張I/Oボックス10のスロットを識別する識別子であり、例えばスロットの名称等が設定される。「アクセラレータ」は、アプリケーションが利用するアクセラレータを識別するアクセラレータ識別子であり、例えばアクセラレータの名称等が設定される。例えば、図4は、スロットAは、GPU1を搭載し、GPU1は現在アプリケーションに使用されておらず待機中であることを示す。同様に、スロットCは、FPGA1を搭載し、FPGA1は現在サーバ5で実行中のアアプリケーションに使用されていることを示す。なお、ここで記憶される情報は、スキャン実行部25によって更新される。
スキャン実行部25は、拡張I/Oボックス10の各スロットをスキャンして、各スロットに搭載されるアクセラレータを特定する処理部である。例えば、スキャン実行部25は、各スロットをスキャンして各スロットが搭載するアクセラレータの名称を収集し、スロット識別子とアクセラレータの名称とを対応付けて、アクセラレータ搭載情報DB24に格納する。
また、スキャン実行部25は、定期的にスキャンを実行して、アクセラレータ搭載情報DB24を更新する。このようにすることで、スキャン実行部25は、新規に追加されたアクセラレータを特定することができる。また、スキャン実行部25は、スロットに搭載されるアクセラレータの変更等を追従することができる。
アクセラレータ特定部26は、いずれかのサーバからアプリケーションの実行要求を受信した場合に、アプリケーションに対応するアクセラレータ識別子をアクセラレータ紐付けDB23から特定する処理部である。具体的には、アクセラレータ特定部26は、実行されたアプリケーションが使用できるアクセラレータを特定する。
例えば、アクセラレータ特定部26は、サーバ5からビデオ編集のアプリケーションが実行された場合、アクセラレータ紐付けDB23を参照し、ビデオ編集に対応付けられているアクセラレータとしてGPU1を特定する。そして、アクセラレータ特定部26は、特定したGPU1をスロット特定部27に通知する。なお、アクセラレータ特定部26は、実行が要求されたアプリケーションに対応するアクセラレータ識別子が存在しない場合、アクセラレータを割当てることなく、サーバ5に対してアプリケーションの実行を指示する。
スロット特定部27は、アクセラレータ特定部26が特定したアクセラレータ識別子に対応するスロット識別子をアクセラレータ搭載情報DB24から特定する処理部である。具体的には、スロット特定部27は、アプリケーションが利用するアクセラレータの搭載位置を特定する。
例えば、スロット特定部27は、アクセラレータ特定部26からGPU1が通知された場合、アクセラレータ搭載情報DB24を参照し、通知されたGPU1に対応付けられているI/Oスロットを特定する。このとき、スロット特定部27は、状態が待機中であるI/Oスロットを特定する。また、スロット特定部27は、特定したI/Oスロットの状態がすべて使用中である場合には、いずれかのI/Oスロットが待機中になるまで待機する。例えば、スロット特定部27は、特定したI/Oスロットとして、スロットAを割当制御部28に通知する。
割当制御部28は、設定制御部28aと解除制御部28bとを有し、アプリケーションに対してアクセラレータの割当や、アプリケーションに対するアクセラレータの割当を解除する処理部である。
設定制御部28aは、スロット特定部27が特定したスロット識別子により識別されるスロットを、アプリケーションの実行を要求したサーバ5に割当てる処理部である。上記例で説明すると、設定制御部28aは、スロット特定部27から通知されたスロットAと、アプリケーションの実行を要求したサーバ5とを対応付ける指示を、PCIeスイッチ11に出力する。この指示を受信したPCIeスイッチ11は、スイッチング回路等の設定を変更して、スロットAとサーバ5とを接続する。
また、設定制御部28aは、スロットAを割当てたサーバ5のプロセッサに、スロットAに搭載されるアクセラレータを認識させる認識処理の割込みを発生させる。具体的には、設定制御部28aは、サーバ5が有するプロセッサのうち未使用にプロセッサに対して割り込みを発生させて、HotAddを実行させる。その後、設定制御部28aは、LAN8経由で、サーバ5にアプリケーションの実行指示を送信する。この結果、サーバ5は、PCIeスイッチ11のスロットAに搭載されるGPU1に接続することができ、GPU1を用いてプリケーションを実行する。
また、設定制御部28aは、サーバ5へのアクセラレータの割当が完了すると、アクセラレータ搭載情報DB24を更新する。具体的には、設定制御部28aは、サーバ5に割当てたスロットAに搭載されるアクセラレータの状態を「待機中」から「使用中(サーバ5)」に変更する。また、設定制御部28aは、サーバ5のアプリケーション「ビデオ編集」に「スロットA」を割当てたことを、メモリ等に保持させる。
図2に戻り、解除制御部28bは、アプリケーションの実行が終了した場合に、当該アプリケーションが使用していたアクセラレータを解放する処理部である。例えば、解除制御部28bは、サーバ5から「ビデオ編集」が終了したことが通知されると、メモリ等を参照し、「ビデオ編集」に割当てられたスロットがスロットAであることを特定する。
そして、解除制御部28bは、「ビデオ編集」を実行するサーバ5のプロセッサに、アクセラレータの利用を解除する解除処理の割込みを発生させる。具体的には、解除制御部28bは、「ビデオ編集」を実行していたプロセッサに対して割り込みを発生させて、HotRemoveを実行させる。こうして、サーバ5は、PCIeスイッチ11のスロットAに搭載されるGPU1の利用を解除する。
また、解除制御部28bは、サーバ5に対するアクセラレータの割当が解除されると、アクセラレータ搭載情報DB24を更新する。具体的には、解除制御部28bは、サーバ5に割当てられていたスロットAのアクセラレータの状態を「使用中(サーバ5)」から「待機中」に変更する。
また、解除制御部28bは、サーバ5とスロットAとの対応付けを解除する指示を、PCIeスイッチ11に出力する。この指示を受信したPCIeスイッチ11は、スイッチング回路の設定を変更して、スロットAとサーバ5との接続を解除する。
[アクセラレータ割当処理]
次に、図5と図6を用いて、アクセラレータ割当処理について説明する。ここでは、フローチャートとシステム構成図とを用いて、処理の流れを説明する。
(フローチャート)
図5は、アクセラレータ割当処理の流れを示すフローチャートである。図5に示すように、プール管理サーバ20の設定制御部28aは、サーバからアプリケーションの実行要求を受信する(S101)。すると、設定制御部28aは、アクセラレータ紐付けDB23を検索し(S102)、アプリケーションに対応するアクセラレータが存在するか否かを判定する(S103)。
そして、設定制御部28aは、対応するアクセラレータが存在すると判定した場合(S103Yes)、アクセラレータ搭載情報DB24を検索し(S104)、当該アクセラレータが拡張I/Oボックス10に搭載されているか否かを判定する(S105)。
設定制御部28aは、対応するアクセラレータが拡張I/Oボックス10に搭載されていると判定した場合(S105Yes)、アクセラレータ搭載情報DB24を参照してS106を実行する。すなわち、設定制御部28aは、対応するアクセラレータのうち待機中のアクセラレータが1つ以上存在するか否かを判定する。
そして、設定制御部28aは、当該アクセラレータのうち待機中のアクセラレータが1つ以上存在すると判定した場合(S106Yes)、S107を実行する。すなわち、設定制御部28aは、待機中のアクセラレータを1つ特定し、特定したアクセラレータが搭載されるスロットをアクセラレータ搭載情報DB24から特定する。そして、設定制御部28aは、特定したスロットと、アプリケーションの実行を要求したサーバとを接続するように、スイッチの構成を変更する指示を拡張I/Oボックス10に出力する。
その後、設定制御部28aは、アクセラレータ搭載情報DB24を更新する(S108)。すなわち、設定制御部28aは、アプリケーションの実行を要求したサーバに対応付けられたアクセラレータの状態を「使用中」に変更する。
さらに、設定制御部28aは、サーバと対応付けられたアクセラレータの状態を待機中から使用中に変更するために、省電力モードから復帰させる指示を当該アクセラレータに出力する(S109)。具体的には、設定制御部28aは、待機中であるアクセラレータは電源がオフの状態なので、アクセラレータに対して電源をオンにするように指示する。一例を挙げると、設定制御部28aは、電源をオンにするWakeOnコマンド等を出力する。
続いて、設定制御部28aは、スロットが割当てられたサーバのプロセッサに割り込みを発生させて、HotAddの実行を指示する(S110)。その後、設定制御部28aは、サーバに対してアプリケーションの実行指示を出力する(S111)。
一方、S106において、設定制御部28aは、当該アクセラレータのうち待機中のアクセラレータが存在しないと判定した場合(S106No)、S103に戻って以降の処理を繰り返す。
また、設定制御部28aは、対応するアクセラレータが拡張I/Oボックス10に搭載されていないと判定した場合(S105No)、アプリケーションにアクセラレータを割り与えることなく、アプリケーションの実行指示を出力する(S111)。同様に、設定制御部28aは、対応するアクセラレータが存在しないと判定した場合(S103No)、アプリケーションにアクセラレータを割り与えることなく、アプリケーションの実行指示を出力する(S111)。なお、S107からS110までの処理は、順番を入れ替えても構わない。
(具体例(システムの流れ))
図6は、アクセラレータ割当処理を説明する図である。図6に示すように、システム構成図は、図1と同様とする。
図6に示すように、サーバ5は、アプリケーション「ビデオ編集」の実行要求をプール管理サーバ20に送信する(S201)。プール管理サーバ20の設定制御部28aは、「ビデオ編集」に対応付けられるアクセラレータ「GPU1」を特定し、さらに、「GPU」を搭載するスロット「スロットA」を特定する(S202)。そして、プール管理サーバ20の設定制御部28aは、サーバ5にスロットAを対応付けるスイッチ変更指示と省電力モードからの復帰指示を、拡張I/Oボックス10に送信する(S203)。
これを受けた拡張I/Oボックス10のPCIeスイッチ11は、サーバ5からスロットAにアクセスできるように、スイッチング回路等を変更する(S204)。また、スロットAのGPU1は、電源をONにして省電力モードから復帰する(S205)。
また、プール管理サーバ20の設定制御部28aが、PCIeスイッチ11に対してHotAddの割込みを出力する指示を送信し、PCIeスイッチ11が、サーバ5の該当プロセッサにHotAddを実行させる(S206)。
すると、サーバ5の該当プロセッサは、HotAddを実行し、PCIeスイッチ11のアクセラレータをスキャンしてドライバをインストールする(S207)。
そして、プール管理サーバ20の設定制御部28aは、アクセラレータ搭載情報DB24において、サーバ5に割当てられたアプセラレータの状態を「待機中」から「使用中」に更新する(S208)。その後、設定制御部28aは、サーバ5に対して、「ビデオ編集」の実行指示を出力する(S209)。このようにして、サーバ5は、GPU1をアクセラレータとして使用しながら、アプリケーション「ビデオ編集」を実行することができる。
[アクセラレータ解除処理]
次に、図7と図8を用いて、アクセラレータ解除処理について説明する。ここでは、フローチャートとシステム構成図とを用いて、処理の流れを説明する。
(フローチャート)
図7は、アクセラレータ解除処理の流れを示すフローチャートである。図7に示すように、プール管理サーバ20の解除制御部28bは、サーバ5のプロセッサからアプリケーションの終了通知を受信する(S301)。
すると、解除制御部28bは、アクセラレータ搭載情報DB24を検索し(S302)、当該アプリケーションが使用していたアクセラレータが拡張I/Oボックス10に存在するか否かを判定する(S303)。すなわち、解除制御部28bは、使用中のアクセラレータが存在するか否かを判定する。
そして、解除制御部28bは、該当するアクセラレータが拡張I/Oボックス10に存在すると判定した場合(S303Yes)、サーバのプロセッサに割り込みを発生させて、HotRemoveの実行を指示する(S304)。
続いて、解除制御部28bは、サーバが使用していたアクセラレータの状態を使用中から待機中に変更するために、省電力モードへの移行指示を当該アクセラレータに出力する(S305)。
そして、解除制御部28bは、当該アクセラレータを搭載するスロットと、アプリケーションの実行を要求したサーバとの接続を解除するように、スイッチの構成を変更する指示を拡張I/Oボックス10に出力する(S306)。
その後、解除制御部28bは、アクセラレータ搭載情報DB24を更新する(S307)。すなわち、解除制御部28bは、アプリケーションの実行を要求したサーバに対応付けられていたアクセラレータの状態を「待機中」に変更する。
一方、S303において、解除制御部28bは、該当するアクセラレータが拡張I/Oボックス10に存在しないと判定した場合(S303No)、処理を終了する。なお、S304からS307までの処理は、順番を入れ替えても構わない。
(具体例(システムの流れ))
図8は、アクセラレータ解除処理を説明する図である。図8に示すように、システム構成図は、図1と同様とする。
図8に示すように、サーバ5は、アプリケーション「ビデオ編集」の終了通知をプール管理サーバ20に送信する(S401)。プール管理サーバ20の解除制御部28bは、「ビデオ編集」に対応付けられるアクセラレータ「GPU1」を特定し、さらに、「GPU」を搭載するスロット「スロットA」を特定する(S402)。
そして、プール管理サーバ20の解除制御部28bは、サーバ5とスロットAとの対応付けを解除する指示と省電力モードへの移行指示とを、拡張I/Oボックス10に送信する(S403)。
すると、拡張I/Oボックス10のPCIeスイッチ11は、サーバ5のプロセッサに割込みを発生させて、当該プロセッサにHotRemoveを実行させる(S404)。そして、サーバ5のプロセッサは、実行が終了したアプリケーションが使用していたドライバをアンインストールする(S405)。
また、PCIeスイッチ11は、サーバ5からスロットAにアクセスできないように、スイッチング回路等を変更する(S406)。また、スロットAのGPU1は、電源をOFFにして省電力モードに移行する(S407)。
そして、プール管理サーバ20の設定制御部28aは、アクセラレータ搭載情報DB24において、サーバに割当てられていたアプセラレータの状態を「使用中」から「待機中」に更新する(S408)。このようにして、サーバ5は、アプリケーション「ビデオ編集」とともにGPU1を解放することができる。
上述したように、プール管理サーバ20は、アプリケーション単位でアクセラレータをサーバに接続または切断することで、割当を最適化することができる、つまり、プール管理サーバ20は、アプリケーションが実行されるときにアクセラレータを割当て、アプリケーションが終了したときにアクセラレータの割当てを解放することができる。この結果、サーバのプロセッサやアクセラレータの利用効率が向上する。また、サーバまたはサーバのプロセッサが故障した場合でも、アクセラレータへの影響を局所化できる。
さて、これまで本発明の実施例について説明したが、本発明は上述した実施例以外にも、種々の異なる形態にて実施されてよいものである。そこで、以下に異なる実施例を説明する。
(アクセラレータの新規追加、削除)
例えば、プール管理サーバ20は、拡張I/Oボックス10を定期的にスキャンすることで、アクセラレータの新規追加や削除を検出することができる。図9は、アクセラレータの新規追加を説明する図である。図9に示すように、システム構成図は、図1と同様とする。
図9に示すように、プール管理サーバ20のスキャン実行部25は、拡張I/Oボックス10のPCIeスイッチ11をスキャンし(S501)、PCIeスイッチ11に新たに接続された新規デバイスを検出する(S502)。そして、スキャン実行部25は、新たに検出されたデバイスの情報を収集する(S503)。例えば、スキャン実行部25は、ベンダータイプ、デバイスタイプ、アクセラレータの名称等を収集する。ここでは、スキャン実行部25は、スロットEにGPU3が搭載されたことを検出する。
その後、スキャン実行部25は、スロットEとGPU3とを対応付けたエントリを、アクセラレータ搭載情報DB24に生成する(S504)。このようにして、プール管理サーバ20は、新規デバイスを検出することができる。
なお、スキャン実行部25は、PCIeスイッチ11をスキャンすることで、削除されたデバイスを検出することができる。例えば、アクセラレータ搭載情報DB24が図4の状態で、スキャン実行部25がスロットCに搭載されるデバイスが存在しないことを検出したとする。すると、スキャン実行部25は、スロットCに対応するエントリを、アクセラレータ搭載情報DB24から削除する。こうすることで、スキャン実行部25は、削除されたアクセラレータへの割当を停止することができる。
(拡張I/Oボックス)
実施例1では、拡張I/Oボックス10とプール管理サーバ20とが別々の装置である例で説明したが、これに限定されるものではなく、拡張I/Oボックス10とプール管理サーバ20とが同一の筐体で実現されていてもよい。例えば、拡張I/Oボックス10とのPCIeスイッチ11が、プール管理サーバ20と同様の機能を有していてもよい。また、拡張I/Oボックス10と内に、プール管理サーバ20と同様の機能を実行するプロセッサを設けてもよい。
(アクセラレータ搭載情報)
実施例1では、設定制御部28aが、アプリケーションと当該アプリケーションが使用しているアクセラレータとの対応付けをメモリ等に保持させる例で説明したが、これに限定されるものではない。例えば、アクセラレータ搭載情報DB24に、使用しているアプリケーションのアプリ識別子を示す「アプリ」のカラムを設けて、アクセラレータを使用しているアプリケーションを管理してもよい。具体的には、設定制御部28aは、アクセラレータ搭載情報DB24の状態を更新する際に、上記「アプリ」に、アクセラレータを割当てたアプリケーションの識別子を格納する。
(システム)
また、本実施例において説明した各処理のうち、自動的におこなわれるものとして説明した処理の全部または一部を手動的におこなうこともできる。あるいは、手動的におこなわれるものとして説明した処理の全部または一部を公知の方法で自動的におこなうこともできる。この他、上記文書中や図面中で示した処理手順、制御手順、具体的名称、各種のデータやパラメータを含む情報については、特記する場合を除いて任意に変更することができる。
また、図示した各装置の各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各装置の分散・統合の具体的形態は図示のものに限られない。つまり、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。さらに、各装置にて行なわれる各処理機能は、その全部または任意の一部が、CPUおよび当該CPUにて解析実行されるプログラムにて実現され、あるいは、ワイヤードロジックによるハードウェアとして実現され得る。
(ハードウェア構成)
ところで、上記の実施例で説明した各種の処理は、あらかじめ用意されたプログラムをパーソナルコンピュータやワークステーションなどのコンピュータシステムで実行することによって実現することができる。そこで、以下では、上記の実施例と同様の機能を有するプログラムを実行するコンピュータの一例を説明する。
図10は、ハードウェア構成例を示す図である。図10に示すように、プール管理サーバ100は、CPU102、入力装置103、出力装置104、通信インタフェース105、媒体読取装置106、HDD(Hard Disk Drive)107、RAM(Random Access Memory)108を有する。また、図8に示した各部は、バス101で相互に接続される。
入力装置103は、マウスやキーボードであり、出力装置104は、ディスプレイなどであり、通信インタフェース105は、NIC(Network Interface Card)などのインタフェースである。HDD107は、アクセラレータ管理プログラムとともに、図3や図4で説明した各テーブル等を記憶する。記録媒体の例としてHDD107を例に挙げたが、ROM(Read Only Memory)、RAM、CD−ROM等の他のコンピュータ読み取り可能な記録媒体に各種プログラムを格納しておき、コンピュータに読み取らせることとしてもよい。なお、記録媒体を遠隔地に配置し、コンピュータが、その記憶媒体にアクセスすることでプログラムを取得して利用してもよい。また、その際、取得したプログラムをそのコンピュータ自身の記録媒体に格納して用いてもよい。
CPU102は、アクセラレータ管理プログラムを読み出してRAM108に展開することで、図2等で説明した各機能を実行するアクセラレータ管理プロセスを動作させる。すなわち、スキャン実行部25、アクセラレータ特定部26、スロット特定部27、割当制御部28を実行する。このようにプール管理サーバ100は、プログラムを読み出して実行することでアクセラレータ管理方法を実行する情報処理装置として動作する。
また、プール管理サーバ100は、媒体読取装置106によって記録媒体からアクセラレータ管理プログラムを読み出し、読み出されたアクセラレータ管理プログラムを実行することで上記した実施例と同様の機能を実現することもできる。なお、この他の実施例でいうプログラムは、プール管理サーバ100によって実行されることに限定されるものではない。例えば、他のコンピュータまたはサーバがプログラムを実行する場合や、これらが協働してプログラムを実行するような場合にも、本発明を同様に適用することができる。
20 プール管理サーバ
21 通信制御部
22 ボックス接続部
23 アクセラレータ紐付けDB
24 アクセラレータ搭載情報DB
25 スキャン実行部
26 アクセラレータ特定部
27 スロット特定部
28 割当制御部
28a 設定制御部
28b 解除制御部

Claims (8)

  1. アプリケーションを識別するアプリ識別子に対応付けて、前記アプリケーションが利用するアクセラレータを識別するアクセラレータ識別子を記憶する第1記憶部と、
    前記アクセラレータを複数搭載する拡張ボックスの各スロットを識別する各スロット識別子に対応付けて、前記スロットに搭載される前記アクセラレータのアクセラレータ識別子を記憶する第2記憶部と、
    ホストからアプリケーションの実行要求を受信した場合に、前記アプリケーションに対応するアクセラレータ識別子を前記第1記憶部から特定する第1特定部と
    前記第1特定部が特定したアクセラレータ識別子に対応するスロット識別子を前記第2記憶部から特定する第2特定部と、
    前記第2特定部が特定したスロット識別子により識別されるスロットを前記ホストに割当て、前記アクセラレータを使用するアプリケーションの実行が終了した場合、前記アクセラレータが搭載されるスロットが割当てられたホストのプロセッサに、前記アクセラレータの利用を解除する解除処理の割込みを発生させる割当制御部と
    を有することを特徴とするアクセラレータ管理装置。
  2. アプリケーションを識別するアプリ識別子に対応付けて、前記アプリケーションが利用するアクセラレータを識別するアクセラレータ識別子を記憶する第1記憶部と、
    前記アクセラレータを複数搭載する拡張ボックスの各スロットを識別する各スロット識別子に対応付けて、前記スロットに搭載される前記アクセラレータのアクセラレータ識別子を記憶する第2記憶部と、
    ホストからアプリケーションの実行要求を受信した場合に、前記アプリケーションに対応するアクセラレータ識別子を前記第1記憶部から特定する第1特定部と、
    前記第1特定部が特定したアクセラレータ識別子に対応するスロット識別子を前記第2記憶部から特定する第2特定部と、
    前記第2特定部が特定したスロット識別子により識別されるスロットを前記ホストに割当て、前記ホストに割当てられていないスロットに搭載されるアクセラレータ、または、実行が終了したアプリケーションに利用されるアクセラレータについては、当該アクセラレータの電源を切って待機させる割当制御部と
    を有することを特徴とするアクセラレータ管理装置。
  3. 前記割当制御部は、前記スロットを割当てたホストのプロセッサに、前記スロットに搭載されるアクセラレータを認識させる認識処理の割込みを発生させることを特徴とする請求項1または2に記載のアクセラレータ管理装置。
  4. 前記拡張ボックスの各スロットをスキャンして各スロットに搭載されるアクセラレータを特定し、前記スキャンしたスロットのスロット識別子と前記スキャンによって特定したアクセラレータのアクセラレータ識別子とを対応付けて、前記第2記憶部に格納する対応生成部をさらに有することを特徴とする請求項1または2に記載のアクセラレータ管理装置。
  5. コンピュータが、
    ホストからアプリケーションの実行要求を受信した場合に、前記アプリケーションを識別するアプリ識別子に対応付けて前記アプリケーションが利用するアクセラレータを識別するアクセラレータ識別子を記憶する第1記憶部から、前記アプリケーションに対応するアクセラレータ識別子を特定し、
    特定したアクセラレータ識別子に対応するスロット識別子を、前記アクセラレータを複数搭載する拡張ボックスの各スロットを識別する各スロット識別子に対応付けて前記スロットに搭載される前記アクセラレータのアクセラレータ識別子を記憶する第2記憶部から特定し、
    特定したスロット識別子により識別されるスロットを前記ホストに割当て、前記アクセラレータを使用するアプリケーションの実行が終了した場合、前記アクセラレータが搭載されるスロットが割当てられたホストのプロセッサに、前記アクセラレータの利用を解除する解除処理の割込みを発生させる
    処理を実行することを特徴とするアクセラレータ管理方法。
  6. コンピュータが、
    ホストからアプリケーションの実行要求を受信した場合に、前記アプリケーションを識別するアプリ識別子に対応付けて前記アプリケーションが利用するアクセラレータを識別するアクセラレータ識別子を記憶する第1記憶部から、前記アプリケーションに対応するアクセラレータ識別子を特定し、
    特定したアクセラレータ識別子に対応するスロット識別子を、前記アクセラレータを複数搭載する拡張ボックスの各スロットを識別する各スロット識別子に対応付けて前記スロットに搭載される前記アクセラレータのアクセラレータ識別子を記憶する第2記憶部から特定し、
    特定したスロット識別子により識別されるスロットを前記ホストに割当て、前記ホストに割当てられていないスロットに搭載されるアクセラレータ、または、実行が終了したアプリケーションに利用されるアクセラレータについては、当該アクセラレータの電源を切って待機させる
    処理を実行することを特徴とするアクセラレータ管理方法。
  7. アクセラレータを搭載する複数のスロットと、
    ホストからのアクセスを前記複数のスロットのいずれかに振り分ける振分部と、
    プリケーションを識別するアプリ識別子に対応付けて、前記アプリケーションが利用するアクセラレータを識別するアクセラレータ識別子を記憶する第1記憶部と、
    前記アクセラレータを搭載する各スロットを識別する各スロット識別子に対応付けて、前記スロットに搭載される前記アクセラレータのアクセラレータ識別子を記憶する第2記憶部と、
    前記ホストからアプリケーションの実行要求を受信した場合に、前記アプリケーションに対応するアクセラレータ識別子を前記第1記憶部から特定する第1特定部と、
    前記第1特定部が特定したアクセラレータ識別子に対応するスロット識別子を前記第2記憶部から特定する第2特定部と、
    前記第2特定部が特定したスロット識別子により識別されるスロットに対して、前記ホストに割当てるように前記振分部を制御し、前記アクセラレータを使用するアプリケーションの実行が終了した場合、前記アクセラレータが搭載されるスロットが割当てられたホストのプロセッサに、前記アクセラレータの利用を解除する解除処理の割込みを発生させる割当制御部と
    を有することを特徴とする入出力装置。
  8. アクセラレータを搭載する複数のスロットと、
    ホストからのアクセスを前記複数のスロットのいずれかに振り分ける振分部と、
    アプリケーションを識別するアプリ識別子に対応付けて、前記アプリケーションが利用するアクセラレータを識別するアクセラレータ識別子を記憶する第1記憶部と、
    前記アクセラレータを搭載する各スロットを識別する各スロット識別子に対応付けて、前記スロットに搭載される前記アクセラレータのアクセラレータ識別子を記憶する第2記憶部と、
    前記ホストからアプリケーションの実行要求を受信した場合に、前記アプリケーションに対応するアクセラレータ識別子を前記第1記憶部から特定する第1特定部と、
    前記第1特定部が特定したアクセラレータ識別子に対応するスロット識別子を前記第2記憶部から特定する第2特定部と、
    前記第2特定部が特定したスロット識別子により識別されるスロットに対して、前記ホストに割当てるように前記振分部を制御し、前記ホストに割当てられていないスロットに搭載されるアクセラレータ、または、実行が終了したアプリケーションに利用されるアクセラレータについては、当該アクセラレータの電源を切って待機させる割当制御部と
    を有することを特徴とする入出力装置。
JP2012061194A 2012-03-16 2012-03-16 アクセラレータ管理装置、アクセラレータ管理方法および入出力装置 Expired - Fee Related JP5884578B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012061194A JP5884578B2 (ja) 2012-03-16 2012-03-16 アクセラレータ管理装置、アクセラレータ管理方法および入出力装置
US13/714,479 US9104818B2 (en) 2012-03-16 2012-12-14 Accelerator management device, accelerator management method, and input-output device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012061194A JP5884578B2 (ja) 2012-03-16 2012-03-16 アクセラレータ管理装置、アクセラレータ管理方法および入出力装置

Publications (2)

Publication Number Publication Date
JP2013196206A JP2013196206A (ja) 2013-09-30
JP5884578B2 true JP5884578B2 (ja) 2016-03-15

Family

ID=49158766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012061194A Expired - Fee Related JP5884578B2 (ja) 2012-03-16 2012-03-16 アクセラレータ管理装置、アクセラレータ管理方法および入出力装置

Country Status (2)

Country Link
US (1) US9104818B2 (ja)
JP (1) JP5884578B2 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6424823B2 (ja) * 2013-09-17 2018-11-21 日本電気株式会社 情報処理装置、及び、システム設計支援方法
ES2960793T3 (es) 2013-09-20 2024-03-06 Nat Inst Biomedical Innovation Health & Nutrition Complejo que contiene oligonucleótido que tiene actividad inmunoestimulante y su uso
WO2015145598A1 (ja) 2014-03-26 2015-10-01 株式会社 日立製作所 並列演算処理システムのデータ配分装置、データ配分方法、及びデータ配分プログラム
US9766916B2 (en) * 2014-05-05 2017-09-19 International Business Machines Corporation Implementing coherent accelerator function isolation for virtualization
JP6429650B2 (ja) * 2015-01-29 2018-11-28 キヤノン株式会社 情報処理装置およびその制御方法、並びにプログラム
WO2017018993A1 (en) * 2015-07-24 2017-02-02 Hewlett Packard Enterprise Development Lp Enabling compression of a video output
JP6589698B2 (ja) * 2016-03-08 2019-10-16 富士通株式会社 情報処理装置、情報処理システム、情報処理システムの制御方法および情報処理システムの制御プログラム
US9921997B2 (en) * 2016-04-01 2018-03-20 Intel Corporation Mechanism for PCIE cable topology discovery in a rack scale architecture environment
US20190050248A1 (en) * 2016-06-27 2019-02-14 Nec Corporation Control apparatus, vnf deployment destination selection method and program
CA3035459C (en) * 2016-10-05 2023-02-21 Partec Cluster Competence Center Gmbh High performance computing system and method
US20180150256A1 (en) * 2016-11-29 2018-05-31 Intel Corporation Technologies for data deduplication in disaggregated architectures
JP6817827B2 (ja) * 2017-01-23 2021-01-20 Necプラットフォームズ株式会社 アクセラレータ処理管理装置、ホスト装置、アクセラレータ処理実行システム、方法およびプログラム
US11249808B2 (en) * 2017-08-22 2022-02-15 Intel Corporation Connecting accelerator resources using a switch
WO2020140260A1 (en) 2019-01-04 2020-07-09 Baidu.Com Times Technology (Beijing) Co., Ltd. Method and system to derive a session key to secure an information exchange channel between a host system and a data processing accelerator
WO2020140267A1 (en) 2019-01-04 2020-07-09 Baidu.Com Times Technology (Beijing) Co., Ltd. A data processing accelerator having a local time unit to generate timestamps
CN112262547B (zh) 2019-01-04 2023-11-21 百度时代网络技术(北京)有限公司 具有安全单元以提供根信任服务的数据处理加速器
CN112262545B (zh) 2019-01-04 2023-09-15 百度时代网络技术(北京)有限公司 主机***与数据处理加速器之间的证明协议
WO2020140261A1 (en) 2019-01-04 2020-07-09 Baidu.Com Times Technology (Beijing) Co., Ltd. Method and system for protecting data processed by data processing accelerators
WO2020140269A1 (en) 2019-01-04 2020-07-09 Baidu.Com Times Technology (Beijing) Co., Ltd. Method and system for managing memory of data processing accelerators
US11328075B2 (en) 2019-01-04 2022-05-10 Baidu Usa Llc Method and system for providing secure communications between a host system and a data processing accelerator
EP3794771A4 (en) * 2019-01-04 2022-01-05 Baidu.com Times Technology (Beijing) Co., Ltd. PROCESS AND SYSTEM FOR DISTRIBUTION AND EXCHANGE OF KEYS FOR DATA PROCESSING ACCELERATORS
CN112334902A (zh) 2019-01-04 2021-02-05 百度时代网络技术(北京)有限公司 建立主机***与数据处理加速器之间的安全信息交换信道的方法
EP3794477B1 (en) 2019-01-04 2023-05-10 Baidu.com Times Technology (Beijing) Co., Ltd. Method and system for validating kernel objects to be executed by a data processing accelerator of a host system
JP7314674B2 (ja) * 2019-07-18 2023-07-26 住友電気工業株式会社 Ponシステム及び通信装置
JP7463650B2 (ja) * 2020-03-27 2024-04-09 Kddi株式会社 データ処理装置およびデータ処理方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4564903A (en) 1983-10-05 1986-01-14 International Business Machines Corporation Partitioned multiprocessor programming system
US6510469B1 (en) * 1998-05-13 2003-01-21 Compaq Information Technologies Group,L.P. Method and apparatus for providing accelerated content delivery over a network
US7457906B2 (en) 2003-01-21 2008-11-25 Nextio, Inc. Method and apparatus for shared I/O in a load/store fabric
US7299342B2 (en) 2005-05-24 2007-11-20 Coresonic Ab Complex vector executing clustered SIMD micro-architecture DSP with accelerator coupled complex ALU paths each further including short multiplier/accumulator using two's complement
US7415595B2 (en) 2005-05-24 2008-08-19 Coresonic Ab Data processing without processor core intervention by chain of accelerators selectively coupled by programmable interconnect network and to memory
WO2009040920A1 (ja) * 2007-09-27 2009-04-02 Fujitsu Limited 入出力装置、情報処理システム、制御方法および制御プログラム
JP4302166B2 (ja) * 2007-12-21 2009-07-22 株式会社東芝 情報処理装置
US8001310B2 (en) * 2009-03-04 2011-08-16 Hewlett-Packard Development Company, L.P. Scalable computer node having an expansion module that is socket-compatible with a central processing unit

Also Published As

Publication number Publication date
US20130246679A1 (en) 2013-09-19
US9104818B2 (en) 2015-08-11
JP2013196206A (ja) 2013-09-30

Similar Documents

Publication Publication Date Title
JP5884578B2 (ja) アクセラレータ管理装置、アクセラレータ管理方法および入出力装置
KR101020392B1 (ko) 논리적 파티션 사이에서의 운용 시스템의 커널 공유
JP4345630B2 (ja) 情報処理装置、割り込み処理制御方法、並びにコンピュータ・プログラム
JP5402226B2 (ja) 管理装置、情報処理システム、情報処理システムの制御プログラムおよび情報処理システムの制御方法
KR102419704B1 (ko) 보안 보호 방법 및 장치
JP4902501B2 (ja) 電力制御方法、計算機システム、及びプログラム
EP2631797B1 (en) Thin client system with virtual machine management and server, method and program for connection management
WO2008062647A1 (en) Multiprocessor system, system configuration method in multiprocessor system, and program thereof
JP2005346433A (ja) プログラム実行予約方法及び装置並びにその処理プログラム、及びプログラム実行システム
WO2013140460A1 (en) Patch applying method for virtual machine by cloning an operating system image on shared storage and applying a patch to this cloned image
JP2010282585A (ja) 電力管理回路、電力管理方法及び電力管理プログラム
JPWO2017056310A1 (ja) 計算機および計算機の制御方法
JP2017215884A (ja) 仮想マシン配置装置およびリソース管理方法
JP2017157153A (ja) 情報処理装置、仮想マシン移動方法、および仮想マシン制御プログラム
US9703599B2 (en) Assignment control method, system, and recording medium
JP2011221634A (ja) 計算機システム、論理区画管理方法及び論理分割処理プログラム
US10331489B2 (en) Apparatus and method for executing maintenance processing on computers coupled via a multidimensional mesh or torus connection in a network
JP6035993B2 (ja) 情報処理装置、装置管理方法および装置管理プログラム
JP6304153B2 (ja) ライセンス管理システムおよびライセンス管理方法
JP5382471B2 (ja) 電力制御方法、計算機システム、及びプログラム
JP2015138385A (ja) 分散処理システム、および、分散処理方法
WO2016067339A1 (ja) ストレージシステム、及び、記憶制御方法
US11656796B2 (en) Adaptive memory consistency in disaggregated datacenters
JP5710547B2 (ja) 情報処理装置、監視方法および監視プログラム
JP2018147257A (ja) 仮想基盤にもとづくシステムにおけるリソース割当方法、接続管理サーバおよび接続管理プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150908

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160125

R150 Certificate of patent or registration of utility model

Ref document number: 5884578

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees