JP5872273B2 - 閾値テーブルの作成方法、クロストーク解析の悲観性削減方法、クロストーク解析方法、及びクロストーク解析プログラム - Google Patents
閾値テーブルの作成方法、クロストーク解析の悲観性削減方法、クロストーク解析方法、及びクロストーク解析プログラム Download PDFInfo
- Publication number
- JP5872273B2 JP5872273B2 JP2011269730A JP2011269730A JP5872273B2 JP 5872273 B2 JP5872273 B2 JP 5872273B2 JP 2011269730 A JP2011269730 A JP 2011269730A JP 2011269730 A JP2011269730 A JP 2011269730A JP 5872273 B2 JP5872273 B2 JP 5872273B2
- Authority
- JP
- Japan
- Prior art keywords
- aggressor
- wiring
- crosstalk
- noise
- victim
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
本発明の代表的な実施の形態に係る閾値テーブルの作成方法は、半導体集積回路におけるクロストーク解析の対象となるビクティム配線が受けるものとして静的解析により演算されたクロストークノイズに対する適否の判定閾値を、そのビクティム配線に対してノイズを与える側の配線であるアグレッサ配線の本数毎に規定するための閾値テーブル(TBL)を作成する方法である。この方法は、コンピュータ(1)によるモンテカルロシミュレーションにより前記アグレッサ配線の本数毎の判定閾値を算出する処理(S113)を含む。前記モンテカルロシミュレーションには、複数本のアグレッサ配線に固有の演算パラメータの代わりに、当該本数のアグレッサ配線の形状を等しくしたとき夫々のアグレッサ配線(AGRS_4)に共通化された演算パラメータを用いる(S112)。
項1において、前記アグレッサ配線の演算パラメータは、プロセス条件に応ずるプロセス条件パラメータ、ビクティム配線に応ずるビクティム配線パラメータ、及び1本のアグレッサ配線に応ずるアグレッサ配線パラメータである。
項2において、前記プロセス条件パラメータは、配線幅、配線高さ、上方向絶縁膜厚、下方向絶縁膜厚、及び絶縁膜の比誘電率である。
項2又は3において、前記ビクティム配線パラメータは、ビクティム配線長、及びビクティムのドライバ強度、ビクティムの接続負荷である。
項2乃至4の何れかにおいて、前記アグレッサ配線パラメータは、アグレッサ配線長、アグレッサ・ビクティム並走配線長、前方オフセット長、後方オフセット長、アグレッサ・ビクティム間タイミング、アグレッサ接続位置、アグレッサのドライバ強度、及びアグレッサの接続負荷である。
本発明の別の実施の形態に係るクロストーク解析の悲観性削減方法は半導体集積回路のクロストークノイズに対する適否判定の悲観性を削減する方法である。この方法は、半導体集積回路におけるクロストーク解析の対象となるビクティム配線が受けるものとして静的解析により演算されたクロストークノイズに対する悲観性の判定閾値を、そのビクティム配線に対してノイズを与える側の配線であるアグレッサ配線の本数毎に規定する、閾値テーブル(TBL)を用意する処理(S107)を含む。さらに、前記アグレッサ配線の本数と各々の前記アグレッサ配線が前記ビクティム配線に与えるノイズの大きさとに基づいて前記アグレッサ本数を補正して実効アグレッサ本数を演算する処理(S105)と、演算された実効アグレッサ本数に対応する判定閾値を閾値テーブルを用いて取得する処理(S108)と、を含む。前記閾値テーブルを用意する処理は、コンピュータによるモンテカルロシミュレーションにより前記アグレッサ配線の本数毎の判定閾値を算出する処理(S113)を含む。前記モンテカルロシミュレーションには、複数本のアグレッサ配線に固有の演算パラメータの代わりに、当該本数のアグレッサ配線の形状を等しくしたとき夫々のアグレッサ配線に共通化された演算パラメータを用いる(S112)。
項6において、前記実効アグレッサ本数を算出する処理は、算出した各々の前記アグレッサ配線のノイズ値が全体ノイズ値に占める割合を算出し、各々の前記割合の二乗和の逆数に基づいて前記実効アグレッサ本数を計算する処理である。
項6又は7において、前記アグレッサ配線の演算パラメータは、プロセス条件に応ずるプロセス条件パラメータ、ビクティム配線に応ずるビクティム配線パラメータ、及び1本のアグレッサ配線に応ずるアグレッサ配線パラメータである。
本発明の更に別の実施の形態に係るクロストーク解析方法は、以下の複数の処理をそれぞれコンピュータ(1)を用いて行うクロストーク解析方法を前提とする。前提となる複数の処理は、半導体集積回路のレイアウトデータから、クロストーク解析の対象となるノイズを受ける側の配線であるビクティム配線を選択する処理(S103)と、前記レイアウトデータから、選択した前記ビクティム配線に対してノイズを与える側の配線であるアグレッサ配線の本数を算出する処理(S104)とを含む。さらに、静的解析により演算されたクロストークノイズに対する悲観性の判定閾値をアグレッサ配線の本数毎に規定する閾値テーブル(TBL)を準備する処理(S107)と、前記レイアウトデータを用いた静的解析により、前記ビクティム配線が受けるクロストークノイズを算出する処理(S106)とを含む。さらに、算出された前記アグレッサ配線の本数と各々の前記アグレッサ配線が前記ビクティム配線に与えるノイズの大きさとに基づいて前記アグレッサ本数を補正して実効アグレッサ本数を演算する処理(S105)と、演算された実効アグレッサ本数に対応する判定閾値を閾値テーブルを用いて取得する処理(S108)とを含む。さらに、選択した前記判定閾値と算出した前記クロストークノイズの値とを比較し、前記判定閾値よりも前記クロストークノイズの値が大きい場合にはエラーと判定し、前記クロストークノイズの値が前記判定閾値よりも小さい場合にはノーエラーとするクロストークエラー判定を行う処理(S109)とを含む。このクロストーク解析方法において、前記閾値テーブルを準備する処理は、コンピュータによるモンテカルロシミュレーションにより前記アグレッサ配線の本数毎の判定閾値を算出する処理(S113)を含む。前記モンテカルロシミュレーションには、複数本のアグレッサ配線に固有の演算パラメータの代わりに、当該本数のアグレッサ配線の形状を等しくしたとき夫々のアグレッサ配線に共通化された演算パラメータを用いる(S112)。
項9において、前記実効アグレッサ本数を算出する処理は、算出した各々の前記アグレッサ配線のノイズ値が全体ノイズ値に占める割合を算出し、各々の前記割合の二乗和の逆数に基づいて前記実効アグレッサ本数を計算する処理である。
項9又は10において、前記アグレッサ配線の演算パラメータは、プロセス条件に応ずるプロセス条件パラメータ、ビクティム配線に応ずるビクティム配線パラメータ、及び1本のアグレッサ配線に応ずるアグレッサ配線パラメータである。
本発明の更に別の実施の形態に係るクロストーク解析プログラム(PGM)は、以下の複数の処理のそれぞれを制御する、コンピュータ(1)によって実行可能なプログラムである。複数の処理は、半導体集積回路のレイアウトデータから、クロストーク解析の対象となるノイズを受ける側の配線であるビクティム配線を選択する処理(S103)と、前記レイアウトデータから、選択した前記ビクティム配線に対してノイズを与える側の配線であるアグレッサ配線の本数を算出する処理(S104)とを含む。さらに、静的解析により演算されたクロストークノイズに対する悲観性の判定閾値をアグレッサ配線の本数毎に規定する閾値テーブル(TBL)を準備する処理(S197)と、前記レイアウトデータを用いた静的解析により、前記ビクティム配線が受けるクロストークノイズを算出する処理(S106)とを含む。さらに、前記アグレッサ配線の本数と各々の前記アグレッサ配線が前記ビクティム配線に与えるノイズの大きさとに基づいて前記アグレッサ本数を補正して実効アグレッサ本数を演算する処理(S105)と、演算された実効アグレッサ本数に対応する判定閾値を閾値テーブルを用いて取得する処理(S108)とを含む。さらに、選択した前記判定閾値と算出した前記クロストークノイズの値とを比較し、前記判定閾値よりも前記クロストークノイズの値が大きい場合にはエラーと判定し、前記クロストークノイズの値が前記判定閾値よりも小さい場合にはノーエラーとするクロストークエラー判定を行う処理(S109)を含む。このプログラムにおいて、前記閾値テーブルを準備する処理は、コンピュータによるモンテカルロシミュレーションにより前記アグレッサ配線の本数毎の判定閾値を算出する処理(S113)を含む。前記モンテカルロシミュレーションには、複数本のアグレッサ配線に固有の演算パラメータの代わりに、当該本数のアグレッサ配線の形状を等しくしたとき夫々のアグレッサ配線に共通化された演算パラメータを用いる(S112)。
項12において、前記実効アグレッサ本数を算出する処理は、算出した各々の前記アグレッサ配線のノイズ値が全体ノイズ値に占める割合を算出し、各々の前記割合の二乗和の逆数に基づいて前記実効アグレッサ本数を計算する処理である。
項12又は13において、前記アグレッサ配線の演算パラメータは、プロセス条件に応ずるプロセス条件パラメータ、ビクティム配線に応ずるビクティム配線パラメータ、及び1本のアグレッサ配線に応ずるアグレッサ配線パラメータである。
実施の形態について更に詳述する。
図1にはクロストーク解析に用いるコンピュータの概略的な構成が例示される。同図に示されるコンピュータ1は、パーソナルコンピュータやワークステーションなどに代表されるデータ処理システムを構成し、特に、発生確率を考慮したクロストーク解析に用いる。
図2にはコンピュータ1を用いたクロストーク解析処理の処理手順が概略的に例示される。
前記アグレッサ本数別の閾値テーブルTBLは、図3に概略が示されるようにアグレッサ本数とクロストークエラーであると判定するノイズ値(例えば電圧値)の閾値との関係を表したテーブルであり、コンピュータ1を用いたモンテカルロシミュレーションによって生成され、例えば補助記憶部5などに保持されており、必要に応じてRAMに読み込まれる。
モンテカルロシミュレーションを用いて閾値テーブルTBLを作成する場合には、モンテカルロシミュレーションでは与えられた変数をランダムに選んで回路モデルをシミュレーションする演算を繰り返し行って、その変数の範囲でランダム事象の発生を確率分布によって定義するためのシミュレーション手法である。したがって、このモンテカルロシミュレーションでは不確定事象の発生を本来の分布形状である正規分布に収束させるためにシミュレーション演算を多数回に亘って繰り返さなければならない。例えば、そのようなモンテカルロシミュレーションにおいて、プロセスばらつき、ビクティム配線の配線バリエーション、及びアグレッサ配線毎の配線バリエーション、のそれぞれに関する多数のパラメータを考慮する場合には、アグレッサ本数が増えるごとに、ビクティム配線に対するアグレッサ配線毎の配線バリエーションに関するパラメータが増大する。
アグレッサ本数が同じで、且つ、最大ノイズ値が同じあっても、ノイズ発生確率が異なる場合がある。例えば図5においてアグレッサAGRS_1,AGRS_2,AGRS_3のノイズ値を、それぞれ95mV、15mV、10mVとした場合、ビクティム配線VCTMが受ける合計ノイズ値は、120mVとなる。また、図10に例示されるように1本のビクティム配線VCTMに対して、それぞれ同じ3本のアグレッサ配線AGRS_4,AGRS_4,AGRS_4がビクティムVCTMと平行に且つ等間隔で配置されている場合、アグレッサAGRS_4,AGRS_4,AGRS_4のノイズ値をそれぞれ等しく40mV、40mV、40mVとすると、ビクティムVCTMが受ける合計ノイズ値は、同じく120mVとなる。
Neff=n・α・(1/√((a/t)2+(b/t)2+(c/t)2…)))
となる。ここで、nはアグレッサ本数、αは補正係数、a,b,cは各々のアグレッサのノイズ値、tは合計ノイズ量、である。補正係数は例えば1/√(n)である。
Ceff=α・(1/√((a/t)2+(b/t)2+(c/t)2…)))
を演算し、アグレッサ本数を用いて閾値テーブルから参照したエラー閾値に係数Ceffを乗算して得られた値を実効的なエラー閾値として用いるようにしてもよい。
クロストーク解析プログラムOPGMは図2及び図9などに基づいて説明した処理を制御するために、コンピュータ1で実行可能な所定のプログラム言語によって記述される。クロストーク解析プログラムOPGMは通信インタフェース部6を介してダウンロードされ、或いは入力3のディスクドライブから読み込まれて、補助記憶部5に格納されることになる。クロストーク解析に必要な上述の各種処理を制御するためのクロストーク解析プログラムPGMを用いることによって、上記作用効果を容易に得ることができる。
2 プログラム処理部
3 入力部
4 出力部
5 補助記憶部
6 通信インタフェース部
AGRS、AGHRS_1〜AGRS_4 アグレッサ配線
VCTM ビクティム配線
PGM クロストーク解析プログラム
TBL 閾値テーブル
Claims (14)
- 半導体集積回路におけるクロストーク解析の対象となるビクティム配線が受けるものとして静的解析により演算されたクロストークノイズに対する適否の判定閾値を、そのビクティム配線に対してノイズを与える側の配線であるアグレッサ配線の本数毎に規定するための閾値テーブルを作成する方法であって、
コンピュータによるモンテカルロシミュレーションにより前記アグレッサ配線の本数毎の判定閾値を算出する処理を含み、
前記モンテカルロシミュレーションには、複数本のアグレッサ配線に固有の演算パラメータの代わりに、当該本数のアグレッサ配線の形状を等しくしたとき夫々のアグレッサ配線に共通化された演算パラメータを用いる、クロストーク解析のための閾値テーブルの作成方法。 - 請求項1において、前記アグレッサ配線の演算パラメータは、プロセス条件に応ずるプロセス条件パラメータ、ビクティム配線に応ずるビクティム配線パラメータ、及び1本のアグレッサ配線に応ずるアグレッサ配線パラメータである、クロストーク解析のための閾値テーブルの作成方法。
- 請求項2において、前記プロセス条件パラメータは、配線幅、配線高さ、上方向絶縁膜厚、下方向絶縁膜厚、及び絶縁膜の比誘電率である、クロストーク解析のための閾値テーブルの作成方法。
- 請求項2において、前記ビクティム配線パラメータは、ビクティム配線長、及びビクティムのドライバ強度、ビクティムの接続負荷である、クロストーク解析のための閾値テーブルの作成方法。
- 請求項2において、前記アグレッサ配線パラメータは、アグレッサ配線長、アグレッサ・ビクティム並走配線長、前方オフセット長、後方オフセット長、アグレッサ・ビクティム間タイミング、アグレッサ接続位置、アグレッサのドライバ強度、及びアグレッサの接続負荷である、クロストーク解析のための閾値テーブルの作成方法。
- プログラム処理部でプログラムを実行するコンピュータが半導体集積回路のクロストークノイズに対する適否判定の悲観性を削減するために夫々行う処理として、
半導体集積回路におけるクロストーク解析の対象となるビクティム配線が受けるものとして静的解析により演算されたクロストークノイズに対する悲観性の判定閾値を、そのビクティム配線に対してノイズを与える側の配線であるアグレッサ配線の本数毎に規定する、閾値テーブルを用意する処理と、
前記アグレッサ配線の本数と各々の前記アグレッサ配線が前記ビクティム配線に与えるノイズの大きさとに基づいて前記アグレッサ本数を補正して実効アグレッサ本数を演算する処理と、
演算された実効アグレッサ本数に対応する判定閾値を、前記閾値テーブルを用いて取得する処理と、を含むクロストーク解析の悲観性削減方法であって、
前記閾値テーブルを用意する処理は、コンピュータによるモンテカルロシミュレーションにより前記アグレッサ配線の本数毎の判定閾値を算出する処理を含み、
前記モンテカルロシミュレーションには、複数本のアグレッサ配線に固有の演算パラメータの代わりに、当該本数のアグレッサ配線の形状を等しくしたとき夫々のアグレッサ配線に共通化された演算パラメータを用いる、クロストーク解析の悲観性削減方法。 - 請求項6において、前記実効アグレッサ本数を算出する処理は、算出した各々の前記アグレッサ配線のノイズ値が全体ノイズ値に占める割合を算出し、各々の前記割合の二乗和の逆数に基づいて前記実効アグレッサ本数を計算する処理である、クロストーク解析の悲観性削減方法。
- 請求項6において、前記アグレッサ配線の演算パラメータは、プロセス条件に応ずるプロセス条件パラメータ、ビクティム配線に応ずるビクティム配線パラメータ、及び1本のアグレッサ配線に応ずるアグレッサ配線パラメータである、クロストーク解析の悲観性削減方法。
- プログラム処理部でプログラムを実行するコンピュータがクロストーク解析のために夫々行う処理として、
半導体集積回路のレイアウトデータから、クロストーク解析の対象となるノイズを受ける側の配線であるビクティム配線を選択する処理と、
前記レイアウトデータから、選択した前記ビクティム配線に対してノイズを与える側の配線であるアグレッサ配線の本数を算出する処理と、
静的解析により演算されたクロストークノイズに対する悲観性の判定閾値をアグレッサ配線の本数毎に規定する閾値テーブルを準備する処理と、
前記レイアウトデータを用いた静的解析により、前記ビクティム配線が受けるクロストークノイズを算出する処理と、
算出された前記アグレッサ配線の本数と各々の前記アグレッサ配線が前記ビクティム配線に与えるノイズの大きさとに基づいて前記アグレッサ本数を補正して実効アグレッサ本数を演算する処理と、
演算された実効アグレッサ本数に対応する判定閾値を、前記閾値テーブルを用いて取得する処理と、
取得した前記判定閾値と算出した前記クロストークノイズの値とを比較し、前記判定閾値よりも前記クロストークノイズの値が大きい場合にはエラーと判定し、前記クロストークノイズの値が前記判定閾値よりも小さい場合にはノーエラーとするクロストークエラー判定を行う処理と、を含むクロストーク解析方法において、
前記閾値テーブルを準備する処理は、コンピュータによるモンテカルロシミュレーションにより前記アグレッサ配線の本数毎の判定閾値を算出する処理を含み、
前記モンテカルロシミュレーションには、複数本のアグレッサ配線に固有の演算パラメータの代わりに、当該本数のアグレッサ配線の形状を等しくしたとき夫々のアグレッサ配線に共通化された演算パラメータを用いる、クロストーク解析方法。 - 請求項9において、前記実効アグレッサ本数を算出する処理は、算出した各々の前記アグレッサ配線のノイズ値が全体ノイズ値に占める割合を算出し、各々の前記割合の二乗和の逆数に基づいて前記実効アグレッサ本数を計算する処理である、クロストーク解析方法。
- 請求項9において、前記アグレッサ配線の演算パラメータは、プロセス条件に応ずるプロセス条件パラメータ、ビクティム配線に応ずるビクティム配線パラメータ、及び1本のアグレッサ配線に応ずるアグレッサ配線パラメータである、クロストーク解析方法。
- 半導体集積回路のレイアウトデータから、クロストーク解析の対象となるノイズを受ける側の配線であるビクティム配線を選択する処理と、
前記レイアウトデータから、選択した前記ビクティム配線に対してノイズを与える側の配線であるアグレッサ配線の本数を算出する処理と、
静的解析により演算されたクロストークノイズに対する悲観性の判定閾値をアグレッサ配線の本数毎に規定する閾値テーブルを準備する処理と、
前記レイアウトデータを用いた静的解析により、前記ビクティム配線が受けるクロストークノイズを算出する処理と、
前記アグレッサ配線の本数と各々の前記アグレッサ配線が前記ビクティム配線に与えるノイズの大きさとに基づいて前記アグレッサ本数を補正して実効アグレッサ本数を演算する処理と、
演算された実効アグレッサ本数に対応する判定閾値を、前記閾値テーブルを用いて取得する処理と、
取得した前記判定閾値と算出した前記クロストークノイズの値とを比較し、前記判定閾値よりも前記クロストークノイズの値が大きい場合にはエラーと判定し、前記クロストークノイズの値が前記判定閾値よりも小さい場合にはノーエラーとするクロストークエラー判定を行う処理と、のそれぞれを制御する、コンピュータにより実行可能なクロストーク解析プログラムであって、
前記閾値テーブルを準備する処理は、コンピュータによるモンテカルロシミュレーションにより前記アグレッサ配線の本数毎の判定閾値を算出する処理を含み、
前記モンテカルロシミュレーションには、複数本のアグレッサ配線に固有の演算パラメータの代わりに、当該本数のアグレッサ配線の形状を等しくしたとき夫々のアグレッサ配線に共通化された演算パラメータを用いる、クロストーク解析プログラム。 - 請求項12において、前記実効アグレッサ本数を算出する処理は、算出した各々の前記アグレッサ配線のノイズ値が全体ノイズ値に占める割合を算出し、各々の前記割合の二乗和の逆数に基づいて前記実効アグレッサ本数を計算する処理である、クロストーク解析プログラム。
- 請求項12において、前記アグレッサ配線の演算パラメータは、プロセス条件に応ずるプロセス条件パラメータ、ビクティム配線に応ずるビクティム配線パラメータ、及び1本のアグレッサ配線に応ずるアグレッサ配線パラメータである、クロストーク解析プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011269730A JP5872273B2 (ja) | 2011-12-09 | 2011-12-09 | 閾値テーブルの作成方法、クロストーク解析の悲観性削減方法、クロストーク解析方法、及びクロストーク解析プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011269730A JP5872273B2 (ja) | 2011-12-09 | 2011-12-09 | 閾値テーブルの作成方法、クロストーク解析の悲観性削減方法、クロストーク解析方法、及びクロストーク解析プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013120585A JP2013120585A (ja) | 2013-06-17 |
JP5872273B2 true JP5872273B2 (ja) | 2016-03-01 |
Family
ID=48773177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011269730A Expired - Fee Related JP5872273B2 (ja) | 2011-12-09 | 2011-12-09 | 閾値テーブルの作成方法、クロストーク解析の悲観性削減方法、クロストーク解析方法、及びクロストーク解析プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5872273B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106021799B (zh) * | 2016-06-06 | 2019-02-26 | 北京航空航天大学 | 机载电子产品仿真分析用例生成方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5272024B2 (ja) * | 2003-09-18 | 2013-08-28 | 株式会社日立製作所 | 半導体装置の設計方法 |
JP5103321B2 (ja) * | 2008-08-08 | 2012-12-19 | ルネサスエレクトロニクス株式会社 | クロストークノイズの判定方法およびプログラム |
JP5370256B2 (ja) * | 2010-05-06 | 2013-12-18 | 富士通株式会社 | 解析支援プログラム、解析支援装置および解析支援方法 |
-
2011
- 2011-12-09 JP JP2011269730A patent/JP5872273B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013120585A (ja) | 2013-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Roy et al. | High-performance routing at the nanometer scale | |
JP4455359B2 (ja) | 半導体装置設計プログラム | |
CN106886623B (zh) | 用于设计具有布局前rc信息的集成电路的*** | |
Seo et al. | Pin accessibility-driven cell layout redesign and placement optimization | |
CN106055724B (zh) | 设计半导体器件、制造器件的***以及使用***的方法 | |
JP4979142B2 (ja) | Icレイアウトの電気特性の計算 | |
US8707230B1 (en) | Method and system for semiconductor simulation | |
US8239797B1 (en) | Congestion aware block placement | |
US9129075B2 (en) | Mesh generation system | |
JP2007052591A (ja) | 半導体集積回路の電源電圧分布シミュレーション方法およびシミュレーションプログラム | |
US8595677B1 (en) | Method and system for performing voltage-based fast electrical analysis and simulation of an electronic design | |
Shi et al. | Dynamic planning of local congestion from varying-size vias for global routing layer assignment | |
US8850374B2 (en) | Method of reducing parasitic mismatch | |
TWI743322B (zh) | 用以評估積體電路中之導電結構的方法、系統和非暫態電腦可讀取媒體 | |
JP5872273B2 (ja) | 閾値テーブルの作成方法、クロストーク解析の悲観性削減方法、クロストーク解析方法、及びクロストーク解析プログラム | |
JP5071081B2 (ja) | 半導体装置に対する同時動作信号ノイズ見積り方法における同時動作信号ノイズ基礎特性取得方法、及びプログラム | |
US8984468B1 (en) | Method to adaptively calculate resistor mesh in IC designs | |
JP5103321B2 (ja) | クロストークノイズの判定方法およびプログラム | |
US11972185B2 (en) | Method and apparatus for estimating aging of integrated circuit | |
CN111414724B (zh) | 电路仿真优化的方法 | |
TWI730409B (zh) | 用於基於艾爾摩延遲時間(edt)的電阻模型的電腦實施方法、積體電路設計工具、及電腦程式產品 | |
JP2008226232A (ja) | 1次元モデルを使用して電力分配ネットワークの電気的特性を決定するシステム及び方法 | |
JP6316311B2 (ja) | パターンベースの電源グランド(pg)ルーティングおよびビア生成 | |
TWI608372B (zh) | 電力狀態覆蓋度量標準及其估計方法 | |
JP5531723B2 (ja) | 半導体装置の設計方法及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140827 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150910 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151014 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160113 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5872273 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |