JP5870619B2 - Iii族窒化物半導体電子デバイス、iii族窒化物半導体電子デバイスを作製する方法、及びエピタキシャルウエハ - Google Patents
Iii族窒化物半導体電子デバイス、iii族窒化物半導体電子デバイスを作製する方法、及びエピタキシャルウエハ Download PDFInfo
- Publication number
- JP5870619B2 JP5870619B2 JP2011233244A JP2011233244A JP5870619B2 JP 5870619 B2 JP5870619 B2 JP 5870619B2 JP 2011233244 A JP2011233244 A JP 2011233244A JP 2011233244 A JP2011233244 A JP 2011233244A JP 5870619 B2 JP5870619 B2 JP 5870619B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- iii nitride
- group iii
- epitaxial semiconductor
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
前記第1のエピタキシャル半導体層のアルミニウム組成は0.5以上であり、前記第1のエピタキシャル半導体層の厚さは150nm未満であることができる。
前記第1のエピタキシャル半導体層のアルミニウム組成は0.55以上であり、前記第1のエピタキシャル半導体層の厚さは300nm未満であることができる。
前記第1のエピタキシャル半導体層のアルミニウム組成は0.60以上であり、前記第1のエピタキシャル半導体層の厚さは500nm未満であることができる。
前記第1のエピタキシャル半導体層のアルミニウム組成は0.70以上であり、前記第1のエピタキシャル半導体層の厚さは1000nm未満であることができる。
前記第1のエピタキシャル半導体層のアルミニウム組成は0.75以上であり、前記第1のエピタキシャル半導体層の厚さは2000nm未満であることができる。
前記範囲(a):前記第1のエピタキシャル半導体層のアルミニウム組成は0.5以上であり、前記第1のエピタキシャル半導体層の厚さは150nm未満である。
前記範囲(b):前記第1のエピタキシャル半導体層のアルミニウム組成は0.55以上であり、前記第1のエピタキシャル半導体層の厚さは300nm未満である。
前記範囲(c):前記第1のエピタキシャル半導体層のアルミニウム組成は0.60以上であり、前記第1のエピタキシャル半導体層の厚さは500nm未満である。
前記範囲(d):前記第1のエピタキシャル半導体層のアルミニウム組成は0.70以上であり、前記第1のエピタキシャル半導体層の厚さは1000nm未満である。
前記範囲(e):前記第1のエピタキシャル半導体層のアルミニウム組成は0.75以上であり、前記第1のエピタキシャル半導体層の厚さは2000nm未満である。
範囲(a):アルミニウム組成Yが0.5以上であり、厚さD13が150nm未満であることができる。
範囲(b):アルミニウム組成Yが0.55以上であり、厚さD13が300nm未満であることができる。
範囲(c):アルミニウム組成Yが0.60以上であり、厚さD13が500nm未満であることができる。
範囲(d):アルミニウム組成Yが0.70以上であり、厚さD13が1000nm未満であることができる。
範囲(e):アルミニウム組成Yが0.75以上であり、厚さD13が2000nm未満であることができる。
第1のエピタキシャル半導体層13が上記のいずれかの形態におけるアルミニウム組成Y及び厚さD13を有するとき、第1のエピタキシャル半導体層13は、5×107cm−2以下の低転位の半導体表面21a上においてコヒーレントな状態に維持され、従って格子緩和が第1のエピタキシャル半導体層13に生成されていない。このIII族窒化物半導体電子デバイス11は、AlNに対してコヒーレントに設けられた第1のエピタキシャル半導体層13を用いて、III族窒化物半導体電子デバイスのトランジスタ特性が向上可能である。
第1のエピタキシャル半導体層13はアルミニウム組成Y及び厚さD13を有する。
範囲(a):アルミニウム組成Yが0.5以上であり、厚さD13が150nm未満であることができる。
範囲(b):アルミニウム組成Yが0.55以上であり、厚さD13が300nm未満であることができる。
範囲(c):アルミニウム組成Yが0.60以上であり、厚さD13が500nm未満であることができる。
範囲(d):アルミニウム組成Yが0.70以上であり、厚さD13が1000nm未満であることができる。
範囲(e):アルミニウム組成Yが0.75以上であり、厚さD13が2000nm未満であることができる。
第1のエピタキシャル半導体層43がコヒーレント態様の成長であるので、第1のエピタキシャル半導体層43は格子緩和無しに、第1のエピタキシャル半導体層43のAlGaNのAl組成と下地のAlNとのAl組成差に応じた歪を内包する。この歪は緩和されていない。
・低転位のAlN基板を用意する。AlN基板の特性の一例。
厚み:400μm。
転位密度:5×107cm−2。
X線ロッキングカーブの半値全幅:(0002)面で66秒、(10−12)面で76秒。ここで、X線ロッキングカーブの半値全幅において、スリット幅は0.2mm×0.5mmである。
・意図的に転位密度を大きく形成したAlNテンプレートを用意する。AlNテンプレートはサファイア基板上に成長される。AlNテンプレートは、MOVPE法を用いて、摂氏1300度の成長温度で成長される。
テンプレートの厚み:1μm。
転位密度:1×109cm−2。
X線ロッキングカーブの半値全幅:(0002)面で281秒、(10−12)面で623秒。ここで、X線ロッキングカーブの半値全幅において、スリット幅は0.2mm×0.5mmである。
低転位のAlN基板を用意する。AlN基板の特性の一例。
厚み:400μm。
転位密度:5×107cm−2。
X線ロッキングカーブの半値全幅:(0002)面で66秒、(10−12)面で76秒。ここで、X線ロッキングカーブの半値全幅において、スリット幅は0.2mm×0.5mmである。
このAlN基板を反応炉にセットした後に、摂氏1050度の温度及びアンモニア雰囲気中で熱処理を行う。この熱処理の後に、AlN膜(成長温度1050度、厚さ500nm)を成長する。このAlN膜上に、AlGaN膜(成長温度1050度、Al組成Yパーセント、厚さXnm)をチャネル層として成長する。このAlGaN膜上に、AlN膜(成長温度1050度、厚さ30nm)をバリア層として成長する。これらの工程によりエピタキシャル基板を作製する。これらのエピタキシャル基板について、(20−24)面の逆格子マッピングの測定を行う。図7は、AlGaNチャネル層と下地のAlN面との関係(コヒーレント、或いは緩和している)を示す図面である。図7において、クロス印は「緩和」を示し、丸印は「コヒーレント」を示す。図8は、コヒーレント成長が可能なAl組成及びAlGaN厚の関係を示す図面である。
点P1:Al組成が0.50であり、AlGaN厚が150nmである。
点P2:Al組成が0.55であり、AlGaN厚が300nmである。
点P3:Al組成が0.60であり、AlGaN厚が500nmである。
点P4:Al組成が0.70であり、AlGaN厚が1000nmである。
点P5:Al組成が0.75であり、AlGaN厚が2000nmである。
範囲1:Al組成Yが0.5以上であるとき、AlGaN厚さXが150nm未満である。
範囲2:Al組成Yが0.55以上であるとき、AlGaN厚さXが300nm未満である。
範囲3:Al組成Yが0.60以上であるとき、AlGaN厚さXが500nm未満である。
範囲4:Al組成Yが0.70以上であるとき、AlGaN厚さXが1000nm未満である。
範囲5:Al組成Yが0.75以上であるとき、AlGaN厚さXが2000nm未満である。
上記のようにコヒーレントに成長されたAlGaNチャネル層を含む高電子移動度トランジスタ(HEMT)のトランジスタ特性を測定する。
図9は、厚さ30nmのAlNバリア層及び0.55のAl組成のAlGaNチャネル層を有する4種類のトランジスタの特性を示す。
トランジスタA:AlGaNチャネル層の厚さ150nm。
トランジスタB:AlGaNチャネル層の厚さ300nm。
トランジスタC:AlGaNチャネル層の厚さ500nm。
トランジスタD:AlGaNチャネル層の厚さ1000nm。
これらのトランジスタA〜Dのためのエピタキシャル基板について、(20−24)面の逆格子マッピング測定を行う。これらの逆格子マッピング像からAlN層に対するAlGaNチャネル層の緩和の有無を判定する。また、AlN層及びAlGaNチャネル層の転位密度を測定する。さらに、AlN層及びAlGaNチャネル層のXRC半値全幅((0002)面及び(10−12)面)の測定を行う。ここで、XRC半値全幅において、スリット幅は0.2mm×0.5mmである。これらのトランジスタA〜Dにおいて最大ドレイン電流密度及びゲートリーク電流密度を測定する。トランジスタA及びBについては、最大ドレイン電流密度が100mA/mm以上であり、ゲートリーク電流密度が10nA/mm以下である。一方、トランジスタC及びDについては、最大ドレイン電流密度が63nA/mm未満であり、ゲートリーク電流密度が1.3μA/mm以上である。このように、緩和/コヒーレントに応じて、最大ドレイン電流密度及びゲートリーク電流密度といったトランジスタ特性が大きく変化する。本実験及び他の実験の結果から、AlGaNチャネル層がAlN面にコヒーレントに成長されるとき、AlGaNチャネル層の転位密度が1×108cm−2未満である。AlGaNチャネル層の(10−12)面のX線ロッキングカーブの半値全幅が200s未満である。
本発明は、本実施の形態に開示された特定の構成に限定されるものではない。
Claims (25)
- III族窒化物半導体電子デバイスであって、
5×107cm−2以下の転位密度を有しAlNからなる半導体表面の上にコヒーレントに設けられ、第1のIII族窒化物半導体材料からなる第1のエピタキシャル半導体層と、
前記第1のエピタキシャル半導体層の上にコヒーレントに設けられ、第2のIII族窒化物半導体材料からなる第2のエピタキシャル半導体層と、
前記第1及び第2のエピタキシャル半導体層の上に設けられたゲート電極と、
を備え、
前記第1のエピタキシャル半導体層及び前記第2のエピタキシャル半導体層は前記AlNのc軸の方向に配列されており、
前記第1のエピタキシャル半導体層はAl Y Ga 1−Y Nからなると共に、前記Al Y Ga 1−Y Nのアルミニウム組成はゼロより大きく1未満であり(0<Y<1)、
前記第1のエピタキシャル半導体層は前記第2のエピタキシャル半導体層にヘテロ接合を成し、
前記第2のIII族窒化物半導体材料は前記第1のIII族窒化物半導体材料のバンドギャップより大きいバンドギャップを有し、
前記第1のIII族窒化物半導体材料はAlNと異なる、III族窒化物半導体電子デバイス。 - 前記III族窒化物半導体電子デバイスのチャネル層は前記第1のエピタキシャル半導体層を含み、
前記III族窒化物半導体電子デバイスのバリア層は前記第2のエピタキシャル半導体層を含み、
前記第2のエピタキシャル半導体層はAlZGa1−ZNからなると共に、前記AlZGa1−ZNのアルミニウム組成はゼロより大きく1以下であり(0<Z≦1)、
前記AlZGa1−ZNのアルミニウム組成は前記AlYGa1−YNのアルミニウム組成より大きく、
当該III族窒化物半導体電子デバイスは、前記チャネル層にキャリアを供給するように前記半導体表面の上に設けられたソース電極及びドレイン電極を更に備える、請求項1に記載されたIII族窒化物半導体電子デバイス。 - 前記第2のエピタキシャル半導体層が前記AlNと前記第1のエピタキシャル半導体層とにコヒーレントに成長されており、
前記ゲート電極は、前記第2のエピタキシャル半導体層に接合を成す、請求項1又は請求項2に記載されたIII族窒化物半導体電子デバイス。 - 前記第1のエピタキシャル半導体層の転位密度が1×108cm−2未満である、請求項1〜請求項3のいずれか一項に記載されたIII族窒化物半導体電子デバイス。
- 前記第1のエピタキシャル半導体層の(10−12)面のX線ロッキングカーブの半値全幅が、200s未満である、請求項1〜請求項4のいずれか一項に記載されたIII族窒化物半導体電子デバイス。
- 前記第1のエピタキシャル半導体層は三元AlGaNからなり、
前記第2のエピタキシャル半導体層は三元AlGaNからなり、
前記第1のエピタキシャル半導体層のアルミニウム組成は0.5以上であり、
前記第1のエピタキシャル半導体層のAlGaNは前記半導体表面の前記AlNに接合を成す、請求項1〜請求項5のいずれか一項に記載されたIII族窒化物半導体電子デバイス。 - 前記第1のエピタキシャル半導体層は三元AlGaNからなり、
前記第2のエピタキシャル半導体層は二元AlNからなり、
前記第1のエピタキシャル半導体層のアルミニウム組成は0.5以上であり、
前記第1のエピタキシャル半導体層のAlGaNは前記半導体表面の前記AlNに接合を成す、請求項1〜請求項5のいずれか一項に記載されたIII族窒化物半導体電子デバイス。 - 前記半導体表面を提供する主面を有するAlN基板を更に備える、請求項1〜請求項7のいずれか一項に記載されたIII族窒化物半導体電子デバイス。
- 前記半導体表面を提供する主面を有するAlNテンプレートを更に備え、
前記AlNテンプレートの転位密度は5×107cm−2以下である、請求項1〜請求項7のいずれか一項に記載されたIII族窒化物半導体電子デバイス。 - 前記AlNのa軸格子定数は前記第1のIII族窒化物半導体材料のa軸格子定数に等しく、
前記第1のエピタキシャル半導体層がAlGaNからなる、請求項1〜請求項9のいずれか一項に記載されたIII族窒化物半導体電子デバイス。 - 前記第1のIII族窒化物半導体材料のa軸格子定数は前記第2のIII族窒化物半導体材料のa軸格子定数に等しく、
前記第2のエピタキシャル半導体層がAlNからなる、請求項1〜請求項10のいずれか一項に記載されたIII族窒化物半導体電子デバイス。 - 前記第1のIII族窒化物半導体材料のa軸格子定数は前記第2のIII族窒化物半導体材料のa軸格子定数に等しく、
前記第2のエピタキシャル半導体層がAlGaNからなる、請求項1〜請求項10のいずれか一項に記載されたIII族窒化物半導体電子デバイス。 - 前記第1のエピタキシャル半導体層がAlGaNからなり、
前記第1のエピタキシャル半導体層のアルミニウム組成は0.5以上であり、前記第1のエピタキシャル半導体層の厚さは150nm未満である、請求項1〜請求項12のいずれか一項に記載されたIII族窒化物半導体電子デバイス。 - 前記第1のエピタキシャル半導体層のアルミニウム組成は0.55以上であり、前記第1のエピタキシャル半導体層の厚さは300nm未満である、請求項1〜請求項12のいずれか一項に記載されたIII族窒化物半導体電子デバイス。
- 前記第1のエピタキシャル半導体層のアルミニウム組成は0.60以上であり、前記第1のエピタキシャル半導体層の厚さは500nm未満である、請求項1〜請求項12のいずれか一項に記載されたIII族窒化物半導体電子デバイス。
- 前記第1のエピタキシャル半導体層のアルミニウム組成は0.70以上であり、前記第1のエピタキシャル半導体層の厚さは1000nm未満である、請求項1〜請求項12のいずれか一項に記載されたIII族窒化物半導体電子デバイス。
- 前記第1のエピタキシャル半導体層のアルミニウム組成は0.75以上であり、前記第1のエピタキシャル半導体層の厚さは2000nm未満である、請求項1〜請求項12のいずれか一項に記載されたIII族窒化物半導体電子デバイス。
- III族窒化物半導体電子デバイスであって、
AlNからなる半導体表面の上にコヒーレントに設けられ、第1のIII族窒化物半導体材料からなる第1のエピタキシャル半導体層と、
前記第1のIII族窒化物半導体材料のバンドギャップより大きいバンドギャップを有する第2のIII族窒化物半導体材料からなる第2のエピタキシャル半導体層と、
前記第2のエピタキシャル半導体層の上に設けられたゲート電極と、
を備え、
前記AlNの前記半導体表面の転位密度は5×107cm−2以下であり、
前記第1のエピタキシャル半導体層がAlYGa1−YNからなると共に、前記AlYGa1−YNのアルミニウム組成はゼロより大きく1未満であり(0<Y<1)、
前記第1のエピタキシャル半導体層及び前記第2のエピタキシャル半導体層は前記AlNのc軸の方向に配列されており、
前記第1のエピタキシャル半導体層のアルミニウム組成及び前記第1のエピタキシャル半導体層の厚さは以下の範囲(a)、範囲(b)、範囲(c)、範囲(d)及び範囲(e)のいずれかを満たし、
前記範囲(a):前記第1のエピタキシャル半導体層のアルミニウム組成Yは0.5以上であり、前記第1のエピタキシャル半導体層の厚さは150nm未満であり;
前記範囲(b):前記第1のエピタキシャル半導体層のアルミニウム組成Yは0.55以上であり、前記第1のエピタキシャル半導体層の厚さは300nm未満であり;
前記範囲(c):前記第1のエピタキシャル半導体層のアルミニウム組成Yは0.60以上であり、前記第1のエピタキシャル半導体層の厚さは500nm未満であり;
前記範囲(d):前記第1のエピタキシャル半導体層のアルミニウム組成Yは0.70以上であり、前記第1のエピタキシャル半導体層の厚さは1000nm未満であり;
前記範囲(e):前記第1のエピタキシャル半導体層のアルミニウム組成Yは0.75以上であり、前記第1のエピタキシャル半導体層の厚さは2000nm未満である、III族窒化物半導体電子デバイス。 - 前記III族窒化物半導体電子デバイスのチャネル層は前記第1のエピタキシャル半導体層を含み、
前記III族窒化物半導体電子デバイスのバリア層は前記第2のエピタキシャル半導体層を含み、
前記第2のエピタキシャル半導体層はAlZGa1−ZNからなると共に、前記AlZGa1−ZNのアルミニウム組成はゼロより大きく1以下であり(0<Z≦1)、
前記AlZGa1−ZNのアルミニウム組成Zは前記AlYGa1−YNのアルミニウム組成Yより大きい、請求項18に記載されたIII族窒化物半導体電子デバイス。 - 前記第1のIII族窒化物半導体材料のa軸格子定数は、前記AlNのa軸格子定数に等しい、請求項18又は請求項19に記載されたIII族窒化物半導体電子デバイス。
- III族窒化物半導体電子デバイスを作製する方法であって、
5×107cm−2以下の転位密度を有するAlNからなる半導体表面の上に、第1のIII族窒化物半導体材料からなる第1のエピタキシャル半導体層をコヒーレントに成長する工程と、
第2のIII族窒化物半導体材料からなる第2のエピタキシャル半導体層を前記第1のエピタキシャル半導体層の上に成長する工程と、
前記第2のエピタキシャル半導体層の上にゲート電極を形成する工程と、
を備え、
前記第1のエピタキシャル半導体層及び前記第2のエピタキシャル半導体層は前記AlNのc軸の方向に配列されており、
前記第1のエピタキシャル半導体層はAl Y Ga 1−Y Nからなると共に、前記Al Y Ga 1−Y Nのアルミニウム組成はゼロより大きく1未満であり(0<Y<1)、
前記第2のIII族窒化物半導体材料のバンドギャップは、前記第1のIII族窒化物半導体材料のバンドギャップより大きく、
前記第1のIII族窒化物半導体材料はAlNと異なる、III族窒化物半導体電子デバイスを作製する方法。 - 前記III族窒化物半導体電子デバイスのチャネル層は前記第1のエピタキシャル半導体層を含み、
前記III族窒化物半導体電子デバイスのバリア層は前記第2のエピタキシャル半導体層を含み、
前記第2のエピタキシャル半導体層はAlZGa1−ZNからなると共に、前記AlZGa1−ZNのアルミニウム組成Zはゼロより大きく1以下であり(0<Z≦1)、
前記第1のエピタキシャル半導体層はAlYGa1−YNからなると共に、前記AlYGa1−YNのアルミニウム組成Yはゼロより大きく1未満である(0<Y<1)、請求項21に記載されたIII族窒化物半導体電子デバイスを作製する方法。 - 前記第1のエピタキシャル半導体層及び前記第2のエピタキシャル半導体層は、前記AlNのc軸の方向に配列されており、
前記第1のIII族窒化物半導体材料のa軸格子定数は、前記AlNのa軸格子定数に等しく、
前記第2のエピタキシャル半導体層がAlGaN及びAlNのいずれか一方を含む、請求項21又は請求項22に記載されたIII族窒化物半導体電子デバイスを作製する方法。 - III族窒化物半導体電子デバイスのためのエピタキシャルウエハであって、
5×107cm−2以下の転位密度を有するAlNからなる半導体表面の上にコヒーレントに設けられ、前記III族窒化物半導体電子デバイスのチャネル層のための第1のエピタキシャル半導体層と、
前記第1のエピタキシャル半導体層の上に設けられ、前記III族窒化物半導体電子デバイスのバリア層のための第2のエピタキシャル半導体層と、
を備え、
前記第1のエピタキシャル半導体層は第1のIII族窒化物半導体材料からなり、
前記第2のエピタキシャル半導体層は第2のIII族窒化物半導体材料からなり、
前記第1のエピタキシャル半導体層及び前記第2のエピタキシャル半導体層は前記AlNのc軸の方向に配列されており、
前記第1のエピタキシャル半導体層はAl Y Ga 1−Y Nからなると共に、前記Al Y Ga 1−Y Nのアルミニウム組成はゼロより大きく1未満であり(0<Y<1)、
前記第2のIII族窒化物半導体材料は前記第1のIII族窒化物半導体材料のバンドギャップより大きいバンドギャップを有し、
前記第1のIII族窒化物半導体材料はAlNと異なる、エピタキシャルウエハ。 - 前記第2のエピタキシャル半導体層はAlZGa1−ZNからなると共に、前記AlZGa1−ZNのアルミニウム組成Zはゼロより大きく1以下であり(0<Z≦1)、
前記第1のエピタキシャル半導体層はAlYGa1−YNからなると共に、前記AlYGa1−YNのアルミニウム組成Yはゼロより大きく1未満である(0<Y<1)、請求項24に記載されたエピタキシャルウエハ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011233244A JP5870619B2 (ja) | 2011-10-24 | 2011-10-24 | Iii族窒化物半導体電子デバイス、iii族窒化物半導体電子デバイスを作製する方法、及びエピタキシャルウエハ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011233244A JP5870619B2 (ja) | 2011-10-24 | 2011-10-24 | Iii族窒化物半導体電子デバイス、iii族窒化物半導体電子デバイスを作製する方法、及びエピタキシャルウエハ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013093384A JP2013093384A (ja) | 2013-05-16 |
JP5870619B2 true JP5870619B2 (ja) | 2016-03-01 |
Family
ID=48616307
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011233244A Active JP5870619B2 (ja) | 2011-10-24 | 2011-10-24 | Iii族窒化物半導体電子デバイス、iii族窒化物半導体電子デバイスを作製する方法、及びエピタキシャルウエハ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5870619B2 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004335960A (ja) * | 2003-05-12 | 2004-11-25 | Kri Inc | 電界効果型トランジスタ |
JP2005285869A (ja) * | 2004-03-26 | 2005-10-13 | Kyocera Corp | エピタキシャル基板及びそれを用いた半導体装置 |
JP2006032911A (ja) * | 2004-06-15 | 2006-02-02 | Ngk Insulators Ltd | 半導体積層構造、半導体素子およびhemt素子 |
JP4823856B2 (ja) * | 2006-11-01 | 2011-11-24 | 国立大学法人三重大学 | AlN系III族窒化物単結晶厚膜の作製方法 |
JP2008243881A (ja) * | 2007-03-26 | 2008-10-09 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP5274785B2 (ja) * | 2007-03-29 | 2013-08-28 | 日本碍子株式会社 | AlGaN結晶層の形成方法 |
JP4888537B2 (ja) * | 2009-08-28 | 2012-02-29 | 住友電気工業株式会社 | Iii族窒化物半導体積層ウェハ及びiii族窒化物半導体デバイス |
-
2011
- 2011-10-24 JP JP2011233244A patent/JP5870619B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013093384A (ja) | 2013-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8653561B2 (en) | III-nitride semiconductor electronic device, and method of fabricating III-nitride semiconductor electronic device | |
JP6170893B2 (ja) | 半導体素子用エピタキシャル基板の作製方法 | |
JP5621006B2 (ja) | 金属及びシリコンの交互層を含むコンタクト構造体並びに関連デバイスの形成方法 | |
JP3960957B2 (ja) | 半導体電子デバイス | |
JP6152124B2 (ja) | 半導体装置の製造方法 | |
US8183596B2 (en) | High electron mobility transistor, epitaxial wafer, and method of fabricating high electron mobility transistor | |
WO2011099097A1 (ja) | 窒化物半導体装置及びその製造方法 | |
JP2006332367A (ja) | 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびiii族窒化物系トランジスタを作製する方法 | |
WO2009119357A1 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法 | |
JP5758880B2 (ja) | 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法 | |
EP2290696B1 (en) | Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device | |
WO2011024754A1 (ja) | Iii族窒化物半導体積層ウェハ及びiii族窒化物半導体デバイス | |
JP6729416B2 (ja) | 窒化物半導体デバイス及び窒化物半導体デバイスの製造方法 | |
JP4276135B2 (ja) | 窒化物半導体成長用基板 | |
JP4888537B2 (ja) | Iii族窒化物半導体積層ウェハ及びiii族窒化物半導体デバイス | |
US10332975B2 (en) | Epitaxial substrate for semiconductor device and method for manufacturing same | |
JP2005285869A (ja) | エピタキシャル基板及びそれを用いた半導体装置 | |
JP2007123824A (ja) | Iii族窒化物系化合物半導体を用いた電子装置 | |
JP2007088252A5 (ja) | ||
JP5399021B2 (ja) | 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法 | |
JP2014022698A (ja) | 窒化物半導体成長用Si基板およびそれを用いた電子デバイス用エピタキシャル基板およびそれらの製造方法 | |
JP5870619B2 (ja) | Iii族窒化物半導体電子デバイス、iii族窒化物半導体電子デバイスを作製する方法、及びエピタキシャルウエハ | |
JP2009038395A (ja) | 窒化物半導体成長用基板 | |
JP2012064977A (ja) | Iii族窒化物半導体積層ウェハ及びiii族窒化物半導体デバイス | |
JP2013062442A (ja) | 窒化物半導体電子デバイス、窒化物半導体電子デバイスを作製する方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140424 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150403 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151215 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151228 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5870619 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |