JP5866366B2 - キャリブレーションを使用してミキサの前の差動受信機パスにおける非線形性を低減すること - Google Patents

キャリブレーションを使用してミキサの前の差動受信機パスにおける非線形性を低減すること Download PDF

Info

Publication number
JP5866366B2
JP5866366B2 JP2013531755A JP2013531755A JP5866366B2 JP 5866366 B2 JP5866366 B2 JP 5866366B2 JP 2013531755 A JP2013531755 A JP 2013531755A JP 2013531755 A JP2013531755 A JP 2013531755A JP 5866366 B2 JP5866366 B2 JP 5866366B2
Authority
JP
Japan
Prior art keywords
signal
noise amplifier
bias signal
low noise
bias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013531755A
Other languages
English (en)
Other versions
JP2013543313A (ja
Inventor
アーラリ、バーマン
リン、イ−シアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2013543313A publication Critical patent/JP2013543313A/ja
Application granted granted Critical
Publication of JP5866366B2 publication Critical patent/JP5866366B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/109—Means associated with receiver for limiting or suppressing noise or interference by improving strong signal performance of the receiver when strong unwanted signals are present at the receiver input
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45048—Calibrating and standardising a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45112—Indexing scheme relating to differential amplifiers the biasing of the differential amplifier being controlled from the input or the output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45386—Indexing scheme relating to differential amplifiers the AAC comprising one or more coils in the source circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Superheterodyne Receivers (AREA)

Description

[0001] 本開示は一般的に、無線通信システムに関する。より具体的には、本開示は、キャリブレーション（calibration）を使用してミキサの前の差動受信機パスにおける非線形性を低減するためのシステムおよび方法に関する。
[0002] 無線デバイスは、消費者のニーズを満たし、かつ、ポータビリティおよび利便性を改善するために、より小さく、よりパワフルになってきている。消費者は、セルラ電話、携帯情報端末（ＰＤＡ）、ラップトップコンピュータ、等といった無線デバイスに依存するようになってきている。消費者は、信頼性のあるサービス、拡大されたカバレッジエリア、および向上した機能を期待するようになってきている。
[0003] 無線デバイスは、無線通信を受信するために、受信機を使用しうる。受信機は、受信された無線通信を使用可能なフォーマットに変換するために、さまざまな回路コンポーネントを使用しうる。そのような回路コンポーネントは、ミキサ、増幅器、フィルタ、アナログデジタルコンバータ（ＡＤＣ）、およびデジタルシグナルプロセッサ（ＤＳＰ）を含みうる。各回路コンポーネントは、線形的な部分と非線形的な部分とを含みうる。したがって、回路コンポーネントは、受信された信号に非線形性を導入し得、受信機の感度（sensitivity）を低下させる。
[0004] フィルタが、非線形性のいくらかを取り除くために使用されてきた。しかしながら、いくらかの非線形性は、所望の信号に近接しているので、フィルタを使用して取り除くことができない。利点が、回路コンポーネントから受信信号に導入された非線形性を取り除くための改良された方法によって、実現されうる。
図１は、本システムおよび方法において使用される無線デバイスを示す図である。 図２は、本システムおよび方法において使用される受信機を示すブロック図である。 図３は、２次相互変調（ＩＭ２：second-order intermodulation）低減回路を有する例示的な受信機を示すブロック図である。 図４は、例示的な受信機における２次相互変調（ＩＭ２）歪みを低減するための方法のフローチャートである。 図５は、例示的な低雑音増幅器（ＬＮＡ：low noise amplifier）の入出力信号を示す図である。 図６は、例示的なミキサ入力信号および妨害電波（jammer）の周波数を示す。 図７Ａは、２次相互変調（ＩＭ２）除去（cancellation）を用いないミキサの出力を示す図である。 図７Ｂは、２次相互変調（ＩＭ２）除去を用いたミキサの例示的な出力を示す図である。 図８は、本システムおよび方法において使用される例示的なバイアス回路を示す回路図である。 図９は、例示的な実施形態における追加のバイアス回路を示す回路図である。 図１０は、本システムおよび方法において使用されるさらなるバイアス回路を示す回路図である。 図１１は、本システムおよび方法において使用される別の例示的な受信機を示すブロック図である。 図１２は、無線デバイス内に含まれうる、ある特定のコンポーネントを示す図である。
詳細な説明
[0018] 「例示的（exemplary）」という語は、本明細書において、「例、事例、または実例としての役割を果たすこと」を意味するために使用される。本明細書において「例示的」であると説明される実施形態はいずれも、必ずしも、他の実施形態よりも好適である、または有利である、と解釈されるものとは限らない。
[0019] 添付の図面に関連して以下に述べられる詳細な説明は、本発明の例示的な実施形態の説明として意図され、本発明が実現されうる唯一の実施形態を表すことを意図したものではない。詳細な説明は、本発明の例示的な実施形態の完全な理解を提供することを目的とした特定の詳細を含む。本発明の例示的な実施形態がこれらの特定の詳細なしで実現されうることは、当業者にとって明らかであろう。いくつかの事例では、周知の構造およびデバイスが、本明細書に提示される例示的な実施形態の新規性を曖昧にすることを避けるために、ブロック図の形式で示される。
[0020] 図１は、本システムおよび方法において使用される無線デバイス１０２を示す。例示的な実施形態において、無線デバイス１０２は、基地局、無線通信デバイス、コントローラ、等でありうる。基地局は、無線通信システムにおいて１つ以上の無線通信デバイスと通信する局である。基地局はまた、アクセスポイント、ブロードキャスト送信機、ノードＢ、発展型ノードＢ、等の機能の一部または全部のことを言い、それらを含みうる。「基地局」という語が、本明細書では使用される。各基地局は、特定の地理的エリアのための通信カバレッジを提供する。基地局は、１つ以上の無線通信デバイスのための通信カバレッジを提供しうる。「セル」という語は、その語が使用されるコンテキストに依存して、基地局および／またはそのカバレッジエリアを指しうる。
[0021] 無線通信デバイスもまた、端末、アクセス端末、ユーザ機器（ＵＥ）、加入者ユニット、局、等の機能の一部または全部のことを言い、それらを含みうる。例示的な無線通信デバイスは、セルラ電話、スマートフォン、携帯情報端末（ＰＤＡ）、無線デバイス、無線モデム、ハンドヘルドデバイス、ラップトップコンピュータ、等でありうる。無線通信デバイスは、任意の所与の瞬間に、ダウンリンクおよび／またはアップリンクで、０個、１個、または複数個の基地局と通信しうる。ダウンリンク（すなわち、フォワードリンク）は、基地局から無線通信デバイスへの通信リンクのことを言い、アップリンク（すなわち、リバースリンク）は、無線通信デバイスから基地局への通信リンクのことを言う。
[0022] 無線通信システムは、利用可能なシステムリソース（たとえば、帯域幅および送信電力）を共有することによって複数のユーザとの通信をサポートすることが可能な多元接続システムでありうる。そのような多元接続システムの例は、符号分割多元接続（ＣＤＭＡ）システム、時分割多元接続（ＴＤＭＡ）システム、周波数分割多元接続（ＦＤＭＡ）システム、直交周波数分割多元接続（ＯＦＤＭＡ）システム、および空間分割多元接続（ＳＤＭＡ）システムを含む。
[0023] 無線デバイス１０２は、例示的な受信機１０４を含みうる。受信機１０４は、アンテナ１０８を使用して、送信された無線周波数（ＲＦ）変調信号１１０を受信し、受信された無線周波数（ＲＦ）信号１１０を無線周波数（ＲＦ）からベースバンドへとダウンコンバートし、ベースバンド信号をデジタル化してサンプルを発生し、サンプルをデジタル処理して、無線周波数（ＲＦ）変調信号を送信した送信機によって送られたトラヒックデータを回復することができる。例示的な受信機１０４は、低雑音増幅器（ＬＮＡ）１１２、ミキサ（またはベースバンドフィルタ）１１６、および２次相互変調（ＩＭ２：second-order intermodulation）低減回路１２０を含みうる。
[0024] 低雑音増幅器（ＬＮＡ）１１２は、非常に弱い信号を増幅し、増幅された受信無線周波数（ＲＦ）信号１１４を発生しうる。理想的な低雑音増幅器（ＬＮＡ）１１２は、受信信号に歪みを導入せずに、受信信号を増幅しうる。例示的な実際の低雑音増幅器（ＬＮＡ）１１２は、受信信号に２次相互変調（ＩＭ２）歪みを導入する非線形コンポーネントを含みうる。ミキサ１１６の前の他の回路もまた、２次相互変調（ＩＭ２）歪みを導入しうる。
[0025] 理想的なミキサ１１６は、入力信号を歪ませずに、ある周波数から別の周波数へと入力信号を変換しうる。しかしながら、例示的な実際のミキサ１１６は、受信信号における２次相互変調（ＩＭ２）歪みの発生を結果として生じうる非線形特性を有しうる。ミキサ１１６は、増幅された受信無線周波数（ＲＦ）信号１１４を受け取り、ベースバンド信号１１８を出力しうる。２次相互変調（ＩＭ２）は、２次相互変調（ＩＭ２）歪みの大きさが大きく、ベースバンド信号上に重なりうることにより、受信機１０４のパフォーマンスを低下させるので、問題である。
[0026] ２次相互変調（ＩＭ２）歪みを最小化する従来技術は、ミキサ１１６への入力において第２高調波をキャリブレーションすることにより、ミキサ１１６およびその次のステージの非線形性に対処するにすぎない。これは、回路基板または低雑音増幅器（ＬＮＡ）１１２における不均衡（imbalance）を修正しない。低雑音増幅器（ＬＮＡ）１１２の第２のステージ（追加のゲインを導入し、さらに、局部発振器（ＬＯ）リークを入力から分離させるステージ）は、ＧＭ（相互コンダクタンス）ステージと呼ばれうる。したがって、２次相互変調（ＩＭ２）歪みは、既存の方法を使用して低雑音増幅器（ＬＮＡ）１１２または基板（ミキサ１１６の前にある）において低減されることができない。たとえば、全世界測位システム（ＧＰＳ）受信機（１５７５．４２ＭＨｚの中心周波数を有する）との、無線広域ネットワーク（ＷＷＡＮ）（ＬＴＥ）帯域Ｂ１３（７７７〜７９４メガヘルツ（ＭＨｚ）レンジ）の並行処理（concurrency）中、２次非線形性を有する低雑音増幅器（ＬＮＡ）１１２は、ＧＰＳ帯域に含まれ、ミキサ１１６の前に修正されなくてはならない、このＢ１３信号の第２高調波を発生しうる。すなわち、Ｂ１３帯域の第２高調波は、ＧＰＳ周波数に近接しうる。
[0027] ミキサ１１６の前に２次相互変調（ＩＭ２）歪みを低減／最小化するために、２次相互変調（ＩＭ２）低減回路１２０が、受信機において、ミキサ１１６（または、ベースバンドフィルタ、ベースバンド増幅器、またはアナログデジタルコンバータ（ＡＤＣ）、等の任意の次のステージ）から低雑音増幅器（ＬＮＡ）１１２の入力ステージへのフィードバックとして、例示的な実施形態において導入され得る。例示的な２次相互変調（ＩＭ２）低減回路１２０は、差動低雑音増幅器（ＬＮＡ）１１２の入力ステージに印加されるバイアス信号１２４の差動レッグ（leg）をバイアスするためのバイアス回路１２２を含みうる。バイアス回路１２２は、図８〜１０に関連して以下にさらに詳細に説明される。例示的な２次相互変調（ＩＭ２）低減回路１２０は、低雑音増幅器（ＬＮＡ）１１２の２次相互変調（ＩＭ２）パフォーマンスを改善するために、差動低雑音増幅器（ＬＮＡ）１１２の入力ステージにおいて、プログラム可能なインクリメンタル差動バイアス（電流または電圧によって実現される）を導入しうる。
[0028] 図２は、本システムおよび方法において使用される受信機２０４を示すブロック図である。図２の受信機２０４は、図１の受信機１０４の１つの構成でありうる。受信機２０４は、例示的な低雑音増幅器（ＬＮＡ）２１２を含みうる。低雑音増幅器（ＬＮＡ）２１２は、固定の、または可変のゲインによって、受信された無線周波数（ＲＦ）信号２１０を増幅し、増幅された無線周波数（ＲＦ）信号２１４を供給しうる。例示的なバンドパスフィルタ２２６は、増幅された無線周波数（ＲＦ）信号２１４をフィルタリングし、入力無線周波数（ＲＦ）信号２２８を供給しうる。オプションのバンドパスフィルタ２２６は、関心のある周波数帯域における信号成分を通過させ、帯域外雑音および所望しない信号成分を取り除きうる。１つの構成において、バンドパスフィルタ２２６は、表面弾性波（ＳＡＷ）フィルタでありうる。
[0029] ダウンコンバージョンミキサ２１６は、例示的な局部発振器（ＬＯ）信号発生器２３０からの同相および直交（ＩおよびＱ）局部発振器（ＬＯ）信号２３２を用いて、入力無線周波数（ＲＦ）信号２２８を周波数ダウンコンバートして、ＩおよびＱベースバンド信号２３４を生成しうる。局部発振器（ＬＯ）信号は、所望の周波数における搬送波信号である。ＩおよびＱ局部発振器（ＬＯ）信号２３２は、位相が９０度異なるが、同一の周波数を有する。ＩおよびＱ局部発振器（ＬＯ）信号２３２の周波数は、関心のある無線周波数（ＲＦ）チャネルにおける信号成分が、ベースバンドまたはベースバンドの近傍にダウンコンバートされるように、選択されうる。
[0030] ベースバンドフィルタ２３６は、ＩおよびＱベースバンド信号２３４をフィルタリングして、関心のある無線周波数（ＲＦ）チャネルにおける信号成分を通過させ、雑音およびダウンコンバージョン処理によって発生し得た所望しない信号成分を取り除きうる。ベースバンドフィルタ２３６は、動作モードに依存して、ローパスフィルタまたはバンドパスフィルタのいずれかでありうる。ベースバンドフィルタ２３６は、フィルタリングされたＩおよびＱ信号２３８を発生しうる。増幅器２４０は、固定の、または可変のゲインによって、フィルタリングされたＩおよびＱ信号２３８を増幅して、増幅されたＩおよびＱ信号２４２を得ることができる。例示的な２次相互変調（ＩＭ２）低減モジュール２２０は、増幅器２４０からの増幅されたＩおよびＱ信号２４２（これは、ベースバンドフィルタの出力と呼ばれうる）を受け取ることができる。例示的な実施形態では、２次相互変調（ＩＭ２）低減モジュール２２０は、その代わりに、アナログデジタルコンバータ（ＡＤＣ）２４４またはデジタルシグナルプロセッサ（ＤＳＰ）２４８から信号を受け取ることができる。２次相互変調（ＩＭ２）低減モジュール２２０は、次に、低雑音増幅器（ＬＮＡ）２１２にバイアス信号２２４ａを、ダウンコンバージョンミキサ２１６にバイアス信号２２４ｂを供給しうる。
[0031] 例示的なアナログデジタル（ＡＤＣ）コンバータ２４４は、増幅されたＩおよびＱ信号２４２をデジタル化し、デジタルシグナルプロセッサ（ＤＳＰ）２４８にデータサンプル２４６を供給しうる。デジタルシグナルプロセッサ（ＤＳＰ）２４８は、システムによって指定されたとおりに、データサンプル２４６に対してデジタル信号処理（たとえば、復調、デインターリービング、復号）を実行することができる。
[0032] コントローラ２５０は、受信機２０４内のさまざまな処理ユニットの動作を指示しうる。メモリユニット２５２は、コントローラ２５０のためのデータおよびプログラムコードを記憶しうる。図２は、例示的な受信機２０４の特定の設計を示す。一般的に、受信機２０４は、増幅器の１つ以上のステージ、フィルタ、ミキサ、等を使用して信号の調整を実行しうるが、それらは、図２に示す設計とは異なるように配置されうる。さらに、受信機２０４は、図２に示されていない他の回路ブロックを用いうる。
[0033] 図３は、２次相互変調（ＩＭ２）低減回路３２０を有する例示的な受信機３０４を示すブロック図である。図３の受信機３０４は、図１の受信機１０４の１つの構成でありうる。受信機３０４は、無線周波数（ＲＦ）信号１１０を受信するアンテナ３０８を含みうる。オプションの表面弾性波（ＳＡＷ）フィルタ３５４は、受信された無線周波数（ＲＦ）信号１１０をフィルタリングしうる。例示的な実施形態では、ＳＡＷフィルタ３５４は、バンドパスフィルタ２２６でありうる。
[0034] ＳＡＷフィルタ３５４は、オプションの整合回路３５５に結合されうる。そして、整合回路３５５は、低雑音増幅器（ＬＮＡ）３１２に結合されうる。図３の低雑音増幅器（ＬＮＡ）３１２は、図１の低雑音増幅器（ＬＮＡ）１１２の１つの構成でありうる。低雑音増幅器（ＬＮＡ）３１２は、差動入力Ｖｉｎｐ３５８およびＶｉｎｎ３６０を含みうる。差動入力Ｖｉｎｐ３５８とＶｉｎｎ３６０は、整合回路３５５に結合されうる。差動入力Ｖｉｎｐ３５８およびＶｉｎｎ３６０の各々は、接地されたソース負荷３５６ｃ、３５６ｄに結合されうる。ソース負荷３５６ｃ、３５６ｄは、例示的な実施形態ではインダクタとして示されるが、ソース負荷３５６ｃ、３５６ｄは、インダクタ、ＬＣ（インダクタ−キャパシタ）回路、変圧器、ＮＭＯＳトランジスタ、抵抗、等でありうる。
[0035] 例示的な低雑音増幅器（ＬＮＡ）３１２はまた、差動出力Ｖｏｕｔｐ３５７およびＶｏｕｔｎ３５９を含みうる。Ｖｉｎｐ３５８は、２つの金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ：metal oxide semiconductor field effect transistors）３６１ａ、３６１ｃを介して、Ｖｏｕｔｐ３５７に結合されうる。ＭＯＳＦＥＴＳ ３６１ａ、３６１ｃは各々、カップリングを改善し、異なるバックゲートバイアスレベルを可能にするために独立してバイアスされうる絶縁基板を有しうる。Ｖｏｕｔｐ３５７は、例示的な負荷３５６ａを介して、供給電圧に結合されうる。Ｖｉｎｎ３６０は、２つのトランジスタ３６１ｂ、３６１ｄを介して、Ｖｏｕｔｎ３５９に結合されうる。Ｖｏｕｔｎ３５９は、例示的な負荷３５６ｂを介して、供給電圧に結合されうる。負荷３５６ａ、３５６ｂは、インダクタ、ＬＣ（インダクタ−キャパシタ）回路、変圧器、ＰＭＯＳトランジスタ、抵抗、等でありうる。Ｖｏｕｔｎ３５９およびＶｏｕｔｐ３５７は各々、ミキサ３１６に結合されうる。図３のミキサ３１６は、図１のミキサ１１６の１つの構成でありうる。通常、ミキサ３１６の後には、信号のフィルタリングを実行するだけでなく、ゲインを増加させて出力レベルを所望のレベルまで持っていくベースバンドフィルタが続く。したがって、図３のミキサ３１６は、ミキサ＋ベースバンド３１６として示されている。
[0036] ミキサ３１６は、２次相互変調（ＩＭ２）低減回路３２０における例示的な２次相互変調（ＩＭ２）検出およびキャリブレーション回路３６２に結合されうる。図３の２次相互変調（ＩＭ２）低減回路３２０は、図１の２次相互変調（ＩＭ２）低減回路１２０の１つの構成でありうる。２次相互変調（ＩＭ２）検出およびキャリブレーション回路３６２は、２次相互変調（ＩＭ２）歪みを低減するために、第１のフィードバック信号３６３ａおよび第２のフィードバック信号３６３ｂを生成しうる。第１のフィードバック信号３６３ａは、例示的な実施形態において、ミキサゲートでのバイアスレベルを調節するために、ミキサ３１６へフィードバックされうる。第２のフィードバック信号３６３ｂは、低雑音増幅器（ＬＮＡ）３１２におけるバイアスレベルを調節するために、調節可能なバイアス回路３６４へフィードバックされうる。
[0037] 調節可能なバイアス回路３６４は、差動バイアス信号、バイアスＮ３６５およびバイアスＰ３６６を発生しうる。例示的な実施形態では、バイアスＮ３６５およびバイアスＰ３６６は各々、発生させた電圧信号でありうる。通常、低雑音増幅器（ＬＮＡ）３１２の差動レッグ（すなわち、Ｖｉｎｐ３５８およびＶｉｎｎ３６０）の両方は、同一の複製されたソースを使用して同様にバイアスされる。（キャリブレーションによる）低雑音増幅器（ＬＮＡ）３１２の差動レッグの各々に印加されるバイアス信号の不均衡は、低雑音増幅器（ＬＮＡ）３１２の２次非線形性を改善することができる。たとえば、バイアスＮ３６５信号とバイアスＰ３６６信号は異なりうる。バイアスＮ出力３６９は、低雑音増幅器（ＬＮＡ）３１２の入力ステージに電圧バイアスを導入する抵抗３７０を介してＶｉｎｎ３６０に結合されうる。バイアスＰ出力３６８は、これもまた低雑音増幅器（ＬＮＡ）３１２の入力ステージに電圧バイアスを導入する、抵抗３６７を介してＶｉｎｐ３５８に結合されうる。
[0038] バイアス信号の不均衡は、多くの手法で導入されうる。図３のような共通ソース構成の例示的な実施形態では、バイアス信号の不均衡は、低雑音増幅器（ＬＮＡ）３１２への入力において電圧不均衡を作り出すことにより、導入されうる。共通ゲート構成では、バイアス信号の不均衡は、低雑音増幅器（ＬＮＡ）３１２への入力において電流不均衡を作り出すことにより、導入されうる。共通ソース構成では、バイアス信号の不均衡はまた、カスコード（cascode）デバイス調節を使用して導入されうるが、これは２次相互変調（ＩＭ２）歪みを抑制するのにあまり有効であるとは言えない。カスコードデバイス調節では、カスコードデバイスのゲート電圧が、２次相互変調（ＩＭ２）を低減するように調節されうる。カスコードデバイス調節の効果は、入力デバイスのバイアスレベルを調節することよりもはるかに小さい。
[0039] したがって、例示的な２次相互変調（ＩＭ２）低減回路３２０が、ミキサ３１６、低雑音増幅器（ＬＮＡ）３１２、および基板に起因する２次相互変調（ＩＭ２）歪みを低減する。既存のソリューションは、ミキサ３１６における２次相互変調（ＩＭ２）歪みに対処するにすぎず、低雑音増幅器（ＬＮＡ）３１２、およびミキサ３１６の前の他の回路に起因する２次相互変調（ＩＭ２）歪みを低減しない。
[0040] 図４は、例示的な受信機１０４における２次相互変調（ＩＭ２）歪みを低減するための方法４００のフローチャートである。方法４００は、無線デバイス１０２の受信機１０４によって実行されうる。受信機１０４が、信号を受信しうる ４０２。信号は、無線周波数（ＲＦ）信号１１０でありうる。受信機１０４が、増幅器を使用して信号を増幅しうる ４０４。例示的な実施形態では、増幅器は、低雑音増幅器（ＬＮＡ）１１２でありうる。受信機１０４は、次に、ミキサ１１６を使用して、増幅された信号をダウンコンバートしうる ４０６。ミキサ１１６は、信号を１つの周波数から別の周波数に変換しうる。受信機１０４は、増幅器２４０を使用して、ダウンコンバートされた信号を増幅しうる ４０８。受信機１０４は、次に、２次相互変調（ＩＭ２）レベルを検出しうる ４１０。
[0041] 受信機１０４は、２次相互変調（ＩＭ２）レベルを使用して、増幅器の入力ステージにおいて、例示的なプログラム可能なインクリメンタル差動バイアスを導入しうる ４１２。プログラム可能なインクリメンタル差動バイアスは、増幅器の差動入力に供給される電圧不均衡でありうる。たとえば、プログラム可能なインクリメンタル差動バイアスは、図３に関連して先に述べたバイアス信号、バイアスＮ３６５およびバイアスＰ３６６でありうる。受信機１０４は、次に、増幅器の２次非線形性を改善するために、プログラム可能なインクリメンタル差動バイアスをキャリブレーションしうる ４１４。例示的な実施形態では、受信機１０４は、増幅器における２次相互変調（ＩＭ２）歪みを低減するように、バイアスＮ３６５信号とバイアスＰ３６６信号との間の不均衡を調節しうる。
[0042] プログラム可能なインクリメンタル差動バイアスをキャリブレーションすること４１４は、複数の方法のうちの１つを使用して実行されうる。例示的な実施形態では、フィールドキャリブレーション（field calibration）が使用されうる。フィールドキャリブレーションは、システムが送信信号（Ｔｘ）パスを含む場合に好まれる。フィールドキャリブレーションでは、起動（コールドスタート（cold start））中に、送信信号（ＴＸ）パスの周波数が、指定された電力レベルにおいて、受信信号（ＲＸ）パスの意図された周波数の１／２となるようにプログラムされうる。次に、低雑音増幅器（ＬＮＡ）１１２の出力において信号の振幅が測定されることができ、差動バイアスが、２次相互変調（ＩＭ２）歪み積が最小化されるまで調節されうる。コード（すなわち、入力デバイスのバイアスレベルのためのプログラミング値）が、将来のウォームスタート（warm start）のために記憶されうる。ファクトリキャリブレーションの後、最小２次相互変調（ＩＭ２）歪み積を生成するコードが記憶され得るので、フィールドキャリブレーションは不要である。差動バイアスを調節することは、図８〜１０に関連して以下に述べられる。
[0043] チップレベルでのファクトリキャリブレーションもまた実行されうるが、これは、あまり好ましいとは言えない。ファクトリテストの例示的な実施形態では、意図された帯域内信号の１／２の周波数の外部の単一の正弦波トーンが、低雑音増幅器１１２の入力に印加されうる。そして、ベースバンドフィルタの出力において出力の振幅（これは、２次非線形性に起因する）が測定されることができ、バイアスレベル、バイアスＮ３６５およびバイアスＰ３６６が、２次相互変調（ＩＭ２）歪みが最小化されるまで、調節されうる。コードが、不揮発性メモリに記憶されうる。チップレベルでのファクトリキャリブレーションを実行することの１つの欠点は、基板レベルの不整合（mismatch）が、記憶されたコードとペアにされないので、内部の（低雑音増幅器（ＬＮＡ）１１２の）２次相互変調（ＩＭ２）歪みのみが対処される点である。
[0044] 基板レベルでのファクトリキャリブレーションもまた実行されうる。ファクトリテストの例示的な実施形態では、意図された帯域内信号の１／２の周波数の外部の単一の正弦波トーンが、受信機１０４の入力に印加されうる。そして、出力の振幅（これは、２次非線形性に起因する）が、受信機１０４の出力において測定されることができる。コードが、不揮発性メモリに記憶されうる。このケースでは、基板レベルだけでなくチップレベルの不整合も対処され、全入力パスとペアにされる。
[0045] オンチップのトーン発生もまた、プログラム可能なインクリメンタル差動バイアスをキャリブレーションするために使用されうる。これは、チップの内部に発振器を配置することを要求しうる。オンチップのトーン発生は、外部のトーン発生器を使用することの代わりに用いられうる。さらに、オンチップのトーン発生は、フィールドキャリブレーションまたはファクトリキャリブレーションのいずれかの最中に使用されうる。
[0046] 図５は、例示的な低雑音増幅器（ＬＮＡ）の入力５１０および出力５１４ａ〜ｂ信号を示す。低雑音増幅器（ＬＮＡ）の入力５１０は、２つの妨害電波信号ω１およびω２を含みうる。２つの妨害電波周波数の和（ω１＋ω２）または差（ω１−ω２）は、Ｆ０／２として表されうる。Ｆ０／２が帯域内信号に近接する場合、発生する２次相互変調（ＩＭ２）歪み５８４は、受信機１０４の感度を著しく低下させうる。
[0047] 妨害電波周波数からの（Ｆ０でのような）高調波は、キャリブレーションが使用されない場合、低雑音増幅器（ＬＮＡ）の出力５１４ａにおける２次相互変調（ＩＭ２）歪み５８４ａを引き起こしうる。キャリブレーションが使用される場合、低雑音増幅器（ＬＮＡ）の出力５１４ｂにおける２次相互変調（ＩＭ２）歪み５８４は低減されうる。
[0048] 図６は、例示的なミキサ入力信号５７０と妨害電波周波数５７１とを示す。妨害電波周波数は、周波数ω１ ５７１ｂおよびω２ ５７１ａにおける所望されない信号成分でありうる。妨害電波周波数５７１は、干渉する送信機によって送信された信号に対応しうる。ミキサ入力信号５７０は、周波数ω０を中心とする所望の信号成分でありうる。妨害電波周波数５７１は、ミキサ入力信号５７０よりも振幅がはるかに大きく、所望の信号成分に周波数が近接して位置しうる。
[0049] ２つの妨害電波周波数５７１の和（ω１＋ω２）または差（ω１−ω２）が帯域内信号に近接する場合、発生する２次相互変調（ＩＭ２）歪みは、受信機１０４の感度を著しく低下させうる。帯域内信号に近接する妨害電波周波数５７１からの高調波（たとえば、２ω２）もまた、２次相互変調（ＩＭ２）歪みを引き起こしうる。低雑音増幅器（ＬＮＡ）１１２からの帯域内２次相互変調（ＩＭ２）歪みは、入力不均衡（基板およびパッケージレベルの不整合に起因する）、妨害電波レベル（より高い妨害電波レベルは、並行処理中に、より高い２次相互変調（ＩＭ２）歪みレベルを引き起こす）、回路の非線形性（トランジスタレベル）、および回路の不整合（差動パスにおける、配置、ルーティング、および処理のばらつき）によって引き起こされうる。
[0050] 図７Ａは、２次相互変調（ＩＭ２）除去を用いないミキサ１１６の出力を示す。ミキサ１１６の出力は、ベースバンド信号１１８でありうる。２ω２ ６７４ａ、ω１＋ω２ ６７４ｂ、および２ω１ ６７４ｃにおける相互変調成分は、容易にフィルタリングされて除かれうる。ω１−ω２ ６７３における２次相互変調（ＩＭ２）歪みは、ミキサ１１６の出力信号６７２にオーバラップしうる。２次相互変調（ＩＭ２）歪みは、それが所望の信号成分に近接するので、フィルタリングして除くのが困難でありうる。２次相互変調（ＩＭ２）歪みは、受信機１０４のパフォーマンスを低下させる追加の雑音として作用しうる。
[0051] 図７Ｂは、２次相互変調（ＩＭ２）除去を用いたミキサ１１６の例示的な出力７７２を示す。ミキサ１１６の出力７７２は、ベースバンド信号１１８でありうる。２ω２ ７７４ａ、ω１＋ω２ ７７４ｂ、および２ω１ ７７４ｃにおける相互変調成分は、容易にフィルタリングされて除かれうる。ω１−ω２における２次相互変調（ＩＭ２）歪み７７３は、ベースバンド信号１１８において低減されている。２次相互変調（ＩＭ２）除去が有効である場合、ベースバンド信号１１８は、本質的に２次相互変調（ＩＭ２）歪みを免れることができ、改善されたパフォーマンスが、例示的な受信機１０４のために達成されうる。
[0052] 低雑音増幅器（ＬＮＡ）１１２への入力Ｖｉｎｐ３５８は、式（１）を使用して表されうる。
Figure 0005866366
[0053] Ａ１は、低雑音増幅器（ＬＮＡ）１１２の入力における第１の妨害電波５７１ｂの大きさである。Ａ２は、低雑音増幅器（ＬＮＡ）１１２の入力における第２の妨害電波５７１ａの大きさである。ΔＡ１は、低雑音増幅器（ＬＮＡ）１１２の２つの差動入力Ｖｉｎｎ３６０とＶｉｎｐ３５８との間の第１の妨害電波５７１ｂの大きさの不整合である。ΔＡ２は、低雑音増幅器（ＬＮＡ）１１２の２つの差動入力Ｖｉｎｎ３６０とＶｉｎｐ３５８との間の第２の妨害電波５７１ａの大きさの不整合である。ω１は、第１の妨害電波５７１ｂの周波数であり、ω２は、第２の妨害電波５７１ａの周波数である。θ１は、低雑音増幅器（ＬＮＡ）１１２の２つの差動入力間の第１の妨害電波５７１ｂの位相差であり、θ２は、低雑音増幅器（ＬＮＡ）１１２の２つの差動入力間の第２の妨害電波５７１ａの位相差である。Δθ＝θ１−θ２である。低雑音増幅器（ＬＮＡ）１１２への入力Ｖｉｎｎ３６０は、式（２）を使用して表されうる。
Figure 0005866366
[0054] 低雑音増幅器（ＬＮＡ）１１２の出力Ｖｏｕｔｐ３５７における２次相互変調（ＩＭ２）歪みレベルは、式（３）を使用して計算されうる。
Figure 0005866366
[0055] α２は、２次非線形性係数である。Δα２は、２つの低雑音増幅器（ＬＮＡ）１１２の分岐間のα２の不整合である。低雑音増幅器（ＬＮＡ）１１２の例示的な出力Ｖｏｕｔｎ３５９における２次相互変調（ＩＭ２）歪みレベルは、式（４）を使用して計算されうる。
Figure 0005866366
[0056] 低雑音増幅器（ＬＮＡ）１１２の例示的な出力Ｖｏｕｔｐ３５７およびＶｏｕｔｎ３５９における、それぞれの２次相互変調（ＩＭ２）歪みレベル、ＩＭ２＠ＶｏｕｔｐとＩＭ２＠Ｖｏｕｔｎとの間の差、ＩＭ２＠Ｖｏｕｔ，ｄｉｆｆ は、式（５）を使用して計算されうる。
Figure 0005866366
[0057] 式（５）において、αＩＭ２，Δｉｎｐｕｔ ｃｏｓ［（ω１−ω２）ｔ＋φ］は、式（６）を使用して表されうる。
Figure 0005866366
[0058] 上記分析は、低雑音増幅器（ＬＮＡ）１１２における帯域内２次相互変調（ＩＭ２）歪みが、４つの誘因、すなわち、入力不均衡、妨害電波レベル、回路の非線形性、および回路の不整合を有することを示す。表面弾性波（ＳＡＷ）フィルタ３５４除去は、最も有効な２次相互変調（ＩＭ２）抑制方法でありうる。しかしながら、表面弾性波（ＳＡＷ）フィルタ３５４がその物理的限界に達し、回路の線形性が電力消費の限界に達した場合、入力不均衡が支配的なファクタになる。
[0059] 図８は、本システムおよび方法において使用される例示的なバイアス回路８２２を示す回路図である。図８のバイアス回路８２２は、図１のバイアス回路１２２の１つの構成でありうる。バイアス回路８２２は、示された構成において、可変電流ソース８７５、トランジスタ８７６、および抵抗８７７を含みうる。トランジスタ８７６のゲート電圧は、個々にプログラムされることができ、抵抗８７７は、それを通る電流を持たず、バイアス電圧出力（すなわち、バイアスＮ３６５またはバイアスＰ３６６）を生成する。例示的な可変電流ソース８７５の値は、２次相互変調（ＩＭ２）キャリブレーション回路１２０によってプログラムされうる。
[0060] 図９は、例示的な実施形態における追加のバイアス回路９２２を示す回路図である。図９のバイアス回路９２２は、図１のバイアス回路１２２の１つの構成でありうる。バイアス回路９２２は、示された構成において、電流ソース９７８、トランジスタ９７６、可変抵抗９７９、および抵抗９７７を含みうる。トランジスタ９７６のゲート電圧は、個々にプログラムされることができ、抵抗９７７は、それを通る電流を持たず、バイアス電圧出力を生成する。
[0061] 図１０は、本システムおよび方法において使用される、さらなるバイアス回路１０２２を示す回路図である。図１０のバイアス回路１０２２は、図１のバイアス回路１２２の１つの構成でありうる。例示的なバイアス回路１０２２は、示された構成において、第１の可変抵抗１０７９ａ、第２の可変抵抗１０７９ｂ、および抵抗１０７７を含みうる。抵抗１０７７は、それを通る電流を持たず、バイアス電圧出力を生成する。
[0062] 図１１は、本システムおよび方法において使用される別の例示的な受信機１１０４を示すブロック図である。図１１の受信機１１０４は、図１の受信機１０４の１つの構成でありうる。例示的な受信機１１０４は、低雑音増幅器（ＬＮＡ）１１１２の入力ステージへの電流不均衡の導入によって、キャリブレーションされうる。例示的な実施形態では、受信機１１０４は、無線周波数（ＲＦ）信号を受信するアンテナ１１０８を含みうる。表面弾性波（ＳＡＷ）フィルタ１１５４は、受信された無線周波数（ＲＦ）信号をフィルタリングしうる。
[0063] 表面弾性波（ＳＡＷ）フィルタ１１５４は、整合回路１１５５に結合されうる。整合回路１１５５は、次に、低雑音増幅器（ＬＮＡ）１１１２に結合されうる。図１１の低雑音増幅器（ＬＮＡ）１１１２は、図１の低雑音増幅器（ＬＮＡ）１１２の１つの構成でありうる。低雑音増幅器（ＬＮＡ）１１１２は、例示的な差動入力Ｖｉｎｐ１１５８およびＶｉｎｎ１１６０を含みうる。差動入力は、整合回路１１５５に結合されうる。例示的な差動入力Ｖｉｎｐ１１５８は、デバイスへの入力をバイアスする一定電流ソース１１８１を介して接地されうる。例示的な差動入力Ｖｉｎｎ１１６０もまた、デバイスへの入力をバイアスする一定電流ソース１１８２を介して接地されうる。
[0064] 例示的な実施形態では、低雑音増幅器（ＬＮＡ）１１１２はまた、差動出力Ｖｏｕｔｐ１１５７およびＶｏｕｔｎ１１５９を含みうる。Ｖｉｎｐ１１５８は、２つのトランジスタ１１６１ａ、１１６１ｃを介して、Ｖｏｕｔｐ１１５７に結合されうる。Ｖｏｕｔｐ１１５７は、インダクタ１１５６ａを介して、供給電圧に結合されうる。Ｖｉｎｎ１１６０は、２つのトランジスタ１１６１ｂ、１１６１ｄを介して、Ｖｏｕｔｎ１１５９に結合されうる。Ｖｏｕｔｎ１１５９は、インダクタ１１５６ｂを介して、供給電圧に結合されうる。Ｖｏｕｔｎ１１５９およびＶｏｕｔｐ１１５７は各々、ミキサ１１１６に結合されうる。図１１のミキサ１１１６は、図１のミキサ１１６の１つの構成でありうる。ミキサ１１１６は、ベースバンドフィルタを含みうる。
[0065] ミキサ１１１６は、２次相互変調（ＩＭ２）低減回路１１２０における例示的な２次相互変調（ＩＭ２）検出およびキャリブレーション回路１１６２に結合されうる。図１１の２次相互変調（ＩＭ２）低減回路１１２０は、図１の２次相互変調（ＩＭ２）低減回路１２０の１つの構成でありうる。例示的な２次相互変調（ＩＭ２）検出およびキャリブレーション回路１１６２は、２次相互変調（ＩＭ２）歪みを低減するために、第１のフィードバック信号１１６３ａおよび第２のフィードバック信号１１６３ｂを生成しうる。第１のフィードバック信号１１６３ａは、ミキサゲートでのバイアスレベルを調節するために、ミキサ１１１６へフィードバックされうる。第２のフィードバック信号１１６３ｂは、低雑音増幅器（ＬＮＡ）１１１２におけるバイアスレベルを調節するために、調節可能なバイアス回路１１６４へフィードバックされうる。
[0066] 調節可能なバイアス回路１１６４は、差動バイアス信号、バイアスＮ１１６５およびバイアスＰ１１６６を発生しうる。例示的な実施形態では、バイアスＮ１１６５およびバイアスＰ１１６６は各々、２次相互変調（ＩＭ２）パフォーマンスを改善するであろうプログラム可能な電流ソースを制御しうる。たとえば、バイアスＰ出力１１８４は、一定電流ソース１１８１と並列の電流ソースＰ Ａｄｊ＿Ｉ １１８０を制御しうる。バイアスＮ出力１１８５は、一定電流ソース１１８２と並列の電流ソースＮ Ａｄｊ＿Ｉ １１８３を制御しうる。通常、低雑音増幅器（ＬＮＡ）１１１２の差動レッグ（すなわち、Ｖｉｎｎ１１６０およびＶｉｎｐ１１５８）の両方は、同一の複製されたソースを使用して同様にバイアスされる。（キャリブレーションによる）低雑音増幅器（ＬＮＡ）１１１２の差動レッグの各々に印加されるバイアス信号の例示的な不均衡は、低雑音増幅器（ＬＮＡ）１１１２の２次非線形性を改善することができる。例示的な実施形態では、電流ソースＰ Ａｄｊ＿Ｉ １１８０および電流ソースＮ Ａｄｊ＿Ｉ １１８３は各々、異なる量の電流を発生しうる。先に述べたように、バイアス信号の不均衡は、低雑音増幅器（ＬＮＡ）１１１２への入力において電流不均衡を生み出すことにより導入されうる。
[0067] 例示的な２次相互変調（ＩＭ２）低減回路１１２０は、ミキサ１１１６、低雑音増幅器（ＬＮＡ）１１１２、およびミキサ１１１６の前の他の回路（たとえば、基板）における２次相互変調（ＩＭ２）歪みを低減する。既存のソリューションは、ミキサ１１１６の２次相互変調（ＩＭ２）歪みに対処するにすぎず、低雑音増幅器（ＬＮＡ）１１１２、およびミキサ１１１６の前の他の回路に起因する２次相互変調（ＩＭ２）歪みを低減しない。
[0068] 図１２は、例示的な無線デバイス１２０１内に含まれうる、ある特定のコンポーネントを示す。無線デバイス１２０１は、基地局、アクセスポイント、ノードＢ、発展型ノードＢ、無線通信デバイス、ユーザ機器（ＵＥ）、アクセス端末、等でありうる。無線デバイス１２０１は、プロセッサ１２０３を含む。プロセッサ１２０３は、汎用のシングルまたはマルチチップマイクロプロセッサ（たとえば、ＡＲＭ）、専用マイクロプロセッサ（たとえば、デジタルシグナルプロセッサ（ＤＳＰ））、マイクロコントローラ、プログラム可能なゲートアレイ、等でありうる。プロセッサ１２０３は、中央演算処理装置（ＣＰＵ）と呼ばれうる。単一のプロセッサ１２０３のみが、図１２の無線デバイス１２０１において示されているが、代替の構成として、プロセッサの組み合わせ（たとえば、ＡＲＭおよびＤＳＰ）が使用されうる。
[0069] 例示的な無線デバイス１２０１はまた、メモリ１２０５を含む。メモリ１２０５は、電子情報を記憶することができる任意の電子コンポーネントでありうる。メモリ１２０５は、ランダムアクセスメモリ（ＲＡＭ）、読取専用メモリ（ＲＯＭ）、磁気ディスク記憶媒体、光学記憶媒体、ＲＡＭにおけるフラッシュメモリデバイス、プロセッサと共に含まれるオンボードメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、等として、それらの組み合わせを含み、具現化されうる。
[0070] データ１２０９および命令１２０７が、メモリ１２０５に記憶されうる。命令１２０７は、本明細書に開示された方法を実現するために、プロセッサ１２０３によって実行可能でありうる。命令１２０７を実行することは、メモリ１２０５に記憶されたデータ１２０９の使用を含みうる。プロセッサ１２０３が命令１２０７を実行すると、命令のさまざまな部分１２０７ａがプロセッサ１２０３にロードされ、データのさまざまな部分１２０９ａがプロセッサ１２０３にロードされうる。
[0071] 例示的な無線デバイス１２０１はまた、アンテナ１２１７を使用して無線デバイス１２０１への、かつ無線デバイス１２０１からの信号の送受信を可能にするために、送信機１２１１および受信機１２１３を含みうる。送信機１２１１および受信機１２１３は、まとめてトランシーバ１２１５と呼ばれうる。例示的な無線デバイス１２０１はまた、複数の送信機、複数の受信機、および／または複数のトランシーバ（示されていない）を含みうる。例示的な無線デバイス１２０１はまた、デジタルシグナルプロセッサ（ＤＳＰ）１２２１および通信インターフェース１２２３を含みうる。
[0072] 例示的な無線デバイス１２０１のさまざまなコンポーネントは、電力バス、制御信号バス、ステータス信号バス、データバス、等を含みうる、１つ以上のバスによって、互いに結合されうる。明確さのために、さまざまなバスが、バスシステム１２１９として図１２に示される。
[0073] 当業者は、情報および信号が、さまざまな異なる技術および技法のうちのいずれかを使用して表されうることを理解するであろう。たとえば、先の説明を通して言及されうるデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁場または磁性粒子、光場または光粒子、またはそれらの任意の組み合わせによって表されうる。
[0074] 当業者は、本明細書に開示された実施形態に関連して説明されたさまざまな例示的な論理ブロック、モジュール、回路、およびアルゴリズムステップが、電子ハードウェア、コンピュータソフトウェア、または両方の組み合わせとして実現されうることをさらに理解するであろう。ハードウェアとソフトウェアのこの互換性を明確に示すために、さまざまな例示的なコンポーネント、ブロック、モジュール、回路、およびステップが、それらの機能の観点から一般的に上述されている。そのような機能がハードウェアとして実現されるかソフトウェアとして実現されるかは、システム全体に課せられた特定の用途および設計の制約に依存する。当業者は、特定の用途ごとにさまざまな方法で、説明された機能を実現することができるが、そのような実現の決定は、本発明の例示的な実施形態の範囲から逸脱を生じるものと解釈されるべきでない。
[0075] 本明細書に開示された実施形態に関連して説明された、さまざまな例示的な論理ブロック、モジュール、および回路は、本明細書に説明された機能を実行するように設計された、汎用プロセッサ、デジタルシグナルプロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）または他のプログラマブル論理デバイス、離散ゲートまたはトランジスタ・ロジック、離散ハードウェア・コンポーネント、またはそれらの任意の組み合わせを用いて、実現または実行されうる。汎用プロセッサは、マイクロプロセッサでありうるが、あるいは、このプロセッサは、任意の従来型のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシンでありうる。プロセッサはまた、コンピューティングデバイスの組み合わせ、たとえば、ＤＳＰとマイクロプロセッサの組み合わせ、複数のマイクロプロセッサ、ＤＳＰコアと連携した１つ以上のマイクロプロセッサ、または任意の他のそのような構成として実現されうる。
[0076] 本明細書に開示された実施形態に関連して説明された方法またはアルゴリズムのステップは、ハードウェアにおいて直接的に、プロセッサによって実行されるソフトウェアモジュールにおいて、または両者の組み合わせにおいて、具現化されうる。ソフトウェアモジュールは、ランダムアクセスメモリ（ＲＡＭ）、フラッシュメモリ、読取専用メモリ（ＲＯＭ）、電気的にプログラム可能なＲＯＭ（ＥＰＲＯＭ）、電気的に消去可能なプログラマブルＲＯＭ（ＥＥＰＲＯＭ）、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭ、または当該技術において周知の任意の他の形態の記憶媒体中に存在しうる。例示的な記憶媒体は、プロセッサがこの記憶媒体から情報を読み取り、またこの記憶媒体に情報を書き込むことができるように、プロセッサに結合される。あるいは、記憶媒体は、プロセッサに組み込まれうる。プロセッサおよび記憶媒体は、ＡＳＩＣ内に存在しうる。ＡＳＩＣは、ユーザ端末内に存在しうる。あるいは、プロセッサおよび記憶媒体は、ユーザ端末内の離散コンポーネントとして存在しうる。
[0077] １つ以上の例示的な実施形態では、説明された機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組み合わせで実現されうる。ソフトウェアで実現される場合、これらの機能は、コンピュータ読取可能な媒体で、１つ以上の命令またはコードとして、記憶または伝送されうる。コンピュータ読取可能な媒体は、１つの場所から別の場所へのコンピュータプログラムの転送を容易にする任意の媒体を含む通信媒体およびコンピュータ記憶媒体の両方を含む。記憶媒体は、コンピュータによってアクセスされうる任意の入手可能な媒体でありうる。限定ではなく例として、そのようなコンピュータ読取可能な媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたは他の光ディスク記憶装置、磁気ディスク記憶装置または他の磁気記憶デバイス、または、命令またはデータ構造の形態で所望のプログラムコードを搬送または記憶するために使用可能であり、かつコンピュータによってアクセス可能な任意の他の媒体を備えうる。また、任意の接続は、正確にコンピュータ読取可能な媒体と称されうる。たとえば、ソフトウェアが、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、または、赤外線、無線、およびマイクロ波のような無線技術を使用して、ウェブサイト、サーバ、または他の遠隔ソースから伝送される場合には、同軸ケーブル、光ファイバーケーブル、ツイストペア、ＤＳＬ、または、赤外線、無線、およびマイクロ波のような無線技術は、媒体の定義に含まれる。ディスク（disk）およびディスク（disc）は、本明細書で使用される場合、コンパクトディスク（ＣＤ）（disc）、レーザーディスク（登録商標）（disc）、光ディスク（disc）、デジタル多用途ディスク（ＤＶＤ）（disc）、フロッピー（登録商標）ディスク（disk）、ブルーレイ（登録商標）ディスク（disc）を含み、ディスク（disk）は普通、磁気的にデータを再生し、ディスク（disc）は、レーザーで光学的にデータを再生する。上記の組み合わせもまた、コンピュータ読取可能な媒体の範囲内に含まれるべきである。
[0078] 開示された例示的な実施形態の先の説明は、本発明の製造または使用をいずれの当業者にも可能にさせるために提供される。これらの例示的な実施形態に対するさまざまな変更は、当業者に容易に理解され、本明細書において定義された一般的な原理は、本発明の精神または範囲から逸脱することなく、他の実施形態に適用されうる。したがって、本発明は、本明細書に示された実施形態に限定されることを意図せず、本明細書に開示された原理および新規な特徴と一致する最も広い範囲を与えられるべきである。
[0079] 「決定すること（determining）」という語は、広くさまざまな操作を包含するので、「決定すること」は、計算すること、演算すること、処理すること、導出すること、調査すること、調べること（たとえば、表、データベース、または別のデータ構造を調べること）、確認すること、等を含みうる。また、「決定すること」は、受信すること（たとえば、情報を受信すること）、アクセスすること（たとえば、メモリ内のデータにアクセスすること）、等を含みうる。また、「決定すること」は、解決すること、選択すること、選ぶこと、確立すること、等を含みうる。
[0080] 「〜に基づいて」という句は、そうでないとの明確な指定がない限り、「〜のみに基づいて」を意味するものではない。すなわち、「〜に基づいて」という句は、「〜のみに基づいて」および「少なくとも〜に基づいて」の両方のことを言う。
[0081] 「プロセッサ」という語は、汎用プロセッサ、中央演算処理装置（ＣＰＵ）、マイクロプロセッサ、デジタルシグナルプロセッサ（ＤＳＰ）、コントローラ、マイクロコントローラ、ステートマシン、等を包含するように広く解釈されるべきである。いくつかの状況下では、「プロセッサ」は、特定用途向け集積回路（ＡＳＩＣ）、プログラマブル・ロジック・デバイス（ＰＬＤ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、等を示しうる。「プロセッサ」という語は、処理デバイスの組み合わせ、たとえば、ＤＳＰとマイクロプロセッサの組み合わせ、複数のマイクロプロセッサ、ＤＳＰコアと連携した１つ以上のマイクロプロセッサ、または任意の他のそのような構成を示しうる。
[0082] 「メモリ」という語は、電子情報を記憶することができる任意の電子コンポーネントを包含するように広く解釈されるべきである。メモリという語は、ランダムアクセスメモリ（ＲＡＭ）、読取専用メモリ（ＲＯＭ）、不揮発性ランダムアクセスメモリ（ＮＶＲＡＭ）、プログラム可能な読取専用メモリ（ＰＲＯＭ）、消去可能なプログラム可能な読取専用メモリ（ＥＰＲＯＭ）、電気的に消去可能なＰＲＯＭ（ＥＥＰＲＯＭ）、フラッシュメモリ、磁気または光学データ記憶装置、レジスタ、等といったさまざまなタイプのプロセッサ読取可能な媒体を示しうる。メモリは、プロセッサがメモリから情報を読み取り、および／またはメモリに情報を書き込みうる場合、プロセッサと電子通信しているとみなされる。プロセッサに統合されたメモリは、プロセッサと電子通信している。
[0083] 「命令」および「コード」という語は、任意のタイプのコンピュータ読取可能なステートメント（単数または複数）を含むように広く解釈されるべきである。たとえば、「命令」および「コード」という語は、１つ以上のプログラム、ルーチン、サブルーチン、関数、プロシージャ、等を示しうる。「命令」および「コード」は、単一のコンピュータ読取可能なステートメントまたは多数のコンピュータ読取可能なステートメントを備えうる。
[0084] 本明細書に開示された方法は、説明された方法を達成するための１つ以上のステップまたは操作を備える。方法のステップおよび／または操作は、特許請求の範囲から逸脱せずに、互いに交換されうる。すなわち、特定のステップまたは操作の順序が、説明されている方法の適切な動作のために要求されない限り、特定のステップおよび／または操作の順序および／または使用は、特許請求の範囲から逸脱せずに変更されうる。
[0085] さらに、図４によって例示されたもののように、本明細書において説明された方法および技法を実行するためのモジュールおよび／または他の適切な手段が、デバイスによってダウンロードされうること、および／またはそうでなれば取得されうることが理解されるべきである。たとえば、デバイスは、本明細書において説明された方法を実行する手段の転送を容易にするためにサーバに結合されうる。あるいは、本明細書において説明されたさまざまな方法は、記憶手段（たとえば、ランダムアクセスメモリ（ＲＡＭ）、読取専用メモリ（ＲＯＭ）、コンパクトディスク（ＣＤ）またはフロッピーディスクのような物理記憶媒体、等）によって提供されうるので、デバイスは、そのデバイスに記憶手段を結合または提供すると、さまざまな方法を得ることができる。さらに、本明細書において説明された方法および技法をデバイスに提供するための任意の他の適切な技法が利用されうる。
[0086] 特許請求の範囲が先に示したまさにその構成およびコンポーネントに限定されないことが理解されるべきである。さまざまな変更、変化、バリエーションが、特許請求の範囲から逸脱することなく、本明細書において説明されたシステム、方法、および装置の配置、動作、および詳細においてなされうる。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］ 無線デバイスのための受信機であって、
差動入力を備える低雑音増幅器と、
前記低雑音増幅器に結合されたミキサと、
前記低雑音増幅器の次のステージに結合された２次相互変調低減回路と
を備え、前記２次相互変調低減回路は、前記差動入力のバイアスを提供する、無線デバイスのための受信機。
［Ｃ２］ 前記低雑音増幅器の次のステージは、前記ミキサを備える、Ｃ１に記載の受信機。
［Ｃ３］ 前記２次相互変調低減回路は、
２次相互変調検出およびキャリブレーション回路と、
調節可能なバイアス回路と
を備え、前記調節可能なバイアス回路は、第１のバイアス信号と第２のバイアス信号とを発生し、前記差動入力のうちの第１の差動入力は、前記第１のバイアス信号を受け取り、前記差動入力のうちの第２の差動入力は、前記第２のバイアス信号を受け取る、Ｃ１に記載の受信機。
［Ｃ４］ 前記第１のバイアス信号および前記第２のバイアス信号は、キャリブレーションによって不均衡である、Ｃ３に記載の受信機。
［Ｃ５］ 前記第１のバイアス信号および前記第２バイアス信号は、前記低雑音増幅器の差動入力において電流不均衡を生み出す、Ｃ３に記載の受信機。
［Ｃ６］ 前記第１のバイアス信号および前記第２のバイアス信号は、前記低雑音増幅器の差動入力において電圧不均衡を生み出す、Ｃ３に記載の受信機。
［Ｃ７］ 前記２次相互変調低減回路は、前記ミキサの前に受信信号に導入された２次相互変調歪みを低減する、Ｃ３に記載の受信機。
［Ｃ８］ 前記２次相互変調低減回路は、基板内整合コンポーネント、ルーティングにおける不均衡と、不整合と、前記低雑音増幅器および相互コンダクタンスステージにおける非線形性とによって引き起こされた、前記ミキサの前の２次相互変調歪みを低減する、Ｃ３に記載の受信機。
［Ｃ９］ キャリブレーションを実行することは、２次相互変調歪みを最小化する、Ｃ４に記載の受信機。
［Ｃ１０］ キャリブレーションは、前記第１のバイアス信号と前記第２のバイアス信号との間の前記不均衡を調節することを備える、Ｃ９に記載の受信機。
［Ｃ１１］ 表面弾性波フィルタと、
整合回路と
をさらに備える、Ｃ１に記載の受信機。
［Ｃ１２］ 前記低雑音増幅器の第１の差動出力および第２の差動出力が、前記ミキサに結合される、Ｃ１に記載の受信機。
［Ｃ１３］ 受信機における歪みを低減する方法であって、
無線周波数信号を受信することと、
前記無線周波数信号を増幅することと、
歪みレベルを検出することと、
プログラム可能なインクリメンタル差動バイアスを導入することと、
前記受信機における歪みを低減するために、前記プログラム可能なインクリメンタル差動バイアスをキャリブレーションすることと
を備える方法。
［Ｃ１４］ 前記増幅された無線周波数信号をダウンコンバートすることと、
前記ダウンコンバートされた信号を増幅することと
をさらに備える、Ｃ１３に記載の方法。
［Ｃ１５］ 前記歪みは、２次相互変調歪みを備える、Ｃ１３に記載の方法。
［Ｃ１６］ 前記無線周波数信号は、ミキサの前に導入された２次相互変調歪みを備える、Ｃ１５に記載の方法。
［Ｃ１７］ 基板内整合コンポーネント、ルーティングにおける不均衡と、不整合と、低雑音増幅器および相互コンダクタンスステージにおける非線形性とが、前記２次相互変調歪みを引き起こす、Ｃ１５に記載の方法。
［Ｃ１８］ 前記プログラム可能なインクリメンタル差動バイアスは、第１のバイアス信号と第２バイアス信号とを備え、低雑音増幅器の第１の差動入力が前記第１のバイアス信号を受け取り、前記低雑音増幅器の第２の差動入力が前記第２のバイアス信号を受け取り、前記第１のバイアス信号および前記第２のバイアス信号は不均衡である、Ｃ１５に記載の方法。
［Ｃ１９］ 前記第１のバイアス信号および前記第２のバイアス信号は、前記低雑音増幅器の差動入力において電流不均衡を生み出す、Ｃ１８に記載の方法。
［Ｃ２０］ 前記第１のバイアス信号および前記第２のバイアス信号は、前記低雑音増幅器の差動入力において電圧不均衡を生み出す、Ｃ１８に記載の方法。
［Ｃ２１］ 前記実行されたキャリブレーションは、フィールドキャリブレーションを備え、前記フィールドキャリブレーションは、
送信信号パスの周波数を、ある電力レベルにおいて、受信信号パスの意図された周波数の半分となるようにプログラミングすることと、
低雑音増幅器の出力を測定することと、
２次相互変調歪みを最小化するように前記差動バイアスを調節することと
を備える、Ｃ１５に記載の方法。
［Ｃ２２］ 前記実行されたキャリブレーションは、チップレベルでのファクトリキャリブレーションを備え、前記チップレベルでのファクトリキャリブレーションは、
受信機入力に、受信信号パスの意図された周波数の半分の周波数の、外部の単一の正弦波トーンを印加することと、
受信機出力において出力の振幅を測定することと、
２次相互変調歪みを最小化するように前記差動バイアスを調節することと、
メモリに、前記調節された差動バイアスに関連づけられたコードを記憶することと
を備える、Ｃ１５に記載の方法。
［Ｃ２３］ 前記実行されたキャリブレーションは、基板レベルでのファクトリキャリブレーションを備え、前記基板レベルでのファクトリキャリブレーションは、
受信機入力に、受信信号パスの意図された周波数の半分の周波数の、外部の単一の正弦波トーンを印加することと、
受信機出力において出力の振幅を測定することと、
２次相互変調歪みを最小化するように前記差動バイアスを調節することと、
メモリに、前記調節された差動バイアスに関連づけられたコードを記憶することと
を備える、Ｃ１５に記載の方法。
［Ｃ２４］ 前記実行されたキャリブレーションは、オンチップのトーン発生を備え、前記オンチップのトーン発生は、
前記受信機の内部に発振器を配置することと、
受信機入力に、受信信号パスの意図された周波数の半分の周波数の、前記発振器によって発生された正弦波トーンを印加することと、
受信機出力において出力の振幅を測定することと、
２次相互変調歪みを最小化するように前記差動バイアスを調節することと、
メモリに、前記調節された差動バイアスに関連づけられたコードを記憶することと
を備える、Ｃ１５に記載の方法。
［Ｃ２５］ キャリブレーションが、前記第１のバイアス信号と前記第２バイアス信号との間の前記不均衡を調節する、Ｃ１８に記載の方法。
［Ｃ２６］ 受信機における歪みを低減するように構成された装置であって、
無線周波数信号を受信する手段と、
前記無線周波数信号を増幅する手段と、
歪みレベルを検出する手段と、
前記歪みレベルを使用して、低雑音増幅器の差動入力において、プログラム可能なインクリメンタル差動バイアスを導入する手段と、
前記受信機における歪みを低減するために、前記プログラム可能なインクリメンタル差動バイアスをキャリブレーションする手段と
を備える装置。
［Ｃ２７］ 前記増幅された無線周波数信号をダウンコンバートする手段と、
前記ダウンコンバートされた信号を増幅する手段と
をさらに備える、Ｃ２６に記載の装置。
［Ｃ２８］ 前記歪みは、２次相互変調歪みを備える、Ｃ２６に記載の装置。
［Ｃ２９］ 前記無線周波数信号は、ミキサの前に導入された２次相互変調歪みを備える、Ｃ２８に記載の装置。
［Ｃ３０］ 基板内整合コンポーネント、ルーティングにおける不均衡と、不整合と、前記低雑音増幅器および相互コンダクタンスステージにおける非線形性とが、前記２次相互変調歪みを引き起こす、Ｃ２８に記載の装置。
［Ｃ３１］ 前記プログラム可能なインクリメンタル差動バイアスは、第１のバイアス信号と第２のバイアス信号とを備え、前記低雑音増幅器の第１の差動入力が前記第１のバイアス信号を受け取り、前記低雑音増幅器の第２の差動入力が前記第２のバイアス信号を受け取り、前記第１のバイアス信号および前記第２のバイアス信号は不均衡である、Ｃ２６に記載の装置。
［Ｃ３２］ 命令を有するコンピュータ読取可能な媒体を備えるコンピュータプログラム製品であって、前記命令は、
コンピュータに、無線周波数信号を受信させるコードと、
コンピュータに、前記無線周波数信号を増幅させるコードと、
コンピュータに、歪みレベルを検出させるコードと、
コンピュータに、前記歪みレベルを使用して、低雑音増幅器の差動入力において、プログラム可能なインクリメンタル差動バイアスを導入させるコードと、
コンピュータに、受信機における歪みを低減するために、前記プログラム可能なインクリメンタル差動バイアスをキャリブレーションさせるコードと
を備える、コンピュータプログラム製品。
［Ｃ３３］ 前記命令はさらに、
コンピュータに、前記増幅された無線周波数信号をダウンコンバートさせるコードと、
コンピュータに、前記ダウンコンバートされた信号を増幅させるコードと
を備える、Ｃ３２に記載のコンピュータプログラム製品。
［Ｃ３４］ 前記歪みは、２次相互変調歪みを備える、Ｃ３２に記載のコンピュータプログラム製品。
［Ｃ３５］ 前記無線周波数信号は、ミキサの前に導入された２次相互変調歪みを備える、Ｃ３４に記載のコンピュータプログラム製品。
［Ｃ３６］ 基板内整合コンポーネント、ルーティングにおける不均衡と、不整合と、前記低雑音増幅器および相互コンダクタンスステージにおける非線形性とが、前記２次相互変調歪みを引き起こす、Ｃ３４に記載のコンピュータプログラム製品。
［Ｃ３７］ 前記プログラム可能なインクリメンタル差動バイアスは、第１のバイアス信号と第２のバイアス信号とを備え、前記低雑音増幅器の第１の差動入力が前記第１のバイアス信号を受け取り、前記低雑音増幅器の第２の差動入力が前記第２のバイアス信号を受け取り、前記第１のバイアス信号および前記第２のバイアス信号は不均衡である、Ｃ３２に記載のコンピュータプログラム製品。

Claims (34)

  1. 無線デバイスのための受信機であって、
    差動入力を備える低雑音増幅器と、
    前記低雑音増幅器に結合されたミキサと、
    前記低雑音増幅器の次のステージの出力に結合された２次相互変調低減回路と
    を備え、前記２次相互変調低減回路は、前記低雑音増幅器の入力ステージにおいて、ダウンコンバートされた信号に少なくとも部分的に基づいて第１のバイアス信号および第２のバイアス信号を提供する調節可能なバイアス回路を備え、前記第１のバイアス信号および前記第２のバイアス信号は不均衡であり、前記第１のバイアス信号および前記第２のバイアス信号の不均衡は、前記低雑音増幅器の前記２次非線形性を改善するためにキャリブレーションされる、無線デバイスのための受信機。
  2. 前記低雑音増幅器の次のステージは、前記ミキサを備える、請求項１に記載の受信機。
  3. 前記２次相互変調低減回路は、
    ２次相互変調検出およびキャリブレーション回路を備え、前記差動入力のうちの第１の差動入力は、前記第１のバイアス信号を受け取り、前記差動入力のうちの第２の差動入力は、前記第２のバイアス信号を受け取る、請求項１に記載の受信機。
  4. 前記第１のバイアス信号および前記第２のバイアス信号は、キャリブレーションによって不均衡である、請求項３に記載の受信機。
  5. 前記第１のバイアス信号および前記第２のバイアス信号は、前記低雑音増幅器の差動入力において電流不均衡を生み出す、請求項３に記載の受信機。
  6. 前記第１のバイアス信号および前記第２のバイアス信号は、前記低雑音増幅器の差動入力において電圧不均衡を生み出す、請求項３に記載の受信機。
  7. 前記２次相互変調低減回路は、前記ミキサの前に受信信号に導入された２次相互変調歪みを低減する、請求項３に記載の受信機。
  8. 前記２次相互変調低減回路は、基板内整合コンポーネント、ルーティングにおける不均衡と、不整合と、前記低雑音増幅器および相互コンダクタンスステージにおける非線形性とによって引き起こされた、前記ミキサの前の２次相互変調歪みを低減する、請求項３に記載の受信機。
  9. キャリブレーションを実行することは、２次相互変調歪みを最小化する、請求項４に記載の受信機。
  10. キャリブレーションは、前記第１のバイアス信号と前記第２のバイアス信号との間の前記不均衡を調節することを備える、請求項９に記載の受信機。
  11. 表面弾性波フィルタと、
    整合回路と
    をさらに備え、前記整合回路は前記低雑音増幅器に接続される、請求項１に記載の受信機。
  12. 前記低雑音増幅器の第１の差動出力および第２の差動出力が、前記ミキサに結合される、請求項１に記載の受信機。
  13. 受信機における歪みを低減する方法であって、
    無線周波数信号を受信することと、
    低雑音増幅器を使用して、前記無線周波数信号を増幅することと、
    前記低雑音増幅器の次のステージの出力に結合された２次相互変調低減回路を使用して、歪みレベルを検出することと、
    前記低雑音増幅器の入力ステージにおいて、ダウンコンバートされた信号に少なくとも部分的に基づいて第１のバイアス信号および第２のバイアス信号を導入することと、ここにおいて、前記第１のバイアス信号および前記第２のバイアス信号は不均衡である、
    前記受信機における歪みを低減するために、前記低雑音増幅器の第２次非線形性を改善することにより、前記第１のバイアス信号および前記第２のバイアス信号の不均衡をキャリブレーションすることと
    を備える方法。
  14. 前記増幅された無線周波数信号をダウンコンバートすることと、
    前記ダウンコンバートされた信号を増幅することと
    をさらに備える、請求項１３に記載の方法。
  15. 前記歪みは、２次相互変調歪みを備える、請求項１３に記載の方法。
  16. 前記無線周波数信号は、ミキサの前に導入された２次相互変調歪みを備える、請求項１５に記載の方法。
  17. 基板内整合コンポーネント、ルーティングにおける不均衡と、不整合と、前記低雑音増幅器および相互コンダクタンスステージにおける非線形性とが、前記２次相互変調歪みを引き起こす、請求項１５に記載の方法。
  18. 前記低雑音増幅器の第１の差動入力が前記第１のバイアス信号を受け取り、前記低雑音増幅器の第２の差動入力が前記第２のバイアス信号を受け取る、請求項１５に記載の方法。
  19. 前記第１のバイアス信号および前記第２のバイアス信号は、前記低雑音増幅器の差動入力において電流不均衡を生み出す、請求項１８に記載の方法。
  20. 前記第１のバイアス信号および前記第２のバイアス信号は、前記低雑音増幅器の差動入力において電圧不均衡を生み出す、請求項１８に記載の方法。
  21. 実行されたキャリブレーションは、チップレベルでのファクトリキャリブレーションを備え、前記チップレベルでのファクトリキャリブレーションは、
    受信機入力に、受信信号パスの意図された周波数の半分の周波数の、外部の単一の正弦波トーンを印加することと、
    受信機出力において出力の振幅を測定することと、
    ２次相互変調歪みを最小化するように差動バイアスを調節することと、
    メモリに、前記調節された差動バイアスに関連づけられたコードを記憶することと
    を備える、請求項１５に記載の方法。
  22. キャリブレーションが、前記第１のバイアス信号と前記第２のバイアス信号との間の前記不均衡を調節する、請求項１８に記載の方法。
  23. 受信機における歪みを低減するように構成された装置であって、
    無線周波数信号を受信する手段と、
    前記無線周波数信号を増幅する手段と、
    歪みレベルを検出する手段と、前記歪みレベルを検出する手段は、前記無線周波数信号を増幅する手段の次のステージの出力に結合される、
    低雑音増幅器の差動入力において、ダウンコンバートされた信号に少なくとも部分的に基づいて第１のバイアス信号および第２のバイアス信号を導入する手段と、ここにおいて、前記第１のバイアス信号および前記第２のバイアス信号は不均衡である、
    前記受信機における歪みを低減するために、前記低雑音増幅器の第２次非線形性を改善することにより、前記第１のバイアス信号および前記第２のバイアス信号の不均衡をキャリブレーションする手段と
    を備える装置。
  24. 前記増幅された無線周波数信号をダウンコンバートする手段と、
    前記ダウンコンバートされた信号を増幅する手段と
    をさらに備える、請求項２３に記載の装置。
  25. 前記歪みは、２次相互変調歪みを備える、請求項２３に記載の装置。
  26. 前記無線周波数信号は、ミキサの前に導入された２次相互変調歪みを備える、請求項２５に記載の装置。
  27. 基板内整合コンポーネント、ルーティングにおける不均衡と、不整合と、前記低雑音増幅器および相互コンダクタンスステージにおける非線形性とが、前記２次相互変調歪みを引き起こす、請求項２５に記載の装置。
  28. 前記低雑音増幅器の第１の差動入力が前記第１のバイアス信号を受け取り、前記低雑音増幅器の第２の差動入力が前記第２のバイアス信号を受け取る、請求項２３に記載の装置。
  29. 命令を有する非一時的なコンピュータ読取可能な記録媒体であって、前記命令は、
    コンピュータに、無線周波数信号を受信させるコードと、
    コンピュータに、低雑音増幅器を使用して、前記無線周波数信号を増幅させるコードと、
    コンピュータに、前記低雑音増幅器の次のステージの出力に結合された２次相互変調低減回路を使用して、歪みレベルを検出させるコードと、
    コンピュータに、前記低雑音増幅器の差動入力において、ダウンコンバートされた信号に少なくとも部分的に基づいて第１のバイアス信号および第２のバイアス信号を導入させるコードと、ここにおいて、前記第１のバイアス信号および前記第２のバイアス信号は不均衡である、
    コンピュータに、受信機における歪みを低減するために、前記低雑音増幅器の第２次非線形性を改善することにより、前記第１のバイアス信号および前記第２のバイアス信号の不均衡をキャリブレーションさせるコードと
    を備える、コンピュータ読取可能な記録媒体。
  30. 前記命令はさらに、
    コンピュータに、前記増幅された無線周波数信号をダウンコンバートさせるコードと、
    コンピュータに、前記ダウンコンバートされた信号を増幅させるコードと
    を備える、請求項２９に記載のコンピュータ読取可能な記録媒体。
  31. 前記歪みは、２次相互変調歪みを備える、請求項２９に記載のコンピュータ読取可能な記録媒体。
  32. 前記無線周波数信号は、ミキサの前に導入された２次相互変調歪みを備える、請求項３１に記載のコンピュータ読取可能な記録媒体。
  33. 基板内整合コンポーネント、ルーティングにおける不均衡と、不整合と、前記低雑音増幅器および相互コンダクタンスステージにおける非線形性とが、前記２次相互変調歪みを引き起こす、請求項３１に記載のコンピュータ読取可能な記録媒体。
  34. 前記低雑音増幅器の第１の差動入力が前記第１のバイアス信号を受け取り、前記低雑音増幅器の第２の差動入力が前記第２のバイアス信号を受け取る、請求項２９に記載のコンピュータ読取可能な記録媒体。
JP2013531755A 2010-09-28 2011-09-28 キャリブレーションを使用してミキサの前の差動受信機パスにおける非線形性を低減すること Expired - Fee Related JP5866366B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/892,702 2010-09-28
US12/892,702 US9325360B2 (en) 2010-09-28 2010-09-28 Reducing non-linearities in a differential receiver path prior to a mixer using calibration
PCT/US2011/053612 WO2012050864A1 (en) 2010-09-28 2011-09-28 Reducing non-linearities in a differential receiver path prior to a mixer using calibration

Publications (2)

Publication Number Publication Date
JP2013543313A JP2013543313A (ja) 2013-11-28
JP5866366B2 true JP5866366B2 (ja) 2016-02-17

Family

ID=44774173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013531755A Expired - Fee Related JP5866366B2 (ja) 2010-09-28 2011-09-28 キャリブレーションを使用してミキサの前の差動受信機パスにおける非線形性を低減すること

Country Status (6)

Country Link
US (1) US9325360B2 (ja)
EP (1) EP2622746A1 (ja)
JP (1) JP5866366B2 (ja)
KR (1) KR101599592B1 (ja)
CN (1) CN103125076B (ja)
WO (1) WO2012050864A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8653892B2 (en) * 2011-06-23 2014-02-18 Cheng-Han Wang Systematic intermodulation distortion calibration for a differential LNA
US8843082B2 (en) 2012-02-14 2014-09-23 Intel Mobile Communications GmbH Cancellation of RF second-order intermodulation distortion
US8744363B2 (en) * 2012-02-14 2014-06-03 Intel Mobile Communications GmbH Cancellation of RF second-order intermodulation distortion
US8787864B2 (en) * 2012-11-30 2014-07-22 Qualcomm Incorporated Receiver IIP2 analog calibration
US9197279B2 (en) * 2013-03-15 2015-11-24 Blackberry Limited Estimation and reduction of second order distortion in real time
EP2779561B1 (en) * 2013-03-15 2019-03-13 BlackBerry Limited Estimation and reduction of second order distortion in real time
US9136889B2 (en) * 2013-09-09 2015-09-15 Mstar Semiconductor, Inc. Mixer biasing for intermodulation distortion compensation
US9178473B2 (en) 2013-12-19 2015-11-03 Qualcomm Incorporated Distortion cancellation for low noise amplifier (LNA) non-linear second order products
JP6349242B2 (ja) * 2014-12-11 2018-06-27 パナソニック株式会社 受信装置及びその歪み抑圧方法、半導体装置並びに電子機器
EP3602776B1 (en) * 2017-03-27 2021-04-21 Kumu Networks, Inc. Enhanced linearity mixer
US10135472B1 (en) * 2017-08-29 2018-11-20 Analog Devices Global Apparatus and methods for compensating radio frequency transmitters for local oscillator leakage
US10644663B1 (en) * 2018-10-29 2020-05-05 Texas Instruments Incorporated Low power radio frequency signal detector
WO2020172877A1 (zh) * 2019-02-28 2020-09-03 华为技术有限公司 一种校正接收机的互调失真信号的方法及装置
CN110113065A (zh) * 2019-05-05 2019-08-09 Oppo广东移动通信有限公司 电子设备的天线装置及电子设备
CN114208025A (zh) * 2019-07-31 2022-03-18 Qorvo美国公司 可重新配置的放大器
CN110719079B (zh) * 2019-10-17 2023-06-27 成都铭峰新源科技有限公司 一种信号放大滤波调理卡
KR102591192B1 (ko) * 2022-03-03 2023-10-20 한국과학기술원 시스템 성능 안정화를 위한 신호 보상 피드백 회로 및 알고리즘이 적용된 rf 시스템 및 그 동작 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3672590B2 (ja) 1994-06-20 2005-07-20 株式会社東芝 無線機
US6175279B1 (en) * 1997-12-09 2001-01-16 Qualcomm Incorporated Amplifier with adjustable bias current
US7657241B2 (en) * 2002-02-01 2010-02-02 Qualcomm, Incorporated Distortion reduction calibration
US6819914B2 (en) * 2002-02-07 2004-11-16 Rf Micro Devices, Inc. Differential mixer injection with optional step gain control
WO2004010576A1 (en) * 2002-07-24 2004-01-29 Sirific Wireless Corporation Multi-standard amplifier
US6992519B2 (en) 2004-02-11 2006-01-31 Nokia Corporation Method and apparatus providing cancellation of second order intermodulation distortion and enhancement of second order intercept point (IIP2) in common source and common emitter transconductance circuits
US20060234664A1 (en) * 2005-01-13 2006-10-19 Mediatek Incorporation Calibration method for suppressing second order distortion
KR100643608B1 (ko) 2005-08-17 2006-11-10 삼성전자주식회사 고주파 수신 칩의 자동교정회로 및 방법
US8050649B2 (en) 2005-08-30 2011-11-01 Qualcomm Incorporated Downconversion mixer with IM2 cancellation
KR100720643B1 (ko) * 2005-10-20 2007-05-21 삼성전자주식회사 2차 혼변조 왜곡 보정 회로
US7554380B2 (en) * 2005-12-12 2009-06-30 Icera Canada ULC System for reducing second order intermodulation products from differential circuits
US8170487B2 (en) * 2006-02-03 2012-05-01 Qualcomm, Incorporated Baseband transmitter self-jamming and intermodulation cancellation device
US8521198B2 (en) * 2006-05-12 2013-08-27 Qualcomm, Incorporated Dynamic LNA switch points based on channel conditions
JP4784783B2 (ja) * 2006-07-24 2011-10-05 財団法人名古屋産業科学研究所 チューナおよびチューナの製造方法
US7876867B2 (en) * 2006-08-08 2011-01-25 Qualcomm Incorporated Intermodulation distortion detection and mitigation
JP4894503B2 (ja) * 2006-12-22 2012-03-14 ソニー株式会社 無線通信装置
US8035447B2 (en) 2007-08-21 2011-10-11 Qualcomm, Incorporated Active circuits with load linearization
US8045944B2 (en) 2007-09-14 2011-10-25 Qualcomm Incorporated Offset correction for passive mixers
US7656229B2 (en) * 2008-01-28 2010-02-02 Qualcomm, Incorporated Method and apparatus for reducing intermodulation distortion in an electronic device having an amplifier circuit
US8149955B2 (en) * 2008-06-30 2012-04-03 Telefonaktiebolaget L M Ericsson (Publ) Single ended multiband feedback linearized RF amplifier and mixer with DC-offset and IM2 suppression feedback loop
ES2406705T3 (es) 2008-12-12 2013-06-07 St-Ericsson Sa Método y sistema de calibración de un punto de interceptación de intermodulación de segundo orden de un transceptor de radio

Also Published As

Publication number Publication date
JP2013543313A (ja) 2013-11-28
CN103125076A (zh) 2013-05-29
US9325360B2 (en) 2016-04-26
US20120077453A1 (en) 2012-03-29
CN103125076B (zh) 2016-04-20
WO2012050864A1 (en) 2012-04-19
KR101599592B1 (ko) 2016-03-03
EP2622746A1 (en) 2013-08-07
KR20130071488A (ko) 2013-06-28

Similar Documents

Publication Publication Date Title
JP5866366B2 (ja) キャリブレーションを使用してミキサの前の差動受信機パスにおける非線形性を低減すること
US10027358B2 (en) Harmonic selective full-band capture receiver with digital harmonic rejection calibration
US10673658B2 (en) Image distortion correction in a wireless terminal
US8478222B2 (en) I/Q calibration for walking-IF architectures
US20140329484A1 (en) Jammer resistant noise cancelling receiver front end
KR102492442B1 (ko) 단일 트랜지스터를 사용하여 lo 누설 및 이미지 제거를 검출하는 방법 및 장치
US9749172B2 (en) Calibration method and calibration apparatus for calibrating mismatch between first signal path and second signal path of transmitter/receiver
US8787864B2 (en) Receiver IIP2 analog calibration
TWI530135B (zh) 接收器以及其交互調變失真補償方法
US10111280B2 (en) Multi-carrier base station receiver
US11581852B2 (en) Systems and methods for detecting local oscillator leakage and image tone in I/Q mixer based transceivers
US10425071B2 (en) Fast settling peak detector
CN104980388B (zh) 用于窄带信号正交误差校正的***和方法
Han et al. I/Q balance-enhanced wideband receiver front-end for 2G/3G/4G/5G NR cellular applications
KR20180015048A (ko) 믹서 출력에서 고조파를 제거하여 송신기를 선형화하는 시스템 및 방법
US11528179B1 (en) System, apparatus, and method for IQ imbalance correction for multi-carrier IQ transmitter
US11171636B2 (en) Methods and apparatus for phase imbalance correction
US9391651B1 (en) Amplifier with reduced harmonic distortion
Janssen Methodologies for multi-radio coexistence: Self-interference suppression techniques
Lei et al. I/Q mismatch calibration based on digital baseband
Klumperink et al. Interference rejection in receivers by frequency translated low-pass filtering and digitally enhanced harmonic-rejection mixing

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140404

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150120

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150420

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150520

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160104

R150 Certificate of patent or registration of utility model

Ref document number: 5866366

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees