JP5864193B2 - スイッチング電源回路 - Google Patents
スイッチング電源回路 Download PDFInfo
- Publication number
- JP5864193B2 JP5864193B2 JP2011220135A JP2011220135A JP5864193B2 JP 5864193 B2 JP5864193 B2 JP 5864193B2 JP 2011220135 A JP2011220135 A JP 2011220135A JP 2011220135 A JP2011220135 A JP 2011220135A JP 5864193 B2 JP5864193 B2 JP 5864193B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- load
- voltage
- source
- channel mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
- Dc-Dc Converters (AREA)
Description
降圧型のスイッチング電源回路は、例えば、パソコンにおいて、相対的に高電圧である蓄電池の出力電圧を、相対的に低電圧で駆動され大電流を消費するCPU等の集積回路用の電源電圧に変換するために利用される。
スイッチング電源回路は、スイッチ、インダクタ、および前記スイッチのオンオフをパルス制御する制御回路を含んで構成される。
従来、制御回路の電源電圧を低くするようにしたスイッチング電源回路として、例えば、図10に示すスイッチング電源回路が提案されている。また、このような制御回路の電源電圧を低くするようにしたスイッチング電源回路として、入力電源の投入時と出力の軽負荷または無負荷時に比較して、スイッチング素子が定常動作を行っているときの方が、制御回路に供給する直流電圧の経路に設けられる抵抗器の消費電力が小さくなるように構成したスイッチング電源回路も提案されている(例えば、特許文献1参照)。
内部電源生成回路Vsupgenは、演算増幅器AMP1、電流源S1、電流リミッタIgen1、カレントミラー回路CM1およびCM2、バイパス容量Csupを含んで構成される。
演算増幅器AMP1は、非反転入力端子に基準電圧Vref1が与えられ、反転入力端子に内部電源電圧Vsupが与えられ、基準電圧Vref1と内部電源電圧Vsupとの差分に応じた信号を電流源S1の制御端子に出力する。
電流リミッタIgen1は、電流源S1の電流Ig1がリミット電流Irefを越えないように制限する回路である。
カレントミラー回路CM1は、ソースが入力端子101に接続され且つダイオード接続されたPチャネルMOSトランジスタP1と、ソースが入力端子101に接続され且つゲートがPチャネルMOSトランジスタP1のゲートと共通接続されたPチャネルMOSトランジスタP2と、これらPチャネルMOSトランジスタP1およびP2のゲートの共通接続部と入力端子101との間に介在し、スイッチとして機能するPチャネルMOSトランジスタP3と、PチャネルMOSトランジスタP1のゲートとドレインとの間に介在し、PチャネルMOSトランジスタP1のゲートドレイン間のオンオフを行うPチャネルMOSトランジスタP4とを含んで構成される。
カレントミラー回路CM2は、ソースが出力端子102に接続され且つダイオード接続されたPチャネルMOSトランジスタP5と、ソースが出力端子102に接続され且つゲートがPチャネルMOSトランジスタP5のゲートと共通接続されたPチャネルMOSトランジスタP6と、これらPチャネルMOSトランジスタP5およびP6のゲートの共通接続部と出力端子102との間に介在し、スイッチとして機能するPチャネルMOSトランジスタP7と、PチャネルMOSトランジスタP5のゲートおよびドレイン間に介在し、PチャネルMOSトランジスタP5のゲートドレイン間のオンオフを行うPチャネルMOSトランジスタP8とを含んで構成される。
すなわちPチャネルMOSトランジスタP3およびPチャネルMOSトランジスタP8のゲートには選択信号SELが入力され、PチャネルMOSトランジスタP4およびPチャネルMOSトランジスタP7のゲートには反転選択信号SEL_Bが入力される。
定常時には、選択信号SEL及び反転選択信号SEL_Bの論理を反転してカレントミラー回路CM2を選択し、出力端子102の出力電圧Voutから内部電源電圧Vsupを生成するためカレントミラー回路CM2を動作させる。
そして、内部電源生成回路Vsupgenで生成された内部電源電圧Vsupを電源電圧として制御回路Ctrlが動作し、制御回路Ctrlが電圧変換回路Convを構成するスイッチング素子を制御することにより、電圧変換回路Convにより入力電圧Vinが一定電圧に変換されて出力電圧Voutとして出力端子102から出力される。
図11は、内部電源生成回路Vsupgenを説明するためのタイミングチャートである。図11において、(a)は選択信号SEL、(b)は反転選択信号SEL_B、(c)はカレントミラー回路CM1のミラー電流Im1、(d)はカレントミラー回路CM2のミラー電流Im2、(e)は制御回路Ctrlへの供給電流Isupを表したものである。
そのため、PチャネルMOSトランジスタP3はオフ、PチャネルMOSトランジスタP4はオンとなる。すなわち、カレントミラー回路CM1は動作し、ミラー電流Im1を出力する(図11(c))。
図10に示したスイッチング電源回路は、上述した構成及びスイッチング動作により、入力電圧Vinと出力電圧Voutとを切り替え、供給電流Isupをバイパス容量Csupに供給し、内部電源電圧Vsupを生成して制御回路Ctrlへ電力供給を行う。
つまり、図11(e)に示すように、PチャネルMOSトランジスタP3、P4、P7、P8がオンオフし、作動する回路がカレントミラー回路CM1とカレントミラー回路CM2とで切り替わるタイミングで、供給電流Isupに変動が発生するという問題がある。
そして、供給電流Isupの変動量は、上述した時定数による電力供給の不足時間などで決まる。
このような供給電流Isupの変動を抑制するためには、バイパス容量Csupの容量値を大きくする必要がある。これはすなわち、スイッチング電源回路の大型化を招くことになる。
特に、集積回路でスイッチング電源回路を実現する際には、大きな容量値の容量は、集積回路に内蔵することは困難であるため、集積回路の外に、外付け部品として容量を備える必要があり、部品数が多くなる。つまり、スイッチング電源回路全体が大型化する。
請求項3にかかるスイッチング電源回路は、請求項2記載のスイッチング電源回路において、前記第1の電流生成部は、前記第2の基準電流を、予め設定したリミット電流以下に制限する電流リミッタを備えることを特徴としている。
請求項6にかかるスイッチング電源回路は、請求項3または請求項5に記載のスイッチング電源回路において、前記電流リミッタは、ピースワイズリニア信号を入力し、前記ピースワイズリニア信号に応じて前記リミット電流を設定することを特徴としている。
(第1実施形態)
まず、本発明の第1実施形態における、スイッチング電源回路を説明する。
(スイッチング電源回路の構成)
図1は、第1実施形態におけるスイッチング電源回路の一例を示す回路図である。
第1実施形態における内部電源生成回路Vsupgen1は、スイッチング電源回路100の入力端子101および出力端子102のそれぞれに接続され、入力端子101の入力電圧Vin(第1の電圧)と出力端子102の出力電圧Vout(第2の電圧)とを選択的に入力し、入力端子101の入力電圧Vinまたは出力端子102の出力電圧Voutを電力供給源として制御回路Ctrl1に内部電源電圧Vsup1を出力する。
電流リミッタIgen11は、電流源S11が生成する基準電流Ig11を受けて、基準電流Ig11がリミット電流i(Ilim11)を超えないように制限する。つまり、基準電流Ig11の電流範囲は、0≦Ig11≦i(Ilim11)となる。また、電流リミッタIgen11は、リミッタ入力端子301から部分的に線形な信号(ピースワイズリニア信号)を入力し、ピースワイズリニア信号に基づき、当該ピースワイズリニア信号に応じて変化するリミット電流i(Ilim11)を生成する。そして、電流リミッタIgen11は、内部電源生成回路Vsupgen1の電力供給源を、リミット電流i(Ilim11)に応じて、ピースワイズリニアに切り替える。
ピースワイズリニア信号は、出力端子102に接続される負荷の状態に応じて“0”または“リミット電流の最大値である電流リミット値I(Ilim11)に応じた電圧”から“電流リミット値I(Ilim11)に応じた電圧”または“0”に線形に遷移する電圧信号であり、外部からリミッタ入力端子301に入力される。
そして、ピースワイズリニア信号は、使用する負荷の状態の設定を“重負荷”から“軽負荷”に切り替えるとき、“0”から“電流リミット値I(Ilim11)に応じた電圧”に線形に遷移する。また、使用する負荷の状態の設定を“軽負荷”から“重負荷”に切り替えるとき、“電流リミット値I(Ilim11)に応じた電圧”から“0”に線形に遷移する。
なお、ここでは、電流リミッタIgen11を上述した構成とし、ピースワイズリニア信号に基づきリミット電流i(Ilim11)をピースワイズリニアに切り換える構成としたが、この構成に限らず、“重負荷”のときローレベルで、“軽負荷”のときハイレベルとなる制御信号を入力し、ローレベルとハイレベルの切り替わりで、リミット電流i(Ilim11)をピースワイズリニアに切り替えるような構成としてもよい。
一方、電流リミッタIgen12は、電流源S12が生成する基準電流Ig12′(第1の基準電流)を受けて、基準電流Ig12′が電流リミット値I(Ilim12)を超えないように制限する。つまり、基準電流Ig12′の電流範囲は、0≦Ig12′≦I(Ilim12)となる。
図1において、電流源CM11は、基準電流Ig11を検出する電流センサP11と、電流センサP11が検出した信号を制御信号として入力し、制御信号に応じた電流Im11およびIm12をそれぞれ生成する電流源P12およびP13を含んで構成される。
図1において、電流源CM12は、基準電流Ig12を検出する電流センサP14と、電流センサP14が検出した信号を制御信号として入力し、制御信号に応じた電流Im13を生成する電流源P15とを含んで構成される。
そして、電流源P13の出力ノード(矢印の終点側)と、電流源P15の出力ノード(矢印の終点側)とはそれぞれ結線され、電流加算されて制御回路Ctrl1が消費する所定電流値の供給電流Isup(駆動電流)が生成される。
本発明のスイッチング電源回路100は、上述した構成とすることによって、バイパス容量Csup1の容量値を大きくすることなく、内部電源生成回路Vsupgen1における供給電流Isup1の変動を抑制できるという効果を奏する。
ここで、電流源CM11、S11および電流リミッタIgen11が第1の電流生成部に対応し、電流源Cm12、S12および電流リミッタIgen12が第2の電流生成部に対応し、電流源S12が第1の基準電流源に対応し、電流源S11が第2の基準電流源に対応している。
図2は、本発明の第1実施形態に係るスイッチング電源回路100の具体的な構成例を示す回路図である。
まず、本発明の第1実施形態におけるスイッチング電源回路100の内部電源生成回路Vsupgen1の構成を説明する。
内部電源生成回路Vsupgen1は、図2に示すように、カレントミラー回路CM11およびCM12と、電流リミッタIgen11およびIgen12と、演算増幅器AMP11と、電流源S11およびS12と、バイパス容量Csup1とを備えている。
図1に示した電流源CM11およびCM12が、図2におけるカレントミラー回路CM11およびCM12にそれぞれ対応する。
なお、図1に示した電流センサP11、電流源P12およびP13が、図2におけるPチャネルMOSトランジスタP11、P12、P13にそれぞれ対応する。
カレントミラー回路CM12は、PチャネルMOSトランジスタP14およびP15を含んで構成され、PチャネルMOSトランジスタP14およびP15は、各ソースが出力端子102に接続され、各ゲートが互いに共通接続され、その共通接続部がPチャネルMOSトランジスタP14のドレインに接続されている。
また、PチャネルMOSトランジスタP12およびP14の各ドレインは、互いに共通接続されており、PチャネルMOSトランジスタP13およびP15の各ドレインは、互いに共通接続されている。
電流源S11は、NチャネルMOSトランジスタで構成され、PチャネルMOSトランジスタP11のドレインと、電流リミッタIgen11を構成する後述のNチャネルMOSトランジスタN12のドレインとの間に介在する。電流源S11は、制御端子であるゲートが演算増幅器AMP11の出力端子に接続され、ソースがNチャネルMOSトランジスタN12のドレインに接続され、ドレインがPチャネルMOSトランジスタP11のドレインにそれぞれ接続されている。
電流源S12は、NチャネルMOSトランジスタで構成され、PチャネルMOSトランジスタP12およびP14の各ドレインの共通接続部と電流リミッタIgen12を構成する後述のNチャネルMOSトランジスタN14のドレインとの間に介在する。電流源S2は、制御端子であるゲートが演算増幅器AMP11の出力端子に接続され、ソースがNチャネルMOSトランジスタN14のドレインに接続され、ドレインがPチャネルMOSトランジスタP12およびP14の各ドレインの共通接続部にそれぞれ接続されている。
電流リミッタIgen11は、リミット電流を生成するためのリミット電流源Ilim11と、リミッタ入力端子301から、部分的に線形な信号(ピースワイズリニア信号)を入力し、ピースワイズリニア信号に応じた制御電流を生成する制御電流源Ictrl11と、NチャネルMOSトランジスタN11およびN12とを含んで構成される。NチャネルMOSトランジスタN11およびN12は、各ソースがグラウンドに接地され、各ゲートが互いに共通接続され、その共通接続部がNチャネルMOSトランジスタN11のドレインと、リミット電流源Ilim11の一端と、制御電流源Ictrl11の一端に接続されている。リミット電流源Ilim11の他端は入力電圧Vinが与えられ、制御電流源Ictrl11の他端はグラウンドに接地されている。
図3は、制御電流源Ictrl11の一例を示す回路図であって、制御電流源Ictrl11は、演算増幅器AMP3と、抵抗R5と、抵抗R5の一端にソースが接続されたNチャネルMOSトランジスタN5とを含んで構成され、演算増幅器AMP3は、非反転入力端子がリミッタ入力端子301に接続される。演算増幅器AMP3の反転入力端子が抵抗R5の一端とNチャネルMOSトランジスタN5のソースとに接続され、出力端子がNチャネルMOSトランジスタN5のゲートに接続されている。
図3に示した制御電流源Icrtl11は、リミッタ入力端子301の電圧を演算増幅器AMP3の仮想短絡(バーチャルショート)により抵抗R5の一端に生成し、端子302とグラウンドとの間に、リミッタ入力端子301の電圧に応じた電流i(Ictrl11)を流す。すなわち、リミッタ入力端子301の電圧の波形に応じた波形の電流を生成することができる。
すなわち、基準電流Ig12′は、リミット電流i(Ilim12)により制限され、基準電流Ig12′は0≦Ig12′≦i(Ilim12)の範囲で変位する。
そして、バイパス容量Csup1の両端電圧が、内部電源生成回路Vsupgen1が出力する内部電源電圧Vsup1として、制御回路Ctrl1に出力される。
なお、本第1実施形態では、カレントミラー回路CM11およびCM12をPチャネルMOSトランジスタP11〜P15で構成し、電流リミッタIgen11およびIgen12をNチャネルMOSトランジスタN11〜N14で構成し、電流源S11およびS12をそれぞれNチャネルMOSトランジスタで構成したが、MOSトランジスタに限らずバイポーラトランジスタを用いて構成することもできる。バイポーラトランジスタを用いる場合、各NチャネルMOSトランジスタはNPN型バイポーラトランジスタに置き換え、各PチャネルMOSトランジスタはPNP型バイポーラトランジスタに置き換えればよい。このとき、各MOSトランジスタのゲート、ソース、ドレインは、置き換える各バイポーラトランジスタのベース、エミッタ、コレクタとすればよい。
次に、本発明の第1実施形態におけるスイッチング電源回路100の制御回路Ctrl1の構成を説明する。
制御回路Ctrl1は、図2に示すように、抵抗R1〜R4と、容量C1と、演算増幅器AMP2と、コンパレータCMP1と、鋸波生成回路OSCと、ドライバDRVと、を備えている。
抵抗R1は、一端が出力端子102に接続され、他端が抵抗R2の一端に共通接続され、抵抗R2の他端はグラウンドに接地されている。抵抗R1およびR2は直列抵抗を成し、出力端子102の出力電圧Voutを分圧した電圧をその共通接続部より出力する。
コンパレータCMP1は、非反転入力端子が積分器の出力、すなわち演算増幅器AMP2の出力端子に接続され、反転入力端子が鋸波生成回路OSCの出力端子に接続されており、積分器の出力信号、すなわち演算増幅器AMP2の出力信号と鋸波生成回路OSCの出力信号とを比較してPWM信号を生成する。
また、演算増幅器AMP2、コンパレータCMP1、ドライバDRVの電源端子には、内部電源生成回路Vsupgen1が出力する内部電源電圧Vsup1が与えられる。
制御回路Ctrl1は、内部電源生成回路Vsupgen1が生成する内部電源電圧Vsup1を電源電圧として動作する。上述した構成において、演算増幅器AMP2、コンパレータCMP1、ドライバDRVは、内部電源電圧Vsup1で動作する。
抵抗R1およびR2により分圧された電圧は、抵抗R3、R4、容量C1および演算増幅器AMP2で構成される積分器に入力され、基準電圧Vref2を基準に積分される。ここで、基準電圧Vref2は、所望とする出力電圧Voutに相当する電圧である。すなわち、積分器は、出力電圧Voutの、所望電圧からの誤差に相当する電圧を積分して、その積分電圧をコンパレータCMP1の非反転入力端子に出力する。
次に、本発明の第1実施形態におけるスイッチング電源回路100の、電圧変換回路Conv1の構成を説明する。
電圧変換回路Conv1は、図2に示すように、スイッチS3およびS4と、インダクタL1と、容量Coutとを含んで構成される。
スイッチS3は、PチャネルMOSトランジスタで構成され、ソースが入力端子101に接続され、ゲートが制御回路Ctrl1のドライバDRVの一方の出力端子に接続されている。
スイッチS3およびS4は、ドライバDRVが出力するPWM信号のデューティに応じてスイッチング動作を行い、その共通接続部に、入力端子101の入力電圧Vinを間欠的に伝達する。
容量Coutは、一端が出力端子102に接続され、他端がグラウンドに接地されている。
インダクタL1および容量Coutはリアクタンスフィルタを成し、スイッチS3およびS4の共通接続部に間欠的に伝達される入力電圧Vinを平滑化して、入力電圧Vinを降圧した電圧を出力電圧Voutとして出力端子102に出力する。
PWM信号がハイレベルのとき、スイッチS3は、PチャネルMOSトランジスタであるのでオフし、スイッチS4は、NチャネルMOSトランジスタであるのでオンする。このとき、スイッチS3およびS4の共通接続部にはグラウンド電圧が伝達される。
つまり、スイッチS3およびS4の共通接続部には入力電圧VinがPWM信号のデューティに応じて間欠的に伝達される。
次に、本発明の第1実施形態に係るスイッチング電源回路100の動作を説明する。
(内部電源生成回路の動作)
まず、本発明の第1実施形態に係るスイッチング電源回路100における、内部電源生成回路Vsupgen1の動作について図4を参照して説明する。
図4は、本発明の第1実施形態の動作を説明するためのタイミングチャートである。図4は各時刻における各部の電流波形を表したものであって、横軸は時間、縦軸は電流値を表す。図4において(a)は、制御電流源Ictrl11の電流値i(Ictrl11)、(b)はNチャネルMOSトランジスタN11のドレインソース間に流れる電流値Il11およびNチャネルMOSトランジスタN13のドレインソース間に流れる電流値I12、(c)は電流源S11の基準電流Ig11、(d)はPチャネルMOSトランジスタP14のソースドレイン間に流れる電流値Ig12,(e)は供給電流Isup1を表す。
そして、電流リミッタIgen11により電流が制限されていないときの電流源S11の基準電流Ig11をIsup1、電流源S12の基準電流Ig12′をIsup1とし、Isup1は、リミット電流源Ilim11およびIlim12の電流リミット値I(Ilim0)よりも小さい値とする。
つまり、時刻t0からt2までの期間は、供給電流Isup1を生成するための電圧を入力電圧Vinから出力電圧Voutに切り替える期間である。
時刻t3からt5までの期間は、供給電流Isup1を生成するための電圧を出力電圧Voutから入力電圧Vinに切り替える期間である。
時刻t0までの期間と時刻t5以降の期間は、電流リミッタIgen11において、制御電流源Ictrl11の電流値i(Ictrl11)は“0”であるので、NチャネルMOSトランジスタN11のドレインソース間に流れる電流値Il11はI(Ilim0)となる。
(時刻t0からt1までの期間と時刻t4からt5までの期間)
時刻t0からt1までの期間と時刻t4からt5までの期間は、電流Il11は基準電流Ig11より大きいので、NチャネルMOSトランジスタN12のドレインソース間に流れる電流値はIg11となる(図4(c))。
また、電流リミッタIgen12において、NチャネルMOSトランジスタN13のドレインソース間に流れる電流値Il12はI(Ilim0)となる。電流Il12は電流源S12の基準電流Ig12′より大きいので、NチャネルMOSトランジスタN14のドレインソース間に流れる電流値はIg12′となる。
そして、制御回路Ctrl1に供給される供給電流Isup1は、“Im12+Im13”、すなわち“Isup1”となる。
このときの供給電流Isup1の波形を図4(e)に示す。図4(e)に示すように、供給電流Isup1の波形は平坦である。
時刻t1からt2までの期間は、電流リミッタIgen11において、制御電流源Ictrl11の電流値i(Ictrl11)は“I(Ilim0)−Ig11”から“I(Ilim0)”まで線形に単調増加するので、NチャネルMOSトランジスタN11のドレインソース間に流れる電流値Il11は、傾きが電流値i(Ictrl11)の傾きの絶対値と同じで符号が逆となる“Ig11”から“0”まで単調減少する線形関数となり(図4(b))、NチャネルMOSトランジスタN12のドレインソース間に流れる電流値Ig11は、電流リミッタIgen11により電流が制限され、“Ig11”から“0”まで単調減少する線形関数となる(図4(c))。
また、電流リミッタIgen12において、NチャネルMOSトランジスタN13のドレインソース間に流れる電流値Il12は“I(Ilim0)”となる。電流Il12は電流源S12の基準電流Ig12′より大きいので、NチャネルMOSトランジスタN14のドレインソース間に流れる電流値はIg12′となる。
このときの供給電流Isup1の波形を図4(e)に示す。図4(e)に示すように、供給電流Isup1の波形は平坦である。
時刻t2からt3までの期間は、電流リミッタIgen11において、制御電流源Ictrl11の電流値i(Ictrl11)はI(Ilim0)であるので、NチャネルMOSトランジスタN11のドレインソース間に流れる電流値は“0”となり、NチャネルMOSトランジスタN12のドレインソース間に流れる電流値は、電流リミッタIgen11により電流が制限され、“0”となる。
また、電流リミッタIgen12において、NチャネルMOSトランジスタN13のドレインソース間に流れる電流値Il12はI(Ilim0)となる(図4(b))。電流Il12は電流源S12の基準電流Ig12′より大きいので、NチャネルMOSトランジスタN14のドレインソース間に流れる電流値はIg12′となる。
そして、制御回路Ctrl1に供給される供給電流Isup1は、“Im12+Im13”であるためIsup1となる。
時刻t3からt4までの期間は、電流リミッタIgen11において、制御電流源Ictrl11の電流値i(Ictrl11)は“I(Ilim0)”から“Ig11”まで線形に単調減少するので、NチャネルMOSトランジスタN11のドレインソース間に流れる電流値Il11は、傾きが電流値i(Ictrl11)の傾きの絶対値と同じで符号が逆となる“0”から“Ig11”まで単調増加する線形関数となり、NチャネルMOSトランジスタN12のドレインソース間に流れる電流値は、電流リミッタIgen11により電流が制限され、“0”から“Ig11”まで単調増加する線形関数となる(図4(c))。
また、電流リミッタIgen12において、NチャネルMOSトランジスタN13のドレインソース間に流れる電流値Il12は“I(Ilim0)”となる(図4(b))。電流Il12は電流源S12の基準電流Ig12′より大きいので、NチャネルMOSトランジスタN14のドレインソース間に流れる電流値はIg12′となる。
このときの供給電流Isup1の波形を図4(e)に示す。図4(e)に示すように、供給電流Isup1の波形は平坦である。
すなわち、ミラー電流Im13は、ミラー電流Im12に基づいており、ミラー電流Im13は、ミラー電流Im12を反転した信号であるため、供給電流Isup1の波形は平坦となる。
また、本発明の第1実施形態に係るスイッチング電源回路100における、内部電源生成回路Vsupgen1は、このように、供給電流Isup1の変動が生じることを抑制することができ、そのため、制御回路Ctrl1が極めて重負荷でなければ、バイパス容量Csup1は不要であり、極めて小規模なスイッチング電源回路を実現することができる。
図5は、内部電源生成回路Vsupgen1の負荷である制御回路Ctrl1の負荷が異なる場合の、各部の電流波形を示したものであって、図5(A)は制御回路Ctrl1がそもそも重負荷である場合、つまりより多くの供給電流Isup1を必要とする場合、図5(B)は制御回路Ctrl1がそもそも軽負荷である場合、つまりより供給電流Isup1が比較的少なくてすむ場合の、各部の電流波形を示したものである。制御回路Ctrl1が重負荷である場合あるいは軽負荷である場合ともに、電力供給源が切り替わることによる変動は生じない。したがって、制御回路Ctrl1が重負荷であるか軽負荷であるかに関係なく、供給電流Isup1の変動を抑制することができることがわかる。
次に、本発明の第2実施形態における、スイッチング電源回路を説明する。
(スイッチング電源回路の構成)
図6は、第2実施形態におけるスイッチング電源回路100の一例を示す回路図である。
第2実施形態におけるスイッチング電源回路100は、内部電源生成回路Vsupgen2と制御回路Ctrl2と電圧変換回路Conv2とを備えている。制御回路Ctrl2および電圧変換回路Conv2は、上記第1実施形態における制御回路Ctrl1および電圧変換回路Conv1と同一の機能構成を有する。
第2実施形態における、内部電源生成回路Vsupgen2は、入力端子101と出力端子102に接続され、入力端子101の入力電圧Vin(第1の電圧)と出力端子102の出力電圧Vout(第2の電圧)を選択的に入力し、制御回路Ctrl2に内部電源電圧Vsup2を出力する。
電流リミッタIgen21は、電流源S21およびS21Bが生成する基準電流Ig21、Ig21Bをそれぞれ受けて、基準電流Ig21、Ig21Bが、リミット電流の最大値である電流リミット値I(Ilim21)を超えないように制限する。つまり、基準電流Ig21の電流範囲は、0≦Ig21≦I(Ilim21)となる。また、基準電流Ig21Bの電流範囲は、0≦Ig21B≦I(Ilim21)となる。また、電流リミッタIgen21は、リミッタ入力端子301から部分的に線形な信号(ピースワイズリニア信号)を入力し、ピースワイズリニア信号に応じて変化するリミット電流i(Ilim21)を生成する。そして、電流リミッタIgen21は、内部電源生成回路Vsupgen2の電力供給源を、リミット電流i(Ilim21)に応じて、ピースワイズリニアに切り替える。
つまり、出力端子102の負荷状態が“重負荷”であるとき、“0”に設定され、負荷状態が“軽負荷”であるとき、電流リミット値I(Ilim21)に設定される。
すなわち、ピースワイズリニア信号は、使用する負荷が“重負荷”であるか、“軽負荷”であるかに応じて設定される信号であり、且つ、負荷の状態が、起動時など負荷が大きい状態であるか定常動作時など負荷が比較的小さい状態であるかなど、負荷の運用状況に応じて予め生成して、非同期で外部よりリミッタ入力端子301に与える信号である。
また、ここでは、ピースワイズリニア信号がを上述のように負荷の運用状況に応じて予め生成した信号としたが、負荷が消費する電流を監視して、その電流の電流量に応じて生成する信号としてもよい。
電流源CM21は、入力端子101から電力が供給される電流制御電流源であり、基準電流Ig21を制御電流として受けて、基準電流Ig21に応じた電流Im21(第1の電流)を生成する。
電流源CM21Bは、出力端子102から電力が供給される電流制御電流源であり、基準電流Ig21Bを制御電流として受けて、基準電流Ig21Bに応じた電流Im22(第3の電流)を生成する。図6において、電流源CM21Bは、基準電流Ig21Bを検出する電流センサP23と、電流センサP23が検出した信号を制御信号として入力し、制御信号に応じた電流Im22を生成する電流源P24とを含んで構成される。
そして、電流源P22の出力ノード(矢印の終点側)と、電流源P26の出力ノード(矢印の終点側)とはそれぞれ結線され、電流加算されて制御回路Ctrl2が消費する所定電流値の供給電流Isup2(駆動電流)が生成される。
本発明のスイッチング電源回路100は、内部電源生成回路Vsupgen2が上述した構成を有する結果、バイパス容量Csup2の容量値を大きくすることなく、供給電流Isup2の変動を抑制できるという効果を奏する。
ここで、電流源CM21、CM21B、S21およびS21B、電流リミッタIgen21が第1電流の生成部に対応し、電流源CM22およびS22、電流リミッタIgen22が第2電流の生成部に対応し、電流源S21が第2の基準電流源に対応し、電流源S21Bが第3の基準電流源に対応している。
図7は、本発明の第2実施形態に係るスイッチング電源回路100の具体的な構成を示す回路図の一例である。
(内部電源生成回路)
本発明の第2実施形態に係るスイッチング電源回路100における内部電源生成回路Vsupgen2の構成を説明する。
内部電源生成回路Vsupgen2は、カレントミラー回路CM21、CM21B、およびCM22と、電流リミッタIgen21およびIgen22と、演算増幅器AMP21と、電流源S21、S21B、およびS22と、バイパス容量Csup2とを備えている。
図6に示した電流源CM21、CM21B、CM22が、図7におけるカレントミラー回路CM21、CM21B、CM22にそれぞれ対応する。
図6に示した電流センサP21および電流源P22が、図7におけるPチャネルMOSトランジスタP21およびP22にそれぞれ対応する。
カレントミラー回路CM21Bは、PチャネルMOSトランジスタP23およびP24を含んで構成され、PチャネルMOSトランジスタP23およびP24は、各ソースが出力端子102に接続され、各ゲートが互いに共通接続され、その共通接続部がPチャネルMOSトランジスタP23のドレインに接続されている。
カレントミラー回路CM21Bは、PチャネルMOSトランジスタP23のソースドレイン間に流れる基準電流Ig21Bをミラーして、PチャネルMOSトランジスタP24のソースドレイン間にミラー電流Im22を生成する。
図6に示した電流センサP25および電流源P26が、図7におけるPチャネルMOSトランジスタP25およびP26にそれぞれ対応する。
カレントミラー回路CM22は、PチャネルMOSトランジスタP25のソースドレイン間に流れる基準電流Ig22、すなわち電流源S22が生成する基準電流Ig22′からカレントミラー回路CM21Bが生成するミラー電流Im22を引いた電流Ig22をミラーして、PチャネルMOSトランジスタP26のソースドレイン間にミラー電流Im23を生成する。
電流源S21は、NチャネルMOSトランジスタを含んで構成され、PチャネルMOSトランジスタP21のドレインと後述のNチャネルMOSトランジスタN22のドレインとの間に介在する。電流源S21を構成するNチャネルMOSトランジスタS21は、制御端子であるゲートが演算増幅器AMP21の出力端子に接続され、ソースがNチャネルMOSトランジスタN22のドレインに接続され、ドレインがPチャネルMOSトランジスタP21のドレインにそれぞれ接続されている。
電流源S21Bは、NチャネルMOSトランジスタを含んで構成され、PチャネルMOSトランジスタP23のドレインと後述のNチャネルMOSトランジスタN22Bのドレインとの間に介在する。電流源S21Bを構成するNチャネルMOSトランジスタは、制御端子であるゲートが演算増幅器AMP21の出力端子に接続され、ソースがNチャネルMOSトランジスタN22Bのドレインに接続され、ドレインがPチャネルMOSトランジスタP23のドレインにそれぞれ接続されている。
電流源S22は、NチャネルMOSトランジスタを含んで構成され、NチャネルMOSトランジスタS22は、PチャネルMOSトランジスタP24およびP25の各ドレインの共通接続部と後述のNチャネルMOSトランジスタN24のドレインとの間に介在する。電流源S22を構成するNチャネルMOSトランジスタS22は、制御端子であるゲートが演算増幅器AMP21の出力端子に接続され、ソースがNチャネルMOSトランジスタN24のドレインに接続され、ドレインがPチャネルMOSトランジスタP24およびP25の各ドレインの共通接続部にそれぞれ接続されている。
電流リミッタIgen21は、リミッタ電流を生成するリミット電流源Ilim21と、制御電流を生成する制御電流源Ictrl21と、NチャネルMOSトランジスタN21、N22およびN22Bとを含んで構成され、NチャネルMOSトランジスタN21、N22およびN22Bは、各ソースがグラウンドに接地され、各ゲートが互いに共通接続され、その共通接続部がNチャネルMOSトランジスタN21のドレインに接続されるとともに、リミット電流源Ilim21の一端と、制御電流源Ictrl21の一端とに接続されている。
ここで、制御電流源Ictrl21の構成は、実施形態1の制御電流源Ictrl11と同じであるため、説明を省略する。
電流リミッタIgen21は、NチャネルMOSトランジスタN21のドレインソース間に流れる電流Il21、すなわちリミット電流源Ilim21のリミット電流i(Ilim21)から制御電流源Ictrl21の制御電流i(Ictrl21)を引いた電流Il21をミラーして、NチャネルMOSトランジスタN22、N22Bのドレインソース間に流れる基準電流Ig21、Ig21Bがそれぞれ電流Il21に応じた電流を超えないように制限する。
電流リミッタIgen22は、リミット電流を生成するリミット電流源Ilim22と、NチャネルMOSトランジスタN23およびN24を含んで構成され、NチャネルMOSトランジスタN23およびN24は、各ソースがグラウンドに接地され、各ゲートが互いに共通接続され、その共通接続部がNチャネルMOSトランジスタN23のドレインに接続されるとともに、リミット電流源Ilim22の一端に接続されている。リミット電流源Ilim22の他端は入力電圧Vinが与えられる。
すなわち、リミット電流i(Ilim22)により基準電流Ig22′は制限され、基準電流Ig22′は0≦Ig22′≦i(Ilim22)の範囲で変位する。
そして、バイパス容量Csup2の両端電圧が、内部電源生成回路Vsupgen2が出力する内部電源電圧Vsup2として、制御回路Ctrl2に出力される。
なお、本第2実施形態では、カレントミラー回路CM21、CM21BおよびCM22をPチャネルMOSトランジスタP21〜P26で構成し、電流リミッタIgen21およびIgen22をNチャネルMOSトランジスタN21〜N24およびN22Bで構成し、電流源S21、S21BおよびS22をそれぞれNチャネルMOSトランジスタで構成したが、MOSトランジスタに限らずバイポーラトランジスタを用いて構成することもできる。バイポーラトランジスタを用いる場合、各NチャネルMOSトランジスタはNPN型バイポーラトランジスタに置き換え、各PチャネルMOSトランジスタはPNP型バイポーラトランジスタに置き換えればよい。このとき、各MOSトランジスタのゲート、ソース、ドレインは、置き換える各バイポーラトランジスタのベース、エミッタ、コレクタとすればよい。
次に、本発明の第2実施形態に係るスイッチング電源回路100の動作を説明する。
(内部電源生成回路)
まず、本発明の第2実施形態に係るスイッチング電源回路100における内部電源生成回路Vsupgen2の動作について図8を参照して説明する。
図8は、本発明の第2実施形態の動作を説明するためのタイミングチャートである。図8は各時刻における各部の電流波形を表したものであって、横軸は時間、縦軸は電流値を表す。図8において(a)は、制御電流源Ictrl21の電流値i(Ictrl21)、(b)はNチャネルMOSトランジスタN21のドレインソース間に流れる電流値Il21およびNチャネルMOSトランジスタN23のドレインソース間に流れる電流値I122、(c)は電流源S21の基準電流Ig21、(d)は電流源S21Bの基準電流Ig21B、(e)はPチャネルMOSトランジスタP25のソースドレイン間に流れる基準電流Ig22、(f)は供給電流Isup2を表す。
そして、電流リミッタIgen21により電流が制限されていないときの、電流源を構成するNチャネルMOSトランジスタS21およびS21Bの基準電流Ig21およびIg21BをそれぞれIsup2、電流源を構成するNチャネルMOSトランジスタS22の基準電流Ig22′をIsup2とし、I(Ilim0)より小さいものとする。
これにより、電流リミッタIgen21における制御電流源Ictrl21の電流値i(Ictrl21)は、図8(a)に示す様に、時刻t0までは“0”、時刻t0からt2までは線形に単調増加して時刻t2でI(Ilim0)に達する。そして、電流値i(Ictrl21)は、時刻t2からt3まではI(Ilim0)を維持し、時刻t3からt5までは線形に単調減少して時刻t5で“0”に達し、時刻t5以降は“0”を維持する。
時刻t0からt2までの期間は、供給電流Isup2を生成するための電圧を入力電圧Vinから出力電圧Voutに切り替える期間である。
時刻t3からt5までの期間は、供給電流Isupを生成するための電圧を出力電圧Voutから入力電圧Vinに切り替える期間である。
時刻t0までの期間と時刻t5以降の期間は、電流リミッタIgen21において、制御電流源Ictrl21の電流値i(Ictrl21)は0であるので、NチャネルMOSトランジスタN21のドレインソース間に流れる電流値Il21はI(Ilim0)となる(図8(b))。
(時刻t0から時刻t1までの期間と時刻t4から時刻t5までの期間)
時刻t0から時刻t1までの期間と時刻t4から時刻t5までの期間は、電流Il21は基準電流Ig21、Ig21Bより大きいので、NチャネルMOSトランジスタN22、N22Bのドレインソース間に流れる電流値はそれぞれIg21、Ig21Bとなる。
また、電流リミッタIgen22において、NチャネルMOSトランジスタN23のドレインソース間に流れる電流値Il22はI(Ilim0)となる(図8(b))。電流Il22は電流源S22の基準電流Ig22′より大きいので、NチャネルMOSトランジスタN24のドレインソース間に流れる電流値はIg22′となる。
そして、制御回路Ctrl2に供給される供給電流Isup2は、“Im2+Im3”であるためIsup2となる。
(時刻t1からt2までの期間)
時刻t1からt2までの期間は、電流リミッタIgen21において、制御電流源Ictrl21の電流値i(Ictrl21)は“I(Ilim0)−Ig21”であるため、“I(Ilim0)”まで線形に単調増加するので(図8(a))、NチャネルMOSトランジスタN21のドレインソース間に流れる電流値Il21は、傾きが電流値i(Ictrl21)の傾きの絶対値と同じで符号が逆となる“Ig21”から“0”まで単調減少する線形関数となり(図8(b))、NチャネルMOSトランジスタN22、N22Bのドレインソース間に流れる電流値は、電流リミッタIgen21により電流が制限され、それぞれ“Ig21”から“0”まで単調減少する線形関数(図8(c))、“Ig21B”から“0”まで単調減少する線形関数となる(図8(d))。
また、電流リミッタIgen22において、NチャネルMOSトランジスタN23のドレインソース間に流れる電流値Il22はI(Ilim0)となる(図8(b))。電流Il22は電流源S22の基準電流Ig22′より大きいので、NチャネルMOSトランジスタN24のドレインソース間に流れる電流値はIg22′となる。
このときの供給電流Isup2の波形を図8(f)に示す。図8(f)に示すように、供給電流Isup2の波形は平坦である。
(時刻t2からt3までの期間)
時刻t2からt3までの期間は、電流リミッタIgen21において、制御電流源Ictrl21の電流値i(Ictrl21)は“I(Ilim0)”であるので(図8(a))、NチャネルMOSトランジスタN21のドレインソース間に流れる電流値は“0”となり、NチャネルMOSトランジスタN22、N22Bのドレインソース間に流れる電流値は、電流リミッタIgen21により電流が制限され、“0”となる(図8(c)、(d))。
また、電流リミッタIgen22において、NチャネルMOSトランジスタN23のドレインソース間に流れる電流値Il22は“I(Ilim0)となる(図8(b))。電流Il22は電流源S22の基準電流Ig22′より大きいので、NチャネルMOSトランジスタN24のドレインソース間に流れる電流値はIg22′となる。
そして、制御回路Ctrl2に供給される供給電流Isup2は、“Im22+Im23”であるため、Isup2となる。
(時刻t3からt4までの期間)
時刻t3からt4までの期間は、電流リミッタIgen21において、制御電流源Ictrl21の電流値i(Ictrl21)は“I(Ilim0)”から“Ig21”まで線形に単調減少するので(図8(a))、NチャネルMOSトランジスタN21のドレインソース間に流れる電流値Il21は、傾きが電流値i(Ictrl21)の傾きの絶対値と同じで符号が逆となる“0”から“Ig21”まで単調増加する線形関数となり(図8(b))、NチャネルMOSトランジスタN22、N22Bのドレインソース間に流れる電流値は、電流リミッタIgen21により電流が制限され、それぞれ“0”から“Ig21”まで単調増加する線形関数、“0”から“Ig21B”まで単調増加する線形関数となる(図8(c)、(d))。
また、電流リミッタIgen22において、NチャネルMOSトランジスタN23のドレインソース間に流れる電流値Il22は“I(Ilim0)”となる。電流Il22は電流源S22の基準電流Ig22′より大きいので、NチャネルMOSトランジスタN24のドレインソース間に流れる電流値はIg22′となる。
このときの供給電流Isup2の波形を図8(f)に示す。図8(f)に示すように、供給電流Isup2の波形は平坦である。
すなわち、ミラー電流Im23は、ミラー電流Im21に基づいており、ミラー電流Im23は、ミラー電流Im21を反転した信号であるため、供給電流Isup2の波形は平坦となる。
また、本発明の第2実施形態に係るスイッチング電源回路100における内部電源生成回路Vsupgen2は、制御回路Ctrl2が極めて重負荷でなければ、バイパス容量Csup2は不要であり、極めて小規模なスイッチング電源回路100を実現することができる。
さらに、PチャネルMOSトランジスタP24およびP25のソースが、それぞれ出力端子102(Vout)に接続されているので、PチャネルMOSトランジスタP24およびP25、それぞれのチャネル長変調効果によるドレインソース間電圧の誤差が相対的に小さくなる。つまり、より正確な電流減算が可能になる。
本発明の実施形態1、2に係るスイッチング電源回路100は、上述のように、第1の電流生成部が、負荷が重負荷から軽負荷に切り替わるときの電流値が所定の電流値から零まで線形に変化し、負荷が軽負荷から重負荷に切り替わるときの電流値が零から所定の電流値まで線形に変化する第1の電流Im12、Im21を、第1の電圧(Vin)より生成する。
そして、第1の電流と第2の電流を加えた電流を供給電流Isup1、Isup2とし、これを制御回路Ctrl1、Ctrl2に供給する。
したがって、バイパス容量Csup1、Csup2の容量値を大きくすることなく、供給電流の変動を抑制できるという効果を奏する。
また、本発明の実施形態に係るスイッチング電源回路は、制御回路Ctrl1、Ctrl2が極めて重負荷とならなければ、バイパス容量Csup1、Csup2は不要であるので、さらに小規模でありながら、供給電流の変動を抑制できるという効果を奏する。
Vsupgen1 内部電源生成回路
Vsupgen2 内部電源生成回路
Ctrl1 制御回路
Ctrl2 制御回路
Conv1 電圧変換回路
Conv2 電圧変換回路
CM11、CM12 電流源
CM21、CM21B、CM22 電流源
S11、S12 電流源
S21、S21B、S22 電流源
Igen11、Igen12 電流リミッタ
Igen21、Igen22 電流リミッタ
Csup1、Csup2 バイパス容量
Claims (7)
- 第1の電圧を電圧変換して第2の電圧を出力する電圧変換回路と、
当該電圧変換回路を駆動制御する制御回路と、
前記第1の電圧および第2の電圧を電力源として前記制御回路を動作させるための所定電流値の駆動電流を生成し、当該駆動電流を前記制御回路に供給する内部電源生成回路と、を備え、
前記内部電源生成回路は、
前記第1の電圧から第1の電流を生成する第1の電流生成部と、
前記第2の電圧から第2の電流を生成する第2の電流生成部と、を有し、
前記第2の電流生成部は、
前記第2の電圧から第1の基準電流を生成する第1の基準電流源と、
前記第1の基準電流から、前記第1の電流と同等の変化特性を有する第3の電流を差し引いて第4の電流を生成する生成部と、を備え、前記第4の電流を前記第2の電流とし、
前記第1の電流は、前記電圧変換回路の負荷が第1の負荷から前記負荷の大きさが前記第1の負荷よりも大きい第2の負荷に切り替わるときの電流値が零から前記駆動電流相当の電流値まで線形に変化し且つ前記負荷が前記第2の負荷から前記第1の負荷に切り替わるときの電流値が前記駆動電流相当の電流値から零まで線形に変化し、
前記第2の電流は、前記負荷が前記第1の負荷から前記第2の負荷に切り替わるときの電流値が前記駆動電流相当の電流値から零まで線形に変化し且つ前記負荷が前記第2の負荷から前記第1の負荷に切り替わるときの電流値が零から前記駆動電流相当の電流値まで線形に変化し、
前記内部電源生成回路は、前記第1の電流と前記第2の電流との和を、前記駆動電流として前記制御回路に供給することを特徴とするスイッチング電源回路。 - 前記第1の電流生成部は、
前記第1の電圧から第2の基準電流を生成する第2の基準電流源と、
前記第2の基準電流から前記第1の電流および前記第3の電流を生成する生成部と、
を備えることを特徴とする請求項1記載のスイッチング電源回路。 - 前記第1の電流生成部は、
前記第2の基準電流を、予め設定したリミット電流以下に制限する電流リミッタを備えることを特徴とする請求項2記載のスイッチング電源回路。 - 前記第1の電流生成部は、
前記第1の電圧から第2の基準電流を生成する第2の基準電流源と、
前記第2の電圧から第3の基準電流を生成する第3の基準電流源と、
前記第2の基準電流を利用して前記第1の電流を生成する生成部と、
前記第3の基準電流を利用して前記第3の電流を生成する生成部と、
を備えることを特徴とする請求項1から請求項3のいずれか1項に記載のスイッチング電源回路。 - 前記第1の電流生成部は、
前記第2の基準電流および前記第3の基準電流を、予め設定したリミット電流以下に制限する電流リミッタを備えることを特徴とする請求項4記載のスイッチング電源回路。 - 前記電流リミッタは、
ピースワイズリニア信号を入力し、前記ピースワイズリニア信号に応じて前記リミット電流を設定することを特徴とする請求項3または請求項5に記載のスイッチング電源回路。 - 前記ピースワイズリニア信号は、
前記負荷が前記第1の負荷から前記第2の負荷に切り替わるときの信号値が予め設定した所定値から零まで線形に変化し且つ前記負荷が前記第2の負荷から前記第1の負荷に切り替わるときの信号値が零から前記所定値まで線形に変化する信号であることを特徴とする請求項6記載のスイッチング電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011220135A JP5864193B2 (ja) | 2011-10-04 | 2011-10-04 | スイッチング電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011220135A JP5864193B2 (ja) | 2011-10-04 | 2011-10-04 | スイッチング電源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013081305A JP2013081305A (ja) | 2013-05-02 |
JP5864193B2 true JP5864193B2 (ja) | 2016-02-17 |
Family
ID=48527238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011220135A Expired - Fee Related JP5864193B2 (ja) | 2011-10-04 | 2011-10-04 | スイッチング電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5864193B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6234242B2 (ja) * | 2014-01-24 | 2017-11-22 | 三菱電機株式会社 | 電源装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19635050A1 (de) * | 1996-08-30 | 1998-03-05 | Philips Patentverwaltung | Schaltungsanordnung mit wenigstens zwei Signalpfaden |
JP2009296236A (ja) * | 2008-06-04 | 2009-12-17 | Toshiba Corp | バイアス回路とこれを用いた増幅器 |
-
2011
- 2011-10-04 JP JP2011220135A patent/JP5864193B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013081305A (ja) | 2013-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9350240B2 (en) | Power converter soft start circuit | |
JP3425900B2 (ja) | スイッチングレギュレータ | |
JP5877074B2 (ja) | コンパレータ、それを用いたオシレータ、dc/dcコンバータの制御回路、dc/dcコンバータ、電子機器 | |
US20090160416A1 (en) | Dc-dc converter | |
US20050253636A1 (en) | PWM controller having frequency jitter for power supplies | |
JP2004120940A (ja) | Dc−dcコンバータ | |
JP2005198484A (ja) | 電源装置、及びそれを用いた携帯機器 | |
JP2008206238A (ja) | カレント検出回路及び電流モード型スイッチングレギュレータ | |
JP2013165537A (ja) | スイッチングレギュレータとその制御方法及び電源装置 | |
US8493042B2 (en) | Switching regulator | |
CN108258895B (zh) | 软启动电路以及电源*** | |
JP6594797B2 (ja) | スイッチングレギュレータ | |
CN107342685B (zh) | Dcdc转换器 | |
JP4673350B2 (ja) | 直流電源装置 | |
JP2005354860A (ja) | 昇降圧型dc−dcコンバータの制御装置 | |
JP3892333B2 (ja) | Pfm制御スイッチングレギュレータ制御回路 | |
US9774251B2 (en) | Boost converter with improved stability | |
JP5864193B2 (ja) | スイッチング電源回路 | |
JP5515390B2 (ja) | スイッチング電源装置 | |
JP2005198433A (ja) | 電源装置及びこれを用いた携帯機器 | |
KR101548423B1 (ko) | 디시-디시 벅 컨버터 | |
CN113394974B (zh) | 具有固定频率的cot开关变换器 | |
JP5398422B2 (ja) | スイッチング電源装置 | |
US11545899B2 (en) | Semiconductor device, system, and control method | |
JP2011067025A (ja) | Dc−dcコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140925 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150813 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151006 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151215 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151224 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5864193 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |