JP5857409B2 - 化合物半導体装置及びその製造方法 - Google Patents

Description

本発明は、化合物半導体装置及びその製造方法に関する。

窒化物半導体装置は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体装置としての開発が活発に行われている。窒化物半導体デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。特に、ＧａＮを電子走行層として、ＡｌＧａＮを電子供給層として用いたＡｌＧａＮ／ＧａＮ・ＨＥＭＴが注目されている。ＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子定数差に起因した歪みがＡｌＧａＮに生じる。これにより発生したピエゾ分極及びＡｌＧａＮの自発分極によって、高濃度の２次元電子ガス（Two-Dimensional Electron Gas：２ＤＥＧ）が得られる。そのため、高耐圧及び高出力が実現できる。ＡｌＧａＮ／ＧａＮ・ＨＥＭＴは、電源装置及び高周波増幅器に用いる半導体装置として注目を集めている。

ＡｌＧａＮ／ＧａＮ・ＨＥＭＴ等の窒化物半導体装置を製造する際には、素子形成領域（活性領域）を画定して電気的に絶縁するプロセスが行われる。このプロセスは素子分離工程と呼ばれる。素子分離工程は、所定の素子分離法、例えばＳＴＩ（Shallow Trench Isolation）法、又は所定のイオン注入等により、基板の深さ方向に数十ｎｍ〜数百ｎｍ程度の深さの分離領域を設けることで行われる。

特開平５−２１７９０４号公報 特開２００１−１５５９１号公報

上記の素子分離法では、何れもデバイス構造を形成するためのエピタキシャル薄膜成長を行った後に素子分離を行う。そのため、素子分離工程が煩雑であり、ドーパント又はエッチングガスの薄膜への浸透により活性領域にもダメージが及ぶことが懸念される。また、ＧａＮのように化学的に安定な結晶に対しては、リソグラフィーにより素子分離を行うことは難しい。更に、いわゆる縦型構造のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを想定した場合には、基板の深さ方向に数μｍ程度の素子分離領域を設ける必要があるため、素子分離が特に困難となる。

上記の問題の対処法として、基板上に開口を有する絶縁膜を形成した後、絶縁膜の開口に化合物半導体を選択的に成長する手法が知られている（特許文献１，２を参照）。しかしながらこの場合、いわゆる選択成長効果が現れると考えられる。即ち、特に開口の端部近傍において、絶縁膜からその材料が拡散し、化合物半導体の異常成長が惹起され、結晶性が損なわれてしまう。

本発明は、上記の課題に鑑みてなされたものであり、工程増を最小限とした簡便な手法で、素子形成領域における化合物半導体の形成と同時に、しかもその結晶性を損なうことなく確実な素子分離を実現し、信頼性の高い化合物半導体装置及びその製造方法を提供することを目的とする。

化合物半導体装置の一態様は、基板と、前記基板上の素子分離領域に形成された、素子分離機能を有する第１の化合物半導体層と、前記基板上で、前記第１の化合物半導体層により画定される素子形成領域に形成された第２の化合物半導体層とを含み、前記第１の化合物半導体層と前記第２の化合物半導体層とは、同一の化合物半導体の積層構造であり、前記第１の化合物半導体層は、前記基板上の素子分離領域に形成された初期層上に化合物半導体が形成されてなり、前記初期層と、前記第１の化合物半導体層のうち前記初期層と接触する第１層とが共にＡｌＮである。

化合物半導体装置の製造方法の一態様は、基板上の素子分離領域に、素子分離機能を有する第１の化合物半導体層を形成する工程と、前記基板上で、前記第１の化合物半導体層により画定される素子形成領域に第２の化合物半導体層を形成する工程とを含み、前記第１の化合物半導体層と前記第２の化合物半導体層とは、同一の化合物半導体の積層構造であり、前記第１の化合物半導体層は、前記基板上の素子分離領域に形成された初期層上に化合物半導体が形成されてなり、前記初期層と、前記第１の化合物半導体層のうち前記初期層と接触する第１層とが共にＡｌＮである。

上記の各態様によれば、工程増を最小限とした簡便な手法で、素子形成領域における化合物半導体の形成と同時に、しかもその結晶性を損なうことなく確実な素子分離を実現し、信頼性の高い化合物半導体装置が実現する。

第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 図１に引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 図２に引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 図３に引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。 第２の実施形態による電源装置の概略構成を示す結線図である。 第３の実施形態による高周波増幅器の概略構成を示す結線図である。

以下、本実施形態について図面を参照して詳細に説明する。以下の諸実施形態では、化合物半導体装置の構成について、その製造方法と共に説明する。
なお、以下の図面において、図示の便宜上、相対的に正確な大きさ及び厚みに示していない構成部材がある。

（第１の実施形態）
本実施形態では、化合物半導体装置として、いわゆるシングルヘテロ構造のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
図１〜図５は、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。

先ず、図１（ａ）に示すように、Ｓｉ基板１上に、選択成長用マスク２を形成する。
成長用基板として例えば半絶縁性のＳｉ（１１１）面基板１（以下、単にＳｉ基板１とする。）を用意する。Ｓｉ基板１上に、表面に後述する分離初期層が成長しないマスク材料、例えばシリコン酸化物（ＳｉＯ₂）をＣＶＤ法等により厚み１５０ｎｍ程度に堆積する。マスク材料としては、シリコン酸化物の代わりにシリコン窒化物（ＳｉＮ）、シリコン酸窒化物（ＳｉＯＮ）等を用いることもできる。

シリコン酸化物をリソグラフィー及びドライエッチングで加工し、シリコン酸化物の素子分離領域に相当する部位を除去する。これにより、Ｓｉ基板１の表面の素子分離領域に相当する部位に開口２ａを有する選択成長用マスク２が形成される。選択成長用マスク２では、例えば、開口２ａの幅が１０μｍ程度、パターンのピッチ（中心間距離）が３００μｍ程度とされる。

続いて、図１（ｂ）に示すように、Ｓｉ基板１上に、分離初期層３を形成する。
詳細には、Ｓｉ基板１の全面に、例えば気相成長法、ここではＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法により、例えばＡｌＮを厚み１００ｎｍ程度に成長する。これにより、素子分離領域に分離初期層３が形成される。ＡｌＮの原料ガスには、Ａｌ源であるＴＭＡ（トリメチルアルミニウム）ガス、及びＮ源であるＮＨ₃ガスの混合ガスを用いる。ここで、選択成長用マスク２上には、ＡｌＮの原料が付着せず、選択成長用マスク２間の開口２ａに原料が拡散し、開口２ａ内に選択的にＡｌＮが成長する。その結果、素子分離領域の開口２ａに露出する部位のみに分離初期層３が形成される。分離初期層３は、図示のように断面台形状に形成されるように、選択成長用マスク２の厚み、開口２ａの幅、及びＡｌＮの成長条件等が調節される。

続いて、図１（ｃ）に示すように、選択成長用マスク２を除去する。
詳細には、例えばフッ化水素酸を用いて、Ｓｉ基板１をウェットエッチングする。これにより、Ｓｉ基板１上の選択成長用マスク２が除去される。

続いて、図２に示すように、Ｓｉ基板１上の全面に、化合物半導体の積層構造４を形成する。
詳細には、Ｓｉ基板１の全面に、ＭＯＣＶＤ法により、厚み１００ｎｍ程度のＡｌＮ、厚み３００ｎｍ程度のＡｌＧａＮ、厚み１μｍ程度のＧａＮ、厚み２０ｎｍ程度のＡｌＧａＮを、順次成長する。これにより、Ｓｉ基板１上に化合物半導体の積層構造４が形成される。なお、供給層となるＡｌＧａＮ層は結晶性劣化を避けるため、そのＡｌ組成を３０％以下とする。また、いわゆる縦型構造のＨＥＭＴを作製する場合には、耐圧を確保するため、ＧａＮを３μｍ以上の厚みに形成する。

ＡｌＮの原料ガスには、Ａｌ源であるＴＭＡガス、及びＮ源であるＮＨ₃ガスの混合ガスを用いる。ＧａＮの原料ガスには、Ｇａ源であるＴＭＧガスと、Ｎ源であるＮＨ₃ガスとの混合ガスを用いる。ＡｌＧａＮの原料ガスには、Ｇａ源であるＴＭＧガス、Ａｌ源であるＴＭＡガス、及びＮ源であるＮＨ₃ガスの混合ガスを用いる。各原料ガスは、キャリアガス（例えばＨ₂）により反応炉へ供給される。

積層構造４は、素子形成領域の部分がＡｌＮ４ａ₁、ＡｌＧａＮ４ｂ₁、ＧａＮ４ｃ₁、及びＡｌＧａＮ４ｄ₁からなり、素子分離領域の部分がＡｌＮ４ａ₂、ＡｌＧａＮ４ｂ₂、ＧａＮ４ｃ₂、及びＡｌＧａＮ４ｄ₂からなる。
積層構造４は、分離初期層３上を含むＳｉ基板１の全面に形成される。ここで、ＡｌＮ４ａ₁及びＡｌＧａＮ４ｂ₁は、素子形成領域においてＳｉ基板１上で初期のバッファ層とすべく、組成、厚み等が最適化される。これにより、素子形成領域では、バッファ層上に初期のＧａＮ４ｃ₁及びＡｌＧａＮ４ｄ₁が単結晶に成長する。一方、素子分離領域では、Ｓｉ基板１上のＡｌＮとして、ＡｌＮ４ａ₂に分離初期層３の厚みが追加されている。そのため、素子分離領域上では、ＡｌＮの厚み（分離初期層３及びＡｌＮ４ａ₂の積層物の厚み）が、バッファ層を構成するＡｌＮの最適条件（ＡｌＮ４ａ₁の厚み）から外れて素子形成領域上よりも厚く形成される。これにより、素子分離領域では、ＡｌＧａＮ４ｂ₂、ＧａＮ４ｃ₂、及びＡｌＧａＮ４ｄ₂は、単結晶に成長することなくアモルファス化する。ここで、ＡｌＧａＮ４ｂ₂、ＧａＮ４ｃ₂、及びＡｌＧａＮ４ｄ₂の分離初期層３の斜面上に成長する部分は、Ｓｉ基板１と面方位が異なることに起因して発生する歪みも加わって、アモルファス化が助長される。

以上により、Ｓｉ基板１上の全面に形成された積層構造４は、その素子形成領域の部分では、各化合物半導体が単結晶として成長する。その結果、素子形成層４Ａが形成される。素子形成層４Ａは、ＡｌＮ４ａ₁上に単結晶のＡｌＧａＮ４ｂ₁、ＧａＮ４ｃ₁、及びＡｌＧａＮ４ｄ₁が順次成長してなるものである。ＡｌＮ４ａ₁及びＡｌＧａＮ４ｂ₁がバッファ層、ＧａＮ４ｃ₁が電子走行層、ＡｌＧａＮ４ｄ₁が電子供給層として機能する。ＧａＮ４ｃ₁のＡｌＧａＮ４ｄ₁との界面近傍に２次元電子ガス（２ＤＥＧ）が生成される。

一方、Ｓｉ基板１上の全面に形成された積層構造４は、その素子分離領域の部分では、各化合物半導体が分離初期層３の存在により単結晶化せずにアモルファス状態に形成される。その結果、素子分離機能を有する素子分離構造４Ｂが形成される。素子分離構造４Ｂは、分離初期層３上にＡｌＮ４ａ₂が形成され、更にその上にアモルファス状態のＡｌＧａＮ４ｂ₂、ＧａＮ４ｃ₂、及びＡｌＧａＮ４ｄ₂が順次形成されてなるものである。

続いて、図３に示すように、リフトオフ法により、ソース電極５及びドレイン電極６を形成する。
詳細には、素子形成領域で電子供給層となるＡｌＧａＮ４ｄ₁上にレジストを塗付し、リソグラフィーによりレジストを加工して、ソース電極の形成部位及びドレイン電極の形成部位に開口を有するレジストマスクを形成する。電極材料として例えばＴｉ／Ａｌを用い、蒸着法等により、各開口を埋め込むようにレジストマスク上にＴｉ／Ａｌを堆積する。リフトオフ法により、レジストマスク及びその上に堆積するＴｉ／Ａｌを除去する。その後、Ｓｉ基板１を、例えば窒素雰囲気中において例えば６００℃程度で熱処理し、オーミックコンタクトを確立する。以上により、素子形成領域のＡｌＧａＮ４ｄ₁上には、ソース電極５及びドレイン電極６が形成される。

続いて、図４に示すように、リフトオフ法により、ゲート電極７を形成する。
詳細には、先ず、素子形成領域で電子供給層となるＡｌＧａＮ４ｄ₁上にレジストを塗付し、リソグラフィーによりレジストを加工して、ゲート電極の形成部位に開口を有するレジストマスクを形成する。電極材料として例えばＮｉ／Ａｕを用い、蒸着法等により、開口を埋め込むようにレジストマスク上にＮｉ／Ａｕを堆積する。リフトオフ法により、レジストマスク及びその上に堆積するＮｉ／Ａｕを除去する。以上により、素子形成領域のＡｌＧａＮ４ｄ₁上には、ソース電極５とドレイン電極６との間にゲート電極７が形成される。

しかる後、保護膜としてＳｉＮ等のパッシベーション膜の形成、ソース電極５、ドレイン電極６、及びゲート電極７と接続される配線の形成等の諸工程を経る。これにより、本実施形態のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。

なお、本実施形態では、ゲート電極７が素子形成領域で電子供給層となるＡｌＧａＮ４ｄ上にショットキー接合されるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示したが、これに限定されるものではない。例えば、ソース電極５及びドレイン電極６を形成した後に、素子形成領域のＡｌＧａＮ４ｄ₁上にＳｉＯ₂等の薄い絶縁膜を堆積してゲート絶縁膜を形成し、ＡｌＧａＮ４ｄ₁上にゲート絶縁膜を介してゲート電極７を形成するようにしても良い。この場合、ＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。

以上説明したように、本実施形態では、工程増を最小限とした簡便な手法で、素子形成領域における化合物半導体の成長と同時に、しかもその結晶性を損なうことなく確実な素子分離を実現し、信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
また、本実施形態では、分離初期層３上に原料が付着し、積層構造４が形成される。そのため、分離初期層３の周辺における異常成長領域が小さく抑えられる。従って、分離初期層３の間隔を広げることなく、Ｓｉ基板１上の素子形成領域も広く確保することができる。

なお、本実施形態では、基板としてＳｉ基板１を用いているが、これに限定されるものではない。電界効果トランジスタの機能を持つエピタキシャル構造の部分が窒化物半導体を用いていれば、サファイア、ＳｉＣ、ＧａＡｓ等、他の基板を用いても問題ない。また、基板の導電性は、半絶縁性、導電性を問わない。また、本実施形態におけるソース電極５、ドレイン電極６及びゲート電極７の各電極の層構造は一例であり、単層・多層を問わず他の層構造であっても問題ない。また、各電極の形成方法についても一例であり、他の如何なる形成方法でも問題ない。また、本実施形態では、ソース電極５及びドレイン電極６の形成時に熱処理を行っているが、オーミック特性が得られるならば熱処理を行わなくとも良く、またゲート電極７の形成後に更なる熱処理を施しても良い。また、本実施形態では、素子形成層４Ａの最上層をＡｌＧａＮ４ｄ₁としているが、ＡｌＧａＮ４ｄ₁上にキャップ層として例えばＧａＮを形成しても良い。

（第２の実施形態）
本実施形態では、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを備えた電源装置を開示する。
図５は、第２の実施形態による電源装置の概略構成を示す結線図である。

本実施形態による電源装置は、高圧の一次側回路２１及び低圧の二次側回路２２と、一次側回路２１と二次側回路２２との間に配設されるトランス２３とを備えて構成される。
一次側回路２１は、交流電源２４と、いわゆるブリッジ整流回路２５と、複数（ここでは４つ）のスイッチング素子２６ａ，２６ｂ，２６ｃ，２６ｄとを備えて構成される。また、ブリッジ整流回路２５は、スイッチング素子２６ｅを有している。
二次側回路２２は、複数（ここでは３つ）のスイッチング素子２７ａ，２７ｂ，２７ｃを備えて構成される。

本実施形態では、一次側回路２１のスイッチング素子２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅが、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴとされている。一方、二次側回路２２のスイッチング素子２７ａ，２７ｂ，２７ｃは、シリコンを用いた通常のＭＩＳ・ＦＥＴとされている。

本実施形態では、工程増を最小限とした簡便な手法で、素子形成領域における化合物半導体の成長と同時に、しかもその結晶性を損なうことなく確実な素子分離を実現し、信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴを高圧回路に適用する。これにより、信頼性の高い大電力の電源回路が実現する。

（第３の実施形態）
本実施形態では、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを備えた高周波増幅器を開示する。
図６は、第３の実施形態による高周波増幅器の概略構成を示す結線図である。

本実施形態による高周波増幅器は、ディジタル・プレディストーション回路３１と、ミキサー３２ａ，３２ｂと、パワーアンプ３３とを備えて構成される。
ディジタル・プレディストーション回路３１は、入力信号の非線形歪みを補償するものである。ミキサー３２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ３３は、交流信号とミキシングされた入力信号を増幅するものであり、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを有している。なお図６では、例えばスイッチの切り替えにより、出力側の信号をミキサー３２ｂで交流信号とミキシングしてディジタル・プレディストーション回路３１に送出できる構成とされている。

本実施形態では、工程増を最小限とした簡便な手法で、素子形成領域における化合物半導体の成長と同時に、しかもその結晶性を損なうことなく確実な素子分離を実現し、信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴを高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。

（他の実施形態）
第１〜第３の実施形態では、化合物半導体装置としてＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示した。化合物半導体装置としては、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴ以外にも、以下のようなＨＥＭＴに適用できる。

・その他のＨＥＭＴ例１
本例では、化合物半導体装置として、ＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを開示する。
ＩｎＡｌＮとＧａＮは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上記した第１〜第３の実施形態では、電子走行層がＧａＮ、電子供給層がＩｎＡｌＮで形成される。また、この場合のピエゾ分極がほとんど発生しないため、２次元電子ガスは主にＩｎＡｌＮの自発分極により発生する。

本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、工程増を最小限とした簡便な手法で、素子形成領域における化合物半導体の成長と同時に、しかもその結晶性を損なうことなく確実な素子分離を実現し、信頼性の高いＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが実現する。

・その他のＨＥＭＴ例２
本例では、化合物半導体装置として、ＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
ＧａＮとＩｎＡｌＧａＮは、後者の方が前者よりも格子定数が小さい化合物半導体である。この場合、上記した第１〜第３の実施形態では、電子走行層がＧａＮ、電子供給層がＩｎＡｌＧａＮで形成される。

本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、工程増を最小限とした簡便な手法で、素子形成領域における化合物半導体の成長と同時に、しかもその結晶性を損なうことなく確実な素子分離を実現し、信頼性の高いＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。

以下、化合物半導体装置及びその製造方法の諸態様を付記としてまとめて記載する。

（付記１）基板と、
前記基板上の素子分離領域に形成された、素子分離機能を有する第１の化合物半導体層と、
前記基板上で、前記第１の化合物半導体層により画定される素子形成領域に形成された第２の化合物半導体層と
を含むことを特徴とする化合物半導体装置。

（付記２）前記第１の化合物半導体層は、前記基板上の素子分離領域に形成された初期層上に化合物半導体が形成されてなることを特徴とする付記１に記載の化合物半導体装置。

（付記３）前記第１の化合物半導体層の前記初期層上の部分と、前記第２の化合物半導体層とが、同一の化合物半導体の積層構造とされていることを特徴とする付記２に記載の化合物半導体装置。

（付記４）前記初期層は、断面台形状であることを特徴とする付記２又は３に記載の化合物半導体装置。

（付記５）基板上の素子分離領域に、素子分離機能を有する第１の化合物半導体層を形成する工程と、
前記基板上で、前記第１の化合物半導体層により画定される素子形成領域に第２の化合物半導体層を形成する工程と
を含むことを特徴とする化合物半導体装置の製造方法。

（付記６）前記第１の化合物半導体層を形成する工程及び前記第２の化合物半導体層を形成する工程では、
前記基板上の前記素子分離領域に、初期層を選択的に形成し、
前記初期層上を含む前記基板上の全面に化合物半導体の積層構造を形成して、
前記積層構造は、前記素子分離領域では前記初期層と共に前記第１の化合物半導体層となり、前記素子形成領域では前記第２の化合物半導体層となることを特徴とする付記５に記載の化合物半導体装置の製造方法。

（付記７）前記初期層は、断面台形状であることを特徴とする付記６に記載の化合物半導体装置の製造方法。

（付記８）変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
基板と、
前記基板上の素子分離領域に形成された、素子分離機能を有する第１の化合物半導体層と、
前記基板上で、前記第１の化合物半導体層により画定される素子形成領域に形成された第２の化合物半導体層と
を含むことを含むことを特徴とする電源回路。

（付記９）入力した高周波電圧を増幅して出力する高周波増幅器であって、
トランジスタを有しており、
前記トランジスタは、
基板と、
前記基板上の素子分離領域に形成された、素子分離機能を有する第１の化合物半導体層と、
前記基板上で、前記第１の化合物半導体層により画定される素子形成領域に形成された第２の化合物半導体層と
を含むことを特徴とする高周波増幅器。

１ Ｓｉ基板
２ 選択成長用マスク
２ａ 開口
３ 分離初期層
４ 化合物半導体の積層構造
４Ａ 素子形成層
４Ｂ 素子分離構造
４ａ₁，４ａ₂ ＡｌＮ
４ｂ₁，４ｂ₂，４ｄ₁，４ｄ₂ ＡｌＧａＮ
４ｃ₁，４ｃ₂ ＧａＮ
５ ソース電極
６ ドレイン電極
７ ゲート電極
２１ 一次側回路
２２ 二次側回路
２３ トランス
２４ 交流電源
２５ ブリッジ整流回路
２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅ，２７ａ，２７ｂ，２７ｃ スイッチング素子
３１ ディジタル・プレディストーション回路
３２ａ，３２ｂ ミキサー
３３ パワーアンプ

Claims (5)

1. 基板と、
   前記基板上の素子分離領域に形成された、素子分離機能を有する第１の化合物半導体層と、
   前記基板上で、前記第１の化合物半導体層により画定される素子形成領域に形成された第２の化合物半導体層と
   を含み、
   前記第１の化合物半導体層と前記第２の化合物半導体層とは、同一の化合物半導体の積層構造であり、
   前記第１の化合物半導体層は、前記基板上の素子分離領域に形成された初期層上に化合物半導体が形成されてなり、前記初期層と、前記第１の化合物半導体層のうち前記初期層と接触する第１層とが共にＡｌＮであることを特徴とする化合物半導体装置。
2. 前記第１の化合物半導体層の前記初期層上の部分と、前記第２の化合物半導体層とが、同一の化合物半導体の積層構造とされていることを特徴とする請求項１に記載の化合物半導体装置。
3. 前記初期層は、断面台形状であることを特徴とする請求項１又は２に記載の化合物半導体装置。
4. 基板上の素子分離領域に、素子分離機能を有する第１の化合物半導体層を形成する工程と、
   前記基板上で、前記第１の化合物半導体層により画定される素子形成領域に第２の化合物半導体層を形成する工程と
   を含み、
   前記第１の化合物半導体層と前記第２の化合物半導体層とは、同一の化合物半導体の積層構造であり、
   前記第１の化合物半導体層は、前記基板上の素子分離領域に形成された初期層上に化合物半導体が形成されてなり、前記初期層と、前記第１の化合物半導体層のうち前記初期層と接触する第１層とが共にＡｌＮであることを特徴とする化合物半導体装置の製造方法。
5. 前記第１の化合物半導体層を形成する工程及び前記第２の化合物半導体層を形成する工程では、
   前記基板上の前記素子分離領域に、前記初期層を選択的に形成し、
   前記初期層上を含む前記基板上の全面に化合物半導体の積層構造を形成して、
   前記積層構造は、前記素子分離領域では前記初期層と共に前記第１の化合物半導体層となり、前記素子形成領域では前記第２の化合物半導体層となることを特徴とする請求項４に記載の化合物半導体装置の製造方法。

Images