JP5840527B2 - 回路基板 - Google Patents

回路基板 Download PDF

Info

Publication number
JP5840527B2
JP5840527B2 JP2012035568A JP2012035568A JP5840527B2 JP 5840527 B2 JP5840527 B2 JP 5840527B2 JP 2012035568 A JP2012035568 A JP 2012035568A JP 2012035568 A JP2012035568 A JP 2012035568A JP 5840527 B2 JP5840527 B2 JP 5840527B2
Authority
JP
Japan
Prior art keywords
circuit board
shunt resistor
conductor
current
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012035568A
Other languages
English (en)
Other versions
JP2013170947A (ja
Inventor
祐治 日吉
祐治 日吉
阿久津 進
進 阿久津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Original Assignee
Honda Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd filed Critical Honda Motor Co Ltd
Priority to JP2012035568A priority Critical patent/JP5840527B2/ja
Publication of JP2013170947A publication Critical patent/JP2013170947A/ja
Application granted granted Critical
Publication of JP5840527B2 publication Critical patent/JP5840527B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)

Description

本発明は、シャント抵抗を備えた回路基板に関する。
従来、回路パターンが形成された回路基板において、高圧、大電流といった大出力を実現する場合、回路パターンの厚みを増して配線抵抗を下げる技術(1)が知られている。また、絶縁板の表裏面に回路パターンが形成された回路基板では、大電流が流れる部品間の回路パターンにスルーホールを設け、当該スルーホールにジャンパ線を挿入してはんだ付けする技術(2)が知られている(例えば、特許文献1参照)。さらに、回路パターンに導体ワイヤを接続して電流容量を増やす技術(3)が提案されている。
特許第3827158号公報
しかしながら、回路パターンの厚みを増やす場合(1)には、回路パターンに用いる導電性材料(例えば、銅)の使用量が増えるため、コストが高くなってしまう。また、ジャンパ線をはんだ付けする場合(2)には、電流経路としてのスルーホールを多数設けなければならず、回路基板が大型化してしまう。さらに、並列に接続された複数の回路部品と、これらの回路部品に直列に接続した電流検出用のシャント抵抗とが回路パターンに接続された回路基板において、複数の回路部品とシャント抵抗とを繋ぐように導体ワイヤを抵抗回路パターンに接続する場合(3)には、一部の導体ワイヤを直線状に接続することができず、複数の回路部品とシャント抵抗との間の抵抗が異なるため、各回路部品からシャント抵抗に流れる電流がアンバランスとなり、その結果、電流検出を正確に行うことができないおそれがある。
本発明は、上述した事情に鑑みてなされたものであり、電流のアンバランスを防止可能とした回路基板を提供することを目的とする。
上記目的を達成するために、本発明は、回路パターンの電流容量を増やす導体が設けられ、電流検出用のシャント抵抗が前記回路パターンに接続された回路基板において、前記シャント抵抗に、前記回路パターンに接続される入力端子、及び出力端子の対を複数設け、前記シャント抵抗の各入力端子に流入する電流密度、或いは各出力端子から流出する電流の電流密度を等しくする位置に前記導体を接続したことを特徴とする。
上記構成によれば、シャント抵抗に入力端子及び出力端子の対を複数設けたため、例えば、並列に接続された複数の回路部品にシャント抵抗を接続した場合にも、導体を直線状に配置することが可能となる。また、シャント抵抗は、複数の端子に流れる電流密度が均一でないと抵抗値が大きくなるが、シャント抵抗の各入力端子に流入する電流密度、或いは各出力端子から流出する電流の電流密度を等しくする位置に導体を接続したため、見かけ上の抵抗値の増加を防止できる。
上記構成において、前記シャント抵抗は、前記回路パターンの上空に前記入力端子から前記出力端子に至る電流経路を有してもよい。
上記構成によれば、シャント抵抗の実装面積が小さくなるので、回路基板を小型化できる。
上記構成において、前記回路パターンが形成された基板層と、前記導体のパターンが形成された導体層とを積層してもよい。
上記構成によれば、基板層と導体層を積層することで導体を回路基板に設けることができるので、回路基板に導体を個別に取り付ける場合に比べ、回路基板を容易に形成できる。
本発明によれば、シャント抵抗に入力端子及び出力端子の対を複数設けたため、例えば、並列に接続された複数の回路部品にシャント抵抗を接続した場合にも、導体を直線状に配置することが可能となり、電流のアンバランスを防止できる。また、シャント抵抗の各入力端子に流入する電流密度、或いは各出力端子から流出する電流の電流密度を等しくする位置に導体を接続したため、シャント抵抗の見かけ上の抵抗値の増加を防止できる。
また、シャント抵抗は、回路パターンの上空に入力端子から出力端子に至る電流経路を有するため、シャント抵抗の実装面積が小さくなるので、回路基板を小型化できる。
また、回路基板が、回路パターンが形成された基板層と、導体のパターンが形成された導体層とを積層して構成されるため、基板層と導体層を積層することで導体を回路基板に設けることができるので、回路基板に導体を個別に取り付ける場合に比べ、回路基板を容易に形成できる。
本発明の実施の形態に係る回路基板を使用したモータ駆動装置の電気的構成を示す図である。 パワードライブユニットを基板の上面側から示す斜視図である。 パワードライブユニットを基板の下面側から示す斜視図である。 シャント抵抗を示す図であり、(A)は正面図、(B)は側面図、(C)は展開図である。 回路基板の一部を示す模式図である。 回路基板を模式的に示す断面図である。
以下、図面を参照して本発明の実施の形態について説明する。
図1は、本実施の形態に係る回路基板を使用したモータ駆動装置の電気的構成を示す図である。
このモータ駆動装置1は、電気自動車或いはハイブリッド自動車に搭載される車載装置であり、制御装置(能動部)として機能する電子制御ユニット(Electronic Control Unit:ECU)10と、実際に、車両駆動用のモータ(駆動源)30を駆動する能動部(パワーモジュールとも称する)として機能するパワードライブユニット(Power Drive Unit:PDU)20とを備え、電子制御ユニット10とパワードライブユニット20との接続は、複数本(本構成では6本)のハーネス(配線)UH,UL,VH,VL,WH,WLで行われる。
パワードライブユニット20は、電子制御ユニット10の制御の下、スイッチング素子(トランジスタ31H,31L)を用いた電流制御により駆動源であるモータ30を駆動する電力変換ユニットであり、入力側の高圧側入力端子13と低圧側入力端子14とに、車載バッテリーである外部電源12が接続され、出力側のU相出力端子15、V相出力端子16及びW相出力端子17に、三相交流式のモータ30が接続される。
このパワードライブユニット20は、高圧側入力端子13と低圧側入力端子14との間に設けられ、外部電源12から供給された直流電源の平滑化を行う平滑コンデンサ22と、外部電源12から供給される直流電流を、交流のモータ駆動電流に変換し、モータ30に出力するインバーター回路23と、インバーター回路23のトランジスタ31H,31Lを各々駆動するゲート駆動回路24を配置したゲート駆動基板25とを備えている。
インバーター回路23は、パルス幅変調(PWM)によるPWMインバーターであり、U相、V相、W相の相毎に対をなす高電位側トランジスタ31Hと低電位側トランジスタ31Lとをブリッジ接続し、複数(本構成では6個)のトランジスタ31H,31Lを、ゲート駆動回路24によってオン/オフする。
各トランジスタ31H,31Lには、パワー半導体である絶縁ゲート型トランジスタ(IGBT)、MOSFETなどのスイッチングトランジスタ(スイッチング素子)が用いられる。
各相の高電位側トランジスタ31Hは、高電位側に接続されてハイサイドアームを構成し、各相の低電位側トランジスタ31Lは、低電位側に接続されてローサイドアームを構成する。
各トランジスタ31H,31Lのコレクタ−エミッタ間には、転流ダイオード32H,32Lが接続され、転流ダイオード32H,32Lには、トランジスタ31H,31Lがオフの間にトランジスタ31H,31Lのエミッタ側からコレクタ側に電流が流れるように構成される。
本実施の形態では、トランジスタ31H及び転流ダイオード32Hと、ならびに、トランジスタ31L及び転流ダイオード32Lとが各相のパワー素子33UH,33UL,33VH,33VL,33WH,33WL(以下、33UH〜33WLと記載する。)を構成している。パワー素子33UH〜33WLは、図1では図示を省略するが、それぞれ複数(本実施の形態では、4つ)ずつ設けられている。
各相には、電流検出用のシャント抵抗40が設けられている。
ゲート駆動回路24には、電子制御ユニット10からの制御信号が入力される。より具体的には、ゲート駆動回路24は、U相、V相、W相の相毎に対で設けられており、U相のゲート駆動回路24には、ハーネスUH,ULを介してU相の制御信号が入力され、V相のゲート駆動回路24には、ハーネスVH,VLを介してV相の制御信号が入力され、W相のゲート駆動回路24には、ハーネスWH,WLを介してW相の制御信号が入力される。
各ゲート駆動回路24は、トランジスタ31H,31Lの各々にゲート電圧を供給可能であり、入力された制御信号により各トランジスタ31H,31Lのゲート電圧をオン(Hiレベル)/オフ(Lowレベル)に制御することで、各トランジスタ31H,31Lをスイッチングさせ、U相出力端子15からU相電流を出力させ、V相出力端子16からV相電流を出力させ、W相出力端子17からW相電流を出力させる。
つまり、パワードライブユニット20には、相毎に2本のハーネスUH〜WLが接続され、これらハーネスUH〜WLを介して、相毎に対の制御信号が入力されて各相の電流が生成出力されるようになっている。
図2は、パワードライブユニット20を上面側から示す斜視図である。図3は、パワードライブユニット20を下面側から示す斜視図である。図4は、シャント抵抗40を示す図であり、図4(A)は正面図、図4(B)は側面図、図4(C)は展開図である。
パワードライブユニット20は、平滑コンデンサ22や、パワー素子33UH〜33WL、シャント抵抗40等の電子部品を配置する略矩形状の回路基板21を備えている。この回路基板21は、図示は省略するが、制御装置や車両駆動用モータ等の機器と配線接続されるようになっている。なお、図2及び図3では、回路基板21の短辺の手前を前側、奥を後側、長辺の左方を左側、右方を右側とする。
平滑コンデンサ22は、複数(本実施の形態では、5つ)の電解コンデンサ26と、1つのフィルムコンデンサ27を備えて構成されている。複数の電解コンデンサ26は、回路基板21の短手方向略中央部において、回路基板21の長手方向に沿って一列に配置されている。電解コンデンサ26は、回路基板21の短手方向一方側(前側)の2つが隣接するとともに、回路基板21の短手方向他方側(後側)の2つが隣接して配置されている。フィルムコンデンサ27は、回路基板21の後側に位置する一の隅部に配置されている。電解コンデンサ26及びフィルムコンデンサ27はそれぞれ略円柱状に形成され、電解コンデンサ26は軸を上下方向に向けて、フィルムコンデンサ27は軸を水平方向(左右方向)に向けて回路基板21に配置されている。
配列されたフィルムコンデンサ27の一方側(左側)には、回路基板21の前側から高電位側のパワー素子33VH,33WH,33UHが配置され、フィルムコンデンサ27の他方側(右側)には、前側から低電位側のパワー素子33VL,33WL,33ULが配置されている。パワー素子33UH〜33WLは、略板状に形成され、平面部33が回路基板21の長手方向に沿うように縦置き配置されている。これにより、パワー素子を回路基板21に平置き配置する場合に比べ、パワー素子33UH〜33WLの実装面積が小さくなるので、回路基板21を小型化できる。
4つのパワー素子33UHのうち、2つのパワー素子33UHは隣接して一体に設けられ、これら2つのパワー素子33UHに対向して残り2つのパワー素子33UHが隣接して一体に設けられている。パワー素子33VH,33WH,33UL,33VL,33WLについても、パワー素子33UHと同様の配置構成となっているため、説明を省略する。
パワー素子33UL,33VL,33WL(以下、33UL〜33WLと記載する。)の下流側(グラウンド側)には、当該パワー素子33UL〜33WLに対して略直角にシャント抵抗40が配置されている。より詳細には、一のシャント抵抗40はパワー素子33VL,33WL間に配置され、二のシャント抵抗40はパワー素子33WL,33UL間に配置され、三のシャント抵抗40はパワー素子33ULと回路基板21の後側の短辺との間に配置されている。
シャント抵抗40は、図4に示すように、アーチ状の本体41を備え、この本体41の一端には複数(本実施の形態では、5つ)の入力端子42が、他端には複数(本実施の形態では、5つ)の出力端子43が取り付けられている。シャント抵抗40は、図3に示すように、本体41の平面部44が回路基板21の短手方向に沿うように、縦置き配置されている。
この回路基板21ではシャント抵抗をグラウンド側に配置する構成となっているため、一般的な板状のシャント抵抗(10W程度)を回路基板21に平置き配置してしまうと、回路基板21の長手方向の寸法が大きくなるとともに、回路基板21のデットスペースが大きくなってしまう。そこで、本実施の形態では、上記のように、シャント抵抗40を、その入力端子42から出力端子43に至る電流経路が部品実装面(回路基板21の表裏面)の上空を通るようにアーチ状に形成し、回路基板21に縦置き配置しているため、回路基板21の長手方向におけるシャント抵抗40の実装面積を小さくすることができ、回路基板21を小型化できる。また、シャント抵抗40をアーチ状にすることで、電流経路を確保できるので、大電流化及び高放熱化を実現できる。また、電流経路としてのスルーホールが不要となるので、回路基板21を小型化できる。
なお、平滑コンデンサ22や、パワー素子33UH〜33WL、シャント抵抗40等の電子部品は、それらの端子22A,33A,42,43が回路基板21の挿通孔22B,33B,42B,43Bに挿通されて実装されるTHD(Through Hole mount Device)型の部品である。これらの電子部品は、挿通孔22B,33B,42B,43Bの周りに形成されたランド58(図5参照)に半田付けされることで、回路基板21に固定される。
図5は回路基板21の一部を示す模式図である。図6は回路基板21を模式的に示す断面図である。
回路基板21は、複数(本実施の形態では、3つ)の絶縁層51の間及び外表面に、例えば銅箔等の基板層52A,52Bを積層して構成されている。各基板層52A,52Bには回路パターン53が形成され、内層の基板層52Aには導体ワイヤ(導体)56が接続されている。内層の基板層52Aに面する側の絶縁層51には、導体ワイヤ56に対応する位置に、複数の凹部54が形成されており、絶縁層51と基板層52Aとを積層することで、凹部54内に導体ワイヤ56に配置される。導体ワイヤ56の厚さによっては、凹部54が形成された部分の絶縁層51の厚さが薄くなるため、必要に応じて当該絶縁層51を厚くすればよい。このように、回路基板21の内層に導体ワイヤ56を設けているため、導体ワイヤ56の実装に部品実装面を使用することがなく、回路基板21の大型化を抑えつつ、電流容量を大きくすることができる。
外表面の基板層52Bには、上述した半田付け用のランド58が形成されている。ランド58はその他の基板層52Bの回路パターン53に導通しており、平滑コンデンサ22や、パワー素子33UH〜33WL、シャント抵抗40等の電子部品は、端子22A,33A,42,43がランド58に半田付けされることで、その他の基板層52Bの回路パターン53に電気的に接続されている。
導体ワイヤ56は、回路パターン53の電流容量を増やす細い箔状の導体であり、例えば、銅製の薄板状ワイヤを用いて構成されている。なお、図5では、説明のため、導体ワイヤ56及びランド58を同一平面上に示し、導体ワイヤ56のパターンを網掛けで図示している。また、図5では、パワー素子33ULの下流側に配置されるシャント抵抗40に係る導体ワイヤ56の配置構成について図示するが、パワー素子33VL,33WLの下流側に配置されるシャント抵抗40に係る導体ワイヤ56についても略同一の構成であるため、説明を省略する。さらに、各パワー素子33ULからシャント抵抗40に流れる電流の容量を増やす導体ワイヤ56に導体ワイヤ56A〜56Dと符号を付して各々を区別するものとする。
図5に示すように、導体ワイヤ56A〜56Dは、パワー素子33ULの配列方向(回路基板21の長手方向)と平行に配置されている。このように、パワー素子33UH〜33WLを回路基板21の長手方向に沿って縦置き配置するとともに、パワー素子33UL〜33WLに対して略直角にシャント抵抗40を配置して、導体ワイヤ56を、パワー素子33UL〜33WLの配列方向と平行に配置することで、最小の部品実装面積で回路を構成することができるので、回路基板21を小型化できる。
また、シャント抵抗40に入力端子42及び出力端子43の対を複数設けているため、導体ワイヤ56A〜56Dを、各パワー素子33ULからシャント抵抗40に直線状に設けることができる。これにより、導体ワイヤ56A〜56Dのいずれかを曲線状や折れ線状に配置する場合に比べ、各パワー素子33ULからシャント抵抗40の入力端子42間の抵抗を略同等とすることができるので、シャント抵抗40に入る電流密度を均等化することができ、電流を正確に検出できる。
導体ワイヤ56は、図6に示すように、接続点60を介して基板層52Aと電気的に接続されている。この接続点60は、回路パターン53と導体ワイヤ56とが上下に重なる部分において、例えば溶接により回路パターン53と導体ワイヤ56とを電気的に接続した導体部である。
ところで、図5を参照し、シャント抵抗40は、複数の出力端子43から流出する電流の合流地点P間の距離が異なっていると、各出力端子43から流出する電流の電流密度に差異が生じる。より詳細には、出力端子43から合流地点Pへの距離が長くなるほど、電流が流れにくくなる。
そこで、本実施の形態では、合流地点Pから遠方の端子付近(図5の例では、合流地点Pから遠方の2つの挿通孔42B1近傍)に接続点60Aを設けて導体ワイヤ56を接続している。このように、シャント抵抗40の出力端子43から流出する電流の電流密度を等しくする位置に接続点60を設けたため、シャント抵抗40の見かけ上の抵抗値の増加を防止できる。
以上説明したように、本実施の形態によれば、シャント抵抗40に、回路パターン53に接続される入力端子42、及び出力端子43の対を複数設け、シャント抵抗40の各入力端子42に流入する電流密度、或いは各出力端子43から流出する電流の電流密度を等しくする位置に導体ワイヤ56を接続する構成とした。シャント抵抗40に入力端子42及び出力端子43の対を複数設けたため、例えば、並列に接続された複数の回路部品(33UL〜33WL)にシャント抵抗40を接続した場合にも、導体ワイヤ56を直線状に配置することが可能となり、複数の入力端子42及び出力端子43に流れる電流のアンバランスを防止できる。また、シャント抵抗40は、電流密度が均一でないと抵抗値が大きくなるが、シャント抵抗40の各入力端子42に流入する電流密度、或いは各出力端子43から流出する電流の電流密度を等しくする位置に導体ワイヤ56を接続したため、シャント抵抗40の見かけ上の抵抗値の増加を防止できる。
また、本実施の形態によれば、シャント抵抗40は、回路パターン53(部品実装面)の上空に入力端子42から出力端子43に至る電流経路を有するため、シャント抵抗40の実装面積が小さくなるので、回路基板21を小型化できる。
但し、上記実施の形態は本発明の一態様であり、本発明の趣旨を逸脱しない範囲において適宜変更可能であるのは勿論である。
例えば、上記実施の形態では、回路基板21に貫通孔61を形成し、この貫通孔61を用いて回路パターン53と導体ワイヤ56とを接続する接続点60を形成していたが、回路パターン53と導体ワイヤ56とが接続されれば、必ずしも回路基板21を貫通させる必要はない。回路パターン53と導体ワイヤ56とを溶接により接続したが、回路パターン53と導体ワイヤ56との接続はこれに限定されるものではない。
また、上記実施の形態では、基板層52Aに導体ワイヤ56を溶接していたが、回路パターン53が形成された基板層52A,52Bと、導体ワイヤ56のパターンが形成された導体層とを積層する構成としてもよい。この構成により、基板層52A,52Bと導体層を積層することで導体ワイヤ56を回路基板21に設けることができるので、回路基板21に導体ワイヤ56を個別に取り付ける場合に比べ、回路基板21を容易に形成できる。
1 モータ駆動装置
20 パワードライブユニット
21 回路基板
40 シャント抵抗
42 入力端子
43 出力端子
53 回路パターン
56 導体ワイヤ(導体)

Claims (2)

  1. 回路パターンの電流容量を増やす導体が設けられ、電流検出用のシャント抵抗が前記回路パターンに接続された回路基板において、
    前記シャント抵抗に、前記回路パターンに接続される入力端子、及び出力端子の対を複数設け、前記シャント抵抗の各入力端子に流入する電流密度、或いは各出力端子から流出する電流の電流密度を等しくする位置に前記導体を接続したことを特徴とする回路基板。
  2. 前記シャント抵抗は、前記回路パターンの上空に前記入力端子から前記出力端子に至る電流経路を有することを特徴とする請求項1に記載の回路基板。
JP2012035568A 2012-02-21 2012-02-21 回路基板 Expired - Fee Related JP5840527B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012035568A JP5840527B2 (ja) 2012-02-21 2012-02-21 回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012035568A JP5840527B2 (ja) 2012-02-21 2012-02-21 回路基板

Publications (2)

Publication Number Publication Date
JP2013170947A JP2013170947A (ja) 2013-09-02
JP5840527B2 true JP5840527B2 (ja) 2016-01-06

Family

ID=49264973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012035568A Expired - Fee Related JP5840527B2 (ja) 2012-02-21 2012-02-21 回路基板

Country Status (1)

Country Link
JP (1) JP5840527B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5214407A (en) * 1991-11-06 1993-05-25 Hewlett-Packard Company High performance current shunt
JPH09293601A (ja) * 1996-04-26 1997-11-11 Koyo Electron Ind Co Ltd 抵抗器
JP3826749B2 (ja) * 2001-08-22 2006-09-27 株式会社日立製作所 シャント抵抗を備えた電力変換装置
JP2011018759A (ja) * 2009-07-08 2011-01-27 Koa Corp シャント抵抗器
DE102010030317B4 (de) * 2010-06-21 2016-09-01 Infineon Technologies Ag Schaltungsanordnung mit Shuntwiderstand

Also Published As

Publication number Publication date
JP2013170947A (ja) 2013-09-02

Similar Documents

Publication Publication Date Title
US9425707B2 (en) Inverter device capable of appropriately fixing a power module having a switching element and a smoothing capacitor in a limited region
US9780684B2 (en) Power converter
EP2590309B1 (en) Semiconductor power module
JPWO2017046940A1 (ja) 一体型電動パワーステアリング装置
JP6288769B2 (ja) 半導体パワーモジュール、電力変換装置、およびこれを用いた移動体
JP6848073B2 (ja) 主回路配線部材および電力変換装置
JP2012217263A (ja) インバータ装置
US9385631B2 (en) Inverter unit
JP2006210500A (ja) 電力用半導体装置
JP2013099213A (ja) インバータ装置
JP2014056951A (ja) 電子回路装置
JP2005261035A (ja) 半導体装置
JP4538474B2 (ja) インバータ装置
JP3173511U (ja) 半導体装置
JP4572247B2 (ja) ハイブリッド車両
JP2015053410A (ja) 半導体モジュール
US20120307468A1 (en) Electronic apparatus
JP5840527B2 (ja) 回路基板
JP6658915B2 (ja) 電力変換装置
JP6493171B2 (ja) 電力変換装置
JP6699535B2 (ja) 回路基板
JP2005192328A (ja) 半導体装置
JP5846929B2 (ja) パワー半導体モジュール
EP3258589B1 (en) Circuit module and inverter device using same
JP2010021188A (ja) 半導体電力変換モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151111

R150 Certificate of patent or registration of utility model

Ref document number: 5840527

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees