JP5834461B2 - 半導体レーザモジュール及びその製造方法 - Google Patents

Description

本発明は、光通信などに用いられる半導体レーザモジュール、及び、その製造方法に関する。

光通信システムは、近年の技術の発展に伴い、飛躍的な伸びを見せている。特に、ファイバの利用効率を高めるため、光信号の高速化及び多波長化といった技術が進展している。この技術進展に伴って、光通信システムに使用される部品への要求は年々厳しくなっている。

一方、ＦＴＴＨ（Fiber To The Home）の進展に伴い、使用される部品の低コスト化が重要な課題となっている。最近ではＦＴＴＨにおいても高速化の要求が増えている。例えば、当初１００Ｍｂｐｓ程度の伝送速度だったものが、最近では２．４Ｇｂｐｓが出回っており、更には１０Ｇｂｐｓも出始めようとしている。

このように、数Ｇｂｐｓの通信容量を求められる状況においては、シングルモードで発振するレーザダイオード（以下「ＬＤ：Laser Diode」という。）を採用することが必須である。一般的には、ＤＦＢ（Distributed FeedBack）−ＬＤが用いられる。ＤＦＢ−ＬＤから出射された信号を光ファイバに効率的に結合させるには、サブミクロンレベルでの位置調芯が必要であり、その調芯に掛かる工数が低コスト化における大きな課題であった。このような課題を解決する手段として、平面光波回路（以下「ＰＬＣ：Planar Lightwave Circuit」という。）上にパッシブアライメントでＬＤを実装する方法がある（特許文献１）。この方法によれば、調芯に要する時間が不要になり、大幅なコスト削減が実現される。

特許文献１〜５には、基板と、ＬＤチップと、基板とＬＤチップとを接合するはんだバンプと、を備えたＬＤモジュールが開示されている。特許文献１の図１及び段落００１３では、ＬＤチップの中央にはんだバンプを設けることが記載されているものの、はんだバンプの幅とＬＤチップの活性層の幅との関係については何ら言及されていない。特許文献２の図１及び図７では、ＬＤチップのほぼ全面にはんだバンプが広がっている。特許文献３の段落００２８には、できるだけ広い面積にはんだを広げることが記載されている。特許文献４の図２では、ＬＤチップの中央及び四隅にはんだバンプを設けることにより、実質的にほぼ全面にはんだバンプが広がっている。特許文献５の図６及び段落０００３〜０００５では、はんだ付電極をストライプ状に加工することが記載されているものの、はんだバンプの幅とＬＤチップの活性層の幅との関係については何ら言及されていない。なお、本明細書における「幅」の定義は、後述するとおりである。

特開平０９−３０４６６３号公報 特開２００３−０２３２００号公報 特開２００９−２１２１７６号公報 特開平０７−０７２３５２号公報 特開平１１−２３３８７７号公報

以後、ＬＤと言えば主にＤＦＢ−ＬＤを指すものとする。ＬＤチップをＰＬＣ基板上に実装したＬＤモジュールは、低コストで製造できることを利点とする一方で、副モード抑圧比（以下「ＳＭＳＲ：Sub-Mode Suppression Ratio」という。）が変化しやすいという欠点を持つ。これは、応力に敏感なＬＤチップを、はんだ接合によってＰＬＣ基板上に実装するためである。つまり、はんだ接合によってＬＤの活性層に応力がかかることにより、ＬＤの発振状態が不安定になり、ＳＭＳＲが劣化するのである。

関連技術におけるＬＤチップの実装方法は、次のとおりである。まず、ＰＬＣ基板上の電極に、はんだバンプを形成する。続いて、活性層を有する面をはんだバンプ側に向けて、ＬＤチップをはんだバンプの上に載せる。最後に、ＰＬＣ基板に熱を加えてはんだを溶融し、溶融後に冷却することによりＬＤモジュールが完成する。このはんだ接合によってＬＤの活性層は、はんだの熱収縮に起因した応力を受けるようになる。

活性層にかかる応力を低減する技術として、ＬＤチップの活性層下周辺に電極を形成しない技術がある（特許文献３）。この技術によれば、ＬＤチップの電極が形成されていない部分において、ＬＤチップ表面とはんだとが合金化しないため、ＬＤチップにかかる応力を低減できる。しがしながら、この技術では、ＬＤチップにかかる応力を減少できたとしても、ＬＤ動作に伴う温度上昇により、光学面における特性劣化が生じる。これは次の理由によるものである。活性層直下におけるはんだ接合面積が小さくなり、ＬＤから発せられた熱の排熱経路が狭くなることにより、ＬＤチップの放熱特性が悪化する。すると、放熱特性が悪いために、ＬＤから発せられた熱がＬＤ周辺にこもり、ＬＤの内部温度を上昇させ光出力を低下させるのである。ＬＤは温度上昇に伴って光出力が弱まる特性があるため、ＬＤ周辺は放熱特性が良好であることが強く望まれる。

以上述べたように、ＬＤチップにかかる応力を低減すること、及び、ＬＤチップの放熱特性を十分に確保することが、ＬＤ実装における重要なポイントである。本発明の目的は、上述した二つのポイントを同時に満たすＬＤモジュール及びその製造方法を提供することにある。

本発明に係る半導体レーザモジュールは、
基板側電極を有する基板と、
チップ側電極と、このチップ側電極に近接する内部に形成されたストライプ状の活性層とを有する半導体レーザチップと、
前記基板側電極と前記チップ側電極とを接合するとともに前記活性層の直下にのみ配置されかつ前記半導体レーザチップの周縁の四隅には配置されないはんだバンプと、
を備え、
前記はんだバンプは楕円柱状であり、当該はんだバンプの長軸が前記活性層の伸びる方向になるようにかつ当該はんだバンプの短軸が前記半導体レーザチップの中心に位置するように配置された、
ことを特徴とする。

本発明に係る半導体レーザモジュールの製造方法は、
本発明に係る半導体レーザモジュールを製造する方法であって、
前記基板の前記基板側電極の上に前記はんだバンプを載置し、
このはんだバンプの上に前記チップ側電極を前記はんだバンプに向けて前記半導体レーザチップを載置し、
前記はんだバンプを加熱及び溶融することにより、前記基板側電極と前記チップ側電極とを接合する、
ことを特徴とする。

本発明によれば、半導体レーザチップの活性層の直下にのみはんだバンプを配置するとともに半導体レーザチップの周縁の四隅にははんだバンプを配置しないことにより、半導体レーザチップにかかる応力を低減でき、かつ、半導体レーザチップの放熱特性を十分に確保できる。

本発明に係るＬＤモジュールの実施形態１を示す斜視図であり、図１［Ａ］はＬＤチップ実装後を示し、図１［Ｂ］はＬＤチップ実装前を示す。 図１［Ａ］のＬＤモジュールを示す分解斜視図である。 図１［Ａ］のＬＤモジュールを示す部分拡大正面図である。 本発明に係るＬＤモジュールの実施形態２を示す斜視図であり、図４［Ａ］はＬＤチップ実装後を示し、図４［Ｂ］はＬＤチップ実装前を示す。 図４［Ａ］のＬＤモジュールを示す分解斜視図である。 図４［Ａ］のＬＤモジュールの効果を説明するための概略正面図であり、図６［Ａ］は比較例におけるはんだ溶融直後を示し、図６［Ｂ］は比較例におけるはんだ固化後を示し、図６［Ｃ］は実施形態２におけるはんだ固化後を示す。 本発明に係るＬＤモジュールの実施形態３を示すＬＤチップ実装前の斜視図であり、図７［Ａ］は第一例を示し、図７［Ｂ］は第二例を示し、図７［Ｃ］は第三例を示す。 本発明に係るＬＤモジュールの実施形態３を示すＬＤチップ実装前の斜視図であり、その第四例を示す。

以下、添付図面を参照しながら、本発明を実施するための形態（以下「実施形態」という。）について説明する。また、理解しやすくするために、図面に示す物は、実際よりも拡大し、かつ、部分ごとに拡大率を異ならせたり、一部を省略又は簡略化したりしている。なお、本明細書及び図面において、実質的に同一の構成要素については同一の符号を用いる。

以下の実施形態における「ＰＬＣ電極」、「ＰＬＣ基板」、「ＬＤ電極」、「ＬＤチップ」及び「ＬＤモジュール」は、それぞれ特許請求の範囲における「基板側電極」、「基板」、「チップ側電極」、「半導体レーザチップ」及び「半導体レーザモジュール」の一例に相当する。

図１は本発明に係るＬＤモジュールの実施形態１を示す斜視図であり、図１［Ａ］はＬＤチップ実装後を示し、図１［Ｂ］はＬＤチップ実装前を示す。図２は、図１［Ａ］のＬＤモジュールを示す分解斜視図である。図３は、図１［Ａ］のＬＤモジュールを示す部分拡大正面図である。以下、これらの図面に基づき説明する。

図１及び図２に示すように、本実施形態１のＬＤモジュール１０は、ＰＬＣ基板２０と、ＬＤチップ３０と、はんだバンプ４０とを備えている。ＰＬＣ基板２０は、ＰＬＣ電極２１を有する。ＬＤチップ３０は、ＬＤ電極３１と、ＬＤ電極３１に近接する内部に形成されたストライプ状の活性層３２とを有する。はんだバンプ４０は、ＰＬＣ電極２１とＬＤ電極３１とを接合するとともに、活性層３２の直下にのみ配置されている。ここで、「活性層３２の直下」とは、活性層３２を上に置いた場合のその下という意味であり、活性層３２を下に置いた場合におけるその上という意味も概念的に含む。

例えば、図３に示すように、ＬＤ電極３１とはんだバンプ４０との接する面１１において、活性層３２の伸びる方向に直交する方向における寸法を幅としたとき、はんだバンプ４０の幅４０ｗが最大で１００μｍ以下である。

より具体的に言えば、ＬＤ電極３１とはんだバンプ４０との接する面１１において、活性層３２の伸びる方向に直交する方向をＸ軸とし、このＸ軸における寸法を幅とし、活性層３２の幅３２ｗの中心をＸ軸の原点Ｏとし、活性層３２の幅３２ｗのＸ軸における座標を±ａとし、はんだバンプ４０の幅４０ｗのＸ軸における座標を±ｂとしたとき、次式［１］が成り立つ。
｜２ａ｜＜｜２ｂ｜≦１００［μｍ］ ・・・［１］

図３において、活性層３２の両脇には、メサと呼ばれる溝３３、３４が、活性層３２の伸びる方向に沿って形成されている。溝３３、３４については、他の図面では図示を省略している。活性層３２の幅３２ｗは、例えば５μｍ程度である。はんだバンプ４０は直方体状であり、その高さ４０ｈは例えば１０μｍ程度であり、その長さ（奥行き方向）は例えば２００〜５００μｍ程度である。また、ＰＬＣ電極２１及びＬＤ電極３１は、一つの面のほぼ全体に形成されているが、もちろん特定の形状に形成してもよい。

次に、ＬＤモジュール１０の製造方法について説明する。

まず、ＰＬＣ基板２０のＰＬＣ電極２１の上に、はんだバンプ４０を載置する（図１［Ｂ］）。続いて。はんだバンプ４０の上に、ＬＤ電極３１をはんだバンプ４０に向けてＬＤチップ３０を載置する（図１［Ａ］）。最後に、はんだバンプ４０を加熱及び溶融することにより、ＰＬＣ電極２１とＬＤ電極３１とを接合する（図１［Ａ］）。

はんだバンプ４０を加熱及び溶融する際は、ＰＬＣ電極２１とＬＤ電極３１との距離Ｄが、予め定めた値になるように、ＰＬＣ基板２０とＬＤチップ３０とを固定することが好ましい。そして、はんだバンプ４０の融点を少し越える程度の温度で、はんだバンプ４０を短時間加熱する。これにより、溶融後固化したはんだバンプ４０の形状は、溶融前のはんだバンプ４０の形状をほぼそのまま保つ。

次に、ＬＤモジュール１０の効果について説明する。

はんだバンプ４０が活性層３２の直下にのみ配置されていることにより、はんだバンプがＬＤチップの広い範囲に配置されている関連技術に比べて、はんだバンプ４０の熱収縮に起因するＬＤチップ３０の応力を低減できる。しかも、活性層３２の直下にははんだバンプ４０が存在するので、ＬＤチップ３０の放熱特性が損なわれることもない。

特に、はんだバンプ４０の幅４０ｗを最大で１００μｍ以下とすることにより、ＬＤチップ３０の応力を更に十分に低減できる。また、前述の式［１］において、｜２ａ｜＜｜２ｂ｜とすることにより、ＬＤチップ３０の放熱特性を更に確実に維持できる。

図４は本発明に係るＬＤモジュールの実施形態２を示す斜視図であり、図４［Ａ］はＬＤチップ実装後を示し、図４［Ｂ］はＬＤチップ実装前を示す。図５は、図４［Ａ］のＬＤモジュールを示す分解斜視図である。以下、これらの図面に基づき説明する。ただし、図４及び図５において、図１及び図２と同じ部分には同じ符号を付す。

本実施形態２のＬＤモジュール１５は、ＰＬＣ基板２０が台座２２，２３を有する点で実施形態１のＬＤモジュールと異なる。台座２２，２３は、ＰＬＣ電極２１とＬＤ電極３１との距離Ｄ（図３）に相当するはんだバンプ４０の高さ４０ｈ（図３）を、予め定めた値にする。また、ＰＬＣ基板２０における台座２２，２３が形成される位置は、ＬＤチップ３０の両端が接する位置である。この両端とは、活性層３２の伸びる方向に直交する方向における両端である。

台座２２，２３は、例えばＰＬＣ基板２０をエッチングすることにより形成する。ここで、台座２２，２３は、本実施形態２ではＰＬＣ基板２０に設けているが、ＬＤチップ３０に設けてもよいし、ＰＬＣ基板２０及びＬＤチップ３０の両方に設けてもよい。台座２２，２３とＬＤチップ３０とは、単に接触しているだけであって、接合や接着は施されていない。

次に、ＬＤモジュール１５の製造方法について説明する。

まず、ＰＬＣ基板２０のＰＬＣ電極２１の上に、はんだバンプ４０を載置する（図４［Ｂ］）。続いて。はんだバンプ４０の上及び台座２２，２３の上に、ＬＤ電極３１をはんだバンプ４０に向けてＬＤチップ３０を載置する（図４［Ａ］）。最後に、はんだバンプ４０を加熱及び溶融することにより、ＰＬＣ電極２１とＬＤ電極３１とを接合する（４［Ａ］）。

次に、ＬＤモジュール１５の効果について説明する。

本実施形態２のＬＤモジュール１５によれば、ＰＬＣ基板２０が台座２２，２３を有することにより、実施形態１のＬＤモジュールの効果に加え、ＰＬＣ電極２１とＬＤ電極３１との距離Ｄ（図３）を正確かつ簡単に得ることができる。

本実施形態２のＬＤモジュール１５のその他の構成、作用及び効果については、実施形態１のＬＤモジュールと同様である。

図６は、ＬＤモジュール１５の効果を説明するための概略正面図であり、図６［Ａ］は比較例におけるはんだ溶融直後を示し、図６［Ｂ］は比較例におけるはんだ固化後を示し、図６［Ｃ］は実施形態２におけるはんだ固化後を示す。以下、図４乃至図６に基づき、ＬＤモジュール１５の効果について更に詳しく説明する。

本実施形態２では、ＬＤチップ３０にかかる応力の低減及び十分な放熱特性の実現を、はんだバンプ４０の大きさ及び配置位置に関して工夫することにより実現する。詳細を次に述べる。ＬＤチップ３０の活性層３２の直下において、はんだ溶融後に活性層３２の直下のみが全面的に濡れるサイズのはんだバンプ４０を、光の発振方向に沿って配置する（図４［Ｂ］）。このとき、はんだ溶融後に活性層３２の直下のみが濡れるはんだ量にすることで、活性層３２の直下以外からＬＤチップ３０にかかる応力を低減することができる。また、発熱源である活性層３２の直下のみを、はんだで全面的に濡らすことで、放熱特性を低下させることなくＬＤチップ３０を実装することが可能となる。

ＰＬＣ基板２０の上には、ＰＬＣ電極２１及びＬＤチップ搭載用の台座２２，２３が形成されている（図５）。そして、ＰＬＣ電極２１の上に、はんだバンプ４０を形成する（図４［Ｂ］）。例えば、大きな板状のはんだをはんだバンプ４０の形状に打ち抜くと同時に、そのはんだバンプ４０をＰＬＣ電極２１の上に載置する。はんだバンプ４０の形成後、活性層３２を有する面をＰＬＣ電極２１の側に向けて、ＬＤチップ３０を台座２２，２３に載せ、ＰＬＣ基板２０に熱を加えてはんだバンプ４０を溶融する（図４［Ａ］）。このはんだ接合によって、ＬＤチップ３０の活性層３２は、はんだバンプ４０の熱収縮に起因した応力を受けるようになる。次に、その応力の発生理由を簡単に述べる。

はんだバンプ４０の熱膨張係数は、ＰＬＣ基板２０の熱膨張係数よりも大きい。例えば、はんだバンプ４０の一例としてのＡｕＳｎ（金錫）の熱膨張係数は１７．５×１０^-6／℃であり、ＰＬＣ基板２０の主材料であるＳｉ（シリコン）の熱膨張係数は２．４×１０^-6／℃であり、ＬＤチップ３０の主材料であるＩｎＰ（インジウム・リン）の熱膨張係数は４．５×１０^-6／℃である。したがって、ＬＤチップ３０の実装後にはんだバンプ４０及びＰＬＣ基板２０が室温まで冷却されると、はんだバンプ４０がＰＬＣ基板２０よりも大きく収縮する。

その結果、図６［Ｃ］に示すように、ＬＤチップ３０をＰＬＣ基板側に引く応力４５が生じる。また、はんだバンプ４０がＰＬＣ基板よりも大きく収縮することにより、ＬＤチップ３０をはんだバンプ４０の中心へと引く応力４６，４７が生じる。この応力４５〜４７がＬＤチップ３０の活性層の屈折率を変化させ、ＬＤの発振状態を不安定にし、ＳＭＳＲ特性の低下を招くのである。したがって、ＳＭＳＲ特性の改善には、ＬＤチップ３０にかかる応力を低減することが必要である。

一方、図６［Ａ］［Ｂ］に示す比較例では、ＬＤチップ３０の一つの面のかなりの部分に広がるはんだバンプ５０を用いている。そのため、比較例におけるＬＤチップ３０をＰＬＣ基板側に引く応力５１，５２，５３及びＬＤチップ３０をはんだバンプ５０の中心へと引く応力５４，５５（図６［Ｂ］）は、本実施形態２における応力４５〜４７（図６［Ｃ］）よりも、かなり大きくなっている。換言すると、本実施形態２によれば、比較例に比べて、ＬＤチップ３０にかかる応力を大幅に低減できる。以上、本実施形態２の効果について詳細に説明したが、実施形態１についても同様である。

図７及び図８は本発明に係るＬＤモジュールの実施形態３を示すＬＤチップ実装前の斜視図であり、図７［Ａ］は第一例を示し、図７［Ｂ］は第二例を示し、図７［Ｃ］は第三例を示し、図８は第四例を示す。図７及び図８において、図４及び図５と同じ部分には同じ符号を付す。以下、この図面に基づき説明する。

図７［Ａ］に示す第一例では、はんだバンプ４１が扁平な楕円柱状となっている。はんだバンプ４１の長軸４１１が活性層の伸びる方向になるように配置されている。はんだバンプ４１の幅すなわち短軸４１２は、前述した理由により１００μｍ以下とすることが好ましい。本第一例によれば、はんだバンプ４１を扁平な楕円柱状としたので、次の効果を奏する。ＬＤチップは中心ほど熱がこもりやすくなるので、ＬＤチップの中心に位置するはんだバンプ４１の中心を太くすることにより、ＬＤチップの放熱特性を良好に保てる。しかも、はんだバンプ４１の両先端を細くすることにより、ＬＤチップに加わる応力をより一層低減できる。

図７［Ｂ］に示す第二例では、はんだバンプ４２１，４２２が扁平な円柱状となっている。はんだバンプ４２１，４２２の幅すなわち直径４２３は、前述した理由により１００μｍ以下とすることが好ましい。本第二例によれば、はんだバンプ４２１，４２２を円柱状としたので、次の効果を奏する。はんだバンプ４２１，４２２は向きを気にする必要がないので、ＰＬＣ電極２１にはんだバンプ４２１，４２２を形成する作業性を向上できる。

図７［Ｃ］に示す第三例では、扁平な円柱状のはんだバンプ４３１，４３２，４３３が三個となっている。はんだバンプ４３１〜４３３の幅すなわち直径４３６は、前述した理由により１００μｍ以下とすることが好ましい。これに加え、本第三例では、はんだバンプ４３４，４３５（第二のはんだバンプ）を更に備えている。はんだバンプ４３４，４３５は、ＰＬＣ電極２１とＬＤ電極とを接合するとともに、はんだバンプ４３１，４３２，４３３（第一のはんだバンプ）とＬＤチップの周縁との間に配置されている。前述したように、特許文献４の図２では、ＬＤチップの中央及び四隅（すなわちＬＤチップの周縁）にはんだバンプを設けることにより、実質的にほぼ全面にはんだバンプが広がっている。これに対し、本第三例によれば、はんだバンプ４３４，４３５を、ＬＤチップの周縁ではなく、はんだバンプ４３１，４３２，４３３とＬＤチップの周縁との間に配置したことにより、特許文献４の関連技術に比べて応力を低減できる。

図８に示す第四例では、はんだバンプ６０は、幅６１ｗが最大で１００μｍ以下である本体部６１と、幅４２ｗが１００μｍを超える突出部４２とを有する。突出部４２の形状及、個数及び位置は、それぞれ直方体状、一対及び本体部６１の略中央としたが、特に制限はない。同様に、本体部６１は、直方体状としたが、楕円柱状や円柱状など、どのような形状でもよい。

円柱状のはんだバンプは４個以上用いてもよい。本実施形態３でも、実施形態１、２と同様に、はんだバンプの形状はＬＤチップ実装前後でほぼ同じである。本実施形態３のＬＤモジュールのその他の構成、作用及び効果については、実施形態１、２のＬＤモジュールと同様である。

また、ＬＤチップの特定箇所にかかる応力を避けたい場合などにおいて、第二例及び第三例（図７［Ｂ］［Ｃ］）のように、特定箇所にはんだが濡れないようにはんだバンプを配置してもよい。はんだバンプの形状、大きさ及び数は、所望する応力の低減効果及び放熱特性を満たすように決定すればよい。したがって、必ずしも活性層直下の全面にはんだが濡れる必要はない。

上記各実施形態において、はんだの材質としては、一般的によく用いられるＡｕＳｎを想定しているが、所望の効果が得られれば何を用いてもよく、また、組成の異なる複数種類を用いてもよい。「組成の異なる」には、元素名が異なるもの、及び、元素名が同じでもその比率が異なるものを含む。ＰＬＣ基板に実装したＬＤからの光は、ＰＬＣ基板上の導波路に入射されることを想定しているが、出射光の結合先が例えばレンズのように導波路でなくてもよい。なお、各実施形態において、応力の低減には、応力の不均一性の低減も含むものとする。活性層にかかる応力が活性層の位置によって大きく異なれば、活性層内の屈折率変化が活性層の位置によって異なることにより、活性層の屈折率が乱れるので、ＳＭＳＲ特性を劣化させる。したがって、応力の不均一性の低減も重要である。多くの場合において、活性層にかかる応力を低減できれば、活性層にかかる応力の不均一性も低減できる。なお、はんだバンプの形状について、明細書では「直方体状」、「楕円柱状」、「円柱状」と表現し、各図面では理解しやすくするために各面が直角に交わるように示している。しかし、これらの各面は実際には丸みを帯びて交わっており（いわゆる「面取りされた状態」）、「直方体状」、「楕円柱状」、「円柱状」にはこれらの面取りされた状態の形状も含むものとする。

換言すると、本発明は、半導体レーザチップの基板へのはんだ付実装において、活性層直下だけが十分なはんだで濡れるように、はんだを配置して実装する、ことを特徴とする。つまり、活性層直下にのみ十分にはんだが濡れるように、はんだを配置することで、ＬＤにかかる応力の低減及び十分な放熱特性の実現を可能とする。

以上、上記各実施形態を参照して本発明を説明したが、本発明は上記各実施形態に限定されるものではない。本発明の構成や詳細については、当業者が理解し得るさまざまな変更を加えることができる。また、本発明には、上記各実施形態の構成の一部又は全部を相互に適宜組み合わせたものも含まれる。

上記の実施形態の一部又は全部は以下の付記のようにも記載され得るが、本発明は以下の構成に限定されるものではない。

［付記１］基板側電極を有する基板と、
チップ側電極と、このチップ側電極に近接する内部に形成されたストライプ状の活性層とを有する半導体レーザチップと、
前記基板側電極と前記チップ側電極とを接合するとともに前記活性層の直下にのみ配置されたはんだバンプと、
を備えたことを特徴とする半導体レーザモジュール。

［付記２］付記１記載の半導体レーザモジュールであって、
前記チップ側電極と前記はんだバンプとの接する面において、前記活性層の伸びる方向に直交する方向における寸法を幅としたとき、
前記はんだバンプの前記幅が最大で１００μｍ以下である、
ことを特徴とする半導体レーザモジュール。

［付記３］付記１又は２記載の半導体レーザモジュールであって、
前記チップ側電極と前記はんだバンプとの接する面において、前記活性層の伸びる方向に直交する方向をＸ軸とし、
このＸ軸における寸法を幅とし、前記活性層の前記幅の中心を前記Ｘ軸の原点とし、
前記活性層の前記幅の前記Ｘ軸における座標を±ａとし、前記はんだバンプの前記幅の前記Ｘ軸における座標を±ｂとしたとき、
次式が成り立つ、
｜２ａ｜＜｜２ｂ｜≦１００［μｍ］
ことを特徴とする半導体レーザモジュール。

［付記４］付記１乃至３のいずれか一つに記載の半導体レーザモジュールであって、
前記基板及び前記半導体レーザチップの少なくとも一方は、
前記基板側電極と前記チップ側電極との距離に相当する前記はんだバンプの高さを、予め定めた値にする台座を有する、
ことを特徴とする半導体レーザモジュール。

［付記５］付記４記載の半導体レーザモジュールであって、
前記台座は、前記基板に形成され、かつ、前記活性層の伸びる方向に直交する方向における前記半導体レーザチップの両端が接する位置に形成された、
ことを特徴とする半導体レーザモジュール。

［付記６］付記１乃至５のいずれか一つに記載の半導体レーザモジュールであって、
前記はんだバンプは楕円柱状であり、当該はんだバンプの長軸が前記活性層の伸びる方向になるように配置された、
ことを特徴とする半導体レーザモジュール。

［付記７］付記１乃至５のいずれか一つに記載の半導体レーザモジュールであって、
前記はんだバンプは円柱状である、
ことを特徴とする半導体レーザモジュール。

［付記８］付記１乃至３のいずれか一つに記載の半導体レーザモジュールを製造する方法であって、
前記基板の前記基板側電極の上に前記はんだバンプを載置し、
このはんだバンプの上に前記チップ側電極を前記はんだバンプに向けて前記半導体レーザチップを載置し、
前記はんだバンプを加熱及び溶融することにより、前記基板側電極と前記チップ側電極とを接合する、
ことを特徴とする半導体レーザモジュールの製造方法。

［付記９］付記５記載の半導体レーザモジュールを製造する方法であって、
前記基板の前記基板側電極の上に前記はんだバンプを載置し、
このはんだバンプの上及び前記台座の上に前記チップ側電極を前記はんだバンプに向けて前記半導体レーザチップを載置し、
前記はんだバンプを加熱及び溶融することにより、前記基板側電極と前記チップ側電極とを接合する、
ことを特徴とする半導体レーザモジュールの製造方法。

［付記１０］基板側電極を有する基板と、
チップ側電極と、このチップ側電極に近接する内部に形成されたストライプ状の活性層とを有する半導体レーザチップと、
前記基板側電極と前記チップ側電極とを接合するとともに前記活性層の直下にのみ配置されたはんだバンプと、
を備えたことを特徴とする半導体レーザモジュールを製造する方法であって、
前記基板の前記基板側電極の上に前記はんだバンプを載置し、
このはんだバンプの上に前記チップ側電極を前記はんだバンプに向けて前記半導体レーザチップを載置し、
前記はんだバンプを加熱及び溶融することにより、前記基板側電極と前記チップ側電極とを接合する、
ことを特徴とする半導体レーザモジュールの製造方法。

［付記１１］基板側電極を有する基板と、
チップ側電極と、このチップ側電極に近接する内部に形成されたストライプ状の活性層とを有する半導体レーザチップと、
前記基板側電極と前記チップ側電極とを接合するとともに前記活性層の直下にのみ配置されたはんだバンプと、
前記基板に形成され、かつ、前記活性層の伸びる方向に直交する方向における前記半導体レーザチップの両端が接する位置に形成され、前記基板側電極と前記チップ側電極との距離に相当する前記はんだバンプの高さを、予め定めた値にする台座と、
を備えた半導体レーザモジュールを製造する方法であって、
前記基板の前記基板側電極の上に前記はんだバンプを載置し、
このはんだバンプの上及び前記台座の上に前記チップ側電極を前記はんだバンプに向けて前記半導体レーザチップを載置し、
前記はんだバンプを加熱及び溶融することにより、前記基板側電極と前記チップ側電極とを接合する、
ことを特徴とする半導体レーザモジュールの製造方法。

［付記１２］付記１乃至７のいずれか一つに記載の半導体レーザモジュールであって、
前記はんだバンプを第一のはんだバンプとしたとき、
前記基板側電極と前記チップ側電極とを接合するとともに当該第一のはんだバンプと前記半導体レーザチップの周縁との間に配置された第二のはんだバンプを、
更に備えたことを特徴とする半導体レーザモジュール。

［付記１３］付記１記載の半導体レーザモジュールであって、
前記チップ側電極と前記はんだバンプとの接する面において、前記活性層の伸びる方向に直交する方向における寸法を幅としたとき、
前記はんだバンプは、前記幅が最大で１００μｍ以下である本体部と、前記幅が１００μｍを超える突出部とを有する、
ことを特徴とする半導体レーザモジュール。

本発明は、例えばＦＴＴＨなどの光通信に利用可能である。

１０，１５ ＬＤモジュール
１１ ＬＤ電極とはんだバンプとの接する面
２０ ＰＬＣ基板
２１ ＰＬＣ電極
２２，２３ 台座
３０ ＬＤチップ
３１ ＬＤ電極
３２ 活性層
３２ｗ 活性層の幅
４０，４１，４２１，４２２，４３１，４３２，４３３，４３４，４３５、６０ はんだバンプ
４０ｗ はんだバンプの幅

Claims (8)

1. 基板側電極を有する基板と、
   チップ側電極と、このチップ側電極に近接する内部に形成されたストライプ状の活性層とを有する半導体レーザチップと、
   前記基板側電極と前記チップ側電極とを接合するとともに前記活性層の直下にのみ配置されかつ前記半導体レーザチップの周縁の四隅には配置されないはんだバンプと、
   を備え、
   前記はんだバンプは楕円柱状であり、当該はんだバンプの長軸が前記活性層の伸びる方向になるようにかつ当該はんだバンプの短軸が前記半導体レーザチップの中心に位置するように配置された、
   ことを特徴とする半導体レーザモジュール。
2. 請求項１記載の半導体レーザモジュールであって、
   前記チップ側電極と前記はんだバンプとの接する面において、前記活性層の伸びる方向に直交する方向における寸法を幅としたとき、
   前記はんだバンプの前記幅が最大で１００μｍ以下である、
   ことを特徴とする半導体レーザモジュール。
3. 請求項１又は２記載の半導体レーザモジュールであって、
   前記チップ側電極と前記はんだバンプとの接する面において、前記活性層の伸びる方向に直交する方向をＸ軸とし、
   このＸ軸における寸法を幅とし、前記活性層の前記幅の中心を前記Ｘ軸の原点とし、
   前記活性層の前記幅の前記Ｘ軸における座標を±ａとし、前記はんだバンプの前記幅の前記Ｘ軸における座標を±ｂとしたとき、
   次式が成り立つ、
   ｜２ａ｜＜｜２ｂ｜≦１００［μｍ］
   ことを特徴とする半導体レーザモジュール。
4. 請求項１乃至３のいずれか一つに記載の半導体レーザモジュールであって、
   前記基板及び前記半導体レーザチップの少なくとも一方は、
   前記基板側電極と前記チップ側電極との距離に相当する前記はんだバンプの高さを、予め定めた値にする台座を有する、
   ことを特徴とする半導体レーザモジュール。
5. 請求項４記載の半導体レーザモジュールであって、
   前記台座は、前記基板に形成され、かつ、前記活性層の伸びる方向に直交する方向における前記半導体レーザチップの両端が接する位置に形成された、
   ことを特徴とする半導体レーザモジュール。
6. 請求項１乃至５のいずれか一つに記載の半導体レーザモジュールであって、
   前記はんだバンプを第一のはんだバンプとしたとき、
   前記基板側電極と前記チップ側電極とを接合するとともに当該第一のはんだバンプと前記半導体レーザチップの周縁との間に配置された第二のはんだバンプを、
   更に備えたことを特徴とする半導体レーザモジュール。
7. 請求項１記載の半導体レーザモジュールであって、
   前記チップ側電極と前記はんだバンプとの接する面において、前記活性層の伸びる方向に直交する方向における寸法を幅としたとき、
   前記はんだバンプは、前記幅が最大で１００μｍ以下である本体部と、前記幅が１００μｍを超える突出部とを有する、
   ことを特徴とする半導体レーザモジュール。
8. 請求項１乃至３のいずれか一つに記載の半導体レーザモジュールを製造する方法であって、
   前記基板の前記基板側電極の上に前記はんだバンプを載置し、
   このはんだバンプの上に前記チップ側電極を前記はんだバンプに向けて前記半導体レーザチップを載置し、
   前記はんだバンプを加熱及び溶融することにより、前記基板側電極と前記チップ側電極とを接合する、
   ことを特徴とする半導体レーザモジュールの製造方法。

Images