JP5833437B2 - シミュレーション装置およびシミュレーションプログラム - Google Patents
シミュレーション装置およびシミュレーションプログラム Download PDFInfo
- Publication number
- JP5833437B2 JP5833437B2 JP2011290381A JP2011290381A JP5833437B2 JP 5833437 B2 JP5833437 B2 JP 5833437B2 JP 2011290381 A JP2011290381 A JP 2011290381A JP 2011290381 A JP2011290381 A JP 2011290381A JP 5833437 B2 JP5833437 B2 JP 5833437B2
- Authority
- JP
- Japan
- Prior art keywords
- mask
- intensity distribution
- simulation
- processing
- verification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
- G03F7/70441—Optical proximity correction [OPC]
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
- G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
図1は、一実施の形態に従うリソグラフィシミュレーションの概要を説明するための図である。本実施の形態に従うリソグラフィシミュレーションは、第1のマスクを用いた第1の加工過程(第1加工)と第2のマスクを用いた第2の加工過程(第2加工)とを含む製造プロセスをシミュレーション対象とする。このような製造プロセスは、典型的には、後述するような複数回加工プロセスに相当する。
〈b1:ハードウェア構成〉
一実施の形態に従うリソグラフィシミュレーション装置(以下、単に「シミュレーション装置」とも称す。)は、典型的には、コンピュータベースの装置によって実現される。
図3は、一実施の形態に従うリソグラフィシミュレーション装置に係る機能モジュール構成を示す模式図である。図3を参照して、シミュレーション装置で実行されるシミュレーションプログラム150は、その機能モジュールとして、強度分布算出モジュール152と、エッジ領域算出モジュール154と、リソグラフィ検証モジュール156と、光近接効果補正モジュール158と、強度分布調整モジュール160とを含む。図3に示すモジュールのうち、強度分布算出モジュール152を除く他のモジュールについては、後述するいずれかの実施の形態を実現するためのものである。そのため、図3に示すすべてのもモジュールが単一のシミュレーションプログラム150に含まれている必要はない。
《C.シミュレーション対象の製造プロセス》
一実施の形態に従うリソグラフィシミュレーション装置は、それぞれ異なるマスクを用いた複数の加工過程を含む製造プロセスをシミュレーション対象とする。すなわち、本実施は、少なくとも、あるマスクを用いた第1の加工および別のマスクを用いた第2の加工を同一のウェハに対して行なうことで半導体装置を製造する製造プロセスに向けられる。本シミュレーションは、それぞれのマスクを示すマスクレイアウトデータから製造されるウェハ上の形状(エネルギー強度分布)を算出する。さらに、算出されるウェハ上の形状(エネルギー強度分布)を利用して、各種のリソグラフィ検証処理が実行される。
〈d1:単一加工プロセス〉
一実施の形態に従うシミュレーション方法を説明するにあたって、先に関連技術について説明する。最初に、複数回加工プロセスではなく単一加工プロセスについてのシミュレーション方法について説明する。
次に、上述の関連技術を用いて、複数回加工プロセスについてのシミュレーション方法について説明する。
次に、実施の形態1に従うリソグラフィシミュレーションについて説明する。
図15は、実施の形態1に従うリソグラフィシミュレーションの手順を示すフローチャートである。図15に示す各ステップは、コンピュータ100のCPU105がシミュレーションプログラムを実行することで実現される。図16は、図15に対応する処理内容を説明するための図である。
図15の強度分布トリム部除去処理(ステップS20)のより詳細な処理内容について説明する。上述したように、実施の形態1においては、近似された多角形ではなく、エネルギー強度分布211および212から直接的に行列演算することで、複数回加工によって得られる仮想的なエネルギー強度分布214が取得される。
図16に示すエネルギー強度分布214は、比較的疎の間隔で定義した行列を用いて算出できる。このような行列演算の具体例としては、以下のようになる。
次に、上述したようなリソグラフィシミュレーションを実際に適用した例を示す。
第1の実施の形態によれば、Contourの輪郭を示す多角形を入力とする図形演算を行なうことなく、複数回加工プロセス(典型的には、トリムプロセス)をシミュレーションするので、処理時間を短縮化できる。すなわち、上述した関連技術に係るリソグラフィシミュレーションにおいて必要であった多角形間Boolean演算を行なう必要がない。
次に、実施の形態2に従うリソグラフィシミュレーションについて説明する。実施の形態2においては、上述した実施の形態1に従うリソグラフィシミュレーションを利用してリソグラフィ検証処理を行なう場合について説明する。
図22は、実施の形態2に従うリソグラフィシミュレーションの手順を示すフローチャートである。より具体的には、図22には、複数回加工プロセスに対応したリソグラフィ検証の手順が図示される。図22に示す各ステップは、コンピュータ100のCPU105がシミュレーションプログラムを実行することで実現される。図23は、図22に対応する処理内容を説明するための図である。
図22および図23を参照して、強度分布トリム部除去処理(ステップS20)によって生成されたエネルギー強度分布214に基づいて、強度検証(ステップS31)ならびに強度勾配検証(ステップS32およびS33)が実行される。
図22および図23を参照して、仕上がりエッジ位置計算(ステップS5)によって生成されたエッジ形状(Contour215)に基づいて、エッジ位置検証(ステップS41およびS42)が実行される。より具体的には、仕上がりエッジ距離計算(ステップS41)において、CPU105は、設計上のターゲットである位置とシミュレーションで計算された仕上がりエッジ位置との距離(エッジ距離)を算出する。そして、CPU105は、算出されたエッジ距離と予め設定された検証規格値とを比較し、その大小関係に基づいて、エッジ距離エラーがあるか否かを判定する。エッジ距離エラーがある場合には、CPU105は、そのエッジ距離エラーのある位置(座標)を含む検証エラーを出力する(ステップS9)。
図22および図23を参照して、輪郭化多角形化(ステップS6)によって生成されたエッジポリゴン216に基づいて、距離検証(ステップS51およびS52)が実行される。より具体的には、多角形辺距離計算(ステップS51)において、CPU105は、輪郭化多角形化(ステップS6)によって生成されたエッジポリゴン216(予測された仕上がり形状)における対向するエッジ間距離(パターン幅やパターン間隔に相当)を算出する。そして、CPU105は、算出されたエッジ間距離と予め設定された検証規格値とを比較し、その大小関係に基づいて、多角形辺距離エラーがあるか否かを判定する。多角形辺距離エラーがある場合には、CPU105は、その多角形辺距離エラーがある位置(座標)を含む検証エラーを出力する(ステップS9)。
図22に示すように、強度分布トリム部除去処理(ステップS20)が実行されることにより、最終的な仕上がりに影響を与えない部分(トリムによって除去される部分)で生じるリソグラフィ検証エラー(擬似エラー)を取り除くことができる。すなわち、上述した関連技術を用いた場合には、検証処理の実行後に、擬似エラーを図形的に取り除かなければならなかったが、このような処理が不要になり、検証処理およびその確認を効率化できる。
《G.実施の形態3》
次に、実施の形態3に従うリソグラフィシミュレーションについて説明する。実施の形態3においては、上述した実施の形態1に従うリソグラフィシミュレーションを利用して光近接効果(OPC:Optical Proximity Correction)補正処理(OPC処理)を行なう場合について説明する。
図24は、実施の形態3に従うリソグラフィシミュレーションの手順を示すフローチャートである。より具体的には、図24には、複数回加工プロセスに対応したOPC処理の手順が図示される。図24に示す各ステップは、コンピュータ100のCPU105がシミュレーションプログラムを実行することで実現される。図25は、図24に対応する処理内容を説明するための図である。
上述したように、OPC処理では、ステップS61〜S64を含む繰り返し処理が処理負荷の大部分を占める。そのため、実施の形態3においては、マスク移動量ΔMを計算(ステップS63)およびマスク移動量ΔMによる摂動の影響の計算(ステップS64)について、コヒーレント光学計算を近似的に取り入れて、計算結果を再利用することで処理負荷を軽減する。これにより、光学計算の全てを繰り返し行なう必要がないので、処理をより高速化できる。
上述の実施の形態1〜3においては、使用されるそれぞれのマスクの形状を示すマスク関数が入力される処理を例示した。複数回加工プロセスは、それぞれの加工過程が独立に設計されることも多い。このような場合には、一方の加工過程に用いられるマスクのOPC仕様が決定されていない状況でシミュレーションを行なわなければならない。実施の形態4では、このような状況であっても、シミュレーションを可能にして、それぞれを独立並行に開発することで、開発効率を向上できる処理方法について説明する。
図26は、実施の形態4に従うリソグラフィシミュレーションの手順を示すフローチャートである。一例として、第2加工に用いられるマスク形状が決定していない状況で、あるいはそのマスク形状を用いずに、シミュレーションを行なうための処理手順を図26に示す。図26に示す各ステップは、コンピュータ100のCPU105がシミュレーションプログラムを実行することで実現される。図27は、図26に対応する処理内容を説明するための図である。
次に、上述したようなリソグラフィシミュレーションを実際に適用した例を示す。
実施の形態4によれば、複数回加工プロセスにおいて、一方のマスクのOPC仕様が決定されない状況であっても、シミュレーションを行なうことができる。そのため、開発効率をより向上させることができる。
上述の実施の形態1〜4においては、複数回加工プロセスの一例として、トリムプロセスに適用される場合の処理について説明したが、別の例として、ダブルパターニングプロセス(Double Patterning Technology:以下、「DPT」とも記す。)に応用することもできる。実施の形態5においては、ダブルパターニングプロセスを対象として、リソグラフィシミュレーションを行なう手順について説明する。
図32は、実施の形態5に従うリソグラフィシミュレーションの手順を示すフローチャートである。図22に示す各ステップは、コンピュータ100のCPU105がシミュレーションプログラムを実行することで実現される。図33は、図32に対応する処理内容を説明するための図である。
次に、図34〜図37を参照して、図32に示す強度分布正規化・量子化・加算処理(ステップS71〜S73)の詳細な処理内容について説明する。
図34は、第5の実施の形態に従うリソグラフィシミュレーションにおいて用いられるマスクによる仮想的なエネルギー強度分布の一例を示す図である。図34(A)は、ウェハ上の任意の位置における第1のマスク201による仮想的なエネルギー強度分布を示し、図34(B)は、ウェハ上の任意の位置における第2のマスク202による仮想的な強度分布を示す。図35は、図34に示す仮想的なエネルギー強度分布を正規化した結果の一例を示す図である。
なお、説明の簡略化のため、ウェハ上の位置を一次元値xで示している。但し、ウェハ上の位置を二次元値(x,y)とした場合には、いずれも(x,y)の関数となる。また、fs(x)は、エネルギー強度分布のウェハ上の位置についての関数であり、ft(x)は、thresholdの位置についての関数である。
ft(x)=ft’(x)+Cthreshold …(2)
ここで、Cthresholdは、定数項でウェハ上の位置に依存しないものとする。(2)式を(1)式に代入し変形すると(3)式を得る。
さらに、仮想的なエネルギー強度分布fps(x)を(4)式のように定義すると、(5)式を得る。
fps(x)=Cthreshold …(5)
以上のように、仮想的なエネルギー強度分布を用いることで、このエネルギー強度分布と定数Cthresholdとの交点を用いて、ウェハ上のエッジ位置が表現できる。
このような正規化処理によって、両仮想強度分布と共通のthreshold(この例では、threshold1)とがそれぞれ比較されることで、ウェハ上のそれぞれのエッジ位置が決定される。
図36は、図35に示す正規化された仮想的なエネルギー強度分布を量子化した結果の一例を示す図である。図36(A)は、第1のマスク201による量子化処理後の仮想強度分布を示し、図36(B)は、第2のマスク202による量子化処理後の仮想強度分布を示す。
図37は、図36に示す量子化された仮想的なエネルギー強度分布を加算した結果の一例を示す図である。図37(A)には、第1のマスク201および第2のマスク202を左右にずらして配置した場合における、量子化された仮想強度分布254,264およびthreshold252を示す。図37(B)には、第1のマスク201および第2のマスク202により形成されるパターンの位置が重なっている場合における、量子化された仮想強度分布254,264およびthreshold252を示す。
上述のような処理によって算出されたシミュレーション結果に対して、さらにトリムプロセスを行なってもよい。
実施の形態5によれば、強度分布正規化・量子化・加算処理といった簡単な行列演算で、複数回加工プロセス(DTPプロセス)をシミュレーションできる。また、実施の形態5によれば、マスク間の重ね合わせずれ(マスクアライメントずれ)を行列シフトにより容易に計算できる。そのため、シミュレーションに係る処理負荷の増大を抑制できるとともに、アプリケーションの開発コストや構築コストを低減できる。
上述の実施の形態1〜5において説明したように、複数回加工プロセスの実行後にウェハ上で得られるパターン形状を高速にシミュレーションできる。このとき、複数回加工プロセスに使用される複数のマスクの形状をそれぞれ示すマスク関数(あるいは、マスクの形状マスク関数に代えて当該マスクの理想仕上がり)が入力される。
図40は、実施の形態6に従うリソグラフィシミュレーションの手順を示すフローチャートである。図40には、一例として、マスク製造プロセスにおいて第1のマスク201を検査する例を示す。図40に示す各ステップは、コンピュータ100のCPU105がシミュレーションプログラムを実行することで実現される。
本実施の形態に従うシミュレーション方法では、複数回加工プロセスにおいて、一方のマスクのパターン形状が決定されない状況であっても、複数回加工プロセス後にウェハ上で得られるパターン形状を高速に評価することができる。この特性を利用して、マスク検査で検出された欠陥の修正要否をより的確に判断できる。
Claims (14)
- 第1のマスクを用いた露光、現像、エッチングを行なう第1の加工過程と、前記第1の加工過程の後に第2のマスクを用いた露光、現像、エッチングを行なう第2の加工過程とを含む製造プロセスをシミュレーションするためのシミュレーション装置であって、
前記第1のマスクにより加工対象の基板上に生じる第1の強度分布を取得する第1の取得手段と、
前記第2のマスクにより前記基板上に生じる第2の強度分布を取得する第2の取得手段と、
前記第2の強度分布に基づいて、前記第1の強度分布のうち、前記第2のマスクにより加工される領域の強度を、加工されない領域と判断される値に補正する補正手段とを備える、シミュレーション装置。 - 前記補正手段は、前記第2の強度分布を符号反転した上で、前記第1の強度分布に加算する、請求項1に記載のシミュレーション装置。
- 前記補正手段は、前記第1の強度分布から前記第2の強度分布を減算する、請求項1に記載のシミュレーション装置。
- 前記補正手段は、前記第2の強度分布と予め定められたしきい値分布とを比較することでエッジ形状を特定し、前記第1の強度分布のうち当該特定されたエッジ形状の内部に対応する値をバックグラウンドとみなされる強度に置換する、請求項1に記載のシミュレーション装置。
- 補正後の第1の強度分布における強度の大きさおよび強度勾配の少なくとも一方と対応する検証規格値と比較することでエラーの有無を検証する検証手段をさらに備える、請求項1〜4のいずれか1項に記載のシミュレーション装置。
- 補正後の第1の強度分布と予め定められたしきい値分布とを比較することでエッジ位置を特定する特定手段をさらに備える、請求項1に記載のシミュレーション装置。
- 特定されたエッジ位置と設計ターゲット位置との間のエッジ距離を算出するとともに、当該算出されたエッジ距離と検証規格値とを比較することでエラーの有無を検証する検証手段をさらに備える、請求項6に記載のシミュレーション装置。
- 特定されたエッジ位置を多角形として近似することで、前記基板上に形成される領域の輪郭を示すエッジポリゴンを出力する出力手段をさらに備える、請求項6に記載のシミュレーション装置。
- 前記エッジポリゴンにおける対向するエッジ間の距離を算出するとともに、当該算出されたエッジ間の距離と検証規格値とを比較することでエラーの有無を検証する検証手段をさらに備える、請求項8に記載のシミュレーション装置。
- 特定されたエッジ位置の設計ターゲット位置からのずれ量を算出するとともに、前記第1のマスクを当該算出されたずれ量に基づいて修正する修正手段をさらに備え、
前記修正手段は、算出されるずれ量が予め定められたしきい値以下となるまで、前記第1のマスクの修正を繰り返す、請求項6に記載のシミュレーション装置。 - 前記第2の取得手段は、前記第2の強度分布として、前記第2のマスクにより前記基板上に生じるべき理想仕上がりの強度分布を取得する、請求項1に記載のシミュレーション装置。
- 加工された第1のマスクの特性値を取得するとともに、取得された第1のマスクの特性値と前記第2の強度分布との間で前記基板上に形成される領域の輪郭を示す第2のエッジポリゴンを出力する第2の出力手段と、
出力される2つのエッジポリゴンを評価することで、加工された第1のマスクに対する修正要否を判断する修正要否判断手段とをさらに備える、請求項8に記載のシミュレーション装置。 - 前記第1および第2の強度分布は、共通のグリッド間隔で定義された行列としてそれぞれ定義されており、
前記補正手段は、前記第1および第2の強度分布にそれぞれ対応する行列についての演算を行なう、請求項1に記載のシミュレーション装置。 - 第1のマスクを用いた露光、現像、エッチングを行なう第1の加工過程と、前記第1の加工過程の後に第2のマスクを用いた露光、現像、エッチングを行なう第2の加工過程とを含む製造プロセスをシミュレーションするためのシミュレーションプログラムであって、前記シミュレーションプログラムは、コンピュータに、
前記第1のマスクにより加工対象の基板上に生じる第1の強度分布を算出するステップと、
前記第2のマスクにより前記基板上に生じる第2の強度分布を算出するステップと、
前記第2の強度分布に基づいて、前記第1の強度分布のうち、前記第2のマスクにより加工される領域の強度を、加工されない領域と判断される値に補正するステップとを実行させる、シミュレーションプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011290381A JP5833437B2 (ja) | 2011-12-29 | 2011-12-29 | シミュレーション装置およびシミュレーションプログラム |
US13/724,444 US9582617B2 (en) | 2011-12-29 | 2012-12-21 | Simulation device and simulation program for simulating process using first and second masks |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011290381A JP5833437B2 (ja) | 2011-12-29 | 2011-12-29 | シミュレーション装置およびシミュレーションプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013140863A JP2013140863A (ja) | 2013-07-18 |
JP5833437B2 true JP5833437B2 (ja) | 2015-12-16 |
Family
ID=48780598
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011290381A Expired - Fee Related JP5833437B2 (ja) | 2011-12-29 | 2011-12-29 | シミュレーション装置およびシミュレーションプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US9582617B2 (ja) |
JP (1) | JP5833437B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11506984B2 (en) | 2015-05-29 | 2022-11-22 | Asml Netherlands B.V. | Simulation of lithography using multiple-sampling of angular distribution of source radiation |
JP6547535B2 (ja) * | 2015-09-14 | 2019-07-24 | 大日本印刷株式会社 | フォトマスクの転写特性評価方法と転写特性評価システムおよびフォトマスクの製造方法 |
KR102370339B1 (ko) * | 2017-02-22 | 2022-03-04 | 에이에스엠엘 네델란즈 비.브이. | 전산 계측 |
DE102018107112B9 (de) * | 2018-03-26 | 2020-02-27 | Carl Zeiss Smt Gmbh | Verfahren zur Inspektion einer Maske |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09212543A (ja) * | 1996-02-02 | 1997-08-15 | Dainippon Printing Co Ltd | マスクパターン設計装置 |
WO1997034171A2 (en) * | 1996-02-28 | 1997-09-18 | Johnson Kenneth C | Microlens scanner for microlithography and wide-field confocal microscopy |
JP3077657B2 (ja) | 1997-12-19 | 2000-08-14 | 日本電気株式会社 | 露光シミュレーション方法 |
US6106979A (en) * | 1997-12-30 | 2000-08-22 | Micron Technology, Inc. | Use of attenuating phase-shifting mask for improved printability of clear-field patterns |
US6335128B1 (en) * | 1999-09-28 | 2002-01-01 | Nicolas Bailey Cobb | Method and apparatus for determining phase shifts and trim masks for an integrated circuit |
JP3474865B2 (ja) * | 2001-04-20 | 2003-12-08 | 株式会社東芝 | 半導体装置の製造方法 |
US6794096B2 (en) * | 2002-10-09 | 2004-09-21 | Numerical Technologies, Inc. | Phase shifting mask topography effect correction based on near-field image properties |
JP3793147B2 (ja) * | 2002-12-04 | 2006-07-05 | 株式会社東芝 | レチクルセット、レチクルセットの設計方法、露光モニタ方法、レチクルセットの検査方法及び半導体装置の製造方法 |
JP2007310085A (ja) * | 2006-05-17 | 2007-11-29 | Toshiba Corp | 半導体装置のパターンデータ検証方法、半導体装置のパターンデータ検証プログラム、半導体装置のパターンデータ補正方法、および半導体装置のパターンデータ補正プログラム |
JP2009053605A (ja) * | 2007-08-29 | 2009-03-12 | Renesas Technology Corp | 半導体装置の製造方法およびマスク |
JP4402145B2 (ja) | 2007-10-03 | 2010-01-20 | キヤノン株式会社 | 算出方法、生成方法、プログラム、露光方法及び原版作成方法 |
JP2009192811A (ja) | 2008-02-14 | 2009-08-27 | Toshiba Corp | リソグラフィーシミュレーション方法およびプログラム |
-
2011
- 2011-12-29 JP JP2011290381A patent/JP5833437B2/ja not_active Expired - Fee Related
-
2012
- 2012-12-21 US US13/724,444 patent/US9582617B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9582617B2 (en) | 2017-02-28 |
JP2013140863A (ja) | 2013-07-18 |
US20130185042A1 (en) | 2013-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10318697B2 (en) | Sub-resolution assist feature implementation for shot generation | |
US8849008B2 (en) | Determining calibration parameters for a lithographic process | |
CN108490735B (zh) | 全芯片掩模图案生成的方法、装置及计算机可读介质 | |
KR100300833B1 (ko) | 초해상기술을이용한마스크패턴검증장치,그방법및그프로그램을기록한매체 | |
US8464186B2 (en) | Providing electron beam proximity effect correction by simulating write operations of polygonal shapes | |
US8918743B1 (en) | Edge-based full chip mask topography modeling | |
US7962865B2 (en) | System and method for employing patterning process statistics for ground rules waivers and optimization | |
US8473878B2 (en) | Lithographically enhanced edge determination | |
US8234596B2 (en) | Pattern data creating method, pattern data creating program, and semiconductor device manufacturing method | |
Li et al. | Robust pixel-based source and mask optimization for inverse lithography | |
US9348964B2 (en) | MASK3D model accuracy enhancement for small feature coupling effect | |
CN111627799A (zh) | 制造半导体元件的方法 | |
EP2113109B1 (en) | Simulation site placement for lithographic process models | |
JP2009229669A (ja) | フォトマスク、そのフォトマスクを有する半導体装置の製造装置、およびそのフォトマスクを用いた半導体装置の製造方法 | |
JP5833437B2 (ja) | シミュレーション装置およびシミュレーションプログラム | |
US7213226B2 (en) | Pattern dimension correction method and verification method using OPC, mask and semiconductor device fabricated by using the correction method, and system and software product for executing the correction method | |
US8498469B2 (en) | Full-field mask error enhancement function | |
US8201110B1 (en) | Optical proximity correction using regression | |
US8161422B2 (en) | Fast and accurate method to simulate intermediate range flare effects | |
TW202022485A (zh) | 對微影最佳化之黑塞矩陣及向量之乘積的黑塞自由運算 | |
CN106707681A (zh) | 一种增强opc处理精度的方法 | |
US7406675B2 (en) | Method and system for improving aerial image simulation speeds | |
US8266554B2 (en) | Dynamic provisional decomposition of lithographic patterns having different interaction ranges | |
KR100989746B1 (ko) | 광학 파라미터와 리스크 함수를 이용한 광학적 근접 보정 검증 방법 | |
US9811623B2 (en) | Method for generating pattern, storage medium, and information processing apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140807 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150804 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150924 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151020 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151029 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5833437 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |