JP5830955B2 - 検証装置、検証方法及び検証プログラム - Google Patents
検証装置、検証方法及び検証プログラム Download PDFInfo
- Publication number
- JP5830955B2 JP5830955B2 JP2011137150A JP2011137150A JP5830955B2 JP 5830955 B2 JP5830955 B2 JP 5830955B2 JP 2011137150 A JP2011137150 A JP 2011137150A JP 2011137150 A JP2011137150 A JP 2011137150A JP 5830955 B2 JP5830955 B2 JP 5830955B2
- Authority
- JP
- Japan
- Prior art keywords
- description
- property
- correspondence
- abstract interface
- rtl
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
まず、図1を用いて、本発明の実施の形態1にかかる検証装置100の構成について説明する。
33行目乃至41行目は、状態ST5の動作を示している。状態ST5の動作は、図3の25行目に示されている動作記述Aのデータ取得関数get()の動作に対応している。また、図4の抽象インタフェイスAのデータ取得関数get()の定義における17行目乃至21行目に対応している。状態ST5では、端子inf_vldから値が一つ読み出され、その値が真(true)であれば、さらに端子inf_datから値が一つ読み出され、その値がレジスタRG_wに格納される。その後、クロック境界に同期して状態ST5に遷移する。この時、同時に、端子inf_tar_wait_flgに値1が書き出される。端子inf_vldから読み出された値が真(true)でなければ、クロック境界に同期して再度状態ST5に遷移する。端子inf_vldから読み出された値が真(true)となるまで状態ST5の実行が繰り返される。42行目乃至46行目は、状態ST6の動作を示している。状態ST6の動作は、図3の25行目に示されている動作記述Aのデータ取得関数get()の動作に対応している。また、図4の抽象インタフェイスAのデータ取得関数get()の定義における22行目乃至23行目に対応している。さらに、状態ST6の動作は、図3の26行目乃至27行目に示されている動作記述Aの動作にも対応している。状態ST6では、レジスタRG_wの値が出力端子out0に書き出される。同時に、端子inf_tar_wait_flgに値0が書き出される。その後、クロック境界に同期して状態ST4に遷移する。
図16を用いて、本発明の実施の形態2にかかる検証装置100の構成について説明する。
図18を用いて、本発明の実施の形態3にかかる検証装置100の構成について説明する。
本発明の実施の形態4にかかる検証装置100は、複数の抽象インタフェイスが予め用意されている場合に、これらの抽象インタフェイスから生成されるRTL記述を比較して、最も設計者の意図に沿うRTL記述を選択することを可能とするものである。
電子回路の動作をプログラミング言語により記述した動作記述が、正常に動作するものか否かを検証するための検証装置であって、
前記動作記述は、所定のプログラミング言語で記述され、入出力処理をモジュール化した抽象インタフェイスを利用して記述されたものであり、
検証対象の前記動作記述と、前記抽象インタフェイスが正常に動作するための条件が記述されたものであって、前記抽象インタフェイスに対応して予め用意された第1のプロパティとが入力される入力手段と、
前記動作記述を、前記電子回路の構成を記述したRTL記述に変換する動作合成手段と、
前記動作記述と前記RTL記述との対応関係を記述した対応関係記述を生成する対応関係記述生成手段と、
前記第1のプロパティを、前記対応関係記述に記述された対応関係に従って、第2のプロパティに変換するプロパティ変換手段と、
前記第2のプロパティに基づき、前記RTL記述が正常に動作するか否かを検証するプロパティ検証手段とを有する
検証装置。
前記検証装置は記憶手段を更に有し、
前記記憶手段は、前記第1のプロパティを、前記抽象インタフェイスとの対応関係とともに予め記憶しており、
前記入力手段は、検証対象の前記動作記述中で利用されている前記抽象インタフェイスを特定し、特定された抽象インタフェイスに対応する前記第1のプロパティを前記記憶手段から取得する
付記1記載の検証装置。
前記検証装置は記憶手段及びRTL選択手段を更に有し、
前記記憶手段は、前記抽象インタフェイスと前記第1のプロパティとの組を複数含むライブラリを記憶しており、
前記ライブラリに含まれる前記抽象インタフェイスと前記第1のプロパティとの組のそれぞれについて、
前記入力手段は、前記抽象インタフェイスと前記第1のプロパティの組を前記記憶手段から取得し、
前記動作合成手段は、前記入力手段が取得した前記抽象インタフェイスと前記動作記述とを前記RTL記述に変換し、
前記対応関係生成手段は、前記動作記述と前記RTL記述との対応関係を記述した対応関係記述を生成し、
前記プロパティ変換手段は、前記入力手段が取得した前記第1のプロパティを、前記対応関係記述に記述された対応関係に従って、第2のプロパティに変換し、
前記プロパティ検証手段は、前記第2のプロパティに基づき、前記RTL記述が正常に動作するか否かを検証し、
前記RTL選択手段は、前記プロパティ手段が正常に動作すると判断した前記RTL記述であって、所定の評価関数による評価結果が所定のしきい値を満足する前記RTL回路を選択する
付記1記載の検証装置。
前記検証装置は、前記検証結果を、前記電子回路の入出力動作を時系列に表示した波形図として出力する出力手段を更に有する
付記1乃至3いずれか1項に記載の検証装置。
前記検証装置は、前記検証結果を、前記電子回路の時系列の入出力データとして出力する出力手段を更に有する
付記1乃至3いずれか1項に記載の検証装置。
前記検証装置は、前記検証結果を、前記電子回路の動作を再現するためのテストベンチとして出力する出力手段を更に有する
付記1乃至3いずれか1項に記載の検証装置。
電子回路の動作をプログラミング言語により記述した動作記述が、正常に動作するものか否かを検証する方法であって、
前記動作記述は、所定のプログラミング言語で記述され、入出力処理をモジュール化した抽象インタフェイスを利用して記述されたものであり、
検証対象の前記動作記述と、前記抽象インタフェイスが正常に動作するための条件が記述されたものであって、前記抽象インタフェイスに対応して予め用意された第1のプロパティとの入力を受けると、
前記動作記述を、前記電子回路の構成を記述したRTL記述に変換する際、前記動作記述と前記RTL記述との対応関係を記述した対応関係記述を生成し、
前記第1のプロパティを、前記対応関係記述に記述された対応関係に従って、第2のプロパティに変換し、
前記第2のプロパティに基づき、前記RTL記述が正常に動作するか否かを検証する
検証方法。
検証対象の前記動作記述中で利用されている前記抽象インタフェイスを特定し、
前記第1のプロパティを前記抽象インタフェイスとの対応関係とともに予め記憶している記憶手段から、前記特定された抽象インタフェイスに対応する前記第1のプロパティを取得する
付記7記載の検証方法。
記憶手段に複数記憶されている、前記抽象インタフェイスと前記第1のプロパティとの組のそれぞれについて、
前記抽象インタフェイスと前記第1のプロパティの組を前記記憶手段から取得し、
前記記憶手段から取得した前記抽象インタフェイスと前記動作記述とを前記RTL記述に変換し、
前記動作記述と前記RTL記述との対応関係を記述した対応関係記述を生成し、
前記記憶手段から取得した前記第1のプロパティを、前記対応関係記述に記述された対応関係に従って、第2のプロパティに変換し、
前記第2のプロパティに基づき、前記RTL記述が正常に動作するか否かを検証し、
前記プロパティ手段が正常に動作すると判断した前記RTL記述であって、所定の評価関数による評価結果が所定のしきい値を満足する前記RTL回路を選択する
付記7記載の検証方法。
前記検証結果を、前記電子回路の入出力動作を時系列に表示した波形図として出力する
付記7乃至9いずれか1項に記載の検証方法。
前記検証結果を、前記電子回路の時系列の入出力データとして出力する
付記7乃至9いずれか1項に記載の検証方法。
前記検証結果を、前記電子回路の動作を再現するためのテストベンチとして出力する
付記7乃至9いずれか1項に記載の検証方法。
電子回路の動作をプログラミング言語により記述した動作記述が、正常に動作するものか否かをコンピュータに検証させるプログラムであって、
前記動作記述は、所定のプログラミング言語で記述され、入出力処理をモジュール化した抽象インタフェイスを利用して記述されたものであり、
前記コンピュータを、
検証対象の前記動作記述と、前記抽象インタフェイスが正常に動作するための条件が記述されたものであって、前記抽象インタフェイスに対応して予め用意された第1のプロパティとの入力を受けると、
前記動作記述を、前記電子回路の構成を記述したRTL記述に変換する際、前記動作記述と前記RTL記述との対応関係を記述した対応関係記述を生成し、
前記第1のプロパティを、前記対応関係記述に記述された対応関係に従って、第2のプロパティに変換し、
前記第2のプロパティに基づき、前記RTL記述が正常に動作するか否かを検証するよう動作させる
検証プログラム。
前記コンピュータを、
検証対象の前記動作記述中で利用されている前記抽象インタフェイスを特定し、
前記第1のプロパティを前記抽象インタフェイスとの対応関係とともに予め記憶している記憶手段から、前記特定された抽象インタフェイスに対応する前記第1のプロパティを取得するよう動作させる
付記13記載の検証プログラム。
前記コンピュータを、
記憶手段に複数記憶されている、前記抽象インタフェイスと前記第1のプロパティとの組のそれぞれについて、
前記抽象インタフェイスと前記第1のプロパティの組を前記記憶手段から取得し、
前記記憶手段から取得した前記抽象インタフェイスと前記動作記述とを前記RTL記述に変換し、
前記動作記述と前記RTL記述との対応関係を記述した対応関係記述を生成し、
前記記憶手段から取得した前記第1のプロパティを、前記対応関係記述に記述された対応関係に従って、第2のプロパティに変換し、
前記第2のプロパティに基づき、前記RTL記述が正常に動作するか否かを検証し、
前記プロパティ手段が正常に動作すると判断した前記RTL記述であって、所定の評価関数による評価結果が所定のしきい値を満足する前記RTL回路を選択するよう動作させる
付記13記載の検証プログラム。
前記コンピュータを、
前記検証結果を、前記電子回路の入出力動作を時系列に表示した波形図として出力するよう動作させる
付記13乃至15いずれか1項に記載の検証プログラム。
前記コンピュータを、
前記検証結果を、前記電子回路の時系列の入出力データとして出力するよう動作させる
付記13乃至15いずれか1項に記載の検証プログラム。
前記コンピュータを、
前記検証結果を、前記電子回路の動作を再現するためのテストベンチとして出力するよう動作させる
付記13乃至15いずれか1項に記載の検証プログラム。
101 入力手段
102 動作合成手段
103 対応関係記述生成手段
104 プロパティ変換手段
105 プロパティ検証手段
106 記憶手段
107 出力手段
108 RTL選択手段
Claims (10)
- 電子回路の動作をプログラミング言語により記述した動作記述が、正常に動作するものか否かを検証するための検証装置であって、
前記動作記述は、所定のプログラミング言語で記述され、入出力処理をモジュール化した抽象インタフェイスを利用して記述されたものであり、
検証対象の前記動作記述と、前記抽象インタフェイスが正常に動作するための条件が記述されたものであって、前記抽象インタフェイスに対応して予め用意された第1のプロパティとが入力される入力手段と、
前記動作記述を、前記電子回路の構成を記述したRTL記述に変換する動作合成手段と、
前記動作記述と前記RTL記述との対応関係を記述した対応関係記述を生成する対応関係記述生成手段と、
前記第1のプロパティを、前記対応関係記述に記述された対応関係に従って、第2のプロパティに変換するプロパティ変換手段と、
前記第2のプロパティに基づき、前記RTL記述が正常に動作するか否かを検証するプロパティ検証手段とを有する
検証装置。 - 前記検証装置は記憶手段を更に有し、
前記記憶手段は、前記第1のプロパティを、前記抽象インタフェイスとの対応関係とともに予め記憶しており、
前記入力手段は、検証対象の前記動作記述中で利用されている前記抽象インタフェイスを特定し、特定された抽象インタフェイスに対応する前記第1のプロパティを前記記憶手段から取得する
請求項1記載の検証装置。 - 前記検証装置は記憶手段及びRTL選択手段を更に有し、
前記記憶手段は、前記抽象インタフェイスと前記第1のプロパティとの組を複数含むライブラリを記憶しており、
前記ライブラリに含まれる前記抽象インタフェイスと前記第1のプロパティとの組のそれぞれについて、
前記入力手段は、前記抽象インタフェイスと前記第1のプロパティの組を前記記憶手段から取得し、
前記動作合成手段は、前記入力手段が取得した前記抽象インタフェイスと前記動作記述とを前記RTL記述に変換し、
前記対応関係記述生成手段は、前記動作記述と前記RTL記述との対応関係を記述した対応関係記述を生成し、
前記プロパティ変換手段は、前記入力手段が取得した前記第1のプロパティを、前記対応関係記述に記述された対応関係に従って、第2のプロパティに変換し、
前記プロパティ検証手段は、前記第2のプロパティに基づき、前記RTL記述が正常に動作するか否かを検証し、
前記RTL選択手段は、前記プロパティ検証手段が正常に動作すると判断した前記RTL記述であって、所定の評価関数による評価結果が所定のしきい値を満足する前記RTL記述を選択する
請求項1記載の検証装置。 - 前記検証装置は、前記検証結果を、前記電子回路の入出力動作を時系列に表示した波形図として出力する出力手段を更に有する
請求項1乃至3いずれか1項に記載の検証装置。 - 前記検証装置は、前記検証結果を、前記電子回路の時系列の入出力データとして出力する出力手段を更に有する
請求項1乃至3いずれか1項に記載の検証装置。 - 前記検証装置は、前記検証結果を、前記電子回路の動作を再現するためのテストベンチとして出力する出力手段を更に有する
請求項1乃至3いずれか1項に記載の検証装置。 - 電子回路の動作をプログラミング言語により記述した動作記述が、正常に動作するものか否かをコンピュータが検証する方法であって、
前記動作記述は、所定のプログラミング言語で記述され、入出力処理をモジュール化した抽象インタフェイスを利用して記述されたものであり、
前記コンピュータが、
検証対象の前記動作記述と、前記抽象インタフェイスが正常に動作するための条件が記述されたものであって、前記抽象インタフェイスに対応して予め用意された第1のプロパティとの入力を受けると、
前記動作記述を、前記電子回路の構成を記述したRTL記述に変換する際、前記動作記述と前記RTL記述との対応関係を記述した対応関係記述を生成し、
前記第1のプロパティを、前記対応関係記述に記述された対応関係に従って、第2のプロパティに変換し、
前記第2のプロパティに基づき、前記RTL記述が正常に動作するか否かを検証する
検証方法。 - 前記コンピュータが、
検証対象の前記動作記述中で利用されている前記抽象インタフェイスを特定し、
前記第1のプロパティを前記抽象インタフェイスとの対応関係とともに予め記憶している記憶手段から、前記特定された抽象インタフェイスに対応する前記第1のプロパティを取得する
請求項7記載の検証方法。 - 記憶手段に複数記憶されている、前記抽象インタフェイスと前記第1のプロパティとの組のそれぞれについて、
前記コンピュータが、
前記抽象インタフェイスと前記第1のプロパティの組を前記記憶手段から取得し、
前記記憶手段から取得した前記抽象インタフェイスと前記動作記述とを前記RTL記述に変換し、
前記動作記述と前記RTL記述との対応関係を記述した対応関係記述を生成し、
前記記憶手段から取得した前記第1のプロパティを、前記対応関係記述に記述された対応関係に従って、第2のプロパティに変換し、
前記第2のプロパティに基づき、前記RTL記述が正常に動作するか否かを検証し、
正常に動作すると判断した前記RTL記述であって、所定の評価関数による評価結果が所定のしきい値を満足する前記RTL記述を選択する
請求項7記載の検証方法。 - 電子回路の動作をプログラミング言語により記述した動作記述が、正常に動作するものか否かをコンピュータに検証させるプログラムであって、
前記動作記述は、所定のプログラミング言語で記述され、入出力処理をモジュール化した抽象インタフェイスを利用して記述されたものであり、
前記コンピュータを、
検証対象の前記動作記述と、前記抽象インタフェイスが正常に動作するための条件が記述されたものであって、前記抽象インタフェイスに対応して予め用意された第1のプロパティとの入力を受けると、
前記動作記述を、前記電子回路の構成を記述したRTL記述に変換する際、前記動作記述と前記RTL記述との対応関係を記述した対応関係記述を生成し、
前記第1のプロパティを、前記対応関係記述に記述された対応関係に従って、第2のプロパティに変換し、
前記第2のプロパティに基づき、前記RTL記述が正常に動作するか否かを検証するよう動作させる
検証プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011137150A JP5830955B2 (ja) | 2011-06-21 | 2011-06-21 | 検証装置、検証方法及び検証プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011137150A JP5830955B2 (ja) | 2011-06-21 | 2011-06-21 | 検証装置、検証方法及び検証プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013003999A JP2013003999A (ja) | 2013-01-07 |
JP5830955B2 true JP5830955B2 (ja) | 2015-12-09 |
Family
ID=47672479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011137150A Active JP5830955B2 (ja) | 2011-06-21 | 2011-06-21 | 検証装置、検証方法及び検証プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5830955B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6254387B2 (ja) * | 2013-08-30 | 2017-12-27 | 株式会社日立情報通信エンジニアリング | 高位合成で作成する新規設計データと既存設計データの接続方法 |
JP2016151830A (ja) * | 2015-02-16 | 2016-08-22 | 三菱電機株式会社 | 設計支援装置及び設計支援方法及び設計支援プログラム |
US11210445B1 (en) * | 2020-12-09 | 2021-12-28 | Arteris, Inc. | System and method for interface protection |
WO2023181119A1 (ja) * | 2022-03-22 | 2023-09-28 | 三菱電機株式会社 | 半導体設計支援装置、半導体設計支援方法、及び半導体設計支援プログラム |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4492803B2 (ja) * | 2005-03-31 | 2010-06-30 | 日本電気株式会社 | 動作合成装置及びプログラム |
JP5233355B2 (ja) * | 2008-03-25 | 2013-07-10 | 日本電気株式会社 | プロパティ生成システムおよびプロパティ検証システム |
-
2011
- 2011-06-21 JP JP2011137150A patent/JP5830955B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013003999A (ja) | 2013-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8326592B2 (en) | Method and system for verifying electronic designs having software components | |
US8181131B2 (en) | Enhanced analysis of array-based netlists via reparameterization | |
US8589837B1 (en) | Constructing inductive counterexamples in a multi-algorithm verification framework | |
Mattarei et al. | Cosa: Integrated verification for agile hardware design | |
JP4492803B2 (ja) | 動作合成装置及びプログラム | |
JP4853312B2 (ja) | テストベンチ生成機能を有する動作合成装置と方法及びプログラム | |
WO2014106038A1 (en) | Local clock skew optimization and incremental clock tree synthesis | |
JP4147842B2 (ja) | 論理検証システム及び方法、論理コーン抽出装置及び方法、論理検証及び論理コーン抽出プログラム | |
JP5830955B2 (ja) | 検証装置、検証方法及び検証プログラム | |
CN115952758A (zh) | 芯片验证方法、装置、电子设备及存储介质 | |
JP7045921B2 (ja) | 半導体lsi設計装置および設計方法 | |
US8959467B2 (en) | Structural rule analysis with TCL scripts in synthesis or STA tools and integrated circuit design tools | |
US8555228B2 (en) | Tool for glitch removal | |
US7962877B2 (en) | Port assignment in hierarchical designs by abstracting macro logic | |
JP5265318B2 (ja) | 論理検証装置 | |
Laeufer et al. | Open-source formal verification for Chisel | |
US20230110701A1 (en) | Techniques for design verification of domain crossings | |
JP5577619B2 (ja) | 論理回路設計装置 | |
JP5001126B2 (ja) | ハードウェア検証用プログラミング記述生成装置、ハードウェア検証用プログラミング記述生成方法、制御プログラムおよび可読記録媒体 | |
JP7351189B2 (ja) | タイミング制約抽出装置、タイミング制約抽出方法およびタイミング制約抽出プログラム | |
JP6305644B2 (ja) | アーキテクチャ生成装置およびアーキテクチャ生成プログラム | |
US20230205969A1 (en) | Techniques for modeling and verification of convergence for hierarchical domain crossings | |
US9047428B2 (en) | Determining method, computer product, and determining apparatus | |
JP2013109673A (ja) | シミュレーション装置、シミュレーション方法、およびシミュレーションプログラム | |
Kaja et al. | Modelling Peripheral Designs using FSM-like Notation for Complete Property Set Generation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140516 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150519 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150612 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150929 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151012 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5830955 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |