JP5830691B2 - 整流回路装置 - Google Patents
整流回路装置 Download PDFInfo
- Publication number
- JP5830691B2 JP5830691B2 JP2012523508A JP2012523508A JP5830691B2 JP 5830691 B2 JP5830691 B2 JP 5830691B2 JP 2012523508 A JP2012523508 A JP 2012523508A JP 2012523508 A JP2012523508 A JP 2012523508A JP 5830691 B2 JP5830691 B2 JP 5830691B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- chopping
- phase
- period
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
- H02M1/4208—Arrangements for improving power factor of AC input
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
Description
半導体スイッチをチョッピング動作させることにより、単相交流電源の出力端子をリアクタを介して短絡又は開放し、前記単相交流電源から前記リアクタを介して供給される交流電圧を直流電圧に整流して負荷に供給する整流回路装置であって、
前記交流電圧の波形と同一周波数の目標電流波形を形成する波形形成手段と、
前記単相交流電源から流れる交流電流を検出する電流検出手段と、
前記直流電圧を検出する電圧検出手段と、
前記検出された交流電流の波形が実質的に前記目標電流波形となるように前記半導体スイッチのチョッピング動作を制御する第1の制御手段と、
前記検出された直流電圧が実質的に所定の目標直流電圧となるように前記目標電流波形の振幅を制御する第2の制御手段と、
前記半導体スイッチがチョッピング動作状態であるチョッピング動作位相幅、もしくは、前記半導体スイッチがチョッピング休止状態であるチョッピング休止位相幅が実質的に所定の位相幅となるように前記所定の目標直流電圧を制御する第3の制御手段とを備えたことを特徴とする。
(a)当該期間の開始点から、所定の中間点までは、時間経過とともに、少なくとも増加し、もしくは少なくとも増加しかつ一部期間で一定であるように実質的に単調増加し、
(b)前記中間点から終了点までに、時間経過とともに、少なくとも減少し、もしくは少なくとも減少しかつ一部期間で一定であるように実質的に単調減少した後、ゼロとなる期間を有するように設定されたことを特徴とする。
(a)当該期間の開始点から、所定の第1の中間点までは、時間経過とともに、ゼロとなる期間を有し、
(b)前記第1の中間点から所定の第2の中間点までは、少なくとも増加し、もしくは少なくとも増加しかつ一部期間で一定であるように実質的に単調増加し、
(c)前記第2の中間点から終了点までに、時間経過とともに、少なくとも減少し、もしくは少なくとも減少しかつ一部期間で一定であるように実質的に単調減少した後、ゼロとなる期間を有するように設定されたことを特徴とする。
前記波形形成手段は、前記2値信号に基づいて前記交流電圧の周期及び位相を検出し、当該検出された交流電圧の周期及び位相に基づいて、前記交流電圧の波形と同一周波数の目標電流波形を形成し、
前記第3の制御手段は、前記2値信号に基づいて、前記半導体スイッチがチョッピング動作状態であるチョッピング動作位相幅、もしくは、前記半導体スイッチがチョッピング休止状態であるチョッピング休止位相幅を検出することを特徴とする。
前記電圧検出手段と前記第2の制御手段との間に設けられ、前記検出された直流電圧をデジタル電圧にAD変換するAD変換手段と、
前記AD変換手段と前記第2の制御手段との間に設けられ、前記デジタル電圧に対して低域通過フィルタ演算を行った後、当該演算結果の電圧を前記第2の制御手段に前記検出された直流電圧として出力する演算手段とを備えたことを特徴とする。
上記制御回路は、
前記交流電圧の波形と同一周波数の目標電流波形を形成する波形形成手段と、
前記単相交流電源から流れる交流電流の波形が実質的に前記目標電流波形となるように前記半導体スイッチのチョッピング動作を制御する第1の制御手段と、
前記直流電圧が実質的に所定の目標直流電圧となるように前記目標電流波形の振幅を制御する第2の制御手段と、
前記半導体スイッチがチョッピング動作状態であるチョッピング動作位相幅、もしくは、前記半導体スイッチがチョッピング休止状態であるチョッピング休止位相幅が実質的に所定の位相幅となるように前記所定の目標直流電圧を制御する第3の制御手段とを備えたことを特徴とする。
(a)当該期間の開始点から、所定の中間点までは、時間経過とともに、少なくとも増加し、もしくは少なくとも増加しかつ一部期間で一定であるように実質的に単調増加し、
(b)前記中間点から終了点までに、時間経過とともに、少なくとも減少し、もしくは少なくとも減少しかつ一部期間で一定であるように実質的に単調減少した後、ゼロとなる期間を有するように設定されたことを特徴とする。
(a)当該期間の開始点から、所定の第1の中間点までは、時間経過とともに、ゼロとなる期間を有し、
(b)前記第1の中間点から所定の第2の中間点までは、少なくとも増加し、もしくは少なくとも増加しかつ一部期間で一定であるように実質的に単調増加し、
(c)前記第2の中間点から終了点までに、時間経過とともに、少なくとも減少し、もしくは少なくとも減少しかつ一部期間で一定であるように実質的に単調減少した後、ゼロとなる期間を有するように設定されたことを特徴とする。
前記波形形成手段は、前記2値信号に基づいて前記交流電圧の周期及び位相を検出し、当該検出された交流電圧の周期及び位相に基づいて、前記交流電圧の波形と同一周波数の目標電流波形を形成し、
前記第3の制御手段は、前記2値信号に基づいて、前記半導体スイッチがチョッピング動作状態であるチョッピング動作位相幅、もしくは、前記半導体スイッチがチョッピング休止状態であるチョッピング休止位相幅を検出することを特徴とする。
前記直流電圧を検出する電圧検出手段と前記第2の制御手段との間に設けられ、前記直流電圧をデジタル電圧にAD変換するAD変換手段と、
前記AD変換手段と前記第2の制御手段との間に設けられ、前記デジタル電圧に対して低域通過フィルタ演算を行った後、当該演算結果の電圧を前記第2の制御手段に前記直流電圧として出力する演算手段とを備えたことを特徴とする。
半導体スイッチをチョッピング動作させることにより、単相交流電源の出力端子をリアクタを介して短絡又は開放し、前記単相交流電源から前記リアクタを介して供給される交流電圧を直流電圧に整流して負荷に供給する整流回路装置であって、
前記交流電圧の波形と同一周波数の目標電流波形を形成する波形形成手段と、
前記単相交流電源から流れる交流電流を検出する電流検出手段と、
前記直流電圧を検出する電圧検出手段と、
前記検出された交流電流の波形が実質的に前記目標電流波形となるように前記半導体スイッチのチョッピング動作を制御する第1の制御手段と、
前記検出された直流電圧が実質的に所定の目標直流電圧となるように前記目標電流波形の振幅を制御する第2の制御手段と、
前記半導体スイッチがチョッピング動作状態であるチョッピング動作位相幅、もしくは、前記半導体スイッチがチョッピング休止状態であるチョッピング休止位相幅が実質的に所定の位相幅となるように前記所定の目標直流電圧を制御する第3の制御手段とを備えたことを特徴とする。
(a)当該期間の開始点から、所定の中間点までは、時間経過とともに、少なくとも増加し、もしくは少なくとも増加しかつ一部期間で一定であるように実質的に単調増加し、
(b)前記中間点から終了点までに、時間経過とともに、少なくとも減少し、もしくは少なくとも減少しかつ一部期間で一定であるように実質的に単調減少した後、ゼロとなる期間を有するように設定されたことを特徴とする。
(a)当該期間の開始点から、所定の第1の中間点までは、時間経過とともに、ゼロとなる期間を有し、
(b)前記第1の中間点から所定の第2の中間点までは、少なくとも増加し、もしくは少なくとも増加しかつ一部期間で一定であるように実質的に単調増加し、
(c)前記第2の中間点から終了点までに、時間経過とともに、少なくとも減少し、もしくは少なくとも減少しかつ一部期間で一定であるように実質的に単調減少した後、ゼロとなる期間を有するように設定されたことを特徴とする。
前記波形形成手段は、前記2値信号に基づいて前記交流電圧の周期及び位相を検出し、当該検出された交流電圧の周期及び位相に基づいて、前記交流電圧の波形と同一周波数の目標電流波形を形成し、
前記第3の制御手段は、前記2値信号に基づいて、前記半導体スイッチがチョッピング動作状態であるチョッピング動作位相幅、もしくは、前記半導体スイッチがチョッピング休止状態であるチョッピング休止位相幅を検出することを特徴とする。
前記電圧検出手段と前記第2の制御手段との間に設けられ、前記検出された直流電圧をデジタル電圧にAD変換するAD変換手段と、
前記AD変換手段と前記第2の制御手段との間に設けられ、前記デジタル電圧に対して低域通過フィルタ演算を行った後、当該演算結果の電圧を前記第2の制御手段に前記検出された直流電圧として出力する演算手段とを備えたことを特徴とする。
上記制御回路は、
前記交流電圧の波形と同一周波数の目標電流波形を形成する波形形成手段と、
前記単相交流電源から流れる交流電流の波形が実質的に前記目標電流波形となるように前記半導体スイッチのチョッピング動作を制御する第1の制御手段と、
前記直流電圧が実質的に所定の目標直流電圧となるように前記目標電流波形の振幅を制御する第2の制御手段と、
前記半導体スイッチがチョッピング動作状態であるチョッピング動作位相幅、もしくは、前記半導体スイッチがチョッピング休止状態であるチョッピング休止位相幅が実質的に所定の位相幅となるように前記所定の目標直流電圧を制御する第3の制御手段とを備えたことを特徴とする。
(a)当該期間の開始点から、所定の中間点までは、時間経過とともに、少なくとも増加し、もしくは少なくとも増加しかつ一部期間で一定であるように実質的に単調増加し、
(b)前記中間点から終了点までに、時間経過とともに、少なくとも減少し、もしくは少なくとも減少しかつ一部期間で一定であるように実質的に単調減少した後、ゼロとなる期間を有するように設定されたことを特徴とする。
(a)当該期間の開始点から、所定の第1の中間点までは、時間経過とともに、ゼロとなる期間を有し、
(b)前記第1の中間点から所定の第2の中間点までは、少なくとも増加し、もしくは少なくとも増加しかつ一部期間で一定であるように実質的に単調増加し、
(c)前記第2の中間点から終了点までに、時間経過とともに、少なくとも減少し、もしくは少なくとも減少しかつ一部期間で一定であるように実質的に単調減少した後、ゼロとなる期間を有するように設定されたことを特徴とする。
前記波形形成手段は、前記2値信号に基づいて前記交流電圧の周期及び位相を検出し、当該検出された交流電圧の周期及び位相に基づいて、前記交流電圧の波形と同一周波数の目標電流波形を形成し、
前記第3の制御手段は、前記2値信号に基づいて、前記半導体スイッチがチョッピング動作状態であるチョッピング動作位相幅、もしくは、前記半導体スイッチがチョッピング休止状態であるチョッピング休止位相幅を検出することを特徴とする。
前記直流電圧を検出する電圧検出手段と前記第2の制御手段との間に設けられ、前記直流電圧をデジタル電圧にAD変換するAD変換手段と、
前記AD変換手段と前記第2の制御手段との間に設けられ、前記デジタル電圧に対して低域通過フィルタ演算を行った後、当該演算結果の電圧を前記第2の制御手段に前記直流電圧として出力する演算手段とを備えたことを特徴とする。
図1は本発明の実施形態1に係る整流回路装置の構成を示す回路図である。
実施形態1では、チョッピングしている位相幅θwONを検出し、DC電圧指令Vdc*を調整しているが、実施形態2では、チョッピングが休止状態になっている位相幅(以下、「チョッピング休止位相幅」という。)θwOFFを検出し、DC電圧指令Vdcを調整することで同様の作用効果を得ることを特徴としている。
実施形態3は、実施形態1の制御方法を簡素化したことを特徴としており、チョッピング位相幅検出器212は、0度又は180度からチョッピングが休止状態になるまでのAC電圧の極性(符号)が変化せず固定されている区間(正の区間又は負の区間)での前半の位相幅θ1wONを検出して当該チョッピング制御する。
実施形態4は、実施形態3と同様に、実施形態1の制御方法を簡素化したことを特徴としており、チョッピング位相幅検出器212は、0度又は180度からチョッピングが休止状態になるまでのAC電圧の極性が変化せず固定されている区間(正の区間又は負の区間)での後半の位相幅θw2ONを検出して当該チョッピング制御する。
実施形態5は、実施形態3のチョッピング位相幅θw1ONと、実施形態4のチョッピング位相幅θw2ONとの合計の位相幅(θw1ON+θw2ON)をチョッピング位相幅検出器212により検出して、当該合計の位相幅(θw1ON+θw2ON)が所望の位相幅になるようにDC電圧を制御することを特徴としている。
図8は本発明の実施形態6に係る整流回路装置の構成を示す回路図である。また、図9は図8の制御回路111の詳細構成を示すブロック図である。図8において、実施形態6に係る整流回路装置は、図1の制御回路100に代えて制御回路111を備えたことを特徴としており、制御回路111は、図9に示すように、図1の制御回路100に比較して、入力電流変動判定値設定器213aを有する入力状況判定器213と、目標位相幅選定器214(図1の目標位相幅設定器203に代えて設けられる)と、チョッピング位相幅抽出器216とをさらに備えたことを特徴としている。
図10は本発明の実施形態7に係る整流回路装置の構成を示す回路図である。また、図11は図8の制御回路112の詳細構成を示すブロック図である。図10の整流回路装置は、負荷として、圧縮機駆動部300に接続された圧縮機301のモータを駆動し、その制御は圧縮機制御回路302にて実行することを特徴としている。圧縮機制御回路302は、図10に示すように、所望の回転数で圧縮機301のモータを回転させるべく圧縮機駆動部300及び制御回路112に対して回転数指令Srotを出力する。
(a)入力状況判定器213に代えて、圧縮機制御回路302からの回転数指令Srotに基づいて駆動状況を判定する駆動状況判定器215を備え、
(b)目標位相幅選定器214に代えて、内蔵テーブルメモリ214Amを有する目標位相幅選定器214Aを備え、
(c)チョッピング位相幅抽出器216に代えて、チョッピング位相幅抽出器216Aを備えたことを特徴としている。
図12Aは本発明の実施形態8に係る整流回路装置の制御回路100の第11の動作例に係る制御動作を説明するための図であって、AC電圧と整流後のDC電圧との関係と、制御すべき目標電流波形と、実際に制御した後のAC電流とを示す信号波形図である。また、図12Bは本発明の実施形態8に係る整流回路装置の制御回路100の第12の動作例に係る制御動作を説明するための図であって、AC電圧と整流後のDC電圧との関係と、制御すべき目標電流波形と、実際に制御した後のAC電流とを示す信号波形図である。
図14は本発明の実施形態9に係る整流回路装置の構成を示す回路図である。実施形態9に係る整流回路装置は、AC電源1からのAC電圧を、リアクタ602を介して、半導体スイッチ604a、604b及びダイオード605a、605b、605c、605dで構成されたブリッジ回路で整流して、平滑コンデンサ106を介して負荷4を駆動することを特徴としている。本実施形態に係るチョッピング制御方法は、実施形態1に係る図1の制御回路100と同様であり、2つの半導体スイッチ604b、604dをチョッピング駆動信号Schを用いて同時に駆動する。
実施形態10.
図15は本発明の実施形態10に係る整流回路装置の構成を示す回路図である。実施形態10に係る整流回路装置は、AC電源1からのAC電圧を、リアクタ702を介して、半導体スイッチ704a、704b及びダイオード705a、705b、705c、705dで構成されたブリッジ回路で整流して、平滑コンデンサ106を介して負荷4を駆動することを特徴としている。本実施形態に係るチョッピング制御方法は、AC電源1からのAC電圧の極性に応じて、2つのチョッピング駆動信号Sch1,Sch2を用いて、いずれか一方の半導体スイッチ705a又は705bのみをチョッピング動作させる。例えば、AC電圧の極性がリアクタ702が接続されている側が高い期間であれば、チョッピング駆動信号Sch2を用いて半導体スイッチ704bをチョッピングし、AC電圧の極性がリアクタ702が接続されている側が低い期間であれば、チョッピング駆動信号Sch1を用いて半導体スイッチ704aをチョッピングする。
図17は本発明の実施形態11に係る整流回路装置の制御回路100の詳細構成を示すブロック図である。実施形態11に係る整流回路装置の制御回路100は、実施形態1に係る図2の制御回路100と比較して、DC電圧検出器110と減算器206との間に、AD変換器230及びLPF演算器231とを挿入したことを特徴とし、デジタル演算で実施する場合に特に有効な実施形態を提供する。以下、図2の制御回路100との相違点について説明する。
Y(j+1)←[(2n−1)/(2n)]×Y(j)+X(j) (1)
実施形態1に係る図2の減算器206において、指令電圧Vdc*にもAD変換器230と同等の分解能を有する必要があるが、指令電圧Vdc*は情報のみであるため、上記と同様に分解能を高めておくことは、容易に実現できる。
4…負荷、
100,111,112…制御回路、
102,602,702…リアクタ、
103…電流検出器、
104,604a,604b,704a,704b…半導体スイッチ、
105…ダイオードブリッジ回路、
106…平滑コンデンサ、
109…電圧レベル比較器、
110…DC電圧検出器、
201…AC電圧位相検出器、
202…目標電流波形形成器、
203…目標位相幅設定器、
204,206,209…減算器、
205…位相幅補償演算器、
207…Vdc補償演算器、
208…乗算器、
210…Iac補償演算器、
211…パルス幅変調器、
212…チョッピング位相幅検出器、
213…入力状況判定器、
213a…入力電流変動判定値設定器、
214,214A…目標位相幅選定器、
214m,214Am…内蔵テーブルメモリ、
215…駆動状況判定器、
216,216A…チョッピング位相幅抽出器、
230…AD変換器、
231…低域通過フィルタ演算器、
251…定数乗算器、
252…遅延器、
253…加算器、
300…圧縮駆動部、
301…圧縮機、
302…圧縮機制御回路、
605a〜605d,705a〜705d…ダイオード。
Claims (20)
- 半導体スイッチをチョッピング動作させることにより、単相交流電源の出力端子をリアクタを介して短絡又は開放し、前記単相交流電源から前記リアクタを介して供給される交流電圧を直流電圧に整流して負荷に供給する整流回路装置であって、
前記交流電圧の波形と同一周波数の目標電流波形を形成する波形形成手段と、
前記単相交流電源から流れる交流電流を検出する電流検出手段と、
前記直流電圧を検出する電圧検出手段と、
前記検出された交流電流の波形が実質的に前記目標電流波形となるように前記半導体スイッチのチョッピング動作を制御する第1の制御手段と、
前記検出された直流電圧が実質的に所定の目標直流電圧となるように前記目標電流波形の振幅を制御する第2の制御手段と、
前記半導体スイッチがチョッピング動作状態であるチョッピング動作位相幅、もしくは、前記半導体スイッチがチョッピング休止状態であるチョッピング休止位相幅が実質的に所定の位相幅となるように前記所定の目標直流電圧を制御する第3の制御手段とを備えたことを特徴とする整流回路装置。 - 前記所定の位相幅は、前記負荷の電気的特性に依存して変更して設定されることを特徴とする請求項1記載の整流回路装置。
- 前記負荷の電気的特性は、前記交流電流の変動幅、もしくは前記負荷が圧縮機であるときの圧縮機モータへの回転数指令であることを特徴とする請求項2記載の整流回路装置。
- 前記第3の制御手段は、前記交流電圧の極性が固定されている期間内において、複数の前記チョッピング動作位相幅又は複数の前記チョッピング休止位相幅があるときに、当該期間内のいずれかの位相幅、もしくは、合計の位相幅が実質的に所定の位相幅となるように前記所定の目標直流電圧を制御することを特徴とする請求項1乃至3のうちのいずれか1つに記載の整流回路装置。
- 前記目標電流波形は、前記目標電流波形の瞬時の絶対値が、前記交流電圧の極性が固定されている期間内において、
(a)当該期間の開始点から、所定の中間点までは、時間経過とともに、少なくとも増加し、もしくは少なくとも増加しかつ一部期間で一定であるように実質的に単調増加し、
(b)前記中間点から終了点までに、時間経過とともに、少なくとも減少し、もしくは少なくとも減少しかつ一部期間で一定であるように実質的に単調減少した後、ゼロとなる期間を有するように設定されたことを特徴とする請求項1乃至4のうちのいずれか1つに記載の整流回路装置。 - 前記目標電流波形は、前記目標電流波形の瞬時の絶対値が、前記交流電圧の極性が固定されている期間内において、
(a)当該期間の開始点から、所定の第1の中間点までは、時間経過とともに、ゼロとなる期間を有し、
(b)前記第1の中間点から所定の第2の中間点までは、少なくとも増加し、もしくは少なくとも増加しかつ一部期間で一定であるように実質的に単調増加し、
(c)前記第2の中間点から終了点までに、時間経過とともに、少なくとも減少し、もしくは少なくとも減少しかつ一部期間で一定であるように実質的に単調減少した後、ゼロとなる期間を有するように設定されたことを特徴とする請求項1乃至4のうちのいずれか1つに記載の整流回路装置。 - 前記交流電圧を所定のしきい値電圧と比較することにより2値信号を発生する位相検出手段をさらに備え、
前記波形形成手段は、前記2値信号に基づいて前記交流電圧の周期及び位相を検出し、当該検出された交流電圧の周期及び位相に基づいて、前記交流電圧の波形と同一周波数の目標電流波形を形成し、
前記第3の制御手段は、前記2値信号に基づいて、前記半導体スイッチがチョッピング動作状態であるチョッピング動作位相幅、もしくは、前記半導体スイッチがチョッピング休止状態であるチョッピング休止位相幅を検出することを特徴とする請求項1乃至5のうちのいずれか1つに記載の整流回路装置。 - 前記整流回路装置はさらに、
前記電圧検出手段と前記第2の制御手段との間に設けられ、前記検出された直流電圧をデジタル電圧にAD変換するAD変換手段と、
前記AD変換手段と前記第2の制御手段との間に設けられ、前記デジタル電圧に対して低域通過フィルタ演算を行った後、当該演算結果の電圧を前記第2の制御手段に前記検出された直流電圧として出力する演算手段とを備えたことを特徴とする請求項1乃至7のうちのいずれか1つに記載の整流回路装置。 - 前記AD変換手段のサンプリング周波数は、前記単相交流電源の周波数よりも十分に高くなるように設定されたことを特徴とする請求項8記載の整流回路装置。
- 前記低域通過フィルタ演算は、直前の演算結果に「(2n−1)/(2n)」なる係数(nは整数である。)を乗算した後、入力されたデジタル電圧と加算し、当該加算結果の値を次の演算結果として用いて実行されることを特徴とする請求項8又は9記載の整流回路装置。
- 半導体スイッチをチョッピング動作させることにより、単相交流電源の出力端子をリアクタを介して短絡又は開放し、前記単相交流電源から前記リアクタを介して供給される交流電圧を直流電圧に整流して負荷に供給する整流回路装置のための制御回路において、
上記制御回路は、
前記交流電圧の波形と同一周波数の目標電流波形を形成する波形形成手段と、
前記単相交流電源から流れる交流電流の波形が実質的に前記目標電流波形となるように前記半導体スイッチのチョッピング動作を制御する第1の制御手段と、
前記直流電圧が実質的に所定の目標直流電圧となるように前記目標電流波形の振幅を制御する第2の制御手段と、
前記半導体スイッチがチョッピング動作状態であるチョッピング動作位相幅、もしくは、前記半導体スイッチがチョッピング休止状態であるチョッピング休止位相幅が実質的に所定の位相幅となるように前記所定の目標直流電圧を制御する第3の制御手段とを備えたことを特徴とする制御回路。 - 前記所定の位相幅は、前記負荷の電気的特性に依存して変更して設定されることを特徴とする請求項11記載の制御回路。
- 前記負荷の電気的特性は、前記交流電流の変動幅、もしくは前記負荷が圧縮機であるときの圧縮機モータへの回転数指令であることを特徴とする請求項12記載の制御回路。
- 前記第3の制御手段は、前記交流電圧の極性が固定されている期間内において、複数の前記チョッピング動作位相幅又は複数の前記チョッピング休止位相幅があるときに、当該期間内のいずれかの位相幅、もしくは、合計の位相幅が実質的に所定の位相幅となるように前記所定の目標直流電圧を制御することを特徴とする請求項11乃至13のうちのいずれか1つに記載の制御回路。
- 前記目標電流波形は、前記目標電流波形の瞬時の絶対値が、前記交流電圧の極性が固定されている期間内において、
(a)当該期間の開始点から、所定の中間点までは、時間経過とともに、少なくとも増加し、もしくは少なくとも増加しかつ一部期間で一定であるように実質的に単調増加し、
(b)前記中間点から終了点までに、時間経過とともに、少なくとも減少し、もしくは少なくとも減少しかつ一部期間で一定であるように実質的に単調減少した後、ゼロとなる期間を有するように設定されたことを特徴とする請求項11乃至14のうちのいずれか1つに記載の制御回路。 - 前記目標電流波形は、前記目標電流波形の瞬時の絶対値が、前記交流電圧の極性が固定されている期間内において、
(a)当該期間の開始点から、所定の第1の中間点までは、時間経過とともに、ゼロとなる期間を有し、
(b)前記第1の中間点から所定の第2の中間点までは、少なくとも増加し、もしくは少なくとも増加しかつ一部期間で一定であるように実質的に単調増加し、
(c)前記第2の中間点から終了点までに、時間経過とともに、少なくとも減少し、もしくは少なくとも減少しかつ一部期間で一定であるように実質的に単調減少した後、ゼロとなる期間を有するように設定されたことを特徴とする請求項11乃至14のうちのいずれか1つに記載の制御回路。 - 上記整流回路装置は、前記交流電圧を所定のしきい値電圧と比較することにより2値信号を発生する位相検出手段をさらに備え、
前記波形形成手段は、前記2値信号に基づいて前記交流電圧の周期及び位相を検出し、当該検出された交流電圧の周期及び位相に基づいて、前記交流電圧の波形と同一周波数の目標電流波形を形成し、
前記第3の制御手段は、前記2値信号に基づいて、前記半導体スイッチがチョッピング動作状態であるチョッピング動作位相幅、もしくは、前記半導体スイッチがチョッピング休止状態であるチョッピング休止位相幅を検出することを特徴とする請求項11乃至15のうちのいずれか1つに記載の制御回路。 - 前記制御回路はさらに、
前記直流電圧を検出する電圧検出手段と前記第2の制御手段との間に設けられ、前記直流電圧をデジタル電圧にAD変換するAD変換手段と、
前記AD変換手段と前記第2の制御手段との間に設けられ、前記デジタル電圧に対して低域通過フィルタ演算を行った後、当該演算結果の電圧を前記第2の制御手段に前記直流電圧として出力する演算手段とを備えたことを特徴とする請求項11乃至17のうちのいずれか1つに記載の制御回路。 - 前記AD変換手段のサンプリング周波数は、前記単相交流電源の周波数よりも十分に高くなるように設定されたことを特徴とする請求項18記載の制御回路。
- 前記低域通過フィルタ演算は、直前の演算結果に「(2n−1)/(2n)」なる係数(nは整数である。)を乗算した後、入力されたデジタル電圧と加算し、当該加算結果の値を次の演算結果として用いて実行されることを特徴とする請求項18又は19記載の制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012523508A JP5830691B2 (ja) | 2010-07-08 | 2011-05-30 | 整流回路装置 |
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010155651 | 2010-07-08 | ||
JP2010155651 | 2010-07-08 | ||
JP2010236166 | 2010-10-21 | ||
JP2010236166 | 2010-10-21 | ||
PCT/JP2011/002996 WO2012004927A1 (ja) | 2010-07-08 | 2011-05-30 | 整流回路装置 |
JP2012523508A JP5830691B2 (ja) | 2010-07-08 | 2011-05-30 | 整流回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2012004927A1 JPWO2012004927A1 (ja) | 2013-09-02 |
JP5830691B2 true JP5830691B2 (ja) | 2015-12-09 |
Family
ID=45440923
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012523508A Active JP5830691B2 (ja) | 2010-07-08 | 2011-05-30 | 整流回路装置 |
Country Status (5)
Country | Link |
---|---|
JP (1) | JP5830691B2 (ja) |
KR (1) | KR20130031379A (ja) |
CN (1) | CN103004075B (ja) |
BR (1) | BR112013000139A2 (ja) |
WO (1) | WO2012004927A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014034003A1 (ja) * | 2012-08-30 | 2014-03-06 | パナソニック株式会社 | 整流回路装置の制御装置および整流回路装置 |
CN104782037B (zh) * | 2012-11-13 | 2017-05-03 | 丰田自动车株式会社 | 升压转换器的控制装置 |
US9476634B2 (en) | 2013-03-25 | 2016-10-25 | Lg Electronics Inc. | Refrigerator |
JP6340591B2 (ja) * | 2014-06-26 | 2018-06-13 | パナソニックIpマネジメント株式会社 | 整流回路装置及び整流回路装置のための制御回路 |
EP3200336B1 (en) * | 2014-09-26 | 2023-10-04 | Mitsubishi Electric Corporation | Power conversion device |
TWI640146B (zh) * | 2017-02-06 | 2018-11-01 | 圓展科技股份有限公司 | 智慧型充電系統及智慧型充電方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10337031A (ja) * | 1997-05-30 | 1998-12-18 | Toshiba Corp | 直流電源装置 |
JP2008141901A (ja) * | 2006-12-05 | 2008-06-19 | Matsushita Electric Ind Co Ltd | 直流電源装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4831508A (en) * | 1987-10-20 | 1989-05-16 | Computer Products Inc. | Power supply system having improved input power factor |
JP3695382B2 (ja) * | 2001-11-07 | 2005-09-14 | 三菱電機株式会社 | 電力供給装置、電動機駆動装置、電力供給装置の制御方法 |
JP4609060B2 (ja) * | 2004-01-08 | 2011-01-12 | 株式会社富士通ゼネラル | 電源装置 |
JP4784207B2 (ja) * | 2004-11-18 | 2011-10-05 | パナソニック株式会社 | 直流電源装置 |
US7359224B2 (en) * | 2005-04-28 | 2008-04-15 | International Rectifier Corporation | Digital implementation of power factor correction |
JP4992225B2 (ja) * | 2005-11-04 | 2012-08-08 | 株式会社富士通ゼネラル | 電源装置 |
JP4971750B2 (ja) * | 2006-10-31 | 2012-07-11 | 株式会社日立製作所 | 電源回路、及びこれに用いる制御回路 |
WO2009008197A1 (ja) * | 2007-07-09 | 2009-01-15 | Murata Manufacturing Co., Ltd. | Pfcコンバータ |
-
2011
- 2011-05-30 WO PCT/JP2011/002996 patent/WO2012004927A1/ja active Application Filing
- 2011-05-30 JP JP2012523508A patent/JP5830691B2/ja active Active
- 2011-05-30 BR BR112013000139A patent/BR112013000139A2/pt not_active Application Discontinuation
- 2011-05-30 KR KR1020137003271A patent/KR20130031379A/ko not_active Application Discontinuation
- 2011-05-30 CN CN201180033930.1A patent/CN103004075B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10337031A (ja) * | 1997-05-30 | 1998-12-18 | Toshiba Corp | 直流電源装置 |
JP2008141901A (ja) * | 2006-12-05 | 2008-06-19 | Matsushita Electric Ind Co Ltd | 直流電源装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2012004927A1 (ja) | 2012-01-12 |
KR20130031379A (ko) | 2013-03-28 |
CN103004075B (zh) | 2015-07-01 |
BR112013000139A2 (pt) | 2016-05-24 |
JPWO2012004927A1 (ja) | 2013-09-02 |
CN103004075A (zh) | 2013-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5830691B2 (ja) | 整流回路装置 | |
JP4992225B2 (ja) | 電源装置 | |
JP5663502B2 (ja) | 力率改善デバイス | |
US7402977B2 (en) | Apparatus and method for controlling operation of reciprocating motor compressor | |
JP5834247B2 (ja) | 整流回路装置 | |
JP2012147663A5 (ja) | ||
JP6145896B2 (ja) | 整流回路装置の制御装置および整流回路装置 | |
WO2012005006A1 (ja) | 整流装置 | |
JP6340591B2 (ja) | 整流回路装置及び整流回路装置のための制御回路 | |
JP2019054609A (ja) | モータ駆動装置 | |
JPH03230759A (ja) | 電源装置および力率改善方法 | |
JP6906148B2 (ja) | 整流回路装置 | |
JP2014155237A (ja) | 整流回路装置及び整流回路装置のための制御回路 | |
JP2016154434A (ja) | モータ駆動装置 | |
JP6887082B2 (ja) | 整流回路装置 | |
JP6890237B2 (ja) | 整流回路装置 | |
JP3490600B2 (ja) | 電力変換装置のパルス幅変調方法 | |
JP6206777B2 (ja) | 整流回路装置 | |
JP2012235594A (ja) | 電力変換装置 | |
JP5166112B2 (ja) | モータ駆動用インバータ制御装置 | |
JP2011041398A (ja) | 電力変換装置 | |
WO2023067724A1 (ja) | 電力変換装置、電動機駆動装置及び冷凍サイクル適用機器 | |
JP2017118662A (ja) | 電源装置、交流電流の波形改善方法 | |
CN111934532A (zh) | 倍压整流pfc电路及其控制方法和变频空调器 | |
JPH05300794A (ja) | 空気調和機の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140509 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140509 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20141008 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20141014 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150317 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150409 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150512 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150528 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5830691 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |