JP5828998B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP5828998B2 JP5828998B2 JP2009035642A JP2009035642A JP5828998B2 JP 5828998 B2 JP5828998 B2 JP 5828998B2 JP 2009035642 A JP2009035642 A JP 2009035642A JP 2009035642 A JP2009035642 A JP 2009035642A JP 5828998 B2 JP5828998 B2 JP 5828998B2
- Authority
- JP
- Japan
- Prior art keywords
- flash lamp
- semiconductor wafer
- milliseconds
- light emission
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明は、不純物が注入された半導体ウェハーなどの基板を加熱して不純物の活性化を行う半導体素子の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor element that activates impurities by heating a substrate such as a semiconductor wafer into which impurities are implanted.
半導体デバイスの製造プロセスにおいて、不純物導入は半導体ウェハー内にｐｎ接合を形成するための必須の工程である。現在、不純物導入は、イオン打ち込み法とその後のアニール法によってなされるのが一般的である。イオン打ち込み法は、ボロン（Ｂ）、ヒ素（Ａｓ）、リン（Ｐ）といった不純物の元素をイオン化させて高加速電圧で半導体ウェハーに衝突させて物理的に不純物注入を行う技術である。注入された不純物はアニール処理によって活性化される。この際に、アニール時間が数秒程度以上であると、打ち込まれた不純物が熱によって深く拡散し、その結果接合深さが要求よりも深くなり過ぎて良好なデバイス形成に支障が生じるおそれがある。 In the semiconductor device manufacturing process, impurity introduction is an indispensable step for forming a pn junction in a semiconductor wafer. Currently, impurities are generally introduced by ion implantation and subsequent annealing. The ion implantation method is a technique in which impurity elements such as boron (B), arsenic (As), and phosphorus (P) are ionized and collided with a semiconductor wafer at a high acceleration voltage to physically perform impurity implantation. The implanted impurities are activated by annealing. At this time, if the annealing time is about several seconds or more, the implanted impurities are deeply diffused by heat, and as a result, the junction depth becomes deeper than required, and there is a possibility that good device formation may be hindered.
そこで、極めて短時間で半導体ウェハーを加熱するアニール法が検討されており、特許文献１にはレーザアニール（LSA）を用いてソース・ドレイン領域に打ち込まれた不純物の活性化を行うことが開示されている。また、引用文献２には、フラッシュランプアニール（FLA）によって短時間加熱で不純物の活性化を行うことが開示されている。
Therefore, an annealing method for heating a semiconductor wafer in an extremely short time has been studied, and
ところで、イオン打ち込み法によって高エネルギーのイオンを打ち込んだ結果、半導体ウェハーのシリコン結晶には多数の欠陥が導入される。このような欠陥は、イオン注入層よりもやや深い位置に導入される傾向がある。イオン注入後のアニール処理を行う際には、不純物の活性化とともに導入された欠陥の回復をも併せて行うことが望ましい。 By the way, as a result of implanting high energy ions by the ion implantation method, many defects are introduced into the silicon crystal of the semiconductor wafer. Such a defect tends to be introduced at a position slightly deeper than the ion implantation layer. When performing the annealing process after ion implantation, it is desirable to perform the recovery of the introduced defects together with the activation of the impurities.
しかしながら、レーザアニール或いはフラッシュランプアニールによって数ミリセカンド程度の極めて短い時間の加熱処理を行った場合、半導体ウェハーの表面の温度上昇速度の方がシリコンの熱伝導によって熱がウェハー内部に伝わるよりも早いため、イオン注入層の昇温は可能であるものの、欠陥が導入されている深さ位置までの昇温は困難であった。もっとも、半導体ウェハーに極めて高いエネルギーの光を照射すれば、数ミリセカンド程度の極短時間照射であっても欠陥が導入されている深さ位置まで昇温することができ、欠陥の回復を行うことはできるものの、表面温度が著しく上昇して半導体ウェハーにダメージを与え、最悪の場合半導体ウェハーが割れる(Shattering)という問題が発生する。 However, when heat treatment is performed for a very short time of several milliseconds by laser annealing or flash lamp annealing, the temperature rise rate of the surface of the semiconductor wafer is faster than the heat transferred to the inside of the wafer by the heat conduction of silicon. Therefore, although the temperature of the ion-implanted layer can be increased, it is difficult to increase the temperature to the depth position where the defect is introduced. However, if the semiconductor wafer is irradiated with extremely high energy light, the temperature can be raised to a depth position where the defect is introduced even in an extremely short time irradiation of several milliseconds, and the defect is recovered. However, there is a problem that the surface temperature is significantly increased to damage the semiconductor wafer, and in the worst case, the semiconductor wafer is shattered.
さらに、ゲート電極を形成してからアニール処理を行う場合、従来の極短時間照射ではゲート電極そのものが劣化するという問題も生じていた。 Further, when the annealing process is performed after the gate electrode is formed, there is a problem that the gate electrode itself is deteriorated by the conventional extremely short time irradiation.
本発明は、上記課題に鑑みてなされたものであり、基板に与えるダメージを抑制しつつ、注入された不純物の活性化および導入された欠陥の回復の双方を行うことができる半導体素子の製造方法を提供することを目的とする。 The present invention has been made in view of the above problems, and a method for manufacturing a semiconductor device capable of both activating implanted impurities and recovering introduced defects while suppressing damage to the substrate. The purpose is to provide.
上記課題を解決するため、請求項１の発明は、不純物が注入された基板を加熱して前記不純物の活性化を行う半導体素子の製造方法において、基板に形成される半導体素子の所定領域に前記不純物を注入する不純物注入工程と、前記所定領域を含む基板の表面に１０ミリセカンド以上１０００ミリセカンド以下の時間範囲にて光を照射して前記加熱を行う光照射工程と、を備え、前記光照射工程は、発光出力を１ミリセカンド以上１００ミリセカンド以下の時間をかけて目標値にまで上昇させる出力上昇工程と、前記出力上昇工程の後に、発光出力を前記目標値から±３０％以内の変動幅の範囲内に５ミリセカンド以上１００ミリセカンド以下維持する定出力照射工程と、前記定出力照射工程の後に、発光出力を１ミリセカンド以上１００ミリセカンド以下の時間をかけて減衰させる出力減衰工程と、を含み、前記光照射工程では、フラッシュランプに接続されたスイッチング素子のゲートにパルス信号を印加することによって前記フラッシュランプに流れる電流を制御することを特徴とする。 To solve the above problems, a first aspect of the invention, by heating the substrate in which impurities are implanted in the manufacturing method of a semiconductor element for activation of the impurity, the a predetermined region of the semiconductor devices formed on the substrate comprising an impurity implantation step of implanting an impurity, and a light irradiation step of performing the heating by irradiating light upon surface 10 milliseconds to 1,000 milliseconds following the time range of the substrate including the predetermined region, the light The irradiation step includes an output increase step for increasing the emission output to a target value over a period of 1 millisecond to 100 milliseconds, and after the output increase step, the emission output is within ± 30% of the target value. A constant power irradiation process that maintains 5 milliseconds or more and 100 milliseconds or less within the range of fluctuation, and after the constant power irradiation process, the light emission output is 1 millisecond or more and 100 milliseconds or less. Seen containing an output attenuation step for attenuating over the following time second, a, in the light irradiation step, controlling the current flowing through the flash lamp by applying a pulse signal to the gate of the switching element connected to the flash lamp characterized in that it.
また、請求項２の発明は、請求項１の発明に係る半導体素子の製造方法において、前記半導体素子は電界効果トランジスタであり、前記所定領域はソース・ドレイン領域であることを特徴とする。 According to a second aspect of the present invention, in the semiconductor element manufacturing method according to the first aspect of the present invention, the semiconductor element is a field effect transistor, and the predetermined region is a source / drain region .
また、請求項３の発明は、請求項２の発明に係る半導体素子の製造方法において、前記所定領域は前記電界効果トランジスタのエクステンション領域をさらに含むことを特徴とする。 According to a third aspect of the present invention, in the method of manufacturing a semiconductor device according to the second aspect , the predetermined region further includes an extension region of the field effect transistor .
また、請求項４の発明は、請求項２または請求項３の発明に係る半導体素子の製造方法において、前記光照射工程よりも前に、前記基板の表面に前記電界効果トランジスタのゲート電極を形成するゲート電極形成工程をさらに備えることを特徴とする。
The invention of
また、請求項５の発明は、請求項１から請求項４のいずれかの発明に係る半導体素子の製造方法において、前記光照射工程の光照射をフラッシュランプから行うことを特徴とする。 According to a fifth aspect of the present invention, in the method of manufacturing a semiconductor device according to any one of the first to fourth aspects, the light irradiation in the light irradiation step is performed from a flash lamp.
請求項１から請求項５の発明によれば、基板に形成される半導体素子の所定領域に不純物を注入し、その所定領域を含む基板の表面に１０ミリセカンド以上１０００ミリセカンド以下の時間範囲にて光を照射して加熱するため、基板の表面が受けるトータル熱量は増大しつつもその表面温度は緩やかに昇温してから緩やかに降温することとなり、基板に与えるダメージを抑制しつつ、注入された不純物の活性化および導入された欠陥の回復の双方を行うことができる。また、発光出力を１ミリセカンド以上１００ミリセカンド以下の時間をかけて目標値にまで上昇させた後に、発光出力をその目標値から±３０％以内の変動幅の範囲内に５ミリセカンド以上１００ミリセカンド以下維持し、さらにその後発光出力を１ミリセカンド以上１００ミリセカンド以下の時間をかけて減衰させるため、金属のゲート電極を形成した基板に光照射を行う場合に好適である。
According to the first to fifth aspects of the present invention, impurities are implanted into a predetermined region of the semiconductor element formed on the substrate, and the surface of the substrate including the predetermined region is in a time range of 10 milliseconds to 1000 milliseconds. As the total heat received by the surface of the substrate increases, the surface temperature gradually rises and then gradually drops, suppressing the damage to the substrate and implanting it. Both the activation of the introduced impurities and the recovery of the introduced defects can be performed. Further, after increasing the light emission output to the target value over a period of 1 millisecond or more and 100 milliseconds or less, the light emission output is changed within the range of fluctuation within ± 30% from the target value to 5 milliseconds or more and 100. This is suitable for performing light irradiation on a substrate on which a metal gate electrode is formed, because the emission output is attenuated over a period of 1 millisecond or more and 100 milliseconds or less.
以下、図面を参照しつつ本発明の実施の形態について詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
まず、本発明に係る熱処理方法を実施するのに好適な熱処理装置の一例について概説する。図１は、本発明に係る熱処理方法を実施するのに好適な熱処理装置１の構成を示す縦断面図である。熱処理装置１は、基板として略円形の半導体ウェハーＷにフラッシュランプから光を照射してその半導体ウェハーＷを加熱するフラッシュランプアニール装置である。
First, an example of a heat treatment apparatus suitable for carrying out the heat treatment method according to the present invention will be outlined. FIG. 1 is a longitudinal sectional view showing a configuration of a
熱処理装置１は、半導体ウェハーＷを収容する略円筒形状のチャンバー６と、複数のフラッシュランプＦＬを内蔵するランプハウス５と、を備える。また、熱処理装置１は、チャンバー６およびランプハウス５に設けられた各動作機構を制御して半導体ウェハーＷの熱処理を実行させる制御部３を備える。
The
チャンバー６は、ランプハウス５の下方に設けられており、略円筒状の内壁を有するチャンバー側部６３、および、チャンバー側部６３の下部を覆うチャンバー底部６２によって構成される。また、チャンバー側部６３およびチャンバー底部６２によって囲まれる空間が熱処理空間６５として規定される。熱処理空間６５の上方は上部開口６０とされており、上部開口６０にはチャンバー窓６１が装着されて閉塞されている。
The
チャンバー６の天井部を構成するチャンバー窓６１は、石英により形成された円板形状部材であり、ランプハウス５から出射された光を熱処理空間６５に透過する石英窓として機能する。チャンバー６の本体を構成するチャンバー底部６２およびチャンバー側部６３は、例えば、ステンレススチール等の強度と耐熱性に優れた金属材料にて形成されており、チャンバー側部６３の内側面の上部のリング６３１は、光照射による劣化に対してステンレススチールより優れた耐久性を有するアルミニウム（Ａｌ）合金等で形成されている。
The
また、熱処理空間６５の気密性を維持するために、チャンバー窓６１とチャンバー側部６３とはＯリングによってシールされている。すなわち、チャンバー窓６１の下面周縁部とチャンバー側部６３との間にＯリングを挟み込むとともに、クランプリング９０をチャンバー窓６１の上面周縁部に当接させ、そのクランプリング９０をチャンバー側部６３にネジ止めすることによって、チャンバー窓６１をＯリングに押し付けている。
Further, in order to maintain the airtightness of the
チャンバー底部６２には、保持部７を貫通して半導体ウェハーＷをその下面（ランプハウス５からの光が照射される側とは反対側の面）から支持するための複数（本実施の形態では３本）の支持ピン７０が立設されている。支持ピン７０は、例えば石英により形成されており、チャンバー６の外部から固定されているため、容易に取り替えることができる。
The
チャンバー側部６３は、半導体ウェハーＷの搬入および搬出を行うための搬送開口部６６を有し、搬送開口部６６は、軸６６２を中心に回動するゲートバルブ１８５により開閉可能とされる。チャンバー側部６３における搬送開口部６６とは反対側の部位には熱処理空間６５に処理ガス（例えば、窒素（Ｎ2）ガスやヘリウム（Ｈｅ）ガス、アルゴン（Ａｒ）ガス等の不活性ガス、あるいは、酸素（Ｏ2）ガス等）を導入する導入路８１が形成され、その一端は弁８２を介して図示省略の給気機構に接続され、他端はチャンバー側部６３の内部に形成されるガス導入バッファ８３に接続される。また、搬送開口部６６には熱処理空間６５内の気体を排出する排出路８６が形成され、弁８７を介して図示省略の排気機構に接続される。
The
図２は、チャンバー６をガス導入バッファ８３の位置にて水平面で切断した断面図である。図２に示すように、ガス導入バッファ８３は、図１に示す搬送開口部６６の反対側においてチャンバー側部６３の内周の約１／３に亘って形成されており、導入路８１を介してガス導入バッファ８３に導かれた処理ガスは、複数のガス供給孔８４から熱処理空間６５内へと供給される。
FIG. 2 is a cross-sectional view of the
また、熱処理装置１は、チャンバー６の内部において半導体ウェハーＷを水平姿勢にて保持しつつ光照射前にその保持する半導体ウェハーＷの予備加熱を行う略円板状の保持部７と、保持部７をチャンバー６の底面であるチャンバー底部６２に対して昇降させる保持部昇降機構４と、を備える。図１に示す保持部昇降機構４は、略円筒状のシャフト４１、移動板４２、ガイド部材４３（本実施の形態ではシャフト４１の周りに３本配置される）、固定板４４、ボールネジ４５、ナット４６およびモータ４０を有する。チャンバー６の下部であるチャンバー底部６２には保持部７よりも小さい直径を有する略円形の下部開口６４が形成されており、ステンレススチール製のシャフト４１は、下部開口６４を挿通して、保持部７（厳密には保持部７のホットプレート７１）の下面に接続されて保持部７を支持する。
The
移動板４２にはボールネジ４５と螺合するナット４６が固定されている。また、移動板４２は、チャンバー底部６２に固定されて下方へと伸びるガイド部材４３により摺動自在に案内されて上下方向に移動可能とされる。また、移動板４２は、シャフト４１を介して保持部７に連結される。
A
モータ４０は、ガイド部材４３の下端部に取り付けられる固定板４４に設置され、タイミングベルト４０１を介してボールネジ４５に接続される。保持部昇降機構４により保持部７が昇降する際には、駆動部であるモータ４０が制御部３の制御によりボールネジ４５を回転し、ナット４６が固定された移動板４２がガイド部材４３に沿って鉛直方向に移動する。この結果、移動板４２に固定されたシャフト４１が鉛直方向に沿って移動し、シャフト４１に接続された保持部７が図１に示す半導体ウェハーＷの受渡位置と図５に示す半導体ウェハーＷの処理位置との間で滑らかに昇降する。
The
移動板４２の上面には略半円筒状（円筒を長手方向に沿って半分に切断した形状）のメカストッパ４５１がボールネジ４５に沿うように立設されており、仮に何らかの異常により移動板４２が所定の上昇限界を超えて上昇しようとしても、メカストッパ４５１の上端がボールネジ４５の端部に設けられた端板４５２に突き当たることによって移動板４２の異常上昇が防止される。これにより、保持部７がチャンバー窓６１の下方の所定位置以上に上昇することはなく、保持部７とチャンバー窓６１との衝突が防止される。
On the upper surface of the moving
また、保持部昇降機構４は、チャンバー６の内部のメンテナンスを行う際に保持部７を手動にて昇降させる手動昇降部４９を有する。手動昇降部４９はハンドル４９１および回転軸４９２を有し、ハンドル４９１を介して回転軸４９２を回転することより、タイミングベルト４９５を介して回転軸４９２に接続されるボールネジ４５を回転して保持部７の昇降を行うことができる。
The holding
チャンバー底部６２の下側には、シャフト４１の周囲を囲み下方へと伸びる伸縮自在のベローズ４７が設けられ、その上端はチャンバー底部６２の下面に接続される。一方、ベローズ４７の下端はベローズ下端板４７１に取り付けられている。べローズ下端板４７１は、鍔状部材４１１によってシャフト４１にネジ止めされて取り付けられている。保持部昇降機構４により保持部７がチャンバー底部６２に対して上昇する際にはベローズ４７が収縮され、下降する際にはべローズ４７が伸張される。そして、保持部７が昇降する際にも、ベローズ４７が伸縮することによって熱処理空間６５内の気密状態が維持される。
A telescopic bellows 47 that surrounds the
図３は、保持部７の構成を示す断面図である。保持部７は、半導体ウェハーＷを予備加熱（いわゆるアシスト加熱）するホットプレート（加熱プレート）７１、および、ホットプレート７１の上面（保持部７が半導体ウェハーＷを保持する側の面）に設置されるサセプタ７２を有する。保持部７の下面には、既述のように保持部７を昇降するシャフト４１が接続される。サセプタ７２は石英（あるいは、窒化アルミニウム（ＡＩＮ）等であってもよい）により形成され、その上面には半導体ウェハーＷの位置ずれを防止するピン７５が設けられる。サセプタ７２は、その下面をホットプレート７１の上面に面接触させてホットプレート７１上に設置される。これにより、サセプタ７２は、ホットプレート７１からの熱エネルギーを拡散してサセプタ７２上面に載置された半導体ウェハーＷに伝達するとともに、メンテナンス時にはホットプレート７１から取り外して洗浄可能とされる。
FIG. 3 is a cross-sectional view showing the configuration of the holding unit 7. The holding unit 7 is installed on a hot plate (heating plate) 71 that preheats the semiconductor wafer W (so-called assist heating), and an upper surface of the hot plate 71 (a surface on the side where the holding unit 7 holds the semiconductor wafer W). The
ホットプレート７１は、ステンレススチール製の上部プレート７３および下部プレート７４にて構成される。上部プレート７３と下部プレート７４との間には、ホットプレート７１を加熱するニクロム線等の抵抗加熱線７６が配設され、導電性のニッケル（Ｎｉ）ロウが充填されて封止されている。また、上部プレート７３および下部プレート７４の端部はロウ付けにより接着されている。
The
図４は、ホットプレート７１を示す平面図である。図４に示すように、ホットプレート７１は、保持される半導体ウェハーＷと対向する領域の中央部に同心円状に配置される円板状のゾーン７１１および円環状のゾーン７１２、並びに、ゾーン７１２の周囲の略円環状の領域を周方向に４等分割した４つのゾーン７１３〜７１６を備え、各ゾーン間には若干の間隙が形成されている。また、ホットプレート７１には、支持ピン７０が挿通される３つの貫通孔７７が、ゾーン７１１とゾーン７１２との隙間の周上に１２０°毎に設けられる。
FIG. 4 is a plan view showing the
６つのゾーン７１１〜７１６のそれぞれには、相互に独立した抵抗加熱線７６が周回するように配設されてヒータが個別に形成されており、各ゾーンに内蔵されたヒータにより各ゾーンが個別に加熱される。保持部７に保持された半導体ウェハーＷは、６つのゾーン７１１〜７１６に内蔵されたヒータにより加熱される。また、ゾーン７１１〜７１６のそれぞれには、熱電対を用いて各ゾーンの温度を計測するセンサ７１０が設けられている。各センサ７１０は略円筒状のシャフト４１の内部を通り制御部３に接続される。
In each of the six
ホットプレート７１が加熱される際には、センサ７１０により計測される６つのゾーン７１１〜７１６のそれぞれの温度が予め設定された所定の温度になるように、各ゾーンに配設された抵抗加熱線７６への電力供給量が制御部３により制御される。制御部３による各ゾーンの温度制御はＰＩＤ(Proportional,Integral,Derivative)制御により行われる。ホットプレート７１では、半導体ウェハーＷの熱処理（複数の半導体ウェハーＷを連続的に処理する場合は、全ての半導体ウェハーＷの熱処理）が終了するまでゾーン７１１〜７１６のそれぞれの温度が継続的に計測され、各ゾーンに配設された抵抗加熱線７６への電力供給量が個別に制御されて、すなわち、各ゾーンに内蔵されたヒータの温度が個別に制御されて各ゾーンの温度が設定温度に維持される。なお、各ゾーンの設定温度は、基準となる温度から個別に設定されたオフセット値だけ変更することが可能とされる。
When the
６つのゾーン７１１〜７１６にそれぞれ配設される抵抗加熱線７６は、シャフト４１の内部を通る電力線を介して電力供給源（図示省略）に接続されている。電力供給源から各ゾーンに至る経路途中において、電力供給源からの電力線は、マグネシア（マグネシウム酸化物）等の絶縁体を充填したステンレスチューブの内部に互いに電気的に絶縁状態となるように配置される。なお、シャフト４１の内部は大気開放されている。
The
次に、ランプハウス５は、筐体５１の内側に、複数本（本実施形態では３０本）のキセノンフラッシュランプＦＬからなる光源と、その光源の上方を覆うように設けられたリフレクタ５２と、を備えて構成される。また、ランプハウス５の筐体５１の底部にはランプ光放射窓５３が装着されている。ランプハウス５の床部を構成するランプ光放射窓５３は、石英により形成された板状部材である。ランプハウス５がチャンバー６の上方に設置されることにより、ランプ光放射窓５３がチャンバー窓６１と相対向することとなる。ランプハウス５は、チャンバー６内にて保持部７に保持される半導体ウェハーＷにランプ光放射窓５３およびチャンバー窓６１を介してフラッシュランプＦＬから光を照射することにより半導体ウェハーＷを加熱する。
Next, the
複数のフラッシュランプＦＬは、それぞれが長尺の円筒形状を有する棒状ランプであり、それぞれの長手方向が保持部７に保持される半導体ウェハーＷの主面に沿って（つまり水平方向に沿って）互いに平行となるように平面状に配列されている。よって、フラッシュランプＦＬの配列によって形成される平面も水平面である。 Each of the plurality of flash lamps FL is a rod-shaped lamp having a long cylindrical shape, and the longitudinal direction of each of the flash lamps FL is along the main surface of the semiconductor wafer W held by the holding unit 7 (that is, along the horizontal direction). They are arranged in a plane so as to be parallel to each other. Therefore, the plane formed by the arrangement of the flash lamps FL is also a horizontal plane.
図６は、フラッシュランプＦＬの駆動回路を示す図である。同図に示すように、コンデンサ９３と、コイル９４と、フラッシュランプＦＬと、スイッチング素子９６とが直列に接続されている。フラッシュランプＦＬは、その内部にキセノンガスが封入されその両端部に陽極および陰極が配設された棒状のガラス管（放電管）９２と、該ガラス管９２の外周面上に付設されたトリガー電極９１とを備える。コンデンサ９３には、電源ユニット９５によって所定の電圧が印加され、その印加電圧に応じた電荷が充電される。また、トリガー電極９１にはトリガー回路９７から電圧を印加することができる。トリガー回路９７がトリガー電極９１に電圧を印加するタイミングは制御部３によって制御される。
FIG. 6 is a diagram showing a driving circuit for the flash lamp FL. As shown in the figure, a
本実施の形態では、スイッチング素子９６として絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ；Insulated gate bipolar transistor）を用いている。ＩＧＢＴは、ゲート部にＭＯＳＦＥＴ（Metal Oxide Semiconductor Field effect transistor）を組み込んだバイポーラトランジスタであり、大電力を取り扱うのに適したスイッチング素子である。スイッチング素子９６のゲートには制御部３のパルス発生器３１からパルス信号が印加される。
In the present embodiment, an insulated gate bipolar transistor (IGBT) is used as the switching
コンデンサ９３が充電された状態でスイッチング素子９６のゲートにパルスが出力されてガラス管９２の両端電極に高電圧が印加されたとしても、キセノンガスは電気的には絶縁体であることから、通常の状態ではガラス管９２内に電気は流れない。しかしながら、トリガー回路９７がトリガー電極９１に電圧を印加して絶縁を破壊した場合には両端電極間の放電によってガラス管９２内に電流が瞬時に流れ、そのときのキセノンの原子あるいは分子の励起によって光が放出される。
Even when a pulse is output to the gate of the switching
また、図１のリフレクタ５２は、複数のフラッシュランプＦＬの上方にそれら全体を覆うように設けられている。リフレクタ５２の基本的な機能は、複数のフラッシュランプＦＬから出射された光を保持部７の側に反射するというものである。リフレクタ５２はアルミニウム合金板にて形成されており、その表面（フラッシュランプＦＬに臨む側の面）はブラスト処理により粗面化加工が施されて梨地模様を呈する。このような粗面化加工を施しているのは、リフレクタ５２の表面が完全な鏡面であると、複数のフラッシュランプＦＬからの反射光の強度に規則パターンが生じて半導体ウェハーＷの表面温度分布の均一性が低下するためである。
Further, the
制御部３は、熱処理装置１に設けられた上記の種々の動作機構を制御する。制御部３のハードウェアとしての構成は一般的なコンピュータと同様である。すなわち、制御部３は、各種演算処理を行うＣＰＵ、基本プログラムを記憶する読み出し専用のメモリであるＲＯＭ、各種情報を記憶する読み書き自在のメモリであるＲＡＭおよび制御用ソフトウェアやデータなどを記憶しておく磁気ディスクを備えて構成される。また、制御部３は、パルス発生器３１および波形設定部３２を備えるとともに、入力部３３に接続されている。入力部３３としては、キーボード、マウス、タッチパネル等の種々の公知の入力機器を採用することができる。入力部３３からの入力内容に基づいて波形設定部３２がパルス信号の波形を設定し、その波形に従ってパルス発生器３１がパルス信号を発生する。
The
上記の構成以外にも熱処理装置１は、半導体ウェハーＷの熱処理時にフラッシュランプＦＬおよびホットプレート７１から発生する熱エネルギーによるチャンバー６およびランプハウス５の過剰な温度上昇を防止するため、様々な冷却用の構造を備えている。例えば、チャンバー６のチャンバー側部６３およびチャンバー底部６２には水冷管（図示省略）が設けられている。また、ランプハウス５は、内部に気体流を形成して排熱するための気体供給管５５および排気管５６が設けられて空冷構造とされている（図１，５参照）。また、チャンバー窓６１とランプ光放射窓５３との間隙にも空気が供給され、ランプハウス５およびチャンバー窓６１を冷却する。
In addition to the above configuration, the
次に、半導体ウェハーＷへのデバイス形成について説明する。図７は、半導体ウェハーＷに形成される半導体素子の構造を示す図である。図８は、半導体ウェハーＷへの素子形成手順の概略を示すフローチャートである。本実施形態では、半導体ウェハーＷに半導体素子として電界効果トランジスタを形成する。まず、シリコン基板１１上にゲート絶縁膜１４およびゲート電極１５を形成する（ステップＳ１）。ゲート電極１５は、マグネシウム（Ｍｇ）、ランタン（Ｌａ）およびハフニウム（Ｈｆ）の合金で形成された完全な金属ゲートである（フルメタルゲート）。このゲート電極１５は、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、タングステン（Ｗ）からなる群から選択される少なくとも１種類の金属を含んで構成されても良い。また、ゲート絶縁膜１４は、例えばシリコン酸化膜よりも比誘電率の高い材料により構成された高誘電率絶縁膜として、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、アルミニウム（Ａｌ）、イットリウム（Ｙ）、ランタン（Ｌａ）、マグネシウム（Ｍｇ）からなる群から選択される少なくとも１種類を含んで構成される。なお、ステップＳ１の段階では、サイドウォール１６は形成していない。
Next, device formation on the semiconductor wafer W will be described. FIG. 7 is a view showing the structure of the semiconductor element formed on the semiconductor wafer W. As shown in FIG. FIG. 8 is a flowchart showing an outline of an element formation procedure on the semiconductor wafer W. In the present embodiment, a field effect transistor is formed as a semiconductor element on the semiconductor wafer W. First, the
ゲート電極１５を形成した後、イオン打ち込み法によってシリコン基板１１のエクステンション領域１３に不純物（イオン）を注入する（ステップＳ２）。エクステンション領域１３はソース・ドレイン領域１２とチャネルとの電気的接続部である。続いて、熱処理装置１によってエクステンション領域１３を含む半導体ウェハーＷの表面に光照射熱処理（アニール）を実行し、注入した不純物の活性化処理を行う（ステップＳ３）。なお、熱処理装置１による光照射熱処理についてはさらに後述する。
After forming the
その後、ゲート電極１５の測方にセラミックス（本実施形態では窒化ケイ素（ＳｉＮ））のサイドウォール１６を形成する（ステップＳ４）。続いて、イオン打ち込み法によってシリコン基板１１のソース・ドレイン領域１２に不純物を注入する（ステップＳ５）。そして、熱処理装置１によってソース・ドレイン領域１２を含む半導体ウェハーＷの表面に光照射熱処理を再度実行し、ソース・ドレイン領域１２に注入した不純物の活性化処理を行う（ステップＳ６）。ステップＳ６の光照射熱処理はステップＳ３の処理と同じである。
Thereafter, a
次に、図８のステップＳ３およびステップＳ６にて実行される、熱処理装置１による半導体ウェハーＷの光照射熱処理について詳説する。処理対象となるのは、エクステンション領域１３またはソース・ドレイン領域１２に不純物が注入された半導体ウェハーＷであり、その不純物の活性化が熱処理装置１による光照射熱処理により実行される。以下に説明する熱処理装置１の処理手順は、制御部３が熱処理装置１の各動作機構を制御することにより進行する。
Next, the light irradiation heat treatment of the semiconductor wafer W by the
まず、保持部７が図５に示す処理位置から図１に示す受渡位置に下降する。「処理位置」とは、フラッシュランプＦＬから半導体ウェハーＷに光照射が行われるときの保持部７の位置であり、図５に示す保持部７のチャンバー６内における位置である。また、「受渡位置」とは、チャンバー６に半導体ウェハーＷの搬出入が行われるときの保持部７の位置であり、図１に示す保持部７のチャンバー６内における位置である。熱処理装置１における保持部７の基準位置は処理位置であり、処理前にあっては保持部７は処理位置に位置しており、これが処理開始に際して受渡位置に下降するのである。図１に示すように、保持部７が受渡位置にまで下降するとチャンバー底部６２に近接し、支持ピン７０の先端が保持部７を貫通して保持部７の上方に突出する。
First, the holding unit 7 is lowered from the processing position shown in FIG. 5 to the delivery position shown in FIG. The “processing position” is the position of the holding unit 7 when the semiconductor wafer W is irradiated with light from the flash lamp FL, and is the position in the
次に、保持部７が受渡位置に下降したときに、弁８２および弁８７が開かれてチャンバー６の熱処理空間６５内に常温の窒素ガスが導入される。続いて、ゲートバルブ１８５が開いて搬送開口部６６が開放され、装置外部の搬送ロボットにより搬送開口部６６を介して不純物が注入された半導体ウェハーＷがチャンバー６内に搬入され、複数の支持ピン７０上に載置される。
Next, when the holding unit 7 is lowered to the delivery position, the
半導体ウェハーＷの搬入時におけるチャンバー６への窒素ガスのパージ量は約４０リットル／分とされ、供給された窒素ガスはチャンバー６内においてガス導入バッファ８３から図２中に示す矢印ＡＲ４の方向へと流れ、図１に示す排出路８６および弁８７を介してユーティリティ排気により排気される。また、チャンバー６に供給された窒素ガスの一部は、べローズ４７の内側に設けられる排出口（図示省略）からも排出される。なお、以下で説明する各ステップにおいて、チャンバー６には常に窒素ガスが供給および排気され続けており、窒素ガスの供給量は半導体ウェハーＷの処理工程に合わせて様々に変更される。
The purge amount of nitrogen gas into the
半導体ウェハーＷがチャンバー６内に搬入されると、ゲートバルブ１８５により搬送開口部６６が閉鎖される。そして、保持部昇降機構４により保持部７が受渡位置からチャンバー窓６１に近接した処理位置にまで上昇する。保持部７が受渡位置から上昇する過程において、半導体ウェハーＷは支持ピン７０から保持部７のサセプタ７２へと渡され、サセプタ７２の上面に載置・保持される。保持部７が処理位置にまで上昇するとサセプタ７２に保持された半導体ウェハーＷも処理位置に保持されることとなる。
When the semiconductor wafer W is loaded into the
ホットプレート７１の６つのゾーン７１１〜７１６のそれぞれは、各ゾーンの内部（上部プレート７３と下部プレート７４との間）に個別に内蔵されたヒータ（抵抗加熱線７６）により所定の温度まで加熱されている。保持部７が処理位置まで上昇して半導体ウェハーＷが保持部７と接触することにより、その半導体ウェハーＷはホットプレート７１に内蔵されたヒータによって予備加熱されて温度が次第に上昇する。
Each of the six
図９は、予備加熱が開始されてからの半導体ウェハーＷの表面温度の変化を示す図である。処理位置にて時間ｔｐの予備加熱が行われ、半導体ウェハーＷの温度が予め設定された予備加熱温度Ｔ１まで上昇する。予備加熱温度Ｔ１は、半導体ウェハーＷに添加された不純物が熱により拡散する恐れのない、２００℃ないし８００℃程度、好ましくは３５０℃ないし６００℃程度とされる（本実施の形態では６００℃）。また、半導体ウェハーＷの予備加熱を行う時間ｔｐは、約３秒〜２００秒とされる（本実施の形態では６０秒）。なお、保持部７とチャンバー窓６１との間の距離は、保持部昇降機構４のモータ４０の回転量を制御することにより任意に調整することが可能とされている。
FIG. 9 is a diagram showing a change in the surface temperature of the semiconductor wafer W since the preheating is started. Preheating is performed for a time tp at the processing position, and the temperature of the semiconductor wafer W rises to a preset preheating temperature T1. The preheating temperature T1 is set to about 200 ° C. to 800 ° C., preferably about 350 ° C. to 600 ° C. (in this embodiment, 600 ° C.) at which impurities added to the semiconductor wafer W are not likely to diffuse due to heat. . The time tp for preheating the semiconductor wafer W is about 3 seconds to 200 seconds (60 seconds in the present embodiment). The distance between the holding unit 7 and the
時間ｔｐの予備加熱時間が経過した後、時刻ＡにてフラッシュランプＦＬによる半導体ウェハーＷの光照射加熱が開始される。フラッシュランプＦＬからの光照射を行うに際しては、予め電源ユニット９５によってコンデンサ９３に電荷を蓄積しておく。そして、コンデンサ９３に電荷が蓄積された状態にて、制御部３のパルス発生器３１からスイッチング素子９６にパルス信号を出力する。
After the preheating time of time tp has elapsed, light irradiation heating of the semiconductor wafer W by the flash lamp FL is started at time A. When irradiating light from the flash lamp FL, charges are accumulated in the
図１０は、パルス信号の波形と回路に流れる電流との相関の一例を示す図である。ここでは、図１０（ａ）に示すような波形のパルス信号がパルス発生器３１から出力される。パルス信号の波形は、パルス幅の時間（オン時間）とパルス間隔の時間（オフ時間）とを順次設定したレシピを入力部３３から入力することによって規定することができる。このようなレシピをオペレータが入力部３３から制御部３に入力すると、制御部３の波形設定部３２は図１０（ａ）に示すようなパルス波形を設定する。図１０（ａ）に示すパルス波形においては、まず比較的長い幅と短い間隔の複数のパルスＰＡ、それよりも幅が短く間隔が長い複数のパルスＰＢ、それよりもさらに間隔が長い複数のパルスＰＣが順番に設定されている。そして、波形設定部３２によって設定されたパルス波形に従ってパルス発生器３１がパルス信号を出力する。その結果、スイッチング素子９６のゲートには図１０（ａ）のような波形のパルス信号が印加され、スイッチング素子９６のオンオフ駆動が制御されることとなる。
FIG. 10 is a diagram illustrating an example of the correlation between the waveform of the pulse signal and the current flowing through the circuit. Here, a pulse signal having a waveform as shown in FIG. The waveform of the pulse signal can be defined by inputting from the input unit 33 a recipe in which a pulse width time (on time) and a pulse interval time (off time) are sequentially set. When the operator inputs such a recipe from the
また、パルス発生器３１から出力するパルス信号がオンになるタイミングと同期して制御部３がトリガー回路９７を制御してトリガー電極９１に電圧を印加する。これにより、スイッチング素子９６のゲートに入力されるパルス信号がオンのときにはガラス管９２内の両端電極間で必ず電流が流れ、そのときのキセノンの原子あるいは分子の励起によって光が放出される。制御部３からスイッチング素子９６のゲートに図１０（ａ）の波形のパルス信号を出力するとともに、該パルス信号がオンになるタイミングと同期してトリガー電極９１に電圧を印加することにより、フラッシュランプＦＬを含む回路中に図１０（ｂ）に示すような波形の電流が流れる。すなわち、スイッチング素子９６のゲートに入力されるパルス信号がオンのときにはフラッシュランプＦＬのガラス管９２内に流れる電流値が増加し、オフのときには電流値が減少する。なお、各パルスに対応する個々の電流波形はコイル９４の定数によって規定される。
In addition, the
図１０（ｂ）に示すような波形の電流が流れてフラッシュランプＦＬが発光する。フラッシュランプＦＬの発光出力は、フラッシュランプＦＬに流れる電流にほぼ比例する。従って、フラッシュランプＦＬの発光出力の出力波形（発光出力プロファイル）は概ね図１１に示すようなパターンとなる。図１１に示す如きフラッシュランプＦＬからの出力波形にて、処理位置の保持部７に保持された半導体ウェハーＷの表面（ソース・ドレイン領域１２およびエクステンション領域１３を含む）に光照射が行われる。
A current having a waveform as shown in FIG. 10B flows, and the flash lamp FL emits light. The light emission output of the flash lamp FL is substantially proportional to the current flowing through the flash lamp FL. Therefore, the output waveform (light emission output profile) of the light emission output of the flash lamp FL has a pattern as shown in FIG. With the output waveform from the flash lamp FL as shown in FIG. 11, light irradiation is performed on the surface (including the source /
従来のように、スイッチング素子９６を使用することなくフラッシュランプＦＬを発光させた場合には、コンデンサ９３に蓄積されていた電荷が１回の発光で瞬時に消費される。このため、フラッシュランプＦＬからの出力波形は急激に立ち上がって急激に降下する幅が０．１ミリセカンドないし１０ミリセカンド程度のシングルパルスとなる（図１１の点線で示す発光出力プロファイル）。
When the flash lamp FL is caused to emit light without using the switching
これに対して、本実施の形態のように、回路中にスイッチング素子９６を接続してそのゲートに図１０（ａ）のようなパルス信号を出力することにより、いわばフラッシュランプＦＬの発光がチョッパ制御されることとなり、コンデンサ９３に蓄積された電荷が分割して消費され、極めて短い時間の間にフラッシュランプＦＬが点滅を繰り返す。もっとも、図１０（ｂ）に示すように、電流値が完全に”０”になる前に次のパルスがスイッチング素子９６のゲートに印加されて電流値が再度増加する。このため、フラッシュランプＦＬが点滅を繰り返している間も発光出力が完全に”０”になることはなく、細かな増減を繰り返しながらマクロにはフラッシュランプＦＬの発光出力は図１１の実線に示すようなパターンを描く。
On the other hand, as in the present embodiment, the switching
図１１の実線にて示す発光出力プロファイルは、３段階の光照射を行っているものとみなすことができる。すなわち、比較的緩やかに発光出力が上昇する出力上昇工程と、その後概ねフラットな発光出力を維持する定出力照射工程と、その後比較的緩やかに発光出力が減衰する出力減衰工程と、によって構成される３段照射を行っている。 The light emission output profile shown by the solid line in FIG. 11 can be regarded as performing three levels of light irradiation. That is, it is constituted by an output increasing process in which the light emission output rises relatively slowly, a constant output irradiation process in which the light emission output is maintained substantially flat thereafter, and an output attenuation process in which the light emission output attenuates relatively slowly thereafter. Three-stage irradiation is performed.
より詳細に述べれば、まずパルス発生器３１がスイッチング素子９６のゲートに比較的長い幅と短い間隔の複数のパルスＰＡを断続的に出力する。これによって、スイッチング素子９６がオンオフを繰り返してフラッシュランプＦＬを含む回路に、細かな増減を繰り返しながら全体としては電流値が増大するのこぎり波形の電流が流れる。その結果、図１１にて示すように、フラッシュランプＦＬからの発光出力が０から目標値Ｌ１まで増大する。このようにフラッシュランプＦＬの発光出力が０から目標値Ｌ１にまで増大する工程が出力上昇工程であり、その光照射時間ｔ１は１ミリセカンド以上１００ミリセカンド以下の範囲である。すなわち、出力上昇工程は、フラッシュランプＦＬの発光出力を１ミリセカンド以上１００ミリセカンド以下の時間をかけて０から目標値Ｌ１にまで上昇させる工程である。
More specifically, first, the
次に、パルス発生器３１がスイッチング素子９６のゲートに複数のパルスＰＡよりも幅が短く間隔が長い複数のパルスＰＢを断続的に出力する。これによって、スイッチング素子９６がオンオフを繰り返してフラッシュランプＦＬを含む回路に平均値がほぼ一定となるのこぎり波形の電流が流れる。その結果、図１１に示すように、発光出力が目標値Ｌ１から±３０％以内の変動幅の範囲内に収まる概ねフラットな出力波形にてフラッシュランプＦＬが発光する。このような概ねフラットな出力波形にてフラッシュランプＦＬが発光する工程が定出力照射工程であり、その光照射時間ｔ２は５ミリセカンド以上１００ミリセカンド以下の範囲である。すなわち、定出力照射工程は、フラッシュランプＦＬの発光出力を目標値Ｌ１から±３０％以内の変動幅の範囲内に５ミリセカンド以上１００ミリセカンド以下維持する工程である。
Next, the
続いて、パルス発生器３１がスイッチング素子９６のゲートに複数のパルスＰＢよりもさらに間隔が長い複数のパルスＰＣを断続的に出力する。これによって、スイッチング素子９６がオンオフを繰り返してフラッシュランプＦＬを含む回路に、細かな増減を繰り返しながら全体としては電流値が減少するのこぎり波形の電流が流れる。その結果、図１１にて示すように、フラッシュランプＦＬからの発光出力が目標値Ｌ１から０にまで減衰する。このようにフラッシュランプＦＬの発光出力が目標値Ｌ１から０にまで減衰する工程が出力減衰工程であり、その光照射時間ｔ３は１ミリセカンド以上１００ミリセカンド以下の範囲である。すなわち、出力減衰工程は、フラッシュランプＦＬの発光出力を１ミリセカンド以上１００ミリセカンド以下の時間をかけて目標値Ｌ１から０にまで減衰させる工程である。なお、本実施形態においては、１回の加熱処理におけるフラッシュランプＦＬの光照射の総時間、つまり出力上昇工程での光照射時間ｔ１、定出力照射工程での光照射時間ｔ２および出力減衰工程での光照射時間ｔ３の合計は１０ミリセカンド以上１０００ミリセカンド以下である。
Subsequently, the
図１１に示すような出力波形にてフラッシュランプＦＬから光照射を行うことによって、半導体ウェハーＷの表面温度が予備加熱温度Ｔ１から目標とする処理温度Ｔ２にまで緩やかに昇温してから緩やかに降温する。半導体ウェハーＷの表面温度の変化が緩やかとなるため、半導体ウェハーＷに与える熱的ダメージを低減してその割れを防止することができる。また、半導体ウェハーＷの表面温度が目標とする処理温度Ｔ２にまで昇温することによって、半導体ウェハーＷのソース・ドレイン領域１２および／またはエクステンション領域１３に注入された不純物の活性化が十分に行われる。また、半導体ウェハーＷの表面が受けるトータル熱量は従来よりも増大し、イオン注入時に半導体ウェハーＷに導入された欠陥の回復をも進めることができる。さらに、半導体ウェハーＷの表面温度が緩やかに昇温して緩やかに降温するため、金属のゲート電極１５の劣化を防止することができる。なお、処理温度Ｔ２は１０００℃以上である。
By irradiating light from the flash lamp FL with an output waveform as shown in FIG. 11, the surface temperature of the semiconductor wafer W gradually increases from the preheating temperature T1 to the target processing temperature T2, and then gradually. Lower the temperature. Since the change in the surface temperature of the semiconductor wafer W becomes gradual, thermal damage to the semiconductor wafer W can be reduced and cracking can be prevented. Further, when the surface temperature of the semiconductor wafer W is raised to the target processing temperature T2, the impurities implanted into the source /
もっとも、半導体ウェハーＷの表面温度が緩やかに昇温してから緩やかに降温するとはいえども、それは従来のレーザアニールやフラッシュランプアニールに比較すればのことであり、フラッシュランプＦＬの総発光時間は１０００ミリセカンド以下であるため、ハロゲンランプなどを用いた光照射加熱と比較すると著しく短時間での昇温・降温である。 However, although the surface temperature of the semiconductor wafer W gradually increases and then decreases gradually, this is in comparison with conventional laser annealing and flash lamp annealing, and the total light emission time of the flash lamp FL is Since it is 1000 milliseconds or less, the temperature rises and falls in a significantly shorter time than light irradiation heating using a halogen lamp or the like.
フラッシュランプＦＬによる光照射加熱が終了した後、半導体ウェハーＷが処理位置において約１０秒間待機してから保持部７が保持部昇降機構４により再び図１に示す受渡位置まで下降し、半導体ウェハーＷが保持部７から支持ピン７０へと渡される。続いて、ゲートバルブ１８５により閉鎖されていた搬送開口部６６が開放され、支持ピン７０上に載置された半導体ウェハーＷは装置外部の搬送ロボットにより搬出され、熱処理装置１における半導体ウェハーＷの光照射熱処理が完了する。
After the light irradiation heating by the flash lamp FL is completed, the semiconductor wafer W waits for about 10 seconds at the processing position, and then the holding unit 7 is lowered again to the delivery position shown in FIG. Is passed from the holding portion 7 to the
既述のように、熱処理装置１における半導体ウェハーＷの熱処理時には窒素ガスがチャンバー６に継続的に供給されており、その供給量は、保持部７が処理位置に位置するときには約３０リットル／分とされ、保持部７が処理位置以外の位置に位置するときには約４０リットル／分とされる。
As described above, nitrogen gas is continuously supplied to the
本実施形態においては、図１１の実線にて示すように、フラッシュランプＦＬの発光出力を１ミリセカンド以上１００ミリセカンド以下の時間をかけて目標値Ｌ１にまで上昇させ、続いて目標値Ｌ１から±３０％以内の変動幅の範囲内に５ミリセカンド以上１００ミリセカンド以下維持し、その後１ミリセカンド以上１００ミリセカンド以下の時間をかけて目標値Ｌ１から０まで減衰させている。すなわち、図１１の点線にて示す従来のフラッシュランプアニールに比較して、フラッシュランプＦＬの発光出力を緩やかに上昇させてしばらく一定に維持した後に緩やかに下降させている。これにより、半導体ウェハーＷの表面が受けるトータル熱量は従来より増大しつつもその表面温度は従来より緩やかに昇温してから緩やかに降温する。その結果、半導体ウェハーＷに与えるダメージを抑制しつつ、注入された不純物の活性化およびイオン注入時に導入された欠陥の回復の双方を行うことができる。 In the present embodiment, as shown by the solid line in FIG. 11, the light emission output of the flash lamp FL is increased to the target value L1 over a time period of 1 millisecond or more and 100 milliseconds or less, and then from the target value L1. Within a range of fluctuation within ± 30%, 5 milliseconds or more and 100 milliseconds or less are maintained, and thereafter, it is attenuated from the target value L1 to 0 over a period of 1 milliseconds or more and 100 milliseconds or less. That is, as compared with the conventional flash lamp annealing shown by the dotted line in FIG. 11, the light emission output of the flash lamp FL is gradually increased and kept constant for a while and then gradually decreased. As a result, the total amount of heat received on the surface of the semiconductor wafer W increases more than before, but the surface temperature rises more slowly than before and then gradually falls. As a result, it is possible to both activate the implanted impurities and recover defects introduced during ion implantation while suppressing damage to the semiconductor wafer W.
また、本実施形態のように、ゲート電極１５を形成してからエクステンション領域１３およびソース・ドレイン領域１２を形成してフラッシュランプＦＬによる光照射熱処理を行う場合（いわゆるゲート・ファースト・プロセスの場合）には、ゲート電極１５の劣化を防止することもできる。
Further, as in this embodiment, when the
以上、本発明の実施の形態について説明したが、この発明はその趣旨を逸脱しない限りにおいて上述したもの以外に種々の変更を行うことが可能である。例えば、フラッシュランプＦＬの発光出力の出力波形は図１１の例に限定されるものではなく、図１２〜図１５に示すようなものであっても良い。なお、図１２〜図１５においても、従来のシングルパルスの発光出力プロファイルを点線にて示している。また、図１２〜図１５においても、１回の加熱処理におけるフラッシュランプＦＬの光照射の総時間は１０ミリセカンド以上１０００ミリセカンド以下である。 While the embodiments of the present invention have been described above, the present invention can be modified in various ways other than those described above without departing from the spirit of the present invention. For example, the output waveform of the light emission output of the flash lamp FL is not limited to the example of FIG. 11, but may be as shown in FIGS. 12 to 15 also show conventional single-pulse light emission output profiles with dotted lines. 12 to 15, the total light irradiation time of the flash lamp FL in one heat treatment is not less than 10 milliseconds and not more than 1000 milliseconds.
図１２に示す例においては、従来と同様の上昇速度にてフラッシュランプＦＬの発光出力を目標値Ｌ１にまで上昇させた後、上記実施形態と同様の定出力照射工程およびそれに続く出力減衰工程を行っている。具体的には、パルス発生器３１が複数のパルスＰＡに代えて比較的長い単一のパルスを出力した後、図１０（ａ）と同様の複数のパルスＰＢおよび複数のパルスＰＣをスイッチング素子９６のゲートに出力する。これにより、フラッシュランプＦＬの発光出力は、目標値Ｌ１にまで上昇された後、目標値Ｌ１から±３０％以内の変動幅の範囲内に５ミリセカンド以上１００ミリセカンド以下維持され、その後１ミリセカンド以上１００ミリセカンド以下の時間をかけて目標値Ｌ１から０まで減衰される。
In the example shown in FIG. 12, after increasing the light emission output of the flash lamp FL to the target value L1 at the same ascending rate, the constant output irradiation step and the subsequent output attenuation step similar to those in the above embodiment are performed. Is going. Specifically, after the
図１２に示す発光出力プロファイルにてフラッシュランプＦＬから光照射熱処理を行えば、半導体ウェハーＷの表面温度の昇温はやや急速になるものの降温は緩やかであり、上記実施形態と同様にその表面が受けるトータル熱量は従来より増大する。その結果、上記実施形態とほぼ同様の効果を得ることができる。 If the light irradiation heat treatment is performed from the flash lamp FL with the light emission output profile shown in FIG. 12, the temperature rise of the surface temperature of the semiconductor wafer W becomes somewhat rapid, but the temperature drop is moderate, and the surface is similar to the above embodiment. The total amount of heat received increases from the conventional level. As a result, substantially the same effect as the above embodiment can be obtained.
図１３に示す例においては、上記実施形態と同様の出力上昇工程およびそれに続く定出力照射工程を行った後、フラッシュランプＦＬへの通電を完全に停止して発光出力を０にまで低下させている。具体的には、パルス発生器３１が図１０（ａ）と同様の複数のパルスＰＡおよび複数のパルスＰＢをスイッチング素子９６のゲートに出力した後、パルスの出力を停止する。これにより、フラッシュランプＦＬの発光出力は、１ミリセカンド以上１００ミリセカンド以下の時間をかけて０から目標値Ｌ１にまで上昇され、続いて目標値Ｌ１から±３０％以内の変動幅の範囲内に５ミリセカンド以上１００ミリセカンド以下維持された後、急速に０まで低下する。
In the example shown in FIG. 13, after performing the same output increasing process as that in the above embodiment and the subsequent constant output irradiation process, the energization to the flash lamp FL is completely stopped to reduce the light emission output to zero. Yes. Specifically, after the
図１３に示す発光出力プロファイルにてフラッシュランプＦＬから光照射熱処理を行えば、半導体ウェハーＷの表面温度の降温はやや急速になるものの昇温は緩やかであり、上記実施形態と同様にその表面が受けるトータル熱量は従来より増大する。その結果、上記実施形態とほぼ同様の効果を得ることができる。 When the light irradiation heat treatment is performed from the flash lamp FL with the light emission output profile shown in FIG. 13, the temperature of the surface of the semiconductor wafer W is slightly decreased, but the temperature is increased gradually. The total amount of heat received increases from the conventional level. As a result, substantially the same effect as the above embodiment can be obtained.
図１４に示す例においては、上記実施形態と同様の出力上昇工程の後、２段階に分けてフラッシュランプＦＬの発光出力を低下させている。具体的には、まずパルス発生器３１が図１０（ａ）と同様の複数のパルスＰＡをスイッチング素子９６のゲートに出力することによってフラッシュランプＦＬの発光出力が０から目標値Ｌ１まで増大する出力上昇工程を実行する。出力上昇工程の光照射時間ｔ１は１ミリセカンド以上１００ミリセカンド以下の範囲である。すなわち、出力上昇工程では、フラッシュランプＦＬの発光出力が１ミリセカンド以上１００ミリセカンド以下の時間をかけて０から目標値Ｌ１（第１目標値）にまで上昇される。
In the example shown in FIG. 14, the light emission output of the flash lamp FL is reduced in two stages after the output increase process similar to that in the above embodiment. Specifically, first, the
次に、パルス発生器３１が図１０（ａ）の複数のパルスＰＢと同様の複数のパルスを断続的に出力することによって、発光出力が目標値Ｌ１から±３０％以内の変動幅の範囲内に収まる概ねフラットな出力波形にてフラッシュランプＦＬが発光する第１定出力照射工程を実行する。第１定出力照射工程の光照射時間ｔ４は５ミリセカンド以上１００ミリセカンド以下の範囲である。すなわち、第１定出力照射工程においては、フラッシュランプＦＬの発光出力が目標値Ｌ１から±３０％以内の変動幅の範囲内に５ミリセカンド以上１００ミリセカンド以下維持される。
Next, the
次に、パルス発生器３１が図１０（ａ）の複数のパルスＰＣと同様の複数のパルスを断続的に出力することによって、フラッシュランプＦＬの発光出力が目標値Ｌ１から目標値Ｌ２（第２目標値）にまで減衰する第１出力減衰工程を実行する。目標値Ｌ２は目標値Ｌ１よりも小さい。第１出力減衰工程の光照射時間ｔ５は１ミリセカンド以上１００ミリセカンド以下の範囲である。すなわち、第１出力減衰工程においては、フラッシュランプＦＬの発光出力が１ミリセカンド以上１００ミリセカンド以下の時間をかけて目標値Ｌ１から目標値Ｌ２まで減衰される。
Next, the
続いて、パルス発生器３１が図１０（ａ）の複数のパルスＰＢと同様の複数のパルスを断続的に出力することによって、発光出力が目標値Ｌ２から±３０％以内の変動幅の範囲内に収まる概ねフラットな出力波形にてフラッシュランプＦＬが発光する第２定出力照射工程を実行する。第２定出力照射工程の光照射時間ｔ６は５ミリセカンド以上１００ミリセカンド以下の範囲である。すなわち、第２定出力照射工程においては、フラッシュランプＦＬの発光出力が目標値Ｌ２から±３０％以内の変動幅の範囲内に５ミリセカンド以上１００ミリセカンド以下維持される。
Subsequently, the
さらにその後、パルス発生器３１が図１０（ａ）の複数のパルスＰＣと同様の複数のパルスを断続的に出力することによって、フラッシュランプＦＬの発光出力が目標値Ｌ２から０にまで減衰する第２出力減衰工程を実行する。第２出力減衰工程の光照射時間ｔ７は１ミリセカンド以上１００ミリセカンド以下の範囲である。すなわち、第２出力減衰工程においては、フラッシュランプＦＬの発光出力が１ミリセカンド以上１００ミリセカンド以下の時間をかけて目標値Ｌ２から０にまで減衰される。これらの各工程を実行することによって、フラッシュランプＦＬは図１４の実線にて示すような発光出力プロファイルにて発光する。
Thereafter, the
図１４に示す発光出力プロファイルにてフラッシュランプＦＬから光照射熱処理を行っても、半導体ウェハーＷの表面が受けるトータル熱量は従来より増大しつつもその表面温度は従来より緩やかに昇温してから緩やかに降温する。その結果、半導体ウェハーＷに与えるダメージを抑制しつつ、注入された不純物の活性化およびイオン注入時に導入された欠陥の回復の双方を行うことができる。 Even if the light irradiation heat treatment is performed from the flash lamp FL with the light emission output profile shown in FIG. 14, the total heat received on the surface of the semiconductor wafer W is increased more than before, but the surface temperature is gradually increased from the conventional temperature. Decrease the temperature slowly. As a result, it is possible to both activate the implanted impurities and recover defects introduced during ion implantation while suppressing damage to the semiconductor wafer W.
また、図１５に示す例においては、従来と同様の上昇速度にてフラッシュランプＦＬの発光出力を目標値Ｌ３にまで上昇させた後、フラッシュランプＦＬの発光出力を緩やかに低下させている。具体的には、まずパルス発生器３１が図１０（ａ）の複数のパルスＰＡに代えて比較的長い単一のパルスをスイッチング素子９６のゲートに出力することによって、フラッシュランプＦＬの発光出力が０から目標値Ｌ３まで増大する出力上昇工程を実行する。目標値Ｌ３は従来のシングルパルスでの発光出力のピーク値とほぼ同程度である。出力上昇工程の光照射時間ｔ８は５ミリセカンド以下である。すなわち、図１５の出力上昇工程では、フラッシュランプＦＬの発光出力が５ミリセカンド以下にて０から目標値Ｌ３にまで上昇される。
Further, in the example shown in FIG. 15, after the light emission output of the flash lamp FL is increased to the target value L3 at the same ascending rate, the light emission output of the flash lamp FL is gradually reduced. Specifically, first, the
その後、パルス発生器３１が図１０（ａ）の複数のパルスＰＣと同様の複数のパルスを断続的に出力することによって、フラッシュランプＦＬの発光出力が目標値Ｌ３から０にまで減衰する出力減衰工程を実行する。出力減衰工程の光照射時間ｔ９は１ミリセカンド以上１００ミリセカンド以下の範囲である。すなわち、出力減衰工程においては、フラッシュランプＦＬの発光出力が１ミリセカンド以上１００ミリセカンド以下の時間をかけて目標値Ｌ３から０にまで減衰される。これらの工程を実行することによって、フラッシュランプＦＬは図１５の実線にて示すような発光出力プロファイルにて発光する。
Thereafter, the
図１５に示す発光出力プロファイルにてフラッシュランプＦＬから光照射熱処理を行えば、半導体ウェハーＷの表面温度の昇温は急速になるものの降温は緩やかであり、上記実施形態と同様にその表面が受けるトータル熱量は従来より増大する。その結果、上記実施形態とほぼ同様の効果を得ることができる。 If the light irradiation heat treatment is performed from the flash lamp FL with the light emission output profile shown in FIG. 15, the temperature rise of the surface of the semiconductor wafer W is rapid, but the temperature drop is gradual, and the surface receives the same as in the above embodiment. The total amount of heat increases from the conventional level. As a result, substantially the same effect as the above embodiment can be obtained.
図１１〜図１５に例示した発光出力プロファイルは、光照射熱処理の目的に応じて使い分けるようにすれば良い。発光出力が緩やかに上昇するパターンを含む発光出力プロファイル（図１１，図１３，図１４）は、半導体ウェハーＷの表面温度を緩やかに昇温させるため、半導体ウェハーＷに与えるダメージが少なく、半導体ウェハーＷの割れ防止に効果的である。また、発光出力が緩やかに下降するパターンを含む発光出力プロファイル（図１１，図１２，図１４，図１５）は、欠陥の回復に効果的である。また、図１１に示した発光出力プロファイルはゲート電極１５が金属である場合に好適であり、図１５に示す発光出力プロファイルはゲート電極１５の材料がポリシリコンの場合に好適である。
The light emission output profiles illustrated in FIGS. 11 to 15 may be properly used depending on the purpose of the light irradiation heat treatment. The light emission output profile (FIGS. 11, 13, and 14) including a pattern in which the light emission output gradually rises raises the surface temperature of the semiconductor wafer W gently, so that the damage to the semiconductor wafer W is small and the semiconductor wafer is reduced. Effective for preventing cracking of W. In addition, the light emission output profile (FIGS. 11, 12, 14, and 15) including a pattern in which the light emission output gradually decreases is effective for defect recovery . The light emission output profile shown in FIG. 11 is suitable when the
また、上記実施形態においては、ゲート電極１５を形成してからソース・ドレイン領域１２を形成するようにしていたが、エクステンション領域１３およびソース・ドレイン領域１２を形成してフラッシュランプＦＬによる光照射熱処理を行った後にゲート電極１５を形成するようにしても良い（いわゆるゲート・ラスト・プロセス）。図１６は、ゲート・ラスト・プロセスにおける、半導体ウェハーＷへの素子形成手順の概略を示すフローチャートである。
In the above embodiment, the source /
図１６の手順では、まず、イオン打ち込み法によってシリコン基板１１のエクステンション領域１３に不純物を注入する（ステップＳ１１）。続いて、シリコン基板１１のソース・ドレイン領域１２にも不純物を注入する（ステップＳ１２）。この段階では未だゲート電極１５は形成していない。そして、不純物が注入されたエクステンション領域１３およびソース・ドレイン領域１２を含む半導体ウェハーＷの表面に熱処理装置１によって光照射熱処理を実行し、注入した不純物の活性化処理を行う（ステップＳ１３）。不純物の活性化処理が終了した後に、ゲート電極１５を形成する（ステップＳ１４）。このようなゲート・ラスト・プロセスの光照射熱処理（ステップＳ１３）をフラッシュランプＦＬから図１１に示す発光出力プロファイルにて行ったとしても、半導体ウェハーＷの表面が受けるトータル熱量は従来より増大しつつもその表面温度は従来より緩やかに昇温してから緩やかに降温する。その結果、半導体ウェハーＷに与えるダメージを抑制しつつ、注入された不純物の活性化およびイオン注入時に導入された欠陥の回復の双方を行うことができる。なお、ステップＳ１３の光照射熱処理を図１２〜図１５に示すような発光出力プロファイルにて行うようにしても良い。
In the procedure of FIG. 16, first, impurities are implanted into the
また、上記実施形態においては、半導体ウェハーＷに電界効果トランジスタを形成していたが、これに限定されるものではなく、他の種類のトランジスタ或いはサイリスタやダイオードなどの半導体素子を形成する際にも、不純物が注入された半導体ウェハーＷの表面に本発明に係る光照射熱処理を行うようにしても良い。 In the above embodiment, the field effect transistor is formed on the semiconductor wafer W. However, the present invention is not limited to this, and also when forming other types of transistors or semiconductor elements such as thyristors and diodes. The light irradiation heat treatment according to the present invention may be performed on the surface of the semiconductor wafer W into which impurities are implanted.
また、パルス信号の波形の設定は、入力部３３から逐一パルス幅等のパラメータを入力することに限定されるものではなく、例えば、オペレータが入力部３３から波形を直接グラフィカルに入力するようにしても良いし、以前に設定されて磁気ディスク等の記憶部に記憶されていた波形を読み出すようにしても良いし、或いは熱処理装置１の外部からダウンロードするようにしても良い。
The setting of the waveform of the pulse signal is not limited to inputting parameters such as the pulse width one by one from the
また、上記実施形態においては、パルス信号がオンになるタイミングと同期してトリガー電極９１に電圧を印加するようにしていたが、トリガー電圧を印加するタイミングはこれに限定されるものではなく、パルス信号の波形とは無関係に一定間隔で印加するようにしても良い。また、パルス信号のスペース幅が狭く、あるパルスによってフラッシュランプＦＬを流れた電流の電流値が所定値以上残っている状態で次のパルスによって通電を開始されるような場合であれば、そのままフラッシュランプＦＬに電流が流れ続けるため、パルス毎にトリガー電圧を印加する必要はない。上記実施形態の図１０（ａ）のように、パルス信号の全てのスペース幅が狭い場合には、最初のパルスが印加されたときのみにトリガー電圧を印加するようにしても良く、その後はトリガー電圧を印加せずともスイッチング素子９６のゲートに図１０（ａ）のパルス信号を出力するだけで図１０（ｂ）のような電流波形を形成することができる。つまり、パルス信号がオンになるときに、フラッシュランプＦＬに電流が流れるタイミングであれば、トリガー電圧の印加タイミングは任意である。
In the above embodiment, the voltage is applied to the
また、上記実施形態においては、ランプハウス５に３０本のフラッシュランプＦＬを備えるようにしていたが、これに限定されるものではなく、フラッシュランプＦＬの本数は任意の数とすることができる。また、フラッシュランプＦＬはキセノンフラッシュランプに限定されるものではなく、クリプトンフラッシュランプであっても良い。
In the above embodiment, the
また、上記実施形態においては、スイッチング素子９６としてＩＧＢＴを使用していたが、これに限定されるものではなく、ＩＧＢＴ以外の他のトランジスタであっても良いし、入力されたパルス信号の波形に応じて回路をオンオフできる素子であれば良い。もっとも、フラッシュランプＦＬの発光には相当に大きな電力が消費されるため、大電力の取り扱いに適したＩＧＢＴやＧＴＯ(Gate Turn Off)サイリスタをスイッチング素子９６として採用するのが好ましい。
In the above-described embodiment, the IGBT is used as the switching
また、図１１〜図１５に示した発光出力プロファイルにて光照射を行うことができれば、図６とは異なる回路構成であっても良く、例えば、コイル定数の異なる複数の電力供給回路を１つのフラッシュランプＦＬに接続するようにしても良い。 Further, as long as the light emission can be performed with the light emission output profiles shown in FIGS. 11 to 15, the circuit configuration may be different from that of FIG. 6. For example, a plurality of power supply circuits having different coil constants may be provided as one. It may be connected to the flash lamp FL.
さらに、上記実施形態においては、フラッシュランプＦＬを備えた熱処理装置１によって光照射熱処理を実行していたが、これに限定されるものではなく、レーザアニール装置によって上記実施形態と同様の光照射熱処理を行うようにしても良い。すなわち、図１１〜図１５に示した発光出力プロファイルにて光照射を行うことができれば、光源としてはフラッシュランプＦＬに限定されるものではなく、照射時間が１０ミリセカンド以上１０００ミリセカンド以下の光照射が可能なものであれば良く、例えばレーザであっても良い。
Further, in the above embodiment, the light irradiation heat treatment is performed by the
また、本発明に係る熱処理装置によって処理対象となる基板は半導体ウェハーに限定されるものではなく、表面にシリコン膜を形成したガラス基板であっても良い。また、本発明に係る技術は、金属とシリコンとの接合、或いはポリシリコンの結晶化に適用するようにしても良い。 The substrate to be processed by the heat treatment apparatus according to the present invention is not limited to a semiconductor wafer, and may be a glass substrate having a silicon film formed on the surface thereof. Further, the technique according to the present invention may be applied to bonding of metal and silicon or crystallization of polysilicon.
１ 熱処理装置
３ 制御部
４ 保持部昇降機構
５ ランプハウス
６ チャンバー
７ 保持部
１２ ソース・ドレイン領域
１３ エクステンション領域
１５ ゲート電極
１６ サイドウォール
３１ パルス発生器
３２ 波形設定部
３３ 入力部
６０ 上部開口
６１ チャンバー窓
６５ 熱処理空間
７１ ホットプレート
７２ サセプタ
９１ トリガー電極
９２ ガラス管
９３ コンデンサ
９４ コイル
９５ 電源ユニット
９６ スイッチング素子
９７ トリガー回路
ＦＬ フラッシュランプ
Ｗ 半導体ウェハー
DESCRIPTION OF
Claims (5)
基板に形成される半導体素子の所定領域に前記不純物を注入する不純物注入工程と、
前記所定領域を含む基板の表面に１０ミリセカンド以上１０００ミリセカンド以下の時間範囲にて光を照射して前記加熱を行う光照射工程と、
を備え、
前記光照射工程は、
発光出力を１ミリセカンド以上１００ミリセカンド以下の時間をかけて目標値にまで上昇させる出力上昇工程と、
前記出力上昇工程の後に、発光出力を前記目標値から±３０％以内の変動幅の範囲内に５ミリセカンド以上１００ミリセカンド以下維持する定出力照射工程と、
前記定出力照射工程の後に、発光出力を１ミリセカンド以上１００ミリセカンド以下の時間をかけて減衰させる出力減衰工程と、
を含み、
前記光照射工程では、フラッシュランプに接続されたスイッチング素子のゲートにパルス信号を印加することによって前記フラッシュランプに流れる電流を制御することを特徴とする半導体素子の製造方法。 A method of manufacturing a semiconductor device, wherein a substrate into which impurities are implanted is heated to activate the impurities,
An impurity implantation step of implanting the impurity into a predetermined region of the semiconductor devices formed on the substrate,
A light irradiation step of irradiating the light conducting the heating at the surface 10 milliseconds to 1,000 milliseconds following the time range of the substrate including the predetermined region,
With
The light irradiation step includes
An output increasing step for increasing the light emission output to a target value over a period of 1 millisecond or more and 100 milliseconds or less;
A constant output irradiation step of maintaining the light emission output within a range of fluctuation within ± 30% from the target value after the output increasing step;
An output attenuation step of attenuating the light emission output over a period of 1 millisecond or more and 100 milliseconds or less after the constant power irradiation step;
Only including,
In the light irradiation step, a method of manufacturing a semiconductor device characterized by controlling a current flowing through the flash lamp by applying a pulse signal to the gate of the switching element connected to the flash lamp.
前記半導体素子は電界効果トランジスタであり、
前記所定領域はソース・ドレイン領域であることを特徴とする半導体素子の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
The semiconductor element is a field effect transistor;
The method of manufacturing a semiconductor device, wherein the predetermined region is a source / drain region .
前記所定領域は前記電界効果トランジスタのエクステンション領域をさらに含むことを特徴とする半導体素子の製造方法。 In the manufacturing method of the semiconductor device according to claim 2 ,
The method of manufacturing a semiconductor device, wherein the predetermined region further includes an extension region of the field effect transistor .
前記光照射工程よりも前に、前記基板の表面に前記電界効果トランジスタのゲート電極を形成するゲート電極形成工程をさらに備えることを特徴とする半導体素子の製造方法。 In the manufacturing method of the semiconductor element of Claim 2 or Claim 3 ,
A method for manufacturing a semiconductor device, further comprising a gate electrode formation step of forming a gate electrode of the field effect transistor on the surface of the substrate before the light irradiation step .
前記光照射工程の光照射をフラッシュランプから行うことを特徴とする半導体素子の製造方法。 In the manufacturing method of the semiconductor element in any one of Claims 1-4 ,
A method of manufacturing a semiconductor device, wherein the light irradiation in the light irradiation step is performed from a flash lamp .
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009035642A JP5828998B2 (en) | 2009-02-18 | 2009-02-18 | Manufacturing method of semiconductor device |
| US12/648,737 US8461033B2 (en) | 2009-01-13 | 2009-12-29 | Heat treatment apparatus and method for heating substrate by light-irradiation |
| US13/759,658 US8835813B2 (en) | 2009-01-13 | 2013-02-05 | Heat treatment apparatus and method for heating substrate by light-irradiation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009035642A JP5828998B2 (en) | 2009-02-18 | 2009-02-18 | Manufacturing method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010192692A JP2010192692A (en) | 2010-09-02 |
| JP5828998B2 true JP5828998B2 (en) | 2015-12-09 |
Family
ID=42818401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009035642A Active JP5828998B2 (en) | 2009-01-13 | 2009-02-18 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5828998B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5801575B2 (en) * | 2011-03-14 | 2015-10-28 | 株式会社Ｓｃｒｅｅｎホールディングス | Heat treatment method and heat treatment apparatus |
| JP5801574B2 (en) * | 2011-03-14 | 2015-10-28 | 株式会社Ｓｃｒｅｅｎホールディングス | Heat treatment method and heat treatment apparatus |
| JP5797916B2 (en) * | 2011-03-23 | 2015-10-21 | 株式会社Ｓｃｒｅｅｎホールディングス | Heat treatment method and heat treatment apparatus |
| TWI566300B (en) | 2011-03-23 | 2017-01-11 | 斯克林集團公司 | Heat treatment method and heat treatment apparatus for heating substrate by irradiating substrate with light |
| JP5944152B2 (en) * | 2011-12-07 | 2016-07-05 | 株式会社Ｓｃｒｅｅｎホールディングス | Heat treatment method and heat treatment apparatus |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4141675A1 (en) * | 1991-01-09 | 1992-07-16 | Heimann Gmbh | Flashlamp operation circuit performing continuous on=off switching - utilises semiconductor switch with photodiode in control circuit monitoring limiting current during discharge of capacitor |
| JPH0951667A (en) * | 1995-08-04 | 1997-02-18 | Canon Inc | Gate drive circuit |
| JP4092541B2 (en) * | 2000-12-08 | 2008-05-28 | ソニー株式会社 | Method for forming semiconductor thin film and method for manufacturing semiconductor device |
| JP2002198322A (en) * | 2000-12-27 | 2002-07-12 | Ushio Inc | Heat treatment method and its apparatus |
| JP4272418B2 (en) * | 2002-12-16 | 2009-06-03 | 大日本スクリーン製造株式会社 | Heat treatment equipment |
| JP4342429B2 (en) * | 2004-02-09 | 2009-10-14 | 株式会社東芝 | Manufacturing method of semiconductor device |
| JP5178046B2 (en) * | 2007-05-01 | 2013-04-10 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
| JP5465373B2 (en) * | 2007-09-12 | 2014-04-09 | 大日本スクリーン製造株式会社 | Heat treatment equipment |
| JP4816634B2 (en) * | 2007-12-28 | 2011-11-16 | ウシオ電機株式会社 | Substrate heating apparatus and substrate heating method |
| JP2009302373A (en) * | 2008-06-16 | 2009-12-24 | Nec Electronics Corp | Method of manufacturing semiconductor device |
-
2009
- 2009-02-18 JP JP2009035642A patent/JP5828998B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010192692A (en) | 2010-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5221099B2 (en) | Heat treatment apparatus and heat treatment method | |
| JP5356725B2 (en) | Heat treatment equipment | |
| JP5346484B2 (en) | Heat treatment method and heat treatment apparatus | |
| JP5465373B2 (en) | Heat treatment equipment | |
| JP5214153B2 (en) | Heat treatment equipment | |
| US8835813B2 (en) | Heat treatment apparatus and method for heating substrate by light-irradiation | |
| JP5642359B2 (en) | Heat treatment method and heat treatment apparatus | |
| JP5828998B2 (en) | Manufacturing method of semiconductor device | |
| JP5465416B2 (en) | Heat treatment method | |
| JP5238729B2 (en) | Heat treatment method and heat treatment apparatus | |
| JP5378817B2 (en) | Heat treatment apparatus and heat treatment method | |
| JP5828997B2 (en) | Heat treatment method and heat treatment apparatus | |
| JP5507195B2 (en) | Heat treatment method and heat treatment apparatus | |
| JP5627736B2 (en) | Heat treatment method and heat treatment apparatus | |
| JP2010045106A (en) | Thermal processing apparatus | |
| JP6087874B2 (en) | Heat treatment method and heat treatment apparatus | |
| JP6062146B2 (en) | Heat treatment method | |
| JP5847905B2 (en) | Heat treatment method and heat treatment apparatus | |
| JP6062145B2 (en) | Heat treatment method | |
| JP5998191B2 (en) | Heat treatment method | |
| JP5718975B2 (en) | Heat treatment method | |
| JP5813291B2 (en) | Heat treatment apparatus and heat treatment method | |
| JP2011082439A (en) | Heat treatment method and heat treatment apparatus | |
| JP6058733B2 (en) | Heat treatment method | |
| JP5980494B2 (en) | Heat treatment method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111219 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130912 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130917 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140430 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150904 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151021 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5828998 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |