JP5826702B2 - Digital coherent receiver and digital coherent receiving method - Google Patents

Digital coherent receiver and digital coherent receiving method Download PDF

Info

Publication number
JP5826702B2
JP5826702B2 JP2012093987A JP2012093987A JP5826702B2 JP 5826702 B2 JP5826702 B2 JP 5826702B2 JP 2012093987 A JP2012093987 A JP 2012093987A JP 2012093987 A JP2012093987 A JP 2012093987A JP 5826702 B2 JP5826702 B2 JP 5826702B2
Authority
JP
Japan
Prior art keywords
digital signal
digital
sop fluctuation
step size
sop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012093987A
Other languages
Japanese (ja)
Other versions
JP2013223128A (en
Inventor
福太郎 濱岡
福太郎 濱岡
剛志 関
剛志 関
松田　俊哉
俊哉 松田
明 那賀
明 那賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2012093987A priority Critical patent/JP5826702B2/en
Publication of JP2013223128A publication Critical patent/JP2013223128A/en
Application granted granted Critical
Publication of JP5826702B2 publication Critical patent/JP5826702B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Optical Communication System (AREA)

Description

本発明は、光信号をデジタルコヒーレント方式を用いて受信処理を行うデジタルコヒーレント受信機およびデジタルコヒーレント受信方法に関する。   The present invention relates to a digital coherent receiver and a digital coherent reception method for receiving an optical signal using a digital coherent method.

100 Ｇbps/chを超える光信号伝送を実現するために、コヒーレント光通信技術とデジタル信号処理技術とを組み合わせたデジタルコヒーレント技術が用いられる。デジタルコヒーレント技術を用いた伝送方式では、送信側で位相変調した光信号を出力し、受信側でコヒーレントレシーバを用いたコヒーレント検波技術により高感度に電気信号として出力し、それをＡＤ（Analog to Digital)コンバータでデジタル信号に変換した後に、デジタル信号処理により伝送路で歪んだ受信波形をデジタル領域で補償する（非特許文献１）。そのため、波形の歪みの補正が簡易な構成で行うことができるため、大容量かつ高速な伝送システムが実現可能である。また、送信側で偏波多重された光信号を、受信側でデジタル信号処理により偏波分離することが可能なため、デジタルコヒーレント伝送方式では、一般的に偏波多重された光信号を用いている。   In order to realize optical signal transmission exceeding 100 Gbps, a digital coherent technology combining a coherent optical communication technology and a digital signal processing technology is used. In the transmission method using digital coherent technology, an optical signal phase-modulated on the transmitting side is output, and on the receiving side, it is output as an electrical signal with high sensitivity by the coherent detection technology using a coherent receiver, which is converted to AD (Analog to Digital). ) After being converted into a digital signal by a converter, the received waveform distorted in the transmission path by digital signal processing is compensated in the digital domain (Non-Patent Document 1). Therefore, correction of waveform distortion can be performed with a simple configuration, so that a large-capacity and high-speed transmission system can be realized. In addition, since it is possible to depolarize an optical signal that is polarization-multiplexed on the transmission side by digital signal processing on the reception side, the digital coherent transmission method generally uses an optical signal that is polarization-multiplexed. Yes.

S. J. Savory, “Digital filters for coherent optical receivers, ”Optics Express, vol.16, no.2, pp.804-814, 2008.S. J. Savory, “Digital filters for coherent optical receivers,” Optics Express, vol.16, no.2, pp.804-814, 2008. 濱岡福太郎，関剛志，松田俊哉，那賀明，織田一弘，“デジタルコヒーレント方式における偏波状態変動耐力の評価”，信学技報，OCS2010-100 ，2010．Fukutaro Takaoka, Takeshi Seki, Toshiya Matsuda, Akira Naka, Kazuhiro Oda, “Evaluation of Polarization State Fluctuation Resistance in Digital Coherent Systems”, IEICE Technical Report, OCS2010-100, 2010. 濱岡福太郎，関剛志，松田俊哉，那賀明，織田一弘，“デジタルコヒーレント方式における偏波状態変動時のデジタル信号処理追従性”，電子情報通信学会総合大会，B-10-63 ，2012．Fukutaro Sasaoka, Takeshi Seki, Toshiya Matsuda, Akira Naka, Kazuhiro Oda, “Digital signal processing follow-up performance when the polarization state changes in digital coherent system”, IEICE General Conference, B-10-63, 2012. Calvin C. K. Chan,“Optical Performance Monitoring: Advanced Techniques for Next-Generation Photonic Networks,” Academic Press, p.287, 2010.Calvin C. K. Chan, “Optical Performance Monitoring: Advanced Techniques for Next-Generation Photonic Networks,” Academic Press, p.287, 2010. ITU-T Manual, “Optical fibres, cables and systems, ” pp.142-145, 2009.ITU-T Manual, “Optical fibers, cables and systems,” pp.142-145, 2009.

デジタルコヒーレント伝送では一般的に偏波多重信号を扱うため、デジタル信号処理による偏波分離は重要な技術であり、伝送路中の偏波状態ＳＯＰ(State of Polarization）の変動に対する受信耐力の評価が重要な課題となっている。ＳＯＰ変動耐力について、rad/μs オーダの速度でＳＯＰ変動が生じる場合、デジタル信号処理の追従性が低下し、ＢＥＲ（Bit Error Rate）が急激に悪化することが知られている（非特許文献２）。   Since digital coherent transmission generally deals with polarization multiplexed signals, polarization separation by digital signal processing is an important technology, and it is possible to evaluate reception tolerance against changes in the polarization state SOP (State of Polarization) in the transmission path. It is an important issue. Regarding SOP fluctuation tolerance, when SOP fluctuation occurs at a speed of the order of rad / μs, it is known that the followability of digital signal processing is reduced and BER (Bit Error Rate) is rapidly deteriorated (Non-patent Document 2). ).

また、デジタルコヒーレント伝送では一般的に、デジタル信号処理装置の適応等化器として、図９に示すようなＦＩＲ（Finite Impulse Response ）フィルタのタップ係数ｈをＣＭＡ（Constant Modulus Algorithm）を用いて適応制御することで、偏波分離や波形歪みの補償を実現している（非特許文献１）。例えば、偏波多重信号の適応等化を行う場合は、ＣＭＡにおいて下式によりタップ係数を更新している。
ｈxx(n+1) ＝ｈxx(n)＋μεx(n)ｘout(n)・ｘin *(n)
ｈxy(n+1) ＝ｈxy(n)＋μεx(n)ｘout(n)・ｙin *(n)
ｈyx(n+1) ＝ｈyx(n)＋μεy(n)ｙout(n)・ｘin *(n)
ｈyy(n+1) ＝ｈyy(n)＋μεy(n)ｙout(n)・ｙin *(n)
ここで、μはステップサイズパラメータ、εx(n)、εy(n) は誤差評価関数、ｘin *(n) 、ｙin *(n)はＦＩＲフィルタ入力の複素共役、ｘout(n)、ｙout(n)はそれぞれＦＩＲフィルタ出力を示す。 Further, in digital coherent transmission, as an adaptive equalizer of a digital signal processing device, tap control h of an FIR (Finite Impulse Response) filter as shown in FIG. 9 is adaptively controlled using CMA (Constant Modulus Algorithm). Thus, polarization separation and waveform distortion compensation are realized (Non-Patent Document 1). For example, when adaptive equalization of a polarization multiplexed signal is performed, the tap coefficient is updated by the following equation in CMA.
h xx (n + 1) = h xx (n) + με x (n) x out (n) · x in * (n)
h xy (n + 1) = h xy (n) + με x (n) x out (n) · y in * (n)
h yx (n + 1) = h yx (n) + με y (n) y out (n) · x in * (n)
h yy (n + 1) = h yy (n) + με y (n) y out (n) · y in * (n)
Here, μ is a step size parameter, ε x (n), ε y (n) is an error evaluation function, x in * (n), y in * (n) are complex conjugates of FIR filter inputs, and x out (n ), Y out (n) indicate FIR filter outputs, respectively.

このタップ係数の適応制御時において、デジタル信号処理の追従性を決定するのがステップサイズパラメータμである。ステップサイズパラメータμが大きくなると、デジタル信号処理の追従性が向上して高速なＳＯＰ変動に対する受信耐力が向上するが、ＢＥＲが悪化することが知られている（非特許文献３）。   At the time of adaptive control of the tap coefficient, the step size parameter μ determines the followability of digital signal processing. It is known that when the step size parameter μ is increased, followability of digital signal processing is improved and reception tolerance against high-speed SOP fluctuation is improved, but BER is deteriorated (Non-patent Document 3).

従来のデジタル信号処理装置では、ステップサイズパラメータμは固定値を用いているが、設定した値の大きさによっては上記の特性によりＢＥＲ（伝送品質）が劣化してしまう。   In the conventional digital signal processing apparatus, a fixed value is used for the step size parameter μ. However, depending on the set value, the BER (transmission quality) deteriorates due to the above characteristics.

本発明は、ステップサイズパラメータをＳＯＰ変動速度に応じて適応制御することにより、ＳＯＰ変動が生じる等の伝送路状態が変化した際にも、伝送品質が劣化することなく受信信号を復調することができるデジタルコヒーレント受信機およびデジタルコヒーレント受信方法を提供することを目的とする。   The present invention adaptively controls the step size parameter according to the SOP fluctuation speed, so that the received signal can be demodulated without deterioration of the transmission quality even when the transmission path condition such as SOP fluctuation occurs. An object of the present invention is to provide a digital coherent receiver and a digital coherent receiving method.

第１の発明は、伝送路から入力する偏波多重された光信号を偏波分離してコヒーレント検波し、電気信号を出力するコヒーレントレシーバと、電気信号をアナログ−デジタル変換し、デジタル信号ｓ０を出力するＡＤコンバータと、デジタル信号ｓ０を入力し、デジタル信号処理により復調するデジタル信号処理部とを備えたデジタルコヒーレント受信機において、デジタル信号処理部は、適応等化制御によりデジタル信号ｓ０の波形歪みを補償する適応等化器と、適応等化器のタップ係数からデジタル信号ｓ０の偏波状態ＳＯＰを表現するストークス・パラメータを計算し、ストークス・パラメータを用いて任意の時間間隔におけるＳＯＰ変動速度ω０を計算して出力するＳＯＰ変動速度計算機と、ＳＯＰ変動速度ω０に応じて、適応等化器のタップ係数を更新する際に乗じるステップサイズパラメータμ０を適応制御して適応等化器に設定するステップサイズパラメータ制御処理部と、適応等化器から出力される適応等化されたデジタル信号を入力し、周波数オフセットおよび位相オフセットを補償する周波数／位相オフセット補償器と、周波数オフセットおよび位相オフセットが補償されたデジタル信号を入力し、シンボル列として出力する復調器と、シンボル列を入力し、シンボル列の誤り訂正を行う誤り訂正器とを備える。   In the first invention, a polarization-multiplexed optical signal input from a transmission line is subjected to polarization separation and coherent detection, and a coherent receiver that outputs an electrical signal, and the electrical signal is converted from analog to digital, and a digital signal s0 is obtained. In a digital coherent receiver provided with an AD converter to output and a digital signal processing unit that receives a digital signal s0 and demodulates it by digital signal processing, the digital signal processing unit performs waveform distortion of the digital signal s0 by adaptive equalization control. And a Stokes parameter expressing the polarization state SOP of the digital signal s0 from the tap coefficient of the adaptive equalizer, and calculating the SOP fluctuation speed ω0 at an arbitrary time interval using the Stokes parameter. SOP fluctuation speed calculator that calculates and outputs, and an adaptive equalizer according to the SOP fluctuation speed ω0 Step size parameter control processing unit that adaptively controls the step size parameter μ0 to be multiplied when updating the tap coefficient and sets the adaptive equalizer and the adaptively equalized digital signal output from the adaptive equalizer A frequency / phase offset compensator that compensates for the frequency offset and the phase offset, a demodulator that inputs a digital signal that has been compensated for the frequency offset and the phase offset, and outputs it as a symbol string, a symbol string, and a symbol string And an error corrector that performs error correction.

第１の発明のデジタルコヒーレント受信機において、ステップサイズパラメータ制御処理部は、０でない定数をＡ，Ｂとしたときに、ＳＯＰ変動速度ωとステップサイズパラメータμの関係式μ＝（Ａω)1/2＋Ｂを用いて、ＳＯＰ変動速度計算機から出力されるＳＯＰ変動速度ω０におけるテップサイズパラメータμ０を決定する。 In the digital coherent receiver according to the first aspect of the invention, the step size parameter control processing unit assumes that the constants other than 0 are A and B, and the relational expression μ = (Aω) 1 / 2 + B is used to determine the step size parameter μ0 at the SOP fluctuation speed ω0 output from the SOP fluctuation speed calculator.

第１の発明のデジタルコヒーレント受信機において、デジタル信号ｓ０を入力し、２つのＳＯＰ変動速度ω１，ω２で時間変動する偏波回転行列を作用させて得られる２つのＳＯＰ変動デジタル信号ｓ１，ｓ２を出力するＳＯＰ変動エミュレータと、ＳＯＰ変動デジタル信号ｓ１，ｓ２を適応等化器に入力し、適応等化器から出力される信号を周波数／位相オフセット補償器に入力し、周波数／位相オフセット補償器から出力される信号の平均値と標準偏差からＱ値を計算し、２つのＳＯＰ変動デジタル信号ｓ１，ｓ２に対してそれぞれＱ値が最大となる２つの最適ステップサイズパラメータμ１，μ２を探し出して出力するループ制御部と、ＳＯＰ変動エミュレータから出力されるＳＯＰ変動速度ω１，ω２と、ループ制御部から出力される最適ステップサイズパラメータμ１，μ２を用いて、関係式（μ＝（Ａω)1/2＋Ｂ）の定数ＡおよびＢを決定し、ステップサイズパラメータ制御処理部に設定する関係式定数計算機とを備える。 In the digital coherent receiver according to the first aspect of the present invention, two SOP fluctuation digital signals s1 and s2 obtained by inputting a digital signal s0 and applying a polarization rotation matrix that temporally fluctuates at two SOP fluctuation speeds ω1 and ω2 are obtained. The SOP fluctuation emulator to be output and the SOP fluctuation digital signals s1 and s2 are input to the adaptive equalizer, and the signal output from the adaptive equalizer is input to the frequency / phase offset compensator from the frequency / phase offset compensator. The Q value is calculated from the average value and standard deviation of the output signals, and the two optimum step size parameters μ1 and μ2 with the maximum Q value are searched for and output for the two SOP fluctuation digital signals s1 and s2. The loop control unit, the SOP fluctuation speeds ω1 and ω2 output from the SOP fluctuation emulator, and the maximum output from the loop control unit. Step size parameter .mu.1, using .mu.2, and a relational expression (μ = (Aω) 1/2 + B) to determine the constants A and B of equation constants computer to set the step size parameter controller processor.

第１の発明のデジタルコヒーレント受信機において、デジタル信号ｓ０を入力し、ＳＯＰ変動速度ω１で時間変動する偏波回転行列を作用させて得られるＳＯＰ変動デジタル信号ｓ１を出力するＳＯＰ変動エミュレータと、デジタル信号ｓ０とＳＯＰ変動デジタル信号ｓ１を適応等化器に入力し、適応等化器から出力される信号を周波数／位相オフセット補償器に入力し、周波数／位相オフセット補償器から出力される信号の平均値と標準偏差からＱ値を計算し、デジタル信号ｓ０とＳＯＰ変動デジタル信号ｓ１に対してそれぞれＱ値が最大となる２つの最適ステップサイズパラメータμ０，μ１を探し出して出力するループ制御部と、ＳＯＰ変動速度計算機から出力されるデジタル信号ｓ０のＳＯＰ変動速度ω０と、ＳＯＰ変動エミュレータから出力されるＳＯＰ変動速度ω１と、ループ制御部から出力される最適ステップサイズパラメータμ０，μ１を用いて、関係式の定数ＡおよびＢを決定し、ステップサイズパラメータ制御処理部に設定する関係式定数計算機とを備える。   In the digital coherent receiver according to the first aspect of the present invention, an SOP fluctuation emulator for inputting a digital signal s0 and outputting an SOP fluctuation digital signal s1 obtained by applying a time-varying polarization rotation matrix at an SOP fluctuation speed ω1, and a digital The signal s0 and the SOP fluctuation digital signal s1 are input to the adaptive equalizer, the signal output from the adaptive equalizer is input to the frequency / phase offset compensator, and the average of the signals output from the frequency / phase offset compensator A loop control unit that calculates a Q value from the value and the standard deviation, finds and outputs two optimum step size parameters μ0 and μ1 having the maximum Q value for the digital signal s0 and the SOP fluctuation digital signal s1, respectively, and SOP SOP fluctuation speed ω0 of digital signal s0 output from fluctuation speed calculator and SOP fluctuation emulator The constants A and B of the relational expression are determined using the SOP fluctuation speed ω1 output from the control unit and the optimum step size parameters μ0 and μ1 output from the loop control unit, and are set in the step size parameter control processing unit. A constant calculator.

第１の発明のデジタルコヒーレント受信機において、伝送路に配置される偏波コントローラを介してデジタル信号ｓ０から生成される任意のＳＯＰ変動速度ω２のＳＯＰ変動デジタル信号ｓ２がコヒーレントレシーバに入力される構成であり、ＳＯＰ変動デジタル信号ｓ２を入力し、ＳＯＰ変動速度ω１で時間変動する偏波回転行列を作用させて得られるＳＯＰ変動デジタル信号ｓ１を出力するＳＯＰ変動エミュレータと、ＳＯＰ変動デジタル信号ｓ１，ｓ２を適応等化器に入力し、適応等化器から出力される信号を周波数／位相オフセット補償器に入力し、周波数／位相オフセット補償器から出力される信号の平均値と標準偏差からＱ値を計算し、ＳＯＰ変動デジタル信号ｓ１，ｓ２に対してそれぞれＱ値が最大となる２つの最適ステップサイズパラメータμ１，μ２を探し出して出力するループ制御部と、ＳＯＰ変動速度計算機から出力されるデジタル信号ｓ２のＳＯＰ変動速度ω２と、ＳＯＰ変動エミュレータから出力されるＳＯＰ変動速度ω１と、ループ制御部から出力される最適ステップサイズパラメータμ１，μ２を用いて、関係式の定数ＡおよびＢを決定し、ステップサイズパラメータ制御処理部に設定する関係式定数計算機とを備える。   In the digital coherent receiver according to the first aspect of the invention, an SOP fluctuation digital signal s2 having an arbitrary SOP fluctuation speed ω2 generated from the digital signal s0 is input to the coherent receiver via a polarization controller arranged in the transmission path. An SOP fluctuation digital signal s2 which is obtained by inputting a SOP fluctuation digital signal s2 and applying a polarization rotation matrix which is time-fluctuated at the SOP fluctuation speed ω1, and an SOP fluctuation digital signal s1, s2. Is input to the adaptive equalizer, the signal output from the adaptive equalizer is input to the frequency / phase offset compensator, and the Q value is calculated from the average value and standard deviation of the signal output from the frequency / phase offset compensator. The two optimum step sizes for which the Q value is maximum for each of the SOP fluctuation digital signals s1 and s2 are calculated. A loop controller that searches for and outputs the noise parameters μ1 and μ2, an SOP fluctuation speed ω2 of the digital signal s2 output from the SOP fluctuation speed calculator, an SOP fluctuation speed ω1 output from the SOP fluctuation emulator, and a loop control section A relational expression constant calculator that determines constants A and B of the relational expression using the optimum step size parameters μ1 and μ2 that are output and sets the stepsize parameter control processing unit.

第１の発明のデジタルコヒーレント受信機において、伝送路に配置される偏波コントローラを介してデジタル信号ｓ０から生成される任意のＳＯＰ変動速度ω１，ω２のＳＯＰ変動デジタル信号ｓ１，ｓ２がコヒーレントレシーバに入力される構成であり、ＳＯＰ変動デジタル信号ｓ１，ｓ２を適応等化器に入力し、適応等化器から出力される信号を周波数／位相オフセット補償器に入力し、周波数／位相オフセット補償器から出力される信号の平均値と標準偏差からＱ値を計算し、ＳＯＰ変動デジタル信号ｓ１，ｓ２に対してそれぞれＱ値が最大となる２つの最適ステップサイズパラメータμ１，μ２を探し出して出力するループ制御部と、ＳＯＰ変動速度計算機から出力されるＳＯＰ変動デジタル信号ｓ１，ｓ２のＳＯＰ変動速度ω１，ω２と、ループ制御部から出力される最適ステップサイズパラメータμ１，μ２を用いて、関係式の定数ＡおよびＢを決定し、ステップサイズパラメータ制御処理部に設定する関係式定数計算機とを備える。   In the digital coherent receiver of the first invention, the SOP fluctuation digital signals s1 and s2 of arbitrary SOP fluctuation speeds ω1 and ω2 generated from the digital signal s0 through the polarization controller arranged in the transmission path are used as the coherent receiver. The SOP fluctuation digital signals s1 and s2 are input to the adaptive equalizer, the signal output from the adaptive equalizer is input to the frequency / phase offset compensator, and the frequency / phase offset compensator Loop control that calculates the Q value from the average value and standard deviation of the output signals, and finds and outputs the two optimum step size parameters μ1 and μ2 having the maximum Q values for the SOP fluctuation digital signals s1 and s2, respectively. And SOP fluctuation speeds ω1, ω2 of the SOP fluctuation digital signals s1, s2 output from the SOP fluctuation speed calculator Includes the optimal step size parameter μ1 outputted from the loop controller, using .mu.2, to determine the constants A and B of equation, the equation constants computer to set the step size parameter controller processor.

第１の発明のデジタルコヒーレント受信機において、伝送路に配置される偏波コントローラを介してデジタル信号ｓ０から生成される任意のＳＯＰ変動速度ω１のＳＯＰ変動デジタル信号ｓ１と、デジタル信号ｓ０がコヒーレントレシーバに入力される構成であり、デジタル信号ｓ０とＳＯＰ変動デジタル信号ｓ１を適応等化器に入力し、適応等化器から出力される信号を周波数／位相オフセット補償器に入力し、周波数／位相オフセット補償器から出力される信号の平均値と標準偏差からＱ値を計算し、デジタル信号ｓ０とＳＯＰ変動デジタル信号ｓ１に対してそれぞれＱ値が最大となる２つの最適ステップサイズパラメータμ０，μ１を探し出して出力するループ制御部と、ＳＯＰ変動速度計算機から出力されるデジタル信号ｓ０のＳＯＰ変動速度ω０およびＳＯＰ変動デジタル信号ｓ１のＳＯＰ変動速度ω１と、ループ制御部から出力される最適ステップサイズパラメータμ０，μ１を用いて、関係式の定数ＡおよびＢを決定し、ステップサイズパラメータ制御処理部に設定する関係式定数計算機とを備える。   In the digital coherent receiver according to the first aspect of the invention, the SOP fluctuation digital signal s1 having an arbitrary SOP fluctuation speed ω1 generated from the digital signal s0 via the polarization controller arranged in the transmission line, and the digital signal s0 are the coherent receiver. The digital signal s0 and the SOP fluctuation digital signal s1 are input to the adaptive equalizer, the signal output from the adaptive equalizer is input to the frequency / phase offset compensator, and the frequency / phase offset is input. The Q value is calculated from the average value and standard deviation of the signal output from the compensator, and the two optimum step size parameters μ0 and μ1 with the maximum Q value are found for the digital signal s0 and the SOP fluctuation digital signal s1, respectively. Loop control unit that outputs the SOP and the SOP of the digital signal s0 output from the SOP fluctuation speed calculator The constants A and B of the relational expression are determined using the dynamic speed ω0 and the SOP fluctuation speed ω1 of the SOP fluctuation digital signal s1 and the optimum step size parameters μ0 and μ1 output from the loop control unit, and the step size parameter control process A relational constant calculator to be set in the section.

第１の発明のデジタルコヒーレント受信機において、ループ制御部は、周波数／位相オフセット補償器から出力される信号の平均値と標準偏差から計算されるＱ値を用いる代わりに、復調器から出力されるシンボル列とデジタル信号またはＳＯＰ変動デジタル信号に設定されるテストパターンを照合して計算されるシンボル列のＢＥＲが最小となる２つの最適ステップサイズパラメータを探し出して出力する構成である。   In the digital coherent receiver according to the first aspect of the invention, the loop control unit outputs from the demodulator instead of using the Q value calculated from the average value and standard deviation of the signal output from the frequency / phase offset compensator. In this configuration, two optimum step size parameters that minimize the BER of the symbol sequence calculated by comparing the symbol sequence with the test pattern set in the digital signal or the SOP fluctuation digital signal are found and output.

第１の発明のデジタルコヒーレント受信機において、ループ制御部は、周波数／位相オフセット補償器から出力される信号の平均値と標準偏差から計算されるＱ値を用いる代わりに、誤り訂正器から出力される誤り訂正数を用いて計算されるＢＥＲが最小となる２つの最適ステップサイズパラメータを探し出して出力する構成である。   In the digital coherent receiver according to the first aspect of the invention, the loop control unit is output from the error corrector instead of using the Q value calculated from the average value and the standard deviation of the signal output from the frequency / phase offset compensator. In this configuration, two optimum step size parameters that minimize the BER calculated by using the number of error corrections to be found are found and output.

第１の発明のデジタルコヒーレント受信機において、関係式定数計算機は、２つの最適ステップサイズパラメータを決めるＱ値またはＢＥＲのオーダが変化した場合、または、Ｑ値またはＢＥＲが予め設定した閾値を超えて変化した場合に、関係式の定数ＡおよびＢを再決定する構成である。   In the digital coherent receiver according to the first aspect of the invention, the relational constant calculator is configured such that the Q value or BER order for determining two optimum step size parameters changes, or the Q value or BER exceeds a preset threshold value. In this case, the constants A and B of the relational expression are re-determined when changed.

第２の発明は、伝送路から入力する偏波多重された光信号を入力するコヒーレントレシーバで、当該光信号を偏波分離し、コヒーレント検波して電気信号を出力し、電気信号を入力するＡＤコンバータで、電気信号をアナログ−デジタル変換してデジタル信号ｓ０を出力し、デジタル信号ｓ０を入力するデジタル信号処理部で、デジタル信号ｓ０をデジタル信号処理して復調するデジタルコヒーレント受信方法において、デジタル信号処理部は、デジタル信号ｓ０を入力する適用等化器で、適応等化制御により波形歪みを補償し、ＳＯＰ変動速度計算機で、適応等化器のタップ係数からデジタル信号ｓ０の偏波状態ＳＯＰを表現するストークス・パラメータを計算し、任意の時間間隔におけるＳＯＰ変動速度をストークス・パラメータを用いて計算し、ステップサイズパラメータ制御処理部で、ＳＯＰ変動速度計算機から出力されるＳＯＰ変動速度に応じて、適応等化器のタップ係数を更新する際に乗じるステップサイズパラメータを適応制御して適応等化器に設定し、適応等化器から出力される適応等化されたデジタル信号を周波数／位相オフセット補償器に入力し、周波数オフセットおよび位相オフセットを補償し、周波数オフセットおよび位相オフセットが補償されたデジタル信号を復調器に入力し、シンボル列として出力し、シンボル列を誤り訂正器に入力し、シンボル列の誤り訂正を行う。   A second invention is a coherent receiver for inputting a polarization multiplexed optical signal inputted from a transmission line, polarization-separating the optical signal, performing coherent detection, outputting an electric signal, and inputting an electric signal. In the digital coherent reception method in which the converter converts the electrical signal from analog to digital and outputs the digital signal s0, and the digital signal processing unit that inputs the digital signal s0 digitally processes and demodulates the digital signal s0. The processing unit is an applied equalizer that inputs the digital signal s0, compensates for waveform distortion by adaptive equalization control, and an SOP fluctuation speed calculator calculates the polarization state SOP of the digital signal s0 from the tap coefficient of the adaptive equalizer. Calculate the Stokes parameter to be expressed, and use the Stokes parameter to calculate the SOP fluctuation rate in an arbitrary time interval. The step size parameter control processing unit adaptively equalizes the step size parameter to be multiplied when updating the tap coefficient of the adaptive equalizer according to the SOP fluctuation speed output from the SOP fluctuation speed calculator. Digital signal output from the adaptive equalizer and input to the frequency / phase offset compensator to compensate the frequency offset and phase offset, and the frequency offset and phase offset are compensated. The signal is input to the demodulator and output as a symbol string, and the symbol string is input to the error corrector to perform error correction of the symbol string.

第２の発明のデジタルコヒーレント受信方法において、ステップサイズパラメータ制御処理部は、０でない定数をＡ，Ｂとしたときに、ＳＯＰ変動速度ωとステップサイズパラメータμの関係式μ＝（Ａω)1/2＋Ｂを用いて、ＳＯＰ変動速度計算機から出力されるＳＯＰ変動速度ωにおけるステップサイズパラメータμを決定する。 In the digital coherent reception method of the second invention, the step size parameter control processing unit assumes that the constants other than 0 are A and B, and the relational expression μ = (Aω) 1 / 2 + B is used to determine the step size parameter μ at the SOP fluctuation speed ω output from the SOP fluctuation speed calculator.

本発明は、ＳＯＰ変動速度に応じてステップサイズパラメータを適応制御することにより、伝送路状態が変化した際にも、伝送品質が劣化することなく光信号を復調することができる。   According to the present invention, by adaptively controlling the step size parameter according to the SOP fluctuation speed, it is possible to demodulate an optical signal without deterioration in transmission quality even when the transmission path state changes.

デジタルコヒーレント送受信システムの構成例を示す図である。It is a figure which shows the structural example of a digital coherent transmission / reception system. デジタル信号処理部２３０の実施例１の構成を示す図である。FIG. 3 is a diagram illustrating a configuration of a digital signal processing unit 230 according to a first embodiment. ＳＯＰ変動速度と最適ステップサイズパラメータの関係を示す図である。It is a figure which shows the relationship between a SOP fluctuation | variation speed and an optimal step size parameter. デジタル信号処理部２３０の実施例２の構成を示す図である。6 is a diagram illustrating a configuration of a digital signal processing unit 230 according to a second embodiment. FIG. デジタル信号処理部２３０の実施例３の構成を示す図である。FIG. 10 is a diagram illustrating a configuration of a digital signal processing unit 230 according to a third embodiment. デジタル信号処理部２３０の実施例４の構成を示す図である。FIG. 10 is a diagram illustrating a configuration of a digital signal processing unit 230 according to a fourth embodiment. デジタル信号処理部２３０の実施例５の構成を示す図である。FIG. 10 is a diagram illustrating a configuration of a digital signal processing unit 230 according to a fifth embodiment. デジタル信号処理部２３０の実施例６の構成を示す図である。FIG. 10 is a diagram illustrating a configuration of a digital signal processing unit 230 according to Example 6. ＦＩＲフィルタの構成を示す図である。It is a figure which shows the structure of FIR filter.

図１は、デジタルコヒーレント送受信システムの構成例を示す。
図１において、デジタルコヒーレント送受信システムは、偏波多重された光信号を送信する送信機１００と、伝送路を介して伝送された光信号を受信して復調するデジタルコヒーレント受信機２００から構成される。デジタルコヒーレント受信機２００では、伝送路からの光信号とローカル光源３０１からのローカル光をコヒーレントレシーバ２１０に入力し、コヒーレント検波技術により高感度に光電気変換した電気信号を出力し、それをＡＤコンバータ２２０でデジタル信号に変換し、デジタル信号処理部２３０でデジタル信号処理により伝送路で歪んだ受信波形をデジタル領域で補償して復調する。 FIG. 1 shows a configuration example of a digital coherent transmission / reception system.
In FIG. 1, the digital coherent transmission / reception system includes a transmitter 100 that transmits a polarization-multiplexed optical signal, and a digital coherent receiver 200 that receives and demodulates an optical signal transmitted through a transmission path. . In the digital coherent receiver 200, the optical signal from the transmission line and the local light from the local light source 301 are input to the coherent receiver 210, and an electric signal is photoelectrically converted with high sensitivity by the coherent detection technique, which is converted into an AD converter. The digital signal is converted into a digital signal by 220, and the received waveform distorted in the transmission path by the digital signal processing by the digital signal processing unit 230 is compensated in the digital domain and demodulated.

デジタル信号処理部２３０は、デジタル信号のＳＯＰ変動速度に応じて適応等化器のステップサイズパラメータを適応制御することで、伝送路状態が変化した際にも、伝送品質が劣化することなく光信号を復調することができる。以下、デジタル信号処理部２３０の詳細な実施例構成について説明する。   The digital signal processing unit 230 adaptively controls the step size parameter of the adaptive equalizer according to the SOP fluctuation speed of the digital signal, so that the optical signal is not degraded even when the transmission path state changes. Can be demodulated. The detailed configuration of the digital signal processing unit 230 will be described below.

図２は、デジタル信号処理部２３０の実施例１の構成を示す。
図２において、適応等化器２３１は、入力するデジタル信号ｓ０の波形歪みを適応等化制御によって補償し、適応等化されたデジタル信号の周波数オフセットおよび位相オフセットを周波数／位相オフセット補償器２３２で補償する。復調器２３３は、周波数／位相オフセット補償器２３２から出力されるオフセット補償されたデジタル信号をシンボル列として出力し、誤り訂正器２３４でこのシンボル列のビット誤りを訂正する。 FIG. 2 shows a configuration of the first embodiment of the digital signal processing unit 230.
In FIG. 2, the adaptive equalizer 231 compensates the waveform distortion of the input digital signal s 0 by adaptive equalization control, and the frequency / phase offset compensator 232 compensates for the frequency offset and phase offset of the adaptive equalized digital signal. To compensate. The demodulator 233 outputs the offset-compensated digital signal output from the frequency / phase offset compensator 232 as a symbol string, and the error corrector 234 corrects the bit error of the symbol string.

ＳＯＰ変動速度計算機２３５は、適応等化器２３１で更新されるタップ係数を用いてデジタルｓ０のＳＯＰ変動速度を計算する。非特許文献４によると、光信号の偏波状態を表現するストークス・パラメータは、以下の式により計算できる。
Ｓ1 ＝ cos(2φ)cos(2ψ)
Ｓ2 ＝ sin(2φ)cos(2ψ)
Ｓ3 ＝ sin(2φ)
ここで、φおよびψはｘ偏波について、
φx ＝tan-1(｜ｈxy(f)｜/｜ｈxx(f)｜),
ψx ＝tan-1(Im｛ｈxy(f)/ｈxx(f)｝/Re｛ｈxy(f)/ｈxx(f)｝)
で表される。これは、ｙ偏波についても同様に適用できる。 The SOP fluctuation speed calculator 235 calculates the SOP fluctuation speed of the digital s0 using the tap coefficient updated by the adaptive equalizer 231. According to Non-Patent Document 4, the Stokes parameter expressing the polarization state of an optical signal can be calculated by the following equation.
S 1 = cos (2φ) cos (2ψ)
S 2 = sin (2φ) cos (2ψ)
S 3 = sin (2φ)
Where φ and ψ are for x polarization,
φ x = tan -1 (| h xy (f) | / | h xx (f) |),
ψ x = tan −1 (Im {h xy (f) / h xx (f)} / Re {h xy (f) / h xx (f)})
It is represented by This can be similarly applied to the y polarization.

ある時刻t1からt2におけるΔｔ＝t2−t1秒後の偏波状態変動量Δθは、ストークス・ベクトル
Ｓ(t1)＝[S1(t1), S2(t1), S3(t1)]
Ｓ(t2)＝[S1(t2), S2(t2), S3(t2)]
の内積で計算できるため、ＳＯＰ変動速度ωは、
ω＝Δθ/Δt ＝cos-1(S(t1)・S(t2)/(｜S(t1)｜｜S(t2)｜))/Δt
となる。 The polarization state fluctuation amount Δθ after Δt = t 2 −t 1 second from a certain time t 1 to t 2 is expressed by the Stokes vector S (t 1 ) = [S 1 (t 1 ), S 2 (t 1 ), S 3 (t 1 )]
S (t 2 ) = [S 1 (t 2 ), S 2 (t 2 ), S 3 (t 2 )]
SOP fluctuation speed ω can be calculated by the inner product of
ω = Δθ / Δt = cos −1 (S (t 1 ) ・ S (t 2 ) / (| S (t 1 ) || S (t 2 ) |)) / Δt
It becomes.

ステップサイズパラメータ制御処理部２３６は、ＳＯＰ変動速度計算機２３５から出力されるデジタル信号ｓ０のＳＯＰ変動速度ω０に応じて、適応等化器２３１のタップ係数を更新する際に乗じるステップサイズパラメータμ０を適応制御する。   The step size parameter control processing unit 236 adapts the step size parameter μ0 that is multiplied when updating the tap coefficient of the adaptive equalizer 231 in accordance with the SOP fluctuation speed ω0 of the digital signal s0 output from the SOP fluctuation speed calculator 235. Control.

図３は、ＳＯＰ変動速度と最適ステップサイズパラメータの関係を示す。
図３において、点●は、あるＳＯＰ変動速度でＳＯＰ変動が生じている受信信号に、デジタル信号処理を適用した際にＢＥＲ（Bit Error Rate）が最小となる最適ステップサイズパラメータの計算値を示している。この最適ステップサイズパラメータμとＳＯＰ変動速度ωの関係式は、
μ＝（Ａω)1/2＋Ｂ
で近似できる。ここで、ＡおよびＢは０でない定数である。この関係式を用いることで、デジタル信号ｓ０のＳＯＰ変動速度ω０に対応するステップサイズパラメータμ０を決定することが可能となる。 FIG. 3 shows the relationship between the SOP fluctuation speed and the optimum step size parameter.
In FIG. 3, the point ● indicates the calculated value of the optimal step size parameter that minimizes the BER (Bit Error Rate) when digital signal processing is applied to a received signal in which SOP fluctuation occurs at a certain SOP fluctuation speed. ing. The relational expression between the optimum step size parameter μ and the SOP fluctuation speed ω is
μ = (Aω) 1/2 + B
Can be approximated by Here, A and B are non-zero constants. By using this relational expression, the step size parameter μ0 corresponding to the SOP fluctuation speed ω0 of the digital signal s0 can be determined.

以下、関係式における定数Ａ，Ｂを適応的に決めるためのデジタル信号処理部２３０の実施例構成について説明する。   Hereinafter, an embodiment of the digital signal processing unit 230 for adaptively determining the constants A and B in the relational expression will be described.

図４は、デジタル信号処理部２３０の実施例２の構成を示す。
図４において、実施例２のデジタル信号処理部２３０は、図２に示すデジタル信号処理部２３０の基本構成に、ＳＯＰ変動エミュレータ２３７、ループ制御部２３８および関係式定数計算機２３９を加え、ＳＯＰ変動エミュレータ２３７で生成する任意の２つのＳＯＰ変動速度ω１，ω２に対応する２つの最適ステップサイズパラメータμ１，μ２を探し出し、関係式の定数Ａ，Ｂを決定する構成である。 FIG. 4 shows a configuration of the digital signal processing unit 230 according to the second embodiment.
4, the digital signal processing unit 230 according to the second embodiment adds an SOP variation emulator 237, a loop control unit 238, and a relational expression constant calculator 239 to the basic configuration of the digital signal processing unit 230 illustrated in FIG. In this configuration, two optimum step size parameters μ1 and μ2 corresponding to two arbitrary SOP fluctuation speeds ω1 and ω2 generated in 237 are searched and constants A and B of the relational expression are determined.

ＳＯＰ変動エミュレータ２３７は、デジタル信号ｓ０を入力し、任意の２つのＳＯＰ変動速度ω１，ω２で時間変動する偏波回転行列を作用させてＳＯＰ変動デジタル信号ｓ１，ｓ２を出力する。例えば、非特許文献２に記載のように、以下の時間変動する回転行列Ｔ(t) をデジタル信号ｓ０に作用して、ＳＯＰ変動デジタル信号ｓ１，ｓ２を生成する。   The SOP fluctuation emulator 237 receives the digital signal s0, operates the polarization rotation matrix that temporally fluctuates at two arbitrary SOP fluctuation speeds ω1 and ω2, and outputs the SOP fluctuation digital signals s1 and s2. For example, as described in Non-Patent Document 2, the following time-varying rotation matrix T (t) is applied to the digital signal s0 to generate SOP fluctuation digital signals s1 and s2.

Figure 0005826702
Figure 0005826702

ここで、α(t) は回転角、φ(t) は位相角である。また、ＳＯＰ変動エミュレータ２３７におけるＳＯＰ変動速度ω１，ω２は、任意の時間間隔におけるα(t) およびφ(t) の変化量を用いて計算される。   Here, α (t) is a rotation angle and φ (t) is a phase angle. In addition, the SOP fluctuation speeds ω1 and ω2 in the SOP fluctuation emulator 237 are calculated using the change amounts of α (t) and φ (t) at an arbitrary time interval.

ループ制御部２３８は、ＳＯＰ変動エミュレータ２３７から出力されるＳＯＰ変動デジタル信号ｓ１，ｓ２を適応等化器２３１に入力し、適応等化器２３１から出力される信号を周波数／位相オフセット補償器２３２に入力し、周波数／位相オフセット補償器２３３から出力される信号の平均値と標準偏差からＱ値を計算し（非特許文献５）、Ｑ値が最大となる最適ステップサイズパラメータμ１，μ２を探し出す。   The loop control unit 238 inputs the SOP fluctuation digital signals s 1 and s 2 output from the SOP fluctuation emulator 237 to the adaptive equalizer 231, and inputs the signal output from the adaptive equalizer 231 to the frequency / phase offset compensator 232. The Q value is calculated from the average value and the standard deviation of the signals input and output from the frequency / phase offset compensator 233 (Non-Patent Document 5), and the optimum step size parameters μ1 and μ2 that maximize the Q value are found.

関係式定数計算機２３９は、ＳＯＰ変動エミュレータ２３７からＳＯＰ変動速度ω１，ω２を入力し、ループ制御部２３８から最適ステップサイズパラメータμ１，μ２を入力し、関係式μ＝（Ａω)1/2＋Ｂに代入して定数ＡおよびＢを決定し、ステップサイズパラメータ制御処理部２３６に設定する。 The relational expression constant calculator 239 inputs the SOP fluctuation speeds ω1 and ω2 from the SOP fluctuation emulator 237 and the optimum step size parameters μ1 and μ2 from the loop control unit 238, and the relational expression μ = (Aω) 1/2 + B. The constants A and B are determined by substitution and set in the step size parameter control processing unit 236.

図５は、デジタル信号処理部２３０の実施例３の構成を示す。
図５において、実施例３のデジタル信号処理部２３０は、図２に示すデジタル信号処理部２３０の基本構成に、ＳＯＰ変動エミュレータ２３７、ループ制御部２３８および関係式定数計算機２３９を加え、デジタル信号ｓ０のＳＯＰ変動速度ω０と、ＳＯＰ変動エミュレータ２３７で生成する任意のＳＯＰ変動速度ω１に対応する２つの最適ステップサイズパラメータμ０，μ１を探し出し、関係式の定数Ａ，Ｂを決定する構成である。 FIG. 5 shows a configuration of the digital signal processing unit 230 according to the third embodiment.
In FIG. 5, the digital signal processing unit 230 according to the third embodiment adds an SOP fluctuation emulator 237, a loop control unit 238, and a relational expression constant calculator 239 to the basic configuration of the digital signal processing unit 230 shown in FIG. Are searched for two optimum step size parameters μ0 and μ1 corresponding to an arbitrary SOP fluctuation speed ω1 generated by the SOP fluctuation emulator 237, and constants A and B of the relational expressions are determined.

ＳＯＰ変動エミュレータ２３７は、デジタル信号ｓ０を入力し、任意のＳＯＰ変動速度ω１で時間変動する偏波回転行列を作用させてＳＯＰ変動デジタル信号ｓ１を出力する。一方、デジタル信号ｓ０のＳＯＰ変動速度ω０は、適応等化器２３１から出力されるタップ係数に基づいてＳＯＰ変動速度計算機２３５で計算される。   The SOP fluctuation emulator 237 receives the digital signal s0, operates the polarization rotation matrix that changes with time at an arbitrary SOP fluctuation speed ω1, and outputs the SOP fluctuation digital signal s1. On the other hand, the SOP fluctuation speed ω 0 of the digital signal s 0 is calculated by the SOP fluctuation speed calculator 235 based on the tap coefficient output from the adaptive equalizer 231.

ループ制御部２３８は、デジタル信号ｓ０と、ＳＯＰ変動エミュレータ２３７から出力されるＳＯＰ変動デジタル信号ｓ１を適応等化器２３１に入力し、適応等化器２３１から出力される信号を周波数／位相オフセット補償器に入力し、周波数／位相オフセット補償器２３３から出力される信号の平均値と標準偏差からＱ値を計算し、Ｑ値が最大となる最適ステップサイズパラメータμ０，μ１を探し出す。   The loop control unit 238 inputs the digital signal s0 and the SOP fluctuation digital signal s1 output from the SOP fluctuation emulator 237 to the adaptive equalizer 231 and performs frequency / phase offset compensation on the signal output from the adaptive equalizer 231. The Q value is calculated from the average value and standard deviation of the signal output from the frequency / phase offset compensator 233, and the optimum step size parameters μ0 and μ1 that maximize the Q value are found.

関係式定数計算機２３９は、ＳＯＰ変動速度計算機２３５から出力されるＳＯＰ変動速度ω０と、ＳＯＰ変動エミュレータ２３７からＳＯＰ変動速度ω１を入力し、ループ制御部２３８から最適ステップサイズパラメータμ０，μ１を入力し、関係式μ＝（Ａω)1/2＋Ｂに代入して定数ＡおよびＢを決定し、ステップサイズパラメータ制御処理部２３６に設定する。 The relational equation constant calculator 239 inputs the SOP fluctuation speed ω0 output from the SOP fluctuation speed calculator 235, the SOP fluctuation speed ω1 from the SOP fluctuation emulator 237, and the optimum step size parameters μ0 and μ1 from the loop control unit 238. The constants A and B are determined by substituting into the relational expression μ = (Aω) 1/2 + B and set in the step size parameter control processing unit 236.

なお、デジタル信号ｓ０に対応するＳＯＰ変動速度ω０および最適ステップサイズパラメータμ０に代えて、伝送路に配置される偏波コントローラ（図１の３０２）を介して生成される任意のＳＯＰ変動速度ω２のＳＯＰ変動デジタル信号ｓ２を用い、対応する最適ステップサイズパラメータμ２を探し出す構成であってもよい。この場合、関係式定数計算機２３９は、ＳＯＰ変動速度計算機２３５から出力されるＳＯＰ変動速度ω２と、ＳＯＰ変動エミュレータ２３７からＳＯＰ変動速度ω１を入力し、ループ制御部２３８から最適ステップサイズパラメータμ１，μ２を入力し、関係式μ＝（Ａω)1/2＋Ｂに代入して定数ＡおよびＢを決定し、ステップサイズパラメータ制御処理部２３６に設定する。 In addition, instead of the SOP fluctuation speed ω0 corresponding to the digital signal s0 and the optimum step size parameter μ0, an arbitrary SOP fluctuation speed ω2 generated via the polarization controller (302 in FIG. 1) arranged in the transmission path. The configuration may be such that the corresponding optimum step size parameter μ2 is searched using the SOP fluctuation digital signal s2. In this case, the relational equation constant calculator 239 inputs the SOP fluctuation speed ω2 output from the SOP fluctuation speed calculator 235 and the SOP fluctuation speed ω1 from the SOP fluctuation emulator 237, and the optimum step size parameters μ1, μ2 from the loop control unit 238. Is substituted into the relational expression μ = (Aω) 1/2 + B, constants A and B are determined, and set in the step size parameter control processing unit 236.

図６は、デジタル信号処理部２３０の実施例４の構成を示す。
図６において、実施例４のデジタル信号処理部２３０は、図２に示すデジタル信号処理部２３０の基本構成に、ループ制御部２３８および関係式定数計算機２３９を加え、伝送路に配置される偏波コントローラ（図１の３０２）を介して生成される任意のＳＯＰ変動速度ω１，ω２のＳＯＰ変動デジタル信号ｓ１，ｓ２に対応する２つの最適ステップサイズパラメータμ１，μ２を探し出し、関係式の定数Ａ，Ｂを決定する構成である。 FIG. 6 shows a configuration of the digital signal processing unit 230 according to the fourth embodiment.
In FIG. 6, the digital signal processing unit 230 according to the fourth embodiment includes a loop control unit 238 and a relational equation constant calculator 239 in addition to the basic configuration of the digital signal processing unit 230 illustrated in FIG. Two optimum step size parameters μ 1 and μ 2 corresponding to the SOP fluctuation digital signals s 1 and s 2 at arbitrary SOP fluctuation speeds ω 1 and ω 2 generated via the controller (302 in FIG. 1) are found, and a constant A, In this configuration, B is determined.

ＳＯＰ変動デジタル信号ｓ１，ｓ２のＳＯＰ変動速度ω１，ω２は、適応等化器２３１から出力されるタップ係数に基づいてＳＯＰ変動速度計算機２３５で計算される。   The SOP fluctuation speeds ω1 and ω2 of the SOP fluctuation digital signals s1 and s2 are calculated by the SOP fluctuation speed calculator 235 based on the tap coefficient output from the adaptive equalizer 231.

ループ制御部２３８は、デジタル信号ｓ１，ｓ２を適応等化器２３１に入力し、適応等化器２３１から出力される信号を周波数／位相オフセット補償器に入力し、周波数／位相オフセット補償器２３３から出力される信号の平均値と標準偏差からＱ値を計算し、Ｑ値が最大となる最適ステップサイズパラメータμ１，μ２を探し出す。   The loop control unit 238 inputs the digital signals s 1 and s 2 to the adaptive equalizer 231, inputs the signal output from the adaptive equalizer 231 to the frequency / phase offset compensator, and outputs the signal from the frequency / phase offset compensator 233. The Q value is calculated from the average value and standard deviation of the output signals, and the optimum step size parameters μ1 and μ2 that maximize the Q value are found.

関係式定数計算機２３９は、ＳＯＰ変動速度計算機２３５から出力されるＳＯＰ変動速度ω１，ω２と、ループ制御部２３８から最適ステップサイズパラメータμ１，μ２を入力し、関係式μ＝（Ａω)1/2＋Ｂに代入して定数ＡおよびＢを決定し、ステップサイズパラメータ制御処理部２３６に設定する。 The relational expression constant calculator 239 receives the SOP fluctuation speeds ω1 and ω2 output from the SOP fluctuation speed calculator 235 and the optimum step size parameters μ1 and μ2 from the loop control unit 238, and the relational expression μ = (Aω) 1/2. The constants A and B are determined by substituting into + B, and set in the step size parameter control processing unit 236.

なお、入力するＳＯＰ変動デジタル信号ｓ１，ｓ２の一方（例えばｓ２）は、ＳＯＰ変動速度ω０のデジタル信号ｓ０であってもよい。この場合、関係式定数計算機２３９は、ＳＯＰ変動速度計算機２３５から出力されるＳＯＰ変動速度ω０，ω１と、ループ制御部２３８から最適ステップサイズパラメータμ０，μ１を入力し、関係式μ＝（Ａω)1/2＋Ｂに代入して定数ＡおよびＢを決定し、ステップサイズパラメータ制御処理部２３６に設定する。 Note that one of the input SOP fluctuation digital signals s1 and s2 (for example, s2) may be a digital signal s0 having an SOP fluctuation speed ω0. In this case, the relational expression constant calculator 239 inputs the SOP fluctuation speeds ω0 and ω1 output from the SOP fluctuation speed calculator 235 and the optimum step size parameters μ0 and μ1 from the loop control unit 238, and the relational expression μ = (Aω). Substituting for 1/2 + B determines the constants A and B, and sets them in the step size parameter control processing unit 236.

図４〜図６に示す実施例では、ループ制御部２３８は、周波数／位相オフセット補償器２３３から出力される信号の平均値と標準偏差からＱ値を計算し、Ｑ値が最大となる最適ステップサイズパラメータを探し出す構成であったが、実施例５では復調器から出力されるシンボル列のＢＥＲが最小となる最適ステップサイズパラメータを探し出す構成を示す。   4 to 6, the loop control unit 238 calculates the Q value from the average value and the standard deviation of the signal output from the frequency / phase offset compensator 233, and the optimum step that maximizes the Q value is performed. Although the configuration is such that the size parameter is searched for, the fifth embodiment shows a configuration for searching for the optimum step size parameter that minimizes the BER of the symbol string output from the demodulator.

図７は、デジタル信号処理部２３０の実施例５の構成を示す。ここでは、図５に示す実施例３の構成に適用した例を示すが、実施例２または実施例４の構成にも同様に適用することができる。   FIG. 7 shows a configuration of the fifth embodiment of the digital signal processing unit 230. Here, an example applied to the configuration of the third embodiment shown in FIG. 5 is shown, but the present invention can be similarly applied to the configuration of the second or fourth embodiment.

図７において、ループ制御部２３８は、デジタル信号ｓ０およびＳＯＰ変動エミュレータ２３７から出力されるＳＯＰ変動デジタル信号ｓ１を適応等化器２３１に入力し、適応等化器２３１から出力される信号を周波数／位相オフセット補償器２３２に入力し、周波数／位相オフセット補償器２３２から出力される信号を復調器２３３に入力し、復調器から出力されるシンボル列と、デジタル信号ｓ０およびＳＯＰ変動デジタル信号ｓ１に設定されるテストパターンを照合してシンボル列のＢＥＲを計算し、当該ＢＥＲが最小となる２つの最適ステップサイズパラメータμ０，μ１を探し出して出力する。   In FIG. 7, the loop control unit 238 inputs the digital signal s 0 and the SOP fluctuation digital signal s 1 output from the SOP fluctuation emulator 237 to the adaptive equalizer 231, and the signal output from the adaptive equalizer 231 is frequency / A signal that is input to the phase offset compensator 232 and output from the frequency / phase offset compensator 232 is input to the demodulator 233, and is set to a symbol string output from the demodulator, a digital signal s0, and an SOP fluctuation digital signal s1. The test pattern is collated to calculate the BER of the symbol string, and two optimum step size parameters μ0 and μ1 that minimize the BER are found and output.

ここで、デジタル信号ｓ０のテストパターンは図１に示す送信機１００で設定され、ＳＯＰ変動エミュレータ２３７はそのテストパターンを有するＳＯＰ変動デジタル信号ｓ１を出力する。また、偏波コントローラ（図１の３０２）を用いる構成では、送信機１００で設定されるデジタル信号ｓ０のテストパターンがそのままＳＯＰ変動デジタル信号ｓ１，ｓ２のテストパターンとなる。   Here, the test pattern of the digital signal s0 is set by the transmitter 100 shown in FIG. 1, and the SOP fluctuation emulator 237 outputs the SOP fluctuation digital signal s1 having the test pattern. In the configuration using the polarization controller (302 in FIG. 1), the test pattern of the digital signal s0 set by the transmitter 100 becomes the test pattern of the SOP fluctuation digital signals s1 and s2 as it is.

図４〜図６に示す実施例では、ループ制御部２３８は、周波数／位相オフセット補償器２３３から出力される信号の平均値と標準偏差からＱ値を計算し、Ｑ値が最大となる最適ステップサイズパラメータを探し出す構成であったが、実施例６では誤り訂正器２３４の誤り訂正数を用いて計算されるＢＥＲが最小となる最適ステップサイズパラメータを探し出す構成を示す。   4 to 6, the loop control unit 238 calculates the Q value from the average value and the standard deviation of the signal output from the frequency / phase offset compensator 233, and the optimum step that maximizes the Q value is performed. Although the configuration is such that the size parameter is searched for, the sixth embodiment shows a configuration for searching for the optimum step size parameter that minimizes the BER calculated using the number of error corrections of the error corrector 234.

図８は、デジタル信号処理部２３０の実施例６の構成を示す。ここでは、図５に示す実施例３の構成に適用した例を示すが、実施例２または実施例４の構成にも同様に適用することができる。   FIG. 8 shows a configuration of the digital signal processing unit 230 according to the sixth embodiment. Here, an example applied to the configuration of the third embodiment shown in FIG. 5 is shown, but the present invention can be similarly applied to the configuration of the second or fourth embodiment.

図８において、ループ制御部２３８は、デジタル信号ｓ０およびＳＯＰ変動エミュレータ２３７から出力されるＳＯＰ変動デジタル信号ｓ１を適応等化器２３１に入力し、適応等化器２３１から出力される信号を周波数／位相オフセット補償器２３２に入力し、周波数／位相オフセット補償器２３２から出力される信号を復調器２３３に入力し、復調器から出力されるシンボル列を誤り訂正器２３４に入力し、誤り訂正器２３４の誤り訂正数を用いて計算されるＢＥＲが最小となる最適ステップサイズパラメータμ０，μ１を探し出して出力する。   In FIG. 8, the loop control unit 238 inputs the digital signal s 0 and the SOP fluctuation digital signal s 1 output from the SOP fluctuation emulator 237 to the adaptive equalizer 231, and the signal output from the adaptive equalizer 231 is frequency / The signal input to the phase offset compensator 232, the signal output from the frequency / phase offset compensator 232 is input to the demodulator 233, the symbol string output from the demodulator is input to the error corrector 234, and the error corrector 234 The optimum step size parameters μ0 and μ1 that minimize the BER calculated using the number of error corrections are searched for and output.

図４〜図８に示す各実施例において、関係式定数計算機２３９は、２つの最適ステップサイズパラメータを決めるＱ値またはＢＥＲのオーダが変化した場合、または、Ｑ値またはＢＥＲが予め設定した閾値を超えて変化した場合に、関係式μ＝（Ａω)1/2＋Ｂの定数ＡおよびＢを再決定する構成としてもよい。これにより、伝送路の状態変化により関係式が成り立たなくなってしまった場合にも、定数ＡおよびＢを再決定することにより、ステップサイズパラメータ制御処理部２３６において最適なステップサイズパラメータを適応制御することができる。 In each of the embodiments shown in FIGS. 4 to 8, the relational constant calculator 239 changes the Q value or BER order that determines the two optimum step size parameters, or sets the threshold value preset by the Q value or BER. In the case of changing beyond this, the constants A and B of the relational expression μ = (Aω) 1/2 + B may be determined again. Thereby, even when the relational expression does not hold due to the change in the state of the transmission path, the step size parameter control processing unit 236 adaptively controls the optimum step size parameter by re-determining the constants A and B. Can do.

１００ 送信機
２００ デジタルコヒーレント受信機
２１０ コヒーレントレシーバ
２２０ ＡＤコンバータ
２３０ デジタル信号処理部
２３１ 適応等化器
２３２ 周波数／位相オフセット補償器
２３３ 復調器
２３４ 誤り訂正器
２３５ ＳＯＰ変動速度計算機
２３６ ステップサイズパラメータ制御処理部
２３７ ＳＯＰ変動エミュレータ
２３８ ループ制御部
２３９ 関係式定数計算機
３０１ ローカル光源
３０２ 偏波コントローラ DESCRIPTION OF SYMBOLS 100 Transmitter 200 Digital coherent receiver 210 Coherent receiver 220 AD converter 230 Digital signal processor 231 Adaptive equalizer 232 Frequency / phase offset compensator 233 Demodulator 234 Error corrector 235 SOP fluctuation rate calculator 236 Step size parameter control processor 237 SOP fluctuation emulator 238 Loop control unit 239 Relational expression constant calculator 301 Local light source 302 Polarization controller

Claims (13)

伝送路から入力する偏波多重された光信号を偏波分離してコヒーレント検波し、電気信号を出力するコヒーレントレシーバと、
前記電気信号をアナログ−デジタル変換し、デジタル信号ｓ０を出力するＡＤコンバータと、
前記デジタル信号ｓ０を入力し、デジタル信号処理により復調するデジタル信号処理部と
を備えたデジタルコヒーレント受信機において、
前記デジタル信号処理部は、
適応等化制御により前記デジタル信号ｓ０の波形歪みを補償する適応等化器と、
前記適応等化器のタップ係数から前記デジタル信号ｓ０の偏波状態ＳＯＰを表現するストークス・パラメータを計算し、ストークス・パラメータを用いて任意の時間間隔におけるＳＯＰ変動速度ω０を計算して出力するＳＯＰ変動速度計算機と、
前記ＳＯＰ変動速度ω０に応じて、前記適応等化器のタップ係数を更新する際に乗じるステップサイズパラメータμ０を適応制御して前記適応等化器に設定するステップサイズパラメータ制御処理部と、
前記適応等化器から出力される適応等化されたデジタル信号を入力し、周波数オフセットおよび位相オフセットを補償する周波数／位相オフセット補償器と、
前記周波数オフセットおよび位相オフセットが補償されたデジタル信号を入力し、シンボル列として出力する復調器と、
前記シンボル列を入力し、前記シンボル列の誤り訂正を行う誤り訂正器と
を備えたことを特徴とするデジタルコヒーレント受信機。 A coherent receiver that depolarizes and coherently detects polarization multiplexed optical signals input from the transmission line, and outputs an electrical signal;
An AD converter for analog-to-digital conversion of the electrical signal and outputting a digital signal s0;
A digital coherent receiver comprising: a digital signal processing unit that receives the digital signal s0 and demodulates the digital signal by digital signal processing;
The digital signal processor is
An adaptive equalizer that compensates for waveform distortion of the digital signal s0 by adaptive equalization control;
The Stokes parameter expressing the polarization state SOP of the digital signal s0 is calculated from the tap coefficient of the adaptive equalizer, and the SOP fluctuation speed ω0 at an arbitrary time interval is calculated and output using the Stokes parameter. Fluctuating speed calculator,
A step size parameter control processing unit that adaptively controls a step size parameter μ0 to be multiplied when updating the tap coefficient of the adaptive equalizer according to the SOP fluctuation speed ω0 and sets the step size parameter μ0 in the adaptive equalizer;
A frequency / phase offset compensator that inputs an adaptive equalized digital signal output from the adaptive equalizer and compensates for a frequency offset and a phase offset;
A demodulator that inputs a digital signal in which the frequency offset and the phase offset are compensated, and outputs the digital signal as a symbol sequence;
An error corrector that inputs the symbol string and corrects the error of the symbol string. A digital coherent receiver, comprising: 請求項１に記載のデジタルコヒーレント受信機において、
前記ステップサイズパラメータ制御処理部は、０でない定数をＡ，Ｂとしたときに、ＳＯＰ変動速度ωとステップサイズパラメータμの関係式μ＝（Ａω)1/2＋Ｂを用いて、前記ＳＯＰ変動速度計算機から出力されるＳＯＰ変動速度ω０におけるテップサイズパラメータμ０を決定する
ことを特徴とするデジタルコヒーレント受信機。 The digital coherent receiver of claim 1,
The step size parameter control processing unit uses the relational expression μ = (Aω) 1/2 + B between the SOP fluctuation speed ω and the step size parameter μ when constants other than 0 are A and B, and the SOP fluctuation speed. A digital coherent receiver characterized by determining a step size parameter μ0 at an SOP fluctuation speed ω0 output from a computer. 請求項２に記載のデジタルコヒーレント受信機において、
前記デジタル信号ｓ０を入力し、２つのＳＯＰ変動速度ω１，ω２で時間変動する偏波回転行列を作用させて得られる２つのＳＯＰ変動デジタル信号ｓ１，ｓ２を出力するＳＯＰ変動エミュレータと、
前記ＳＯＰ変動デジタル信号ｓ１，ｓ２を前記適応等化器に入力し、前記適応等化器から出力される信号を前記周波数／位相オフセット補償器に入力し、前記周波数／位相オフセット補償器から出力される信号の平均値と標準偏差からＱ値を計算し、前記２つのＳＯＰ変動デジタル信号ｓ１，ｓ２に対してそれぞれＱ値が最大となる２つの最適ステップサイズパラメータμ１，μ２を探し出して出力するループ制御部と、
前記ＳＯＰ変動エミュレータから出力される前記ＳＯＰ変動速度ω１，ω２と、前記ループ制御部から出力される前記最適ステップサイズパラメータμ１，μ２を用いて、前記関係式の定数ＡおよびＢを決定し、前記ステップサイズパラメータ制御処理部に設定する関係式定数計算機と
を備えたことを特徴とするデジタルコヒーレント受信機。 The digital coherent receiver of claim 2,
An SOP fluctuation emulator that inputs the digital signal s0 and outputs two SOP fluctuation digital signals s1 and s2 obtained by applying a polarization rotation matrix that changes with time at two SOP fluctuation speeds ω1 and ω2;
The SOP fluctuation digital signals s1 and s2 are input to the adaptive equalizer, a signal output from the adaptive equalizer is input to the frequency / phase offset compensator, and output from the frequency / phase offset compensator. A loop that calculates a Q value from the average value and standard deviation of the signals to be detected, and finds and outputs the two optimum step size parameters μ1 and μ2 having the maximum Q value for the two SOP fluctuation digital signals s1 and s2, respectively. A control unit;
Using the SOP fluctuation speeds ω1 and ω2 output from the SOP fluctuation emulator and the optimum step size parameters μ1 and μ2 output from the loop control unit, constants A and B of the relational expression are determined, A digital coherent receiver comprising: a relational constant calculator set in a step size parameter control processing unit. 請求項２に記載のデジタルコヒーレント受信機において、
前記デジタル信号ｓ０を入力し、ＳＯＰ変動速度ω１で時間変動する偏波回転行列を作用させて得られるＳＯＰ変動デジタル信号ｓ１を出力するＳＯＰ変動エミュレータと、
前記デジタル信号ｓ０と前記ＳＯＰ変動デジタル信号ｓ１を前記適応等化器に入力し、前記適応等化器から出力される信号を前記周波数／位相オフセット補償器に入力し、前記周波数／位相オフセット補償器から出力される信号の平均値と標準偏差からＱ値を計算し、前記デジタル信号ｓ０と前記ＳＯＰ変動デジタル信号ｓ１に対してそれぞれＱ値が最大となる２つの最適ステップサイズパラメータμ０，μ１を探し出して出力するループ制御部と、
前記ＳＯＰ変動速度計算機から出力される前記デジタル信号ｓ０のＳＯＰ変動速度ω０と、前記ＳＯＰ変動エミュレータから出力されるＳＯＰ変動速度ω１と、前記ループ制御部から出力される前記最適ステップサイズパラメータμ０，μ１を用いて、前記関係式の定数ＡおよびＢを決定し、前記ステップサイズパラメータ制御処理部に設定する関係式定数計算機と
を備えたことを特徴とするデジタルコヒーレント受信機。 The digital coherent receiver of claim 2,
An SOP fluctuation emulator for inputting the digital signal s0 and outputting an SOP fluctuation digital signal s1 obtained by applying a polarization rotation matrix that changes with time at an SOP fluctuation speed ω1;
The digital signal s0 and the SOP fluctuation digital signal s1 are input to the adaptive equalizer, a signal output from the adaptive equalizer is input to the frequency / phase offset compensator, and the frequency / phase offset compensator Q value is calculated from the average value and the standard deviation of the signal output from, and two optimum step size parameters μ0 and μ1 having the maximum Q value for the digital signal s0 and the SOP fluctuation digital signal s1 are found. A loop control unit that outputs
The SOP fluctuation speed ω0 of the digital signal s0 output from the SOP fluctuation speed calculator, the SOP fluctuation speed ω1 output from the SOP fluctuation emulator, and the optimum step size parameters μ0, μ1 output from the loop control unit. A digital coherent receiver comprising: a relational expression constant calculator that determines constants A and B of the relational expression by using a step size parameter control processing unit. 請求項２に記載のデジタルコヒーレント受信機において、
前記伝送路に配置される偏波コントローラを介して前記デジタル信号ｓ０から生成される任意のＳＯＰ変動速度ω２のＳＯＰ変動デジタル信号ｓ２が前記コヒーレントレシーバに入力される構成であり、
前記ＳＯＰ変動デジタル信号ｓ２を入力し、ＳＯＰ変動速度ω１で時間変動する偏波回転行列を作用させて得られるＳＯＰ変動デジタル信号ｓ１を出力するＳＯＰ変動エミュレータと、
前記ＳＯＰ変動デジタル信号ｓ１，ｓ２を前記適応等化器に入力し、前記適応等化器から出力される信号を前記周波数／位相オフセット補償器に入力し、前記周波数／位相オフセット補償器から出力される信号の平均値と標準偏差からＱ値を計算し、前記ＳＯＰ変動デジタル信号ｓ１，ｓ２に対してそれぞれＱ値が最大となる２つの最適ステップサイズパラメータμ１，μ２を探し出して出力するループ制御部と、
前記ＳＯＰ変動速度計算機から出力される前記デジタル信号ｓ２のＳＯＰ変動速度ω２と、前記ＳＯＰ変動エミュレータから出力されるＳＯＰ変動速度ω１と、前記ループ制御部から出力される前記最適ステップサイズパラメータμ１，μ２を用いて、前記関係式の定数ＡおよびＢを決定し、前記ステップサイズパラメータ制御処理部に設定する関係式定数計算機と
を備えたことを特徴とするデジタルコヒーレント受信機。 The digital coherent receiver of claim 2,
An SOP fluctuation digital signal s2 having an arbitrary SOP fluctuation speed ω2 generated from the digital signal s0 via a polarization controller arranged in the transmission path is input to the coherent receiver,
An SOP fluctuation emulator that inputs the SOP fluctuation digital signal s2 and outputs an SOP fluctuation digital signal s1 obtained by applying a polarization rotation matrix that fluctuates over time at an SOP fluctuation speed ω1;
The SOP fluctuation digital signals s1 and s2 are input to the adaptive equalizer, a signal output from the adaptive equalizer is input to the frequency / phase offset compensator, and output from the frequency / phase offset compensator. A loop control unit that calculates a Q value from an average value and a standard deviation of signals to be detected, and finds and outputs two optimum step size parameters μ1 and μ2 having the maximum Q value for the SOP fluctuation digital signals s1 and s2, respectively. When,
The SOP fluctuation speed ω2 of the digital signal s2 outputted from the SOP fluctuation speed calculator, the SOP fluctuation speed ω1 outputted from the SOP fluctuation emulator, and the optimum step size parameters μ1, μ2 outputted from the loop control unit. A digital coherent receiver comprising: a relational expression constant calculator that determines constants A and B of the relational expression by using a step size parameter control processing unit. 請求項２に記載のデジタルコヒーレント受信機において、
前記伝送路に配置される偏波コントローラを介して前記デジタル信号ｓ０から生成される任意のＳＯＰ変動速度ω１，ω２のＳＯＰ変動デジタル信号ｓ１，ｓ２が前記コヒーレントレシーバに入力される構成であり、
前記ＳＯＰ変動デジタル信号ｓ１，ｓ２を前記適応等化器に入力し、前記適応等化器から出力される信号を前記周波数／位相オフセット補償器に入力し、前記周波数／位相オフセット補償器から出力される信号の平均値と標準偏差からＱ値を計算し、前記ＳＯＰ変動デジタル信号ｓ１，ｓ２に対してそれぞれＱ値が最大となる２つの最適ステップサイズパラメータμ１，μ２を探し出して出力するループ制御部と、
前記ＳＯＰ変動速度計算機から出力される前記ＳＯＰ変動デジタル信号ｓ１，ｓ２のＳＯＰ変動速度ω１，ω２と、前記ループ制御部から出力される前記最適ステップサイズパラメータμ１，μ２を用いて、前記関係式の定数ＡおよびＢを決定し、前記ステップサイズパラメータ制御処理部に設定する関係式定数計算機と
を備えたことを特徴とするデジタルコヒーレント受信機。 The digital coherent receiver of claim 2,
SOP fluctuation digital signals s1 and s2 of arbitrary SOP fluctuation speeds ω1 and ω2 generated from the digital signal s0 through a polarization controller arranged in the transmission path are input to the coherent receiver,
The SOP fluctuation digital signals s1 and s2 are input to the adaptive equalizer, a signal output from the adaptive equalizer is input to the frequency / phase offset compensator, and output from the frequency / phase offset compensator. A loop control unit that calculates a Q value from an average value and a standard deviation of signals to be detected, and finds and outputs two optimum step size parameters μ1 and μ2 having the maximum Q value for the SOP fluctuation digital signals s1 and s2, respectively. When,
Using the SOP fluctuation speeds ω1 and ω2 of the SOP fluctuation digital signals s1 and s2 output from the SOP fluctuation speed calculator and the optimum step size parameters μ1 and μ2 output from the loop control unit, A digital coherent receiver comprising: a constant constant calculator that determines constants A and B and sets the constants in the step size parameter control processing unit. 請求項２に記載のデジタルコヒーレント受信機において、
前記伝送路に配置される偏波コントローラを介して前記デジタル信号ｓ０から生成される任意のＳＯＰ変動速度ω１のＳＯＰ変動デジタル信号ｓ１と、前記デジタル信号ｓ０が前記コヒーレントレシーバに入力される構成であり、
前記デジタル信号ｓ０と前記ＳＯＰ変動デジタル信号ｓ１を前記適応等化器に入力し、前記適応等化器から出力される信号を前記周波数／位相オフセット補償器に入力し、前記周波数／位相オフセット補償器から出力される信号の平均値と標準偏差からＱ値を計算し、前記デジタル信号ｓ０と前記ＳＯＰ変動デジタル信号ｓ１に対してそれぞれＱ値が最大となる２つの最適ステップサイズパラメータμ０，μ１を探し出して出力するループ制御部と、
前記ＳＯＰ変動速度計算機から出力される前記デジタル信号ｓ０のＳＯＰ変動速度ω０および前記ＳＯＰ変動デジタル信号ｓ１のＳＯＰ変動速度ω１と、前記ループ制御部から出力される前記最適ステップサイズパラメータμ０，μ１を用いて、前記関係式の定数ＡおよびＢを決定し、前記ステップサイズパラメータ制御処理部に設定する関係式定数計算機と
を備えたことを特徴とするデジタルコヒーレント受信機。 The digital coherent receiver of claim 2,
An SOP fluctuation digital signal s1 of an arbitrary SOP fluctuation speed ω1 generated from the digital signal s0 and a digital signal s0 are input to the coherent receiver via a polarization controller arranged in the transmission path. ,
The digital signal s0 and the SOP fluctuation digital signal s1 are input to the adaptive equalizer, a signal output from the adaptive equalizer is input to the frequency / phase offset compensator, and the frequency / phase offset compensator Q value is calculated from the average value and the standard deviation of the signal output from, and two optimum step size parameters μ0 and μ1 having the maximum Q value for the digital signal s0 and the SOP fluctuation digital signal s1 are found. A loop control unit that outputs
Using the SOP fluctuation speed ω0 of the digital signal s0 output from the SOP fluctuation speed calculator, the SOP fluctuation speed ω1 of the SOP fluctuation digital signal s1, and the optimum step size parameters μ0 and μ1 output from the loop control unit. And a relational constant calculator for determining the constants A and B of the relational expression and setting the constants in the step size parameter control processing unit. 請求項３〜７のいずれかに記載のデジタルコヒーレント受信機において、
前記ループ制御部は、前記周波数／位相オフセット補償器から出力される信号の平均値と標準偏差から計算されるＱ値を用いる代わりに、前記復調器から出力されるシンボル列と前記デジタル信号または前記ＳＯＰ変動デジタル信号に設定されるテストパターンを照合して計算されるシンボル列のＢＥＲが最小となる２つの最適ステップサイズパラメータを探し出して出力する構成である
ことを特徴とするデジタルコヒーレント受信機。 The digital coherent receiver according to any one of claims 3 to 7,
The loop control unit uses the symbol sequence output from the demodulator and the digital signal instead of using the Q value calculated from the average value and standard deviation of the signal output from the frequency / phase offset compensator. A digital coherent receiver characterized in that it finds and outputs two optimum step size parameters that minimize the BER of a symbol string calculated by collating a test pattern set in an SOP fluctuation digital signal. 請求項３〜７のいずれかに記載のデジタルコヒーレント受信機において、
前記ループ制御部は、前記周波数／位相オフセット補償器から出力される信号の平均値と標準偏差から計算されるＱ値を用いる代わりに、前記誤り訂正器から出力される誤り訂正数を用いて計算されるＢＥＲが最小となる２つの最適ステップサイズパラメータを探し出して出力する構成である
ことを特徴とするデジタルコヒーレント受信機。 The digital coherent receiver according to any one of claims 3 to 7,
The loop control unit uses the number of error corrections output from the error corrector instead of using the Q value calculated from the average value and standard deviation of the signal output from the frequency / phase offset compensator. A digital coherent receiver characterized in that it finds and outputs two optimum step size parameters that minimize the BER that is generated. 請求項３〜７のいずれかに記載のデジタルコヒーレント受信機において、
前記関係式定数計算機は、前記２つの最適ステップサイズパラメータを決める前記Ｑ値のオーダが変化した場合、または、前記Ｑ値が予め設定した閾値を超えて変化した場合に、前記関係式の定数ＡおよびＢを再決定する構成である
ことを特徴とするデジタルコヒーレント受信機。 The digital coherent receiver according to any one of claims 3 to 7,
The relational constant calculator calculates the constant A of the relational expression when the order of the Q values that determine the two optimum step size parameters changes or when the Q value changes beyond a preset threshold value. And B are redetermined. A digital coherent receiver. 請求項８または請求項９に記載のデジタルコヒーレント受信機において、The digital coherent receiver of claim 8 or claim 9,
前記関係式定数計算機は、前記２つの最適ステップサイズパラメータを決める前記ＢＥＲのオーダが変化した場合、または、前記ＢＥＲが予め設定した閾値を超えて変化した場合に、前記関係式の定数ＡおよびＢを再決定する構成であるThe relational constant calculator calculates the constants A and B of the relational expression when the order of the BER that determines the two optimum step size parameters changes or when the BER changes beyond a preset threshold. Is a configuration to re-determine
ことを特徴とするデジタルコヒーレント受信機。A digital coherent receiver characterized by that. 伝送路から入力する偏波多重された光信号を入力するコヒーレントレシーバで、当該光信号を偏波分離し、コヒーレント検波して電気信号を出力し、
前記電気信号を入力するＡＤコンバータで、前記電気信号をアナログ−デジタル変換してデジタル信号ｓ０を出力し、
前記デジタル信号ｓ０を入力するデジタル信号処理部で、前記デジタル信号ｓ０をデジタル信号処理して復調するデジタルコヒーレント受信方法において、
前記デジタル信号処理部は、
前記デジタル信号ｓ０を入力する適用等化器で、適応等化制御により波形歪みを補償し、
ＳＯＰ変動速度計算機で、前記適応等化器のタップ係数から前記デジタル信号ｓ０の偏波状態ＳＯＰを表現するストークス・パラメータを計算し、任意の時間間隔におけるＳＯＰ変動速度をストークス・パラメータを用いて計算し、
ステップサイズパラメータ制御処理部で、前記ＳＯＰ変動速度計算機から出力されるＳＯＰ変動速度に応じて、前記適応等化器のタップ係数を更新する際に乗じるステップサイズパラメータを適応制御して前記適応等化器に設定し、
前記適応等化器から出力される適応等化されたデジタル信号を周波数／位相オフセット補償器に入力し、周波数オフセットおよび位相オフセットを補償し、
前記周波数オフセットおよび位相オフセットが補償されたデジタル信号を復調器に入力し、シンボル列として出力し、
前記シンボル列を誤り訂正器に入力し、前記シンボル列の誤り訂正を行う
ことを特徴とするデジタルコヒーレント受信方法。 In the coherent receiver that inputs the polarization multiplexed optical signal input from the transmission line, the optical signal is subjected to polarization separation, coherent detection and an electrical signal is output,
An analog-to-digital conversion of the electrical signal by an AD converter that inputs the electrical signal to output a digital signal s0;
In a digital coherent reception method in which the digital signal processing unit that inputs the digital signal s0 performs digital signal processing and demodulation of the digital signal s0,
The digital signal processor is
An adaptive equalizer that inputs the digital signal s0 compensates for waveform distortion by adaptive equalization control,
A SOP fluctuation speed calculator calculates a Stokes parameter expressing the polarization state SOP of the digital signal s0 from the tap coefficient of the adaptive equalizer, and calculates an SOP fluctuation speed in an arbitrary time interval using the Stokes parameter. And
A step size parameter control processing unit adaptively controls a step size parameter to be multiplied when updating the tap coefficient of the adaptive equalizer according to the SOP fluctuation speed output from the SOP fluctuation speed calculator, thereby performing the adaptive equalization. Set
An adaptive equalized digital signal output from the adaptive equalizer is input to a frequency / phase offset compensator, and a frequency offset and a phase offset are compensated,
The digital signal compensated for the frequency offset and phase offset is input to a demodulator, and output as a symbol string,
A digital coherent reception method, wherein the symbol string is input to an error corrector and error correction of the symbol string is performed. 請求項１２に記載のデジタルコヒーレント受信方法において、
前記ステップサイズパラメータ制御処理部は、０でない定数をＡ，Ｂとしたときに、ＳＯＰ変動速度ωとステップサイズパラメータμの関係式μ＝（Ａω)1/2＋Ｂを用いて、前記ＳＯＰ変動速度計算機から出力されるＳＯＰ変動速度ωにおけるステップサイズパラメータμを決定する
ことを特徴とするデジタルコヒーレント受信方法。 The digital coherent reception method according to claim 12 ,
The step size parameter control processing unit uses the relational expression μ = (Aω) 1/2 + B between the SOP fluctuation speed ω and the step size parameter μ when constants other than 0 are A and B, and the SOP fluctuation speed. A digital coherent reception method characterized by determining a step size parameter μ at an SOP fluctuation speed ω output from a computer.
JP2012093987A 2012-04-17 2012-04-17 Digital coherent receiver and digital coherent receiving method Expired - Fee Related JP5826702B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012093987A JP5826702B2 (en) 2012-04-17 2012-04-17 Digital coherent receiver and digital coherent receiving method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012093987A JP5826702B2 (en) 2012-04-17 2012-04-17 Digital coherent receiver and digital coherent receiving method

Publications (2)

Publication Number Publication Date
JP2013223128A JP2013223128A (en) 2013-10-28
JP5826702B2 true JP5826702B2 (en) 2015-12-02

Family

ID=49593806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012093987A Expired - Fee Related JP5826702B2 (en) 2012-04-17 2012-04-17 Digital coherent receiver and digital coherent receiving method

Country Status (1)

Country Link
JP (1) JP5826702B2 (en)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6270697B2 (en) * 2014-11-25 2018-01-31 日本電信電話株式会社 WDM optical transmission system
JP6659613B2 (en) * 2017-03-31 2020-03-04 日本電信電話株式会社 Polarization state estimation method and polarization state estimation device
US10348410B1 (en) * 2018-04-24 2019-07-09 Ciena Corporation Adaptive optical modem configuration based on operating conditions
JP6865900B2 (en) 2018-08-22 2021-04-28 三菱電機株式会社 Optical receiver, optical signal reception method and data playback device
JP7213987B2 (en) * 2018-09-11 2023-01-27 ホアウェイ・テクノロジーズ・カンパニー・リミテッド Equalizer for compensating for abrupt changes in the polarization state of an optical signal
JP7057506B2 (en) 2018-09-11 2022-04-20 日本電信電話株式会社 Digital coherent receiver and digital coherent receiving method
CN110971294B (en) * 2018-09-28 2023-02-17 富士通株式会社 Polarization state change monitoring device and method caused by optical link and optical receiver
CN111585645B (en) 2019-02-18 2023-03-31 富士通株式会社 Polarization state change monitoring device and method caused by optical link and optical receiver
CN111698026B (en) * 2019-03-12 2023-05-12 富士通株式会社 Polarization state change monitoring method, device and receiver
JP6876099B2 (en) * 2019-06-21 2021-05-26 Ｎｔｔエレクトロニクス株式会社 Adaptive equalizer, adaptive equalization method and optical communication system
CN113271271B (en) * 2020-02-17 2022-12-13 华为技术有限公司 Step length adjusting method and device of adaptive equalizer, signal receiver and system
JPWO2022130455A1 (en) * 2020-12-14 2022-06-23
CN114884580A (en) 2021-02-05 2022-08-09 富士通株式会社 Tracking device for polarization change, and processing device and method for received signal

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5407403B2 (en) * 2009-02-18 2014-02-05 富士通株式会社 Signal processing apparatus and optical receiving apparatus
US8515293B2 (en) * 2009-05-07 2013-08-20 Nec Corporation Coherent receiver
JP4886813B2 (en) * 2009-05-18 2012-02-29 日本電信電話株式会社 Digital signal processing circuit
US9100126B2 (en) * 2009-11-24 2015-08-04 Nec Corporation Optical reception device and optical reception control method

Also Published As

Publication number Publication date
JP2013223128A (en) 2013-10-28

Similar Documents

Publication Publication Date Title
JP5826702B2 (en) Digital coherent receiver and digital coherent receiving method
CA3019897C (en) Transmission characteristic compensation apparatus, transmission characteristic compensation method, and communication apparatus
Faruk et al. Compensation for in-phase/quadrature imbalance in coherent-receiver front end for optical quadrature amplitude modulation
US8989602B2 (en) Digital coherent optical receiver, adaptive equalizer, and digital coherent optical communication method
JP4888567B2 (en) Coherent optical receiver
JP5943001B2 (en) Equalized signal processing apparatus, optical receiver using the same, and equalized signal processing method
JP5898374B2 (en) Nonlinear cross polarization mitigation algorithm
JP5850041B2 (en) Optical receiver, polarization separation device, and optical reception method
WO2020054393A1 (en) Digital coherent receiver and digital coherent reception method
WO2012029613A1 (en) Digital filter device, digital filtering method, and control program for digital filter device
WO2020255809A1 (en) Adaptive equalizer, adaptive equalization method, and optical communication system
JP6659613B2 (en) Polarization state estimation method and polarization state estimation device
JP5965356B2 (en) Signal processing system and signal processing method
US9948448B2 (en) Clock recovery method and device
JP2011199605A (en) Digital sample processing method, digital sample processor, and program
CN107534484B (en) Optical receiver and optical receiving method
CN104145432B (en) Receiver, transmission system, for the method that receives palarization multiplexing optical signalling, and storage receiver controls the non-transient computer-readable medium of program
JP2018182620A (en) Signal processing device and signal processing method
JP6639753B2 (en) Adaptive equalizing filter and signal processing device
JP6464727B2 (en) Signal processing apparatus, optical receiving apparatus, optical communication system, signal processing method, and optical receiving method
JP6355465B2 (en) Optical receiver, transmitter / receiver, optical communication system, and waveform distortion compensation method
Bosco et al. Experimental demonstration of a novel update algorithm in Stokes space for adaptive equalization in coherent receivers
JP5859410B2 (en) Digital coherent receiver
JP6058682B2 (en) Digital signal processor
Liu et al. Performance analysis of extended Kalman filter in Kramers-Kronig receiver

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151013

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151014

R150 Certificate of patent or registration of utility model

Ref document number: 5826702

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees