JP5824808B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP5824808B2
JP5824808B2 JP2011002432A JP2011002432A JP5824808B2 JP 5824808 B2 JP5824808 B2 JP 5824808B2 JP 2011002432 A JP2011002432 A JP 2011002432A JP 2011002432 A JP2011002432 A JP 2011002432A JP 5824808 B2 JP5824808 B2 JP 5824808B2
Authority
JP
Japan
Prior art keywords
wiring
insulating film
film
semiconductor device
cap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011002432A
Other languages
Japanese (ja)
Other versions
JP2012146752A (en
Inventor
貞浩 岸井
貞浩 岸井
剛司 神吉
剛司 神吉
中田　義弘
義弘 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011002432A priority Critical patent/JP5824808B2/en
Publication of JP2012146752A publication Critical patent/JP2012146752A/en
Application granted granted Critical
Publication of JP5824808B2 publication Critical patent/JP5824808B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Description

本発明は、半導体装置及びその製造方法に関し、特にＭＣＭ（Malti Chip Module）に適用して好適である。   The present invention relates to a semiconductor device and a method for manufacturing the same, and is particularly suitable for application to an MCM (Malti Chip Module).

近時では、機能の異なる異種のベアチップを基板に高密度で集積化して実装する技術として、ＭＣＭが注目されている。ＭＣＭは、上記のように複数のベアチップを実装してなる各半導体チップを、例えば樹脂基板の表面に再構築し、各半導体チップの上層で配線を形成して構成される。   Recently, MCM has attracted attention as a technology for mounting different types of bare chips having different functions on a substrate by integrating them at high density. The MCM is configured by reconstructing each semiconductor chip formed by mounting a plurality of bare chips as described above on the surface of a resin substrate, for example, and forming wiring on the upper layer of each semiconductor chip.

ＭＣＭの半導体装置を製造する際に、複数の半導体チップが実装された樹脂基板において、各半導体チップの上層の配線は、いわゆるセミアディテブ法により形成される。セミアディテブ法では、配線の形成部位を開口したレジストマスクを形成し、開口内に例えばスパッタ法によりＣｕ膜を形成した後、開口内を埋め込むようにＣｕをメッキ形成し、表面平坦化して配線を形成する。   When manufacturing an MCM semiconductor device, in a resin substrate on which a plurality of semiconductor chips are mounted, the upper layer wiring of each semiconductor chip is formed by a so-called semi-additive method. In the semi-additive method, a resist mask having an opening at a wiring forming portion is formed, a Cu film is formed in the opening by, for example, a sputtering method, Cu is then plated to fill the opening, and the surface is flattened to form a wiring. To do.

特開２００１−２１０６４４号公報JP 2001-210644 A 特開２００６−４９８９６号公報JP 2006-49896 A

セミアディテブ法をＭＣＭに適用する場合、配線幅及び配線間隔が５μｍ程度以上であれば、所望の配線を形成することができる。ところが近時では、半導体装置の更なる小型化・高集積化が進行しており、ＭＣＭでは配線幅及び配線間隔を２μｍ程度以下とすることが、将来、要請されてくる。ＭＣＭの配線形成において、セミアディテブ法では、リソグラフィーにおける露光及びドライエッチングが困難であり、上記の要請に十分に応えることはできない。   When the semi-additive method is applied to MCM, a desired wiring can be formed if the wiring width and the wiring interval are about 5 μm or more. However, in recent years, further downsizing and high integration of semiconductor devices are progressing, and in MCM, it is required in the future that the wiring width and wiring interval be about 2 μm or less. In the MCM wiring formation, the semi-additive method makes it difficult to perform exposure and dry etching in lithography, and cannot sufficiently meet the above requirements.

ＭＣＭの半導体装置の製造において、上層の配線形成に、セミアディテブ法に代わって、いわゆるダマシン法を適用することが検討されている。ダマシン法では、樹脂基板上の絶縁膜に配線形状の溝を形成し、当該溝内にＣｕ膜を形成した後、開口内を埋め込むようにＣｕをメッキ形成し、表面平坦化して配線を形成する。   In the manufacture of an MCM semiconductor device, it has been studied to apply a so-called damascene method instead of the semi-additive method to form an upper layer wiring. In the damascene method, a wiring-shaped groove is formed in an insulating film on a resin substrate, a Cu film is formed in the groove, Cu is plated so as to fill the opening, and the surface is flattened to form a wiring. .

しかしながら、ＭＣＭの配線形成にダマシン法を適用する場合、以下のようなＭＣＭに固有の問題が生じることが見出された。この問題は、高度加速寿命（Highly Accelerated Stress Test：ＨＡＳＴ）試験により把握された。ＨＡＳＴ試験は、高温（１２５℃）、多湿（湿度８５％）の雰囲気で行った。その結果、ＨＡＳＴ試験の所定基準を満たさず、絶縁膜におけるＣｕ配線の十分な絶縁が確保できないことが確認された。   However, when the damascene method is applied to MCM wiring formation, it has been found that the following problems specific to MCM occur. This problem has been identified by a highly accelerated stress test (HAST) test. The HAST test was performed in a high temperature (125 ° C.) and high humidity (85% humidity) atmosphere. As a result, it was confirmed that the predetermined standard of the HAST test was not satisfied and sufficient insulation of the Cu wiring in the insulating film could not be secured.

本発明は、上記の課題に鑑みてなされたものであり、配線の絶縁膜内へのＣｕの溶出を抑制すると共に、配線間におけるショートの発生を抑止し、信頼性の高い半導体装置及びその製造方法を提供することを目的とする。   The present invention has been made in view of the above problems, and suppresses the elution of Cu into the insulating film of the wiring and suppresses the occurrence of a short circuit between the wirings, and a highly reliable semiconductor device and its manufacture. It aims to provide a method.

半導体装置の一態様は、有機材料からなる第１の絶縁膜と、前記第１の絶縁膜内に形成された、Ｃｕを含有する導電材料からなる配線とを含み、前記配線は、配線幅及び配線間隔が１μｍ〜２μｍであり、その上面が前記第１の絶縁膜の表面から上方に突出しており、前記上面上に、前記第１の絶縁膜に対してＣｕよりも難拡散性の金属を含有する導電材料からなるキャップ膜が形成されており、前記キャップ膜の配線幅方向の中央部位における前記第１の絶縁膜の表面からの高さが２５ｎｍ以上３００ｎｍ以下とされている。 One embodiment of a semiconductor device includes a first insulating film made of an organic material, and a wiring made of a conductive material containing Cu formed in the first insulating film, the wiring having a wiring width and a wiring The wiring interval is 1 μm to 2 μm, the upper surface protrudes upward from the surface of the first insulating film, and a metal that is more difficult to diffuse than Cu to the first insulating film is formed on the upper surface. A cap film made of a conductive material is formed, and a height from the surface of the first insulating film at a central portion in the wiring width direction of the cap film is set to 25 nm or more and 300 nm or less.

半導体装置の一態様は、有機材料からなる第１の絶縁膜と、前記第１の絶縁膜内に形成された、Ｃｕを含有する導電材料からなる配線と、前記配線間における前記第１の絶縁膜上に形成された、無機材料からなる第２の絶縁膜とを含み、前記配線は、配線幅及び配線間隔が１μｍ〜２μｍであり、その上面が前記第２の絶縁膜の表面から突出しており、前記上面上に、前記第１の絶縁膜に対してＣｕよりも難拡散性の金属を含有する導電材料からなるキャップ膜が形成されており、前記キャップ膜の配線幅方向の中央部位における前記第２の絶縁膜の表面からの高さが１５ｎｍ以上３００ｎｍ以下とされている。 One embodiment of a semiconductor device includes a first insulating film made of an organic material, a wiring made of a conductive material containing Cu formed in the first insulating film, and the first insulation between the wirings. And a second insulating film made of an inorganic material formed on the film, wherein the wiring has a wiring width and a wiring interval of 1 μm to 2 μm, and an upper surface thereof protrudes from the surface of the second insulating film. A cap film made of a conductive material containing a metal that is less diffusible than Cu with respect to the first insulating film is formed on the upper surface; The height from the surface of the second insulating film is 15 nm or more and 300 nm or less.

半導体装置の製造方法の一態様は、有機材料からなる第１の絶縁膜を形成する工程と、前記第１の絶縁膜内に、Ｃｕを含有する導電材料からなり、配線幅及び配線間隔が１μｍ〜２μｍであり、上面が前記第１の絶縁膜の表面から上方に突出する形状に配線を形成する工程と、前記上面上に、前記第１の絶縁膜に対してＣｕよりも難拡散性の金属を含有する導電材料からなるキャップ膜を形成する工程とを含み、前記キャップ膜の配線幅方向の中央部位における前記第１の絶縁膜の表面からの高さが２５ｎｍ以上３００ｎｍ以下とされる。 One aspect of a method for manufacturing a semiconductor device includes a step of forming a first insulating film made of an organic material, a conductive material containing Cu in the first insulating film, and a wiring width and a wiring interval of 1 μm. A step of forming the wiring in a shape in which the upper surface protrudes upward from the surface of the first insulating film , and the upper surface of the first insulating film is less diffusible than Cu with respect to the first insulating film. Forming a cap film made of a conductive material containing a metal, and a height from the surface of the first insulating film at a central portion in the wiring width direction of the cap film is 25 nm or more and 300 nm or less.

半導体装置の製造方法の一態様は、有機材料からなる第１の絶縁膜と、前記第１の絶縁膜上に無機材料からなる第２の絶縁膜を形成する工程と、前記第１の絶縁膜内に、配線幅及び配線間隔が１μｍ〜２μｍであり、Ｃｕを含有する導電材料からなる配線を形成する工程と、前記配線の上面上に、前記第１の絶縁膜に対してＣｕよりも難拡散性の金属を含有する導電材料からなるキャップ膜を形成する工程とを含み、前記配線は、上面が前記第２の絶縁膜の表面から上方に突出する形状に形成され、前記キャップ膜の配線幅方向の中央部位における前記第２の絶縁膜の表面からの高さが１５ｎｍ以上３００ｎｍ以下とされる。 One aspect of a method for manufacturing a semiconductor device includes a step of forming a first insulating film made of an organic material, a second insulating film made of an inorganic material on the first insulating film, and the first insulating film. A wiring width and a wiring interval of 1 μm to 2 μm, and a step of forming a wiring made of a conductive material containing Cu , and on the upper surface of the wiring, the first insulating film is harder than Cu Forming a cap film made of a conductive material containing a diffusible metal, wherein the wiring is formed in a shape whose upper surface protrudes upward from the surface of the second insulating film, and the wiring of the cap film The height from the surface of the second insulating film at the central portion in the width direction is set to 15 nm or more and 300 nm or less.

上記した各態様によれば、配線の絶縁膜内へのＣｕの溶出及び配線間ショートの発生を抑止する信頼性の高い半導体装置が実現する。   According to each aspect described above, a highly reliable semiconductor device that suppresses elution of Cu into the insulating film of the wiring and occurrence of a short circuit between the wirings is realized.

第１の実施形態によるＭＣＭの半導体装置の製造方法を工程順に示す概略断面図である。It is a schematic sectional drawing which shows the manufacturing method of the semiconductor device of MCM by 1st Embodiment in order of a process. 図１に引き続き、第１の実施形態によるＭＣＭの半導体装置の製造方法を工程順に示す概略断面図である。FIG. 2 is a schematic cross-sectional view illustrating the manufacturing method of the MCM semiconductor device according to the first embodiment in the order of steps, following FIG. 1. 複数のベアチップが樹脂基板に再構築された様子を示す概略平面図である。It is a schematic plan view which shows a mode that the some bare chip was reconstructed on the resin substrate. ＭＣＭの半導体装置の配線の形成状況を示す概略平面図である。It is a schematic plan view which shows the formation condition of the wiring of the semiconductor device of MCM. 図１（ｂ）における第１の配線層の形成工程を工程順に示すフロー図である。It is a flowchart which shows the formation process of the 1st wiring layer in FIG.1 (b) in order of a process. 図１（ｂ）における第１の配線層の形成工程を工程順に示す概略断面図である。It is a schematic sectional drawing which shows the formation process of the 1st wiring layer in FIG.1 (b) in order of a process. 実験例１において、第１の実施形態によるＭＣＭの半導体装置の第１の配線層を、比較例１，２と共に示す概略断面図である。In Experimental Example 1, it is a schematic sectional drawing which shows the 1st wiring layer of the semiconductor device of MCM by 1st Embodiment with the comparative examples 1 and 2. FIG. ＨＡＳＴ試験で用いる配線パターンを示す概略平面図である。It is a schematic plan view which shows the wiring pattern used by a HAST test. 実験例１において、第１の実施形態によるＭＣＭの半導体装置の第１の配線層を示す概略断面図である。In Experimental Example 1, it is a schematic sectional view showing a first wiring layer of the MCM semiconductor device according to the first embodiment. 第２の実施形態によるＭＣＭの半導体装置の製造方法の主要工程を示す概略断面図であるIt is a schematic sectional drawing which shows the main processes of the manufacturing method of the semiconductor device of MCM by 2nd Embodiment. 図１０（ａ）における第１の配線層の形成工程を工程順に示す概略断面図である。It is a schematic sectional drawing which shows the formation process of the 1st wiring layer in Fig.10 (a) in order of a process. 第２の実施形態の変形例によるＭＣＭの半導体装置の製造方法の主要工程を示す概略断面図である。It is a schematic sectional drawing which shows the main processes of the manufacturing method of the semiconductor device of MCM by the modification of 2nd Embodiment. 実験例において、第２の実施形態の変形例によるＭＣＭの半導体装置の第１の配線層を示す概略断面図である。In an experiment example, it is a schematic sectional view showing the 1st wiring layer of the semiconductor device of MCM by the modification of a 2nd embodiment.

以下、諸実施形態について図面を参照しながら詳細に説明する。これらの実施形態では、ＭＣＭの半導体装置に適用した場合について例示する。   Hereinafter, embodiments will be described in detail with reference to the drawings. In these embodiments, a case where the present invention is applied to an MCM semiconductor device is illustrated.

（第１の実施形態）
本実施形態では、ＭＣＭの半導体装置の構成について、その製造方法と共に説明する。
図１及び図２は、第１の実施形態によるＭＣＭの半導体装置の製造方法を工程順に示す概略断面図である。図３は、複数のベアチップが樹脂基板に再構築された様子を示す概略平面図である。図１及び図２は、図３の破線Ｉ−Ｉ'に沿った位置の断面に対応している。なお、図１及び図２では、後述するバリア下地膜１２及びキャップメタル膜５の図示を省略する。 (First embodiment)
In this embodiment, the configuration of an MCM semiconductor device will be described together with its manufacturing method.
1 and 2 are schematic cross-sectional views showing the method of manufacturing the MCM semiconductor device according to the first embodiment in the order of steps. FIG. 3 is a schematic plan view showing a state in which a plurality of bare chips are reconstructed on a resin substrate. 1 and 2 correspond to a cross section at a position along the broken line II ′ of FIG. In FIGS. 1 and 2, illustration of a barrier underlayer film 12 and a cap metal film 5 to be described later is omitted.

先ず、図１（ａ）及び図３に示すように、機能の異なる複数のベアチップ、ここではベアチップ１，２を樹脂基板１０の表面に再構築する。
詳細には、機能ごとのベアチップが形成された各半導体基板から、各ベアチップを切り出す。各種のベアチップとしては、例えば半導体メモリが集積されたメモリチップ、ＣＭＯＳトランジスタ等が集積されたロジックチップ、ドライブ機能又はアンプ機能等が集積されたもの等がある。本実施形態では、メモリチップであるベアチップ１と、ロジックチップであるベアチップ２とを例示する。 First, as shown in FIGS. 1A and 3, a plurality of bare chips having different functions, here, bare chips 1 and 2 are reconstructed on the surface of the resin substrate 10.
Specifically, each bare chip is cut out from each semiconductor substrate on which a bare chip for each function is formed. Examples of the various bare chips include a memory chip in which a semiconductor memory is integrated, a logic chip in which a CMOS transistor and the like are integrated, and a chip in which a drive function or an amplifier function is integrated. In the present embodiment, a bare chip 1 that is a memory chip and a bare chip 2 that is a logic chip are illustrated.

半導体基板から切り出されたベアチップを、ベアチップ１とベアチップ２とが隣り合って１セットとなるように、例えばエポキシ樹脂等からなる樹脂基板１０の表面に配置する。
ベアチップ１，２は、樹脂基板１０の表面に形成された有機絶縁物よりなる有機絶縁膜１０ａの表面から、上層配線層１ａ，２ａの表面が露出するように、樹脂基板１０に埋め込み配設される。上層配線層１ａ，２ａには、外部と電気的に接続するための接続プラグ３が例えばダマシン法により形成されており、接続プラグ３の上面が上層配線層１ａ，２ａの表面に露出する。接続プラグ３は、上層配線層１ａ，２ａの溝内を不図示のバリア下地膜を介してＣｕ又はＣｕ合金で充填して形成される。 The bare chips cut out from the semiconductor substrate are arranged on the surface of the resin substrate 10 made of, for example, an epoxy resin so that the bare chips 1 and 2 are adjacent to each other to form one set.
The bare chips 1 and 2 are embedded in the resin substrate 10 so that the surfaces of the upper wiring layers 1a and 2a are exposed from the surface of the organic insulating film 10a made of an organic insulator formed on the surface of the resin substrate 10. The In the upper wiring layers 1a and 2a, connection plugs 3 for electrical connection to the outside are formed by, for example, the damascene method, and the upper surfaces of the connection plugs 3 are exposed on the surfaces of the upper wiring layers 1a and 2a. The connection plug 3 is formed by filling the grooves of the upper wiring layers 1a and 2a with Cu or a Cu alloy through a barrier base film (not shown).

続いて、ベアチップ１，２上に多層配線構造を形成する。多層配線構造は、複数の配線層を積層して形成する。各配線層は、ダマシン法、ここではシングルダマシン法により形成する。
先ず、図１（ｂ）に示すように、第１の配線層６を形成する。なお図１（ｂ）では、後述するバリア下地膜１２及びキャップメタル膜５の図示を省略する。
第１の配線層６は、配線４ａ及び接続プラグ４ｂを有し、配線４ａ上にメタルキャップ膜５が形成されて構成される。配線４ａは、隣り合うベアチップ１，２の接続プラグ３間を電気的に接続する。 Subsequently, a multilayer wiring structure is formed on the bare chips 1 and 2. The multilayer wiring structure is formed by laminating a plurality of wiring layers. Each wiring layer is formed by a damascene method, here a single damascene method.
First, as shown in FIG. 1B, the first wiring layer 6 is formed. In FIG. 1B, illustration of a barrier base film 12 and a cap metal film 5 described later is omitted.
The first wiring layer 6 includes a wiring 4a and a connection plug 4b, and a metal cap film 5 is formed on the wiring 4a. The wiring 4a electrically connects between the connection plugs 3 of the adjacent bare chips 1 and 2.

配線４ａは、樹脂基板１０上で例えば図４に示すように複数並んで形成される。
ＭＣＭの半導体装置において、配線４ａは、その配線幅及び配線間距離が比較的小さく、例えば共に１μｍ程度とされる。ダマシン法は従前より微細な配線の形成に適用されている手法であるが、配線幅及び配線間距離が１００ｎｍ以上、例えば１μｍ程度の比較的大きな値である場合には、これまで問題視されていなかった。ところが、配線層の絶縁膜に後述のように有機膜を用いる場合には、上述のように、ＨＡＳＴ試験の所定基準を満たさない。 A plurality of wirings 4a are formed side by side on the resin substrate 10, for example, as shown in FIG.
In the MCM semiconductor device, the wiring 4a has a relatively small wiring width and inter-wiring distance, for example, both about 1 μm. The damascene method is a method applied to the formation of finer wiring than before, but has been regarded as a problem until now when the wiring width and the distance between wirings are relatively large values of 100 nm or more, for example, about 1 μm. There wasn't. However, when an organic film is used as an insulating film of the wiring layer as described later, the predetermined standard of the HAST test is not satisfied as described above.

配線幅及び配線間距離が１μｍ程度となるようにダマシン法で形成された配線について、顕微鏡等で調べたところ、配線上方に形成された有機絶縁膜内でＣｕの拡散が確認された。これは、配線の上面から有機絶縁膜内にＣｕが溶出していることを意味する。配線の側面及び底面には、Ｔｉ又はＴｉＮ等のバリア下地膜が形成されているため、側面及び底面からの有機絶縁膜内へのＣｕ拡散は防止される。しかしながら、配線の上面部位にはバリア下地膜は形成されず、Ｃｕの拡散が問題となる。このＣｕ拡散を抑制する方策として、配線上に、有機絶縁膜に対してＣｕよりも難拡散性の金属を含有する導電材料からなるメタルキャップ膜を形成することが考えられる。   When the wiring formed by the damascene method so that the wiring width and the distance between the wirings were about 1 μm was examined with a microscope or the like, Cu diffusion was confirmed in the organic insulating film formed above the wiring. This means that Cu is eluted from the upper surface of the wiring into the organic insulating film. Since a barrier underlayer such as Ti or TiN is formed on the side and bottom of the wiring, Cu diffusion into the organic insulating film from the side and bottom is prevented. However, a barrier base film is not formed on the upper surface portion of the wiring, and Cu diffusion becomes a problem. As a measure for suppressing this Cu diffusion, it is conceivable to form a metal cap film made of a conductive material containing a metal that is more difficult to diffuse than Cu with respect to the organic insulating film on the wiring.

ところが、配線幅及び配線間距離が１μｍ程度、或いは１μｍ程度以上の配線において、配線上にメタルキャップ膜を形成すると、並んで配置された配線間でショートが発生することが見出された。これは、隣り合う配線間でメタルキャップ膜に電気的に接触が生じることに起因する。この場合、ＭＣＭの半導体装置としての信頼性を確保することができない。
本実施形態では、この問題に対処すべく、以下のように第１の配線層６を形成する。 However, it has been found that when a metal cap film is formed on a wiring having a wiring width and a distance between the wirings of about 1 μm or about 1 μm or more, a short circuit occurs between the wirings arranged side by side. This is because the metal cap film is electrically contacted between adjacent wirings. In this case, reliability as an MCM semiconductor device cannot be ensured.
In the present embodiment, in order to cope with this problem, the first wiring layer 6 is formed as follows.

図５は、図１（ｂ）における第１の配線層６の形成工程を工程順に示すフロー図である。図６は、図１（ｂ）における第１の配線層６の形成工程を工程順に示す概略断面図であり、図１（ｂ）の配線４ａの短手方向に沿った断面に相当する。なお、図６（ｂ）〜図６（ｆ）の右端部分に、ビア孔１１ｂ、接続プラグ４ｂの断面を付記する。図６では、第１の配線層６下には樹脂基板１０のみを示し、ベアチップ１，２等の図示を省略する。   FIG. 5 is a flowchart showing the steps of forming the first wiring layer 6 in FIG. FIG. 6 is a schematic cross-sectional view showing the steps of forming the first wiring layer 6 in FIG. 1B in order of steps, and corresponds to a cross section along the short direction of the wiring 4a in FIG. In addition, the cross section of the via hole 11b and the connection plug 4b is added to the right end part of FIG.6 (b)-FIG.6 (f). In FIG. 6, only the resin substrate 10 is shown below the first wiring layer 6, and illustration of the bare chips 1, 2 and the like is omitted.

先ず、図５のステップＳ１により、配線４ａ及び接続プラグ４ｂを形成する。
図６（ａ）に示すように、ベアチップ１，２の上層配線層１ａ，２ａ上を含む樹脂基板１０の表面の全面を覆うように有機絶縁膜１１を形成する。
有機絶縁膜１１は、所定の有機絶縁物、例えばエポキシ樹脂を用いて、塗布法等により、１．５μｍ程度の膜厚に形成される。 First, the wiring 4a and the connection plug 4b are formed by step S1 of FIG.
As shown in FIG. 6A, an organic insulating film 11 is formed so as to cover the entire surface of the resin substrate 10 including the upper wiring layers 1a and 2a of the bare chips 1 and 2.
The organic insulating film 11 is formed to a thickness of about 1.5 μm by a coating method or the like using a predetermined organic insulator, for example, an epoxy resin.

図６（ｂ）に示すように、有機絶縁膜１１に配線溝１１ａ及びビア孔１１ｂを形成する。
配線溝１１ａ及びビア孔１１ｂは、リソグラフィー及びドライエッチングにより有機絶縁膜１１をパターニングして形成される。配線溝１１ａ及びビア孔の底面には、図１（ｂ）に示す上層配線層１ａ，２ａの接続プラグ３の上面の一部が露出する。 As shown in FIG. 6B, wiring grooves 11 a and via holes 11 b are formed in the organic insulating film 11.
The wiring trench 11a and the via hole 11b are formed by patterning the organic insulating film 11 by lithography and dry etching. A part of the upper surface of the connection plug 3 of the upper wiring layers 1a and 2a shown in FIG. 1B is exposed on the bottom surface of the wiring groove 11a and the via hole.

図６（ｃ）に示すように、バリア下地膜１２及びＣｕ材料１３を形成する。
配線溝１１ａの内壁面及びビア孔１１ｂの内壁面を覆うように、有機絶縁膜１１上に例えばＴｉ、ＴｉＮ等をスパッタ法等により成膜し、バリア下地膜１２を形成する。バリア下地膜１２上に不図示のメッキシード層をスパッタ法等により成膜する。メッキシード層を用いて、バリア下地膜１２を介して配線溝１１ａ内及びビア孔１１ｂ内を埋め込むように、バリア下地膜１２上にＣｕ又はＣｕ合金であるＣｕ材料１３をメッキ法により形成する。バリア下地膜１２を形成することにより、配線溝１１ａ内及びビア孔１１ｂのＣｕ材料１３から有機絶縁膜１１へのＣｕ拡散が防止される。 As shown in FIG. 6C, a barrier base film 12 and a Cu material 13 are formed.
For example, Ti, TiN or the like is formed on the organic insulating film 11 by sputtering or the like so as to cover the inner wall surface of the wiring groove 11a and the inner wall surface of the via hole 11b. A plating seed layer (not shown) is formed on the barrier base film 12 by sputtering or the like. Using the plating seed layer, a Cu material 13 made of Cu or Cu alloy is formed on the barrier base film 12 by a plating method so as to be embedded in the wiring groove 11a and the via hole 11b via the barrier base film 12. By forming the barrier base film 12, Cu diffusion from the Cu material 13 into the organic insulating film 11 in the wiring trench 11a and the via hole 11b is prevented.

図６（ｄ）及び図６（ｅ）に示すように、配線４ａ及び接続プラグ４ｂを形成する。
先ず図６（ｄ）のように、有機絶縁膜１１の表面が露出するまで、Ｃｕ材料１３及びバリア下地膜１２を化学機械研磨法（Chemical Mechanical Polishing：ＣＭＰ）で除去する。
次に図６（ｅ）のように、Ｃｕ材料１３及びバリア下地膜１２よりも有機絶縁膜１１の方が研磨速度が大きくなる研磨剤を選択して用い、有機絶縁膜１１の表面をＣＭＰで除去する。このとき、上記の研磨速度の違いに起因して、Ｃｕ材料１３及びバリア下地膜１２は殆ど研磨されずに有機絶縁膜１１が研磨される。これにより、配線溝１１ａ内及びビア孔１１ｂにおいて、Ｃｕ材料１３の上面が有機絶縁膜１１の表面から上方に突出し、当該上面の配線幅方向の中央部位が端部位よりも厚くなる（上に凸形状となる）ようにＣｕ材料１３が残存する。 As shown in FIGS. 6D and 6E, the wiring 4a and the connection plug 4b are formed.
First, as shown in FIG. 6D, the Cu material 13 and the barrier base film 12 are removed by chemical mechanical polishing (CMP) until the surface of the organic insulating film 11 is exposed.
Next, as shown in FIG. 6E, a polishing agent that has a higher polishing rate than that of the Cu material 13 and the barrier base film 12 is selected and used, and the surface of the organic insulating film 11 is subjected to CMP. Remove. At this time, due to the difference in the polishing rate, the organic insulating film 11 is polished without substantially polishing the Cu material 13 and the barrier base film 12. Thereby, in the wiring groove 11a and the via hole 11b, the upper surface of the Cu material 13 protrudes upward from the surface of the organic insulating film 11, and the central portion of the upper surface in the wiring width direction becomes thicker than the end portion (projects upward). Cu material 13 remains so as to have a shape.

以上により、有機絶縁膜１１の配線溝１１ａ内をバリア下地膜１２を介してＣｕ材料１３で充填してなる配線４ａと、有機絶縁膜１１のビア孔１１ｂ内をバリア下地膜１２を介してＣｕ材料１３で充填してなる接続プラグ４ｂとが形成される。配線４ａは、そのＣｕ材料１３の上面が有機絶縁膜１１の表面から突出する、上に凸形状に形成される。接続プラグ４ｂも同様に、そのＣｕ材料１３の上面が有機絶縁膜１１の表面から突出する、上に凸形状に形成される。   As described above, the wiring 4 a formed by filling the wiring groove 11 a of the organic insulating film 11 with the Cu material 13 through the barrier base film 12 and the via hole 11 b of the organic insulating film 11 through the barrier base film 12 are Cu. A connection plug 4b filled with the material 13 is formed. The wiring 4 a is formed in a convex shape with the upper surface of the Cu material 13 protruding from the surface of the organic insulating film 11. Similarly, the connection plug 4 b is also formed in a convex shape with the upper surface of the Cu material 13 protruding from the surface of the organic insulating film 11.

図６（ｆ）に示すように、メタルキャップ膜５を形成する。
先ず、図５のステップＳ２により、配線４ａの露出した上面に触媒活性化処理を施す。
触媒活性化処理に用いる触媒活性液は、Ｐｄイオン、Ｉｒイオン、及びＭｏイオン等のうちの少なくとも１種を含有する。本実施形態では、Ｐｄイオンを含有する触媒活性液を用いる場合を例示する。具体的には、ＰｄＣｌ2（０．１ｇ／Ｌ）、Ｎａ2ＨＰＯ4（１２ｇ／Ｌ）、ドデシルベンゼンスルホン酸ナトリウム（１ｇ／Ｌ）、ＮＨ4Ｃｌ（５４ｇ／Ｌ）を含む組成のもの、例えばワールドメタル社の商品名ＡＴ−９０７を使用する。 As shown in FIG. 6F, a metal cap film 5 is formed.
First, in step S2 of FIG. 5, a catalyst activation process is performed on the exposed upper surface of the wiring 4a.
The catalyst active solution used for the catalyst activation treatment contains at least one of Pd ions, Ir ions, Mo ions, and the like. In this embodiment, the case where the catalyst active liquid containing Pd ion is used is illustrated. Specifically, a composition containing PdCl 2 (0.1 g / L), Na 2 HPO 4 (12 g / L), sodium dodecylbenzenesulfonate (1 g / L), NH 4 Cl (54 g / L), For example, the product name AT-907 of World Metal Co. is used.

上記の触媒活性液の液浴に樹脂基板１０を浸漬する。ここで、配線４ａのＣｕ材料１３のＣｕがイオン化する際に、触媒活性液中のＰｄコロイド粒子のＰｄイオンがメタル化する。接続プラグ４ｂのＣｕ材料１３についても同様である。そのため、Ｐｄコロイド粒子は有機絶縁膜１１の表面と、配線４ａ及び接続プラグ４ｂのバリア下地膜１２の表面とには吸着せず、配線４ａ及び接続プラグ４ｂのＣｕ材料１３の上面のみにＰｄコロイド粒子が選択的に吸着し、当該上面にＰｄが析出する。本実施形態では、上記のように、配線４ａが配線溝１１ａ内でその上面が有機絶縁膜１１の表面から突出するように形成されている。そのため、例えば配線４ａの上面と有機絶縁膜１１の表面とが平坦な場合、或いは配線４ａの上面が有機絶縁膜１１の表面から凹んでいる場合に比べて、触媒活性液が配線４ａの上面全体に均一に行き渡り易い。配線４ａの上面は上に凸形状に形成されているため、触媒活性液が更に確実に上面全体に均一に行き渡る。このように、触媒活性液の配線４ａの上面全体への確実な均一供給が可能となる。接続プラグ４ｂの上面についても同様である。   The resin substrate 10 is immersed in the above-described catalytically active liquid bath. Here, when Cu of the Cu material 13 of the wiring 4a is ionized, the Pd ions of the Pd colloid particles in the catalyst active liquid are metalized. The same applies to the Cu material 13 of the connection plug 4b. Therefore, the Pd colloidal particles are not adsorbed on the surface of the organic insulating film 11 and the surface of the barrier base film 12 of the wiring 4a and the connection plug 4b, but only on the upper surface of the Cu material 13 of the wiring 4a and the connection plug 4b. The particles are selectively adsorbed and Pd is deposited on the upper surface. In the present embodiment, as described above, the wiring 4 a is formed in the wiring groove 11 a so that its upper surface protrudes from the surface of the organic insulating film 11. Therefore, for example, when the upper surface of the wiring 4a and the surface of the organic insulating film 11 are flat, or when the upper surface of the wiring 4a is recessed from the surface of the organic insulating film 11, the catalytically active liquid is entirely on the upper surface of the wiring 4a. Easy to spread evenly. Since the upper surface of the wiring 4a is formed in a convex shape upward, the catalyst active liquid is more evenly distributed over the entire upper surface. In this way, it is possible to reliably supply the catalyst active liquid to the entire upper surface of the wiring 4a. The same applies to the upper surface of the connection plug 4b.

次に、図５のステップＳ３により、樹脂基板１０を水洗浄する。
次に、図５のステップＳ４により、配線４ａの上面に無電解メッキ処理を施す。
無電解メッキ処理に用いる無電解メッキ液は、有機絶縁膜１１に対してＣｕよりも難拡散性の金属を含有する。この金属としては、例えばＮｉ，Ｎｉ−Ｐ，Ｎｉ−Ｗ，Ｎｉ−Ｂ，Ｎｉ−Ｗ−Ｐ，Ｎｉ−Ｗ−Ｂ，Ｃｏ，Ｃｏ−Ｐ，Ｃｏ−Ｗ，Ｃｏ−Ｂ，Ｃｏ−Ｗ−Ｐ，Ｃｏ−Ｗ−Ｂから選ばれた少なくとも１種を用いる。本実施形態では、Ｃｏを含有する無電解メッキ液、例えばワールドメタル社の商品名コンパスを使用する場合を例示する。 Next, the resin substrate 10 is washed with water in step S3 of FIG.
Next, in step S4 of FIG. 5, an electroless plating process is performed on the upper surface of the wiring 4a.
The electroless plating solution used for the electroless plating treatment contains a metal that is less diffusible than Cu with respect to the organic insulating film 11. Examples of the metal include Ni, Ni-P, Ni-W, Ni-B, Ni-WP, Ni-WB, Co, Co-P, Co-W, Co-B, and Co-W-. At least one selected from P and Co—WB is used. In the present embodiment, an example in which an electroless plating solution containing Co, for example, a product name compass of World Metal Co. is used is illustrated.

上記の無電解メッキ液の液浴に樹脂基板１０を浸漬して無電解メッキ処理する。ここで、ステップＳ２の触媒活性化処理により、配線４ａ及び接続プラグ４ｂのＣｕ材料１３の上面のみにＰｄが析出し、有機絶縁膜１１の表面及びバリア下地膜１２の表面にはＰｄは物理的に吸着しない。そのため、無電解メッキ処理により、Ｃｕ材料１３の上面にＰｄに無電解メッキ液のＣｏイオンが引き寄せられ、当該上面のみにＣｏが析出する。本実施形態では、配線４ａの上面が有機絶縁膜１１の表面から突出する上に凸形状とされており、触媒活性液が上面全体に均一に行き渡っている。そのため、ＣｏはＣｕ材料１３の上面全体に亘って均一に析出する。これにより、Ｃｕ材料１３の上面のみに、当該上面全体を均一な厚み（例えば５０ｎｍ〜１００ｎｍ程度）で覆う、Ｃｏを含むメタルキャップ膜５が形成される。このようにメタルキャップ膜５を形成することにより、隣り合う配線４ａのメタルキャップ膜５間における電気的接触が抑止される。配線４ａ間のショートが確実に防止された状態で、メタルキャップ膜５により配線４ａから上層の有機絶縁膜（後述する有機絶縁膜１４）内へのＣｕ拡散が抑制される。接続プラグ４ｂについても同様である。   The resin substrate 10 is immersed in the above-described electroless plating solution bath to perform electroless plating. Here, Pd is deposited only on the upper surface of the Cu material 13 of the wiring 4 a and the connection plug 4 b by the catalyst activation process in step S 2, and Pd is physically present on the surface of the organic insulating film 11 and the surface of the barrier base film 12. Does not adsorb. Therefore, by electroless plating, Co ions of the electroless plating solution are attracted to Pd on the upper surface of the Cu material 13, and Co is deposited only on the upper surface. In the present embodiment, the upper surface of the wiring 4a protrudes from the surface of the organic insulating film 11 and has a convex shape, and the catalytically active liquid is uniformly distributed over the entire upper surface. Therefore, Co precipitates uniformly over the entire upper surface of the Cu material 13. Thereby, only the upper surface of the Cu material 13 is formed with the metal cap film 5 containing Co that covers the entire upper surface with a uniform thickness (for example, about 50 nm to 100 nm). By forming the metal cap film 5 in this way, electrical contact between the metal cap films 5 of adjacent wirings 4a is suppressed. In a state where the short circuit between the wirings 4a is reliably prevented, the metal cap film 5 suppresses Cu diffusion from the wiring 4a into the upper organic insulating film (an organic insulating film 14 described later). The same applies to the connection plug 4b.

キャップ膜５の表面の中央部位における有機絶縁膜１１の表面からの高さである突出量（図６（ｆ）において突出量ｈと記す。）は、２５ｎｍ以上３００ｎｍ以下とすることが望ましい。本実施形態では、突出量ｈを例えば３０ｎｍ程度とする。突出量ｈが２５ｎｍよりも小さいと、Ｃｕ材料１３の表面の触媒活性化処理時に、Ｃｕ材料１３の上面への触媒活性液の十分な供給が得られない。突出量ｈを３００ｎｍよりも大きく形成することは、ダマシン法による配線形成として現実的でないと考えられる。従って、突出量ｈを２５ｎｍ以上３００ｎｍ以下に規定することにより、Ｃｕ材料１３の表面全体に触媒活性液を十分に供給することができ、所期の多層配線構造が実現する。   The protrusion amount (denoted as protrusion amount h in FIG. 6F), which is the height from the surface of the organic insulating film 11 at the central portion of the surface of the cap film 5, is preferably 25 nm or more and 300 nm or less. In the present embodiment, the protrusion amount h is, for example, about 30 nm. When the protrusion amount h is smaller than 25 nm, sufficient supply of the catalyst active liquid to the upper surface of the Cu material 13 cannot be obtained during the catalyst activation process on the surface of the Cu material 13. It is considered that forming the protrusion amount h larger than 300 nm is not practical as wiring formation by the damascene method. Therefore, by defining the protrusion amount h to 25 nm or more and 300 nm or less, the catalyst active liquid can be sufficiently supplied to the entire surface of the Cu material 13, and the intended multilayer wiring structure is realized.

そして、図５のステップＳ５により、樹脂基板１０を水洗浄及び薬液洗浄する。
以上により、有機絶縁膜１１の配線溝１１ａ内及びビア孔１１ｂ内を、バリア下地膜１２を介してＣｕ材料１３で充填してなる配線４ａ及び接続プラグ４ｂを有し、Ｃｕ材料１３の表面全体のみを覆うキャップ膜５が配されてなる第１の配線層６が形成される。配線４ａは、ベアチップ１，２の上層配線層１ａ，２ａの接続プラグ３間を接続している。 Then, in step S5 of FIG. 5, the resin substrate 10 is washed with water and chemicals.
As described above, the wiring groove 11 a and the via hole 11 b of the organic insulating film 11 have the wiring 4 a and the connection plug 4 b that are filled with the Cu material 13 through the barrier base film 12, and the entire surface of the Cu material 13 is formed. A first wiring layer 6 is formed in which a cap film 5 covering only the film is disposed. The wiring 4 a connects between the connection plugs 3 of the upper wiring layers 1 a and 2 a of the bare chips 1 and 2.

続いて、図２（ａ）に示すように、第１の配線層６上に、第２の配線層７をシングルダマシン法により順次積層形成する。なお、第２の配線層は、シングルダマシン法の代わりに例えばセミアディテブ法で形成しても良い。
詳細には、有機絶縁膜１１と同様の有機絶縁物を材料として、配線４ａ及び接続プラグ４ｂを覆うように有機絶縁膜１１上に有機絶縁膜１４を形成する。
リソグラフィー及びドライエッチングにより有機絶縁膜１４をパターニングし、有機絶縁膜１４にビア孔を形成する。ビア孔の底面には、第１の配線層６の接続プラグ４ｂの上面の一部が露出する。また、有機絶縁膜１１として永久レジストを用いて、リソグラフィーでパターニングを行い、ビア孔を形成しても良い。 Subsequently, as illustrated in FIG. 2A, the second wiring layer 7 is sequentially stacked on the first wiring layer 6 by a single damascene method. Note that the second wiring layer may be formed by, for example, a semi-additive method instead of the single damascene method.
Specifically, the organic insulating film 14 is formed on the organic insulating film 11 so as to cover the wiring 4a and the connection plug 4b using the same organic insulating material as that of the organic insulating film 11 as a material.
The organic insulating film 14 is patterned by lithography and dry etching to form via holes in the organic insulating film 14. A part of the upper surface of the connection plug 4b of the first wiring layer 6 is exposed at the bottom surface of the via hole. Alternatively, a permanent resist may be used as the organic insulating film 11 and patterning may be performed by lithography to form a via hole.

ビア孔の内壁面を覆うように、有機絶縁膜１４上に例えばＴｉ、ＴｉＮ等をスパッタ法等により成膜し、バリア下地膜を形成する。バリア下地膜上にメッキシード層をスパッタ法等により成膜する。メッキシード層を用いて、バリア下地膜を介してビア孔内を埋め込むように、バリア下地膜上にＣｕ又はＣｕ合金であるＣｕ材料をメッキ法により形成する。   For example, Ti, TiN or the like is formed on the organic insulating film 14 by a sputtering method or the like so as to cover the inner wall surface of the via hole, thereby forming a barrier base film. A plating seed layer is formed on the barrier underlayer by sputtering or the like. Using a plating seed layer, a Cu material that is Cu or a Cu alloy is formed on the barrier base film by plating so as to fill the via hole through the barrier base film.

有機絶縁膜１１の表面が露出するまで、Ｃｕ材料及びバリア下地膜をＣＭＰにより除去する。
以上により、有機絶縁膜１４のビア孔内を、バリア下地膜を介してＣｕ材料で充填してなる接続プラグ１５を有する第２の配線層７が形成される。接続プラグ１５は、第１の配線層６の接続プラグ４ｂと接続される。 The Cu material and the barrier base film are removed by CMP until the surface of the organic insulating film 11 is exposed.
As a result, the second wiring layer 7 having the connection plug 15 formed by filling the via hole of the organic insulating film 14 with the Cu material through the barrier underlayer is formed. The connection plug 15 is connected to the connection plug 4 b of the first wiring layer 6.

続いて、図２（ｂ）に示すように、例えばセミアディテブ法により、第２の配線層７上にパッド電極８を形成する。
詳細には、第２の配線層７上で接続プラグ１５上を露出する開口を有するレジストマスクを形成する。開口内に例えばスパッタ法によりＣｕ膜を形成した後、開口内を埋め込むようにＣｕをメッキ法で形成する。この際、開口部において、メッキで埋め込まれる高さをレジストの厚み以下にする。そして、レジストマスクを灰化処理等により除去する。以上により、第２の配線層７の接続プラグ１５と接続されたパッド電極９が形成される。 Subsequently, as shown in FIG. 2B, a pad electrode 8 is formed on the second wiring layer 7 by, for example, a semi-additive method.
Specifically, a resist mask having an opening exposing the connection plug 15 is formed on the second wiring layer 7. After forming a Cu film in the opening by, for example, sputtering, Cu is formed by plating so as to fill the opening. At this time, the height embedded by plating in the opening is set to be equal to or less than the thickness of the resist. Then, the resist mask is removed by ashing or the like. Thus, the pad electrode 9 connected to the connection plug 15 of the second wiring layer 7 is formed.

しかる後、樹脂基板１０のスクライブラインをダイシングして、一対のベアチップ１，２からなるＭＣＭの半導体チップを切り出す。
以上により、一対のベアチップ１，２が第１の配線層６の配線４ａにより接続されてなる、ＭＣＭの半導体装置が形成される。 Thereafter, the scribe line of the resin substrate 10 is diced to cut out an MCM semiconductor chip composed of a pair of bare chips 1 and 2.
As described above, an MCM semiconductor device in which a pair of bare chips 1 and 2 are connected by the wiring 4a of the first wiring layer 6 is formed.

（実験例１）
第１の配線層６の配線４ａの不良発生率について、その上面形状を変えた比較例との比較に基づいて行ったＨＡＳＴ試験の結果について説明する。
比較例１による配線１０１を図７（ａ）に、比較例２による配線１０３を図７（ｂ）にそれぞれ示す。配線１０１では、その上面が有機絶縁膜１１の表面と平坦に形成されており、当該上面上にメタルキャップ膜１０２が形成されている。配線１０３では、その上面が有機絶縁膜１１の表面よりも低く、凹んだ形状に形成されており、当該上面上にメタルキャップ膜１０４が形成されている。本実施形態による配線４ａを図７（ｃ）に示す。 (Experimental example 1)
The result of the HAST test performed based on the comparison with the comparative example which changed the upper surface shape about the defect incidence rate of the wiring 4a of the 1st wiring layer 6 is demonstrated.
The wiring 101 according to Comparative Example 1 is shown in FIG. 7A, and the wiring 103 according to Comparative Example 2 is shown in FIG. 7B. The upper surface of the wiring 101 is formed flat with the surface of the organic insulating film 11, and the metal cap film 102 is formed on the upper surface. The upper surface of the wiring 103 is lower than the surface of the organic insulating film 11 and is formed in a concave shape, and a metal cap film 104 is formed on the upper surface. The wiring 4a according to the present embodiment is shown in FIG.

ＨＡＳＴ試験では、図８に示すような配線パターン１１１を用いる。配線パターン１１１では、複数（図示の例では５本）の配線１１２が、配線幅及び配線間隔が共に１μｍ、配線高さが１．５μｍ、配線長さが３ｍｍで平行に並列する。図８中の破線Ｉ−Ｉ'に沿った断面が図７（ａ）〜（ｃ）に相当している。配線１１２は、比較例１では配線１０１に、比較例２では配線１０３に、本実施形態では配線４ａに、それぞれ対応している。
ＨＡＳＴ試験の結果を以下の表１に示す。 In the HAST test, a wiring pattern 111 as shown in FIG. 8 is used. In the wiring pattern 111, a plurality of (in the illustrated example, five) wirings 112 are arranged in parallel with a wiring width and a wiring interval of 1 μm, a wiring height of 1.5 μm, and a wiring length of 3 mm. The cross section along the broken line II ′ in FIG. 8 corresponds to FIGS. The wiring 112 corresponds to the wiring 101 in the comparative example 1, the wiring 103 in the comparative example 2, and the wiring 4a in the present embodiment.
The results of the HAST test are shown in Table 1 below.

Figure 0005824808
Figure 0005824808

このように、比較例１，２に比べて、本実施形態では不良発生率（％）が大幅に小さい。このように、本実施形態の配線４ａによれば、比較例１，２の配線１０１，１０３に比べて配線間のショートの頻度が極めて少なく、配線として高い信頼性が認められることが判明した。   Thus, compared with Comparative Examples 1 and 2, in this embodiment, the defect occurrence rate (%) is significantly smaller. Thus, according to the wiring 4a of this embodiment, it was found that the frequency of short circuit between the wirings 101 and 103 of Comparative Examples 1 and 2 was extremely low, and high reliability was recognized as the wiring.

（実験例２）
第１の配線層６の配線４ａの不良発生率について、その上面の突出量を変えて行ったＨＡＳＴ試験の結果について説明する。
本実施形態による配線４ａを図９に示す。ここで、有機絶縁膜１１の表面からメタルキャップ膜５の中央部位（最も高い位置）までの高さを、配線４ａの突出量ｈとして定義する。ここでは、突出量ｈを８ｎｍ、２５ｎｍ、１１０ｎｍとした場合について調べた。
ＨＡＳＴ試験では、実験例１と同様に図８に示すような配線パターン１１１を用い、配線１１２が、突出量ｈが上記のように設定された配線４ａにそれぞれ対応している。
ＨＡＳＴ試験の結果を以下の表２に示す。 (Experimental example 2)
With respect to the defect occurrence rate of the wiring 4a of the first wiring layer 6, the result of the HAST test performed by changing the protrusion amount of the upper surface will be described.
The wiring 4a according to the present embodiment is shown in FIG. Here, the height from the surface of the organic insulating film 11 to the central portion (the highest position) of the metal cap film 5 is defined as the protruding amount h of the wiring 4a. Here, the case where the protrusion amount h was 8 nm, 25 nm, and 110 nm was examined.
In the HAST test, a wiring pattern 111 as shown in FIG. 8 is used as in Experimental Example 1, and the wiring 112 corresponds to the wiring 4a in which the protrusion amount h is set as described above.
The results of the HAST test are shown in Table 2 below.

Figure 0005824808
Figure 0005824808

このように、突出量ｈが８ｎｍの配線４ａでも比較的良好な試験結果を示すが、突出量ｈが２５ｎｍ、１１０ｎｍの配線４ａでは、格段に優れた試験結果となった。突出量ｈを３００ｎｍよりも大きく形成することは、ダマシン法による配線形成として現実的でないと考えられる、以上より、突出量ｈを２５ｎｍ以上３００ｎｍ以下に規定することにより、配線間のショートの頻度が極めて少なく、配線として高い信頼性が認められることが判明した。   As described above, the wiring 4a having the protrusion amount h of 8 nm shows a relatively good test result, but the wiring 4a having the protrusion amounts h of 25 nm and 110 nm has a significantly excellent test result. It is considered that forming the protrusion amount h larger than 300 nm is not practical as wiring formation by the damascene method. From the above, by defining the protrusion amount h to 25 nm or more and 300 nm or less, the frequency of short circuit between wirings can be reduced. It was found that there was very little and high reliability was recognized as wiring.

以上説明したように、本実施形態によれば、多層配線構造における配線４ａの有機絶縁膜１１，１４内へのＣｕ溶出及び配線間ショートの発生を抑止する信頼性の高いＭＣＭの半導体装置が実現する。   As described above, according to the present embodiment, a highly reliable MCM semiconductor device that suppresses the elution of Cu into the organic insulating films 11 and 14 of the wiring 4a in the multilayer wiring structure and the occurrence of a short circuit between the wirings is realized. To do.

（第２の実施形態）
本実施形態では、第１の実施形態と同様に、ＭＣＭの半導体装置の構成について、その製造方法と共に説明するが、多層配線構造における配線層の構成が異なる点で第１の実施形態と相違する。
図１０は、第２の実施形態によるＭＣＭの半導体装置の製造方法の主要工程を示す概略断面図である。図１０では、バリア下地膜１２及び後述するキャップメタル膜２２の図示を省略する。 (Second Embodiment)
In the present embodiment, as in the first embodiment, the configuration of the MCM semiconductor device will be described together with its manufacturing method. However, this embodiment differs from the first embodiment in that the configuration of the wiring layer in the multilayer wiring structure is different. .
FIG. 10 is a schematic cross-sectional view showing the main steps of the method for manufacturing an MCM semiconductor device according to the second embodiment. In FIG. 10, illustration of the barrier underlayer film 12 and a cap metal film 22 described later is omitted.

初めに、第１の実施形態の図１（ａ）と同様の工程を実行し、ベアチップ１，２を樹脂基板１０の表面に再構築する。   First, the same process as that in FIG. 1A of the first embodiment is executed, and the bare chips 1 and 2 are reconstructed on the surface of the resin substrate 10.

続いて、ベアチップ１，２上に多層配線構造を形成する。多層配線構造は、複数の配線層を積層して形成する。各配線層は、ダマシン法、ここではシングルダマシン法により形成する。
先ず、図１０（ａ）に示すように、第１の配線層２１を形成する。
第１の配線層２１は、配線２１ａ及び接続プラグ２１ｂを有し、配線２１ａ上にメタルキャップ膜２２が形成されて構成される。配線２１ａは、隣り合うベアチップ１，２の接続プラグ３間を電気的に接続する。 Subsequently, a multilayer wiring structure is formed on the bare chips 1 and 2. The multilayer wiring structure is formed by laminating a plurality of wiring layers. Each wiring layer is formed by a damascene method, here a single damascene method.
First, as shown in FIG. 10A, a first wiring layer 21 is formed.
The first wiring layer 21 includes a wiring 21a and a connection plug 21b, and a metal cap film 22 is formed on the wiring 21a. The wiring 21a electrically connects between the connection plugs 3 of the adjacent bare chips 1 and 2.

第１の配線層２１の形成について、図１１の各図を用いて説明する。図１１は、図１０（ａ）の配線２１ａの短手方向に沿った断面に相当する。なお、図１１（ｃ）〜図１１（ｆ）の右端部分に、ビア孔２４ｂ、接続プラグ２１ｂの断面を付記する。図１１では、第１の配線層２１下には樹脂基板１０のみを示し、ベアチップ１，２等の図示を省略する。   The formation of the first wiring layer 21 will be described with reference to FIGS. FIG. 11 corresponds to a cross section along the short direction of the wiring 21a of FIG. In addition, the cross section of the via hole 24b and the connection plug 21b is added to the right end part of FIG.11 (c)-FIG.11 (f). In FIG. 11, only the resin substrate 10 is shown under the first wiring layer 21, and illustration of the bare chips 1, 2, etc. is omitted.

図１１（ａ）に示すように、ベアチップ１，２の上層配線層１ａ，２ａ上を含む樹脂基板１０の表面の全面を覆うように有機絶縁膜１１を形成する。
有機絶縁膜１１は、所定の有機絶縁物、例えばエポキシ樹脂を用いて、塗布法等により、１．５μｍ程度の膜厚に形成される。 As shown in FIG. 11A, an organic insulating film 11 is formed so as to cover the entire surface of the resin substrate 10 including the upper wiring layers 1a and 2a of the bare chips 1 and 2.
The organic insulating film 11 is formed to a thickness of about 1.5 μm by a coating method or the like using a predetermined organic insulator, for example, an epoxy resin.

図１１（ｂ）に示すように、有機絶縁膜１１上に無機絶縁膜２３を形成する。
詳細には、有機絶縁膜１１上に、例えばスパッタ法により、例えばシリコン酸化物（ＳｉＯ2）を０．０５μｍ〜０．５μｍ程度、ここでは０．２μｍ程度の厚みに堆積し、無機絶縁膜２３を形成する。上記の厚みが薄いと、後述するＣＭＰで無機絶縁膜が除去されてしまい、メタルキャップを形成する際にＣｕ以外の領域にも形成されてしまう可能性を生じる。ＣＭＰの条件により研磨速度が異なるので一概には言えないが、０．０５μｍ以下にすると局所的にＣＭＰで無機絶縁膜が除去されてしまう可能性が高くなる。 As shown in FIG. 11B, an inorganic insulating film 23 is formed on the organic insulating film 11.
Specifically, for example, silicon oxide (SiO 2 ) is deposited on the organic insulating film 11 to a thickness of about 0.05 μm to 0.5 μm, here about 0.2 μm by, for example, sputtering, and the inorganic insulating film 23. Form. If the thickness is small, the inorganic insulating film is removed by CMP, which will be described later, and there is a possibility that the metal cap is also formed in a region other than Cu. Although the polishing rate varies depending on the CMP conditions, it cannot be generally stated, but if it is 0.05 μm or less, the possibility that the inorganic insulating film is locally removed by CMP becomes high.

無機絶縁膜２３の無機絶縁材料としては、ＳｉＯ2の代わりに、シリコン窒化物（ＳｉＮ），シリコン酸窒化物（ＳｉＯＮ），アルミナ（Ａｌ2Ｏ3），シリコンカーバイド（ＳｉＣ），カーボン含有ＳｉＯ2(ＳｉＯＣ)から選ばれた少なくとも１種を用いても良い。また、スパッタ法の代わりに、有機絶縁膜１１との密着性が良ければ、ＣＶＤ法又は塗布法により無機絶縁膜２３を形成しても好適である。 As an inorganic insulating material of the inorganic insulating film 23, instead of SiO 2 , silicon nitride (SiN), silicon oxynitride (SiON), alumina (Al 2 O 3 ), silicon carbide (SiC), carbon-containing SiO 2 At least one selected from (SiOC) may be used. Further, instead of the sputtering method, if the adhesion to the organic insulating film 11 is good, it is preferable to form the inorganic insulating film 23 by a CVD method or a coating method.

図１１（ｃ）に示すように、無機絶縁膜２３及び有機絶縁膜１１に配線溝２４ａ及びビア孔２４ｂを形成する。
配線溝２４ａ及びビア孔２４ｂは、リソグラフィー及びドライエッチングにより無機絶縁膜２３及び有機絶縁膜１１をパターニングして形成される。配線溝２４ａ及びビア孔２４ｂの底面には、図１０（ａ）に示す上層配線層１ａ，２ａの接続プラグ３の上面の一部が露出する。 As shown in FIG. 11C, wiring grooves 24 a and via holes 24 b are formed in the inorganic insulating film 23 and the organic insulating film 11.
The wiring trench 24a and the via hole 24b are formed by patterning the inorganic insulating film 23 and the organic insulating film 11 by lithography and dry etching. A part of the upper surface of the connection plug 3 of the upper wiring layers 1a and 2a shown in FIG. 10A is exposed on the bottom surfaces of the wiring groove 24a and the via hole 24b.

図１１（ｄ）に示すように、バリア下地膜１２及びＣｕ材料１３を形成する。
配線溝２４ａ及びビア孔２４ｂの内壁面を覆うように、有機絶縁膜１１上に例えばＴｉ、ＴｉＮ等をスパッタ法等により成膜し、バリア下地膜１２を形成する。バリア下地膜１２上にメッキシード層をスパッタ法等により成膜する。メッキシード層を用いて、バリア下地膜１２を介して配線溝２４ａ内及びビア孔２４ｂ内を埋め込むように、バリア下地膜１２上にＣｕ又はＣｕ合金であるＣｕ材料１３をメッキ法により形成する。バリア下地膜１２により、配線溝２４ａ内のＣｕ材料１３から有機絶縁膜１１へのＣｕ拡散が防止される。配線溝２４ａ内のＣｕ材料１３についても同様である。 As shown in FIG. 11D, a barrier base film 12 and a Cu material 13 are formed.
For example, Ti, TiN or the like is formed on the organic insulating film 11 by a sputtering method or the like so as to cover the inner wall surfaces of the wiring trench 24a and the via hole 24b, thereby forming the barrier base film 12. A plating seed layer is formed on the barrier base film 12 by sputtering or the like. Using the plating seed layer, a Cu material 13 made of Cu or a Cu alloy is formed on the barrier base film 12 by a plating method so as to be embedded in the wiring trench 24a and the via hole 24b via the barrier base film 12. The barrier base film 12 prevents Cu diffusion from the Cu material 13 in the wiring trench 24 a to the organic insulating film 11. The same applies to the Cu material 13 in the wiring groove 24a.

図１１（ｅ）に示すように、配線２１ａ及び接続プラグ２１ｂを形成する。
有機絶縁膜１１の表面が露出するまで、Ｃｕ材料１３及びバリア下地膜１２をＣＭＰで除去する。これにより、配線溝２４ａ内をバリア下地膜１２を介してＣｕ材料１３で充填してなる配線２１ａと、ビア孔２４ｂ内をバリア下地膜１２を介してＣｕ材料１３で充填してなる接続プラグ２１ｂとが形成される。 As shown in FIG. 11E, wirings 21a and connection plugs 21b are formed.
The Cu material 13 and the barrier base film 12 are removed by CMP until the surface of the organic insulating film 11 is exposed. Thereby, the wiring 21a formed by filling the wiring groove 24a with the Cu material 13 through the barrier base film 12, and the connection plug 21b formed by filling the via hole 24b with the Cu material 13 through the barrier base film 12. And are formed.

図１１（ｆ）に示すように、メタルキャップ膜２２を形成する。
第１の実施形態と同様に、図５のステップＳ２を行い、Ｐｄイオンを含有する触媒活性液の液浴に樹脂基板１０を浸漬する。
触媒活性化処理では、ＰｄがＣｕ材料１３の表面のみに析出することが理想である。しかしながら、有機絶縁膜１１には、配線等形成のためにドライエッチング及びウェットエッチング等の表面に影響を与える処理がなされており、当該処理に起因して、有機絶縁膜１１の表面にも若干量のＰｄが析出するものと考えられる。有機絶縁膜には各種の添加材が含まれているため、例えばシリコン酸化膜のような安定な構造とされておらず、局所的にＰｄが析出する可能性が高い。本実施形態では、有機絶縁膜１１の表面を覆うようにシリコン酸化膜等の安定な構造の無機絶縁膜２３を形成する。触媒活性化処理において、無機絶縁膜２３の表面にはＰｄは析出せず、配線２１ａ及び接続プラグ２１ｂのＣｕ材料１３の上面のみにＰｄが析出することになる。 As shown in FIG. 11F, a metal cap film 22 is formed.
Similar to the first embodiment, step S2 in FIG. 5 is performed, and the resin substrate 10 is immersed in a liquid bath of a catalytically active solution containing Pd ions.
In the catalyst activation treatment, it is ideal that Pd precipitates only on the surface of the Cu material 13. However, the organic insulating film 11 has been subjected to treatments that affect the surface such as dry etching and wet etching in order to form wiring and the like. It is considered that Pd is precipitated. Since various additives are included in the organic insulating film, the organic insulating film does not have a stable structure like a silicon oxide film, for example, and there is a high possibility that Pd is locally deposited. In the present embodiment, the inorganic insulating film 23 having a stable structure such as a silicon oxide film is formed so as to cover the surface of the organic insulating film 11. In the catalyst activation process, Pd is not deposited on the surface of the inorganic insulating film 23, but Pd is deposited only on the upper surface of the Cu material 13 of the wiring 21a and the connection plug 21b.

第１の実施形態と同様に、図５のステップＳ３で樹脂基板１０を水洗浄した後、ステップＳ４により、無電解メッキ液の液浴に樹脂基板１０を浸漬して無電解メッキ処理する。
ステップＳ２の触媒活性化処理において、配線２１ａ及び接続プラグ２１ｂのＣｕ材料１３の上面のみにＰｄが析出し、有機絶縁膜１１を覆う無機絶縁膜２３の表面及びバリア下地膜１２の表面にはＰｄは吸着しない。そのため、無電解メッキ処理により、Ｃｕ材料１３の上面にＰｄに無電解メッキ液のＣｏイオンが引き寄せられ、当該上面のみにＣｏが析出する。これにより、Ｃｕ材料１３の上面のみに、当該上面全体を均一な厚み（例えば５０ｎｍ〜１００ｎｍ程度）で覆う、Ｃｏを含むメタルキャップ膜２２が形成される。このようにメタルキャップ膜２２を形成することにより、隣り合う配線２１ａのメタルキャップ膜２２間における電気的接触が抑止される。配線２１ａ間のショートが確実に防止された状態で、メタルキャップ膜２２により配線２１ａから上層の有機絶縁膜１４内へのＣｕ拡散が抑制される。接続プラグ２１ｂについても同様である。 Similar to the first embodiment, after the resin substrate 10 is washed with water in step S3 of FIG. 5, the resin substrate 10 is immersed in an electroless plating solution bath to perform electroless plating treatment in step S4.
In the catalyst activation process in step S2, Pd is deposited only on the upper surface of the Cu material 13 of the wiring 21a and the connection plug 21b, and Pd is deposited on the surface of the inorganic insulating film 23 covering the organic insulating film 11 and the surface of the barrier base film 12. Does not adsorb. Therefore, by electroless plating, Co ions of the electroless plating solution are attracted to Pd on the upper surface of the Cu material 13, and Co is deposited only on the upper surface. Thereby, only the upper surface of the Cu material 13 is formed with a metal cap film 22 containing Co that covers the entire upper surface with a uniform thickness (for example, about 50 nm to 100 nm). By forming the metal cap film 22 in this way, electrical contact between the metal cap films 22 of the adjacent wirings 21a is suppressed. In a state where the short circuit between the wirings 21a is reliably prevented, the metal cap film 22 suppresses Cu diffusion from the wiring 21a into the upper organic insulating film 14. The same applies to the connection plug 21b.

そして、第１の実施形態と同様に、図５のステップＳ５により、樹脂基板１０を水洗浄及び薬液洗浄する。
以上により、ベアチップ１，２の上層配線層１ａ，２ａ上に、第１の配線層２１が形成される。第１の配線層２１は、有機絶縁膜１１及び無機絶縁膜２３の配線溝２４ａ内及びビア孔２４ｂ内を、バリア下地膜１２を介してＣｕ材料１３で充填してなる配線２１ａ及び接続プラグ２１ｂを有し、Ｃｕ材料１３の表面全体のみを覆うキャップ膜２２が形成されている。配線２１ａにより、ベアチップ１，２の上層配線層１ａ，２ａの接続プラグ３間が接続される。 Then, similarly to the first embodiment, the resin substrate 10 is washed with water and chemicals in step S5 of FIG.
Thus, the first wiring layer 21 is formed on the upper wiring layers 1a and 2a of the bare chips 1 and 2. The first wiring layer 21 includes a wiring 21a and a connection plug 21b formed by filling the wiring groove 24a and the via hole 24b of the organic insulating film 11 and the inorganic insulating film 23 with the Cu material 13 through the barrier base film 12. And a cap film 22 covering only the entire surface of the Cu material 13 is formed. The connection 21 between the upper wiring layers 1a and 2a of the bare chips 1 and 2 is connected by the wiring 21a.

続いて、第１の実施形態と同様に、図２（ａ）〜図２（ｂ）と同様の各工程を経て、図１０（ｂ）に示すように、第２の配線層７上にパッド電極８を形成する。
しかる後、樹脂基板１０のスクライブラインをダイシングして、一対のベアチップ１，２からなるＭＣＭの半導体チップを切り出し、一対のベアチップ１，２が第１の配線層２１の配線２１ａにより接続されてなる、ＭＣＭの半導体装置が形成される。 Subsequently, as in the first embodiment, the same steps as in FIGS. 2A to 2B are performed, and a pad is formed on the second wiring layer 7 as shown in FIG. 10B. The electrode 8 is formed.
Thereafter, the scribe line of the resin substrate 10 is diced to cut out an MCM semiconductor chip composed of a pair of bare chips 1 and 2, and the pair of bare chips 1 and 2 are connected by the wiring 21 a of the first wiring layer 21. , An MCM semiconductor device is formed.

以上説明したように、本実施形態によれば、多層配線構造における配線２１ａの有機絶縁膜１１，１４内へのＣｕ溶出及び配線間ショートの発生を抑止する信頼性の高いＭＣＭの半導体装置が実現する。   As described above, according to the present embodiment, a highly reliable MCM semiconductor device that suppresses the elution of Cu into the organic insulating films 11 and 14 of the wiring 21a and the occurrence of a short circuit between the wirings in the multilayer wiring structure is realized. To do.

（変形例）
以下、第２の実施形態の変形例について説明する。
本例では、第２の実施形態と同様に、ＭＣＭの半導体装置の構成について、その製造方法と共に説明するが、多層配線構造における配線層の構成が異なる点で第２の実施形態と相違する。
図１２は、第２の実施形態の変形例によるＭＣＭの半導体装置の製造方法の主要工程を示す概略断面図である。図１２（ａ）〜（ｃ）では、後述する第１の配線層３１下には樹脂基板１０のみを示し、ベアチップ１，２等の図示を省略する。図１２（ａ）〜（ｃ）は、図１２（ｄ）の配線３１ａの短手方向に沿った断面に相当する。なお、図１２（ａ）〜図１２（ｃ）の右端部分に、ビア孔２４ｂ、接続プラグ３１ｂの断面を付記する。また、図１２（ｄ）では、バリア下地膜１２及び後述するキャップメタル膜３２の図示を省略する。 (Modification)
Hereinafter, modifications of the second embodiment will be described.
In this example, as in the second embodiment, the configuration of the MCM semiconductor device will be described together with its manufacturing method, but differs from the second embodiment in that the configuration of the wiring layer in the multilayer wiring structure is different.
FIG. 12 is a schematic cross-sectional view showing the main steps of a method for manufacturing an MCM semiconductor device according to a modification of the second embodiment. 12A to 12C, only the resin substrate 10 is shown below the first wiring layer 31 described later, and the bare chips 1 and 2 are not shown. 12A to 12C correspond to cross sections along the short direction of the wiring 31a of FIG. In addition, the cross section of the via hole 24b and the connection plug 31b is added to the right end portion of FIGS. Further, in FIG. 12D, illustration of the barrier underlayer film 12 and a cap metal film 32 described later is omitted.

初めに、第２の実施形態と同様に、第１の実施形態の図１（ａ）と同様の工程を実行し、ベアチップ１，２を樹脂基板１０の表面に再構築する。   First, similarly to the second embodiment, the same steps as those in FIG. 1A of the first embodiment are executed, and the bare chips 1 and 2 are reconstructed on the surface of the resin substrate 10.

続いて、ベアチップ１，２上に多層配線構造を形成する。多層配線構造は、複数の配線層を積層して形成する。各配線層は、ダマシン法、ここではシングルダマシン法により形成する。
先ず、第２の実施形態と同様に、図１１（ａ）〜（ｄ）の各工程を実行する。 Subsequently, a multilayer wiring structure is formed on the bare chips 1 and 2. The multilayer wiring structure is formed by laminating a plurality of wiring layers. Each wiring layer is formed by a damascene method, here a single damascene method.
First, similarly to the second embodiment, each step of FIGS. 11A to 11D is executed.

図１２（ａ），（ｂ）に示すように、配線３１ａ及び接続プラグ３１ｂを形成する。
先ず、図１２（ａ）のように、無機絶縁膜２３の表面が露出するまで、Ｃｕ材料１３及びバリア下地膜１２をＣＭＰで除去する。
次に図１２（ｂ）のように、Ｃｕ材料１３及びバリア下地膜１２よりも無機絶縁膜２３の方が研磨速度が大きくなる研磨剤を選択して用い、無機絶縁膜２３の表面をＣＭＰで除去する。このとき、上記の研磨速度の違いに起因して、Ｃｕ材料１３及びバリア下地膜１２は殆ど研磨されずに無機絶縁膜２３が研磨される。これにより、配線溝２４ａ内及びビア孔２４ｂ内において、Ｃｕ材料１３の上面が無機絶縁膜２３の表面から上方に突出し、当該上面の配線幅方向の中央部位が端部位よりも厚くなる（上に凸形状となる）ようにＣｕ材料１３が残存する。 As shown in FIGS. 12A and 12B, wirings 31a and connection plugs 31b are formed.
First, as shown in FIG. 12A, the Cu material 13 and the barrier base film 12 are removed by CMP until the surface of the inorganic insulating film 23 is exposed.
Next, as shown in FIG. 12B, a polishing agent that has a higher polishing rate than the Cu material 13 and the barrier underlayer 12 is selected and used, and the surface of the inorganic insulating film 23 is subjected to CMP. Remove. At this time, due to the difference in the polishing speed, the inorganic insulating film 23 is polished without substantially polishing the Cu material 13 and the barrier base film 12. Thereby, in the wiring groove 24a and the via hole 24b, the upper surface of the Cu material 13 protrudes upward from the surface of the inorganic insulating film 23, and the central portion of the upper surface in the wiring width direction is thicker than the end portion (upward). The Cu material 13 remains so as to have a convex shape.

以上により、配線溝２４ａ内をバリア下地膜１２を介してＣｕ材料１３で充填してなる配線３１ａと、ビア孔２４ｂ内をバリア下地膜１２を介してＣｕ材料１３で充填してなる接続プラグ３１ｂとが形成される。配線３１ａ及び接続プラグ３１ｂは、そのＣｕ材料１３の上面が無機絶縁膜２３の表面から突出する、上に凸形状に形成される。   As described above, the wiring 31a is filled with the Cu material 13 via the barrier underlayer film 12 in the wiring groove 24a, and the connection plug 31b is filled with the Cu material 13 via the barrier underlayer film 12 in the via hole 24b. And are formed. The wiring 31 a and the connection plug 31 b are formed in a convex shape with the upper surface of the Cu material 13 protruding from the surface of the inorganic insulating film 23.

図１２（ｃ）に示すように、メタルキャップ膜３２を形成する。
第２の実施形態と同様に、第１の実施形態の図５のステップＳ２を行い、Ｐｄイオンを含有する触媒活性液の液浴に樹脂基板１０を浸漬する。
本例では、有機絶縁膜１１上を覆う無機絶縁膜２３が形成され、且つ配線３１ａ及び接続プラグ３１ｂのＣｕ材料１３の上面が無機絶縁膜２３の表面から突出する、上に凸形状に形成された状態で、ステップＳ２を行う。この場合、触媒活性液が配線３１ａ及び接続プラグ３１ｂの上面全体に均一に行き渡ると共に、無機絶縁膜２３の存在により無機絶縁膜２３上における触媒活性液のＰｄの析出が確実に抑止され、配線３１ａ及び接続プラグ３１ｂの上面上のみに当該上面全体に均一にＰｄが析出する。 As shown in FIG. 12C, a metal cap film 32 is formed.
Similar to the second embodiment, step S2 of FIG. 5 of the first embodiment is performed, and the resin substrate 10 is immersed in a liquid bath of a catalytically active solution containing Pd ions.
In this example, the inorganic insulating film 23 covering the organic insulating film 11 is formed, and the upper surface of the Cu material 13 of the wiring 31a and the connection plug 31b is formed to protrude upward from the surface of the inorganic insulating film 23. In the state, step S2 is performed. In this case, the catalyst active liquid uniformly spreads over the upper surfaces of the wiring 31a and the connection plug 31b, and the presence of the inorganic insulating film 23 reliably suppresses the precipitation of Pd of the catalyst active liquid on the inorganic insulating film 23, thereby causing the wiring 31a. In addition, Pd is deposited uniformly only on the upper surface of the connection plug 31b.

第２の実施形態と同様に、第１の実施形態の図５のステップＳ３で樹脂基板１０を水洗浄した後、ステップＳ４により、無電解メッキ液の液浴に樹脂基板１０を浸漬して無電解メッキ処理する。
ステップＳ２の触媒活性化処理において、配線３１ａ及び接続プラグ３１ｂのＣｕ材料１３の上面のみに当該上面全体に均一にＰｄが析出し、有機絶縁膜１１を覆う無機絶縁膜２３の表面及びバリア下地膜１２の表面にはＰｄは物理的に吸着しない。そのため、無電解メッキ処理により、Ｃｕ材料１３の上面にＰｄに無電解メッキ液のＣｏイオンが引き寄せられ、当該上面のみに均一にＣｏが析出する。これにより、Ｃｕ材料１３の上面のみに、当該上面全体を均一な厚み（例えば５０ｎｍ〜１００ｎｍ程度）で覆う、Ｃｏを含むメタルキャップ膜３２が形成される。このようにメタルキャップ膜３２を形成することにより、隣り合う配線３１ａのメタルキャップ膜２２間における電気的接触が確実に抑止される。配線３１ａ間のショートが確実に防止された状態で、メタルキャップ膜３２により配線３１ａから上層の有機絶縁膜１４内へのＣｕ拡散が抑制される。接続プラグ３１ｂについても同様である。 Similarly to the second embodiment, after the resin substrate 10 is washed with water in step S3 of FIG. 5 of the first embodiment, the resin substrate 10 is immersed in an electroless plating solution bath in step S4. Electrolytic plating treatment.
In the catalyst activation process of step S2, Pd is uniformly deposited on only the upper surface of the Cu material 13 of the wiring 31a and the connection plug 31b, and the surface of the inorganic insulating film 23 covering the organic insulating film 11 and the barrier base film Pd is not physically adsorbed on the surface of 12. Therefore, by electroless plating, Co ions of the electroless plating solution are attracted to Pd on the upper surface of the Cu material 13, and Co is uniformly deposited only on the upper surface. Thereby, only the upper surface of the Cu material 13 is formed with a metal cap film 32 containing Co that covers the entire upper surface with a uniform thickness (for example, about 50 nm to 100 nm). By forming the metal cap film 32 in this way, electrical contact between the metal cap films 22 of the adjacent wirings 31a is reliably suppressed. In a state where the short circuit between the wirings 31a is surely prevented, Cu diffusion from the wiring 31a into the upper organic insulating film 14 is suppressed by the metal cap film 32. The same applies to the connection plug 31b.

そして、第２の実施形態と同様に、第１の実施形態の図５のステップＳ５により、樹脂基板１０を水洗浄及び薬液洗浄する。
以上により、ベアチップ１，２の上層配線層１ａ，２ａ上に、第１の配線層３１が形成される。第１の配線層３１は、有機絶縁膜１１及び無機絶縁膜２３の配線溝２４ａ内及びビア孔２４ｂ内を、バリア下地膜１２を介してＣｕ材料１３で充填してなる配線３１ａ及び接続プラグ３１ｂを有し、Ｃｕ材料１３の表面全体のみを覆うキャップ膜３２が形成されている。配線３１ａにより、ベアチップ１，２の上層配線層１ａ，２ａの接続プラグ３間が接続される。 Then, similarly to the second embodiment, the resin substrate 10 is washed with water and chemicals in step S5 of FIG. 5 of the first embodiment.
Thus, the first wiring layer 31 is formed on the upper wiring layers 1a and 2a of the bare chips 1 and 2. The first wiring layer 31 includes a wiring 31a and a connection plug 31b formed by filling the wiring groove 24a and the via hole 24b of the organic insulating film 11 and the inorganic insulating film 23 with the Cu material 13 through the barrier base film 12. And a cap film 32 that covers only the entire surface of the Cu material 13 is formed. The connection plugs 3 of the upper wiring layers 1a and 2a of the bare chips 1 and 2 are connected by the wiring 31a.

続いて、第２の実施形態と同様に、第１の実施形態の図１（ｃ）〜図２（ｂ）と同様の各工程を経て、図１２（ｄ）に示すように、第２の配線層７上にパッド電極８を形成する。
しかる後、樹脂基板１０のスクライブラインをダイシングして、一対のベアチップ１，２からなるＭＣＭの半導体チップを切り出し、一対のベアチップ１，２が第１の配線層２１の配線３１ａにより接続されてなる、ＭＣＭの半導体装置が形成される。 Subsequently, similarly to the second embodiment, the respective steps similar to those in FIGS. 1C to 2B of the first embodiment are performed, and as shown in FIG. A pad electrode 8 is formed on the wiring layer 7.
Thereafter, the scribe line of the resin substrate 10 is diced to cut out an MCM semiconductor chip composed of a pair of bare chips 1 and 2, and the pair of bare chips 1 and 2 are connected by the wiring 31 a of the first wiring layer 21. , An MCM semiconductor device is formed.

（実験例）
第１の配線層３１の配線３１ａの不良発生率について、その上面の突出量を変えて行ったＨＡＳＴ試験の結果について説明する。
本例による配線３１ａを図１３に示す。ここで、無機絶縁膜２３の表面からメタルキャップ膜３２の中央部位（最も高い位置）までの高さを、配線３１ａの突出量ｈとして定義する。ここでは、突出量ｈを４ｎｍ、１５ｎｍ、７４ｎｍとした場合について調べた。 (Experimental example)
With respect to the defect occurrence rate of the wiring 31a of the first wiring layer 31, the result of the HAST test performed by changing the protruding amount of the upper surface will be described.
The wiring 31a according to this example is shown in FIG. Here, the height from the surface of the inorganic insulating film 23 to the central portion (the highest position) of the metal cap film 32 is defined as the protruding amount h of the wiring 31a. Here, the case where the protrusion amount h was 4 nm, 15 nm, and 74 nm was examined.

ＨＡＳＴ試験では、第１の実施形態の実験例１，２と同様に図８に示すような配線パターン１１１を用い、配線１１２が、突出量ｈが上記のように設定された配線３１ａにそれぞれ対応している。
ＨＡＳＴ試験の結果を以下の表３に示す。 In the HAST test, the wiring pattern 111 as shown in FIG. 8 is used as in the experimental examples 1 and 2 of the first embodiment, and the wiring 112 corresponds to the wiring 31a in which the protruding amount h is set as described above. doing.
The results of the HAST test are shown in Table 3 below.

Figure 0005824808
Figure 0005824808

このように、突出量ｈが４ｎｍの配線３１ａでも比較的良好な試験結果を示すが、突出量ｈが１５ｎｍ、７４ｎｍの配線３１ａでは、格段に優れた試験結果となった。突出量ｈを３００ｎｍよりも大きく形成することは、ダマシン法による配線形成として現実的でないと考えられる、以上より、突出量ｈを１５ｎｍ以上３００ｎｍ以下に規定することにより、配線間のショートの頻度が極めて少なく、配線として高い信頼性が認められることが判明した。   As described above, the wiring 31a with the protrusion amount h of 4 nm shows a comparatively good test result, but the wiring 31a with the protrusion amount h of 15 nm and 74 nm shows a remarkably excellent test result. It is considered that forming the protrusion amount h larger than 300 nm is not practical as wiring formation by the damascene method. From the above, by defining the protrusion amount h to 15 nm or more and 300 nm or less, the frequency of short circuit between wirings can be reduced. It was found that there was very little and high reliability was recognized as wiring.

以上説明したように、本例によれば、多層配線構造における配線３１ａの有機絶縁膜１１，１４内へのＣｕ溶出及び配線間ショートの発生を抑止する信頼性の高いＭＣＭの半導体装置が実現する。   As described above, according to this example, a highly reliable MCM semiconductor device that suppresses the elution of Cu into the organic insulating films 11 and 14 of the wiring 31a and the occurrence of a short circuit between the wirings in the multilayer wiring structure is realized. .

以下、諸態様を付記としてまとめて記載する。   Hereinafter, various aspects will be collectively described as additional notes.

（付記１）有機材料からなる第１の絶縁膜と、
前記第１の絶縁膜内に形成された、Ｃｕを含有する導電材料からなる配線と
を含み、
前記配線は、その上面が前記第１の絶縁膜の表面から上方に突出しており、
前記上面上に、前記第１の絶縁膜に対してＣｕよりも難拡散性の金属を含有する導電材料からなるキャップ膜が形成されていることを特徴とする半導体装置。 (Appendix 1) a first insulating film made of an organic material;
A wiring made of a conductive material containing Cu formed in the first insulating film,
The wiring has an upper surface protruding upward from the surface of the first insulating film,
A cap film made of a conductive material containing a metal that is more difficult to diffuse than Cu with respect to the first insulating film is formed on the upper surface.

（付記２）前記配線は、前記上面の配線幅方向の中央部位が端部位よりも厚く形成されていることを特徴とする付記１に記載の半導体装置。   (Supplementary note 2) The semiconductor device according to supplementary note 1, wherein the wiring is formed such that a central portion of the top surface in the wiring width direction is thicker than an end portion.

（付記３）前記キャップ膜の配線幅方向の中央部位における前記第１の絶縁膜の表面からの高さが２５ｎｍ以上３００ｎｍ以下とされていることを特徴とする付記１又は２に記載の半導体装置。   (Supplementary note 3) The semiconductor device according to Supplementary note 1 or 2, wherein a height from a surface of the first insulating film at a central portion in the wiring width direction of the cap film is set to 25 nm or more and 300 nm or less. .

（付記４）前記配線間における前記第１の絶縁膜上に形成された、無機材料からなる第２の絶縁膜を更に含み、
前記配線は、その上面が前記第２の絶縁膜の表面から突出していることを特徴とする付記１〜３のいずれか１項に記載の半導体装置。 (Additional remark 4) The 2nd insulating film which consists of an inorganic material formed on the 1st insulating film between the wiring is further included,
4. The semiconductor device according to claim 1, wherein an upper surface of the wiring protrudes from a surface of the second insulating film.

（付記５）前記キャップ膜の前記難拡散性の金属は、Ｎｉ，Ｎｉ−Ｐ，Ｎｉ−Ｗ，Ｎｉ−Ｂ，Ｎｉ−Ｗ−Ｐ，Ｎｉ−Ｗ−Ｂ，Ｃｏ，Ｃｏ−Ｐ，Ｃｏ−Ｗ，Ｃｏ−Ｂ，Ｃｏ−Ｗ−Ｐ，Ｃｏ−Ｗ−Ｂから選ばれた少なくとも１種であることを特徴とする付記１〜４のいずれか１項に記載の半導体装置。   (Additional remark 5) The said non-diffusible metal of the said cap film | membrane is Ni, Ni-P, Ni-W, Ni-B, Ni-WP, Ni-WB, Co, Co-P, Co-. The semiconductor device according to any one of appendices 1 to 4, wherein the semiconductor device is at least one selected from W, Co-B, Co-WP, and Co-WB.

（付記６）有機材料からなる第１の絶縁膜と、
前記第１の絶縁膜内に形成された、Ｃｕを含有する導電材料からなる配線と
を含み、
前記配線間における前記第１の絶縁膜上に、無機材料からなる第２の絶縁膜が形成されており、
前記配線の上面上に、前記第１の絶縁膜に対してＣｕよりも難拡散性の金属を含有する導電材料からなるキャップ膜が形成されていることを特徴とする半導体装置。 (Appendix 6) a first insulating film made of an organic material;
A wiring made of a conductive material containing Cu formed in the first insulating film,
A second insulating film made of an inorganic material is formed on the first insulating film between the wirings;
A cap film made of a conductive material containing a metal that is harder to diffuse than Cu with respect to the first insulating film is formed on an upper surface of the wiring.

（付記７）前記配線は、その上面の配線幅方向の中央部位が端部位よりも厚く形成されると共に、前記上面が前記第１の絶縁膜の表面から上方に突出しており、
前記キャップ膜の配線幅方向の中央部位における前記第２の絶縁膜の表面からの高さが１５ｎｍ以上３００ｎｍ以下とされていることを特徴とする付記６に記載の半導体装置。 (Appendix 7) The wiring has a central portion in the wiring width direction on the upper surface formed thicker than the end portion, and the upper surface protrudes upward from the surface of the first insulating film,
The semiconductor device according to appendix 6, wherein a height from a surface of the second insulating film at a central portion in the wiring width direction of the cap film is 15 nm or more and 300 nm or less.

（付記８）前記キャップ膜の前記難拡散性の金属は、Ｎｉ，Ｎｉ−Ｐ，Ｎｉ−Ｗ，Ｎｉ−Ｂ，Ｎｉ−Ｗ−Ｐ，Ｎｉ−Ｗ−Ｂ，Ｃｏ，Ｃｏ−Ｐ，Ｃｏ−Ｗ，Ｃｏ−Ｂ，Ｃｏ−Ｗ−Ｐ，Ｃｏ−Ｗ−Ｂから選ばれた少なくとも１種であることを特徴とする付記６又は７に記載の半導体装置。   (Supplementary Note 8) The hard-to-diffuse metal of the cap film is Ni, Ni-P, Ni-W, Ni-B, Ni-WP, Ni-WB, Co, Co-P, Co- The semiconductor device according to appendix 6 or 7, wherein the semiconductor device is at least one selected from W, Co-B, Co-WP, and Co-WB.

（付記９）前記第２の絶縁膜の前記無機材料は、ＳｉＯ2，ＳｉＮ，ＳｉＯＮ，Ａｌ2Ｏ3，ＳｉＣ，ＳｉＯＣから選ばれた少なくとも１種であることを特徴とする付記６〜８のいずれか１項に記載の半導体装置。 The inorganic material (Note 9) said second insulating film, SiO 2, SiN, SiON, Al 2 O 3, SiC, of Appendix 6-8, characterized in that at least one selected from SiOC The semiconductor device according to any one of the above.

（付記１０）有機材料からなる第１の絶縁膜を形成する工程と、
前記第１の絶縁膜内に、Ｃｕを含有する導電材料からなり、上面が前記第１の絶縁膜の表面から上方に突出する形状に配線を形成する工程と、
前記上面上に、前記第１の絶縁膜に対してＣｕよりも難拡散性の金属を含有する導電材料からなるキャップ膜を形成する工程と
を含むことを特徴とする半導体装置の製造方法。 (Additional remark 10) The process of forming the 1st insulating film which consists of organic materials,
Forming a wiring in the first insulating film made of a conductive material containing Cu and having an upper surface protruding upward from the surface of the first insulating film;
Forming a cap film made of a conductive material containing a metal that is less diffusible than Cu with respect to the first insulating film on the upper surface.

（付記１１）前記配線は、前記上面の配線幅方向の中央部位が端部位よりも厚く形成されることを特徴とする付記１０に記載の半導体装置の製造方法。   (Additional remark 11) The said wiring is a manufacturing method of the semiconductor device of Additional remark 10 characterized by the center part of the wiring width direction of the said upper surface being formed thicker than an edge part.

（付記１２）前記キャップ膜を形成する工程は、
前記第１の絶縁膜の表面から露出する前記配線の前記上面を触媒活性化処理する工程と、
無電解メッキ法により前記上面上のみに前記キャップ膜を形成する工程と
を含むことを特徴とする付記１０又は１１に記載の半導体装置の製造方法。 (Appendix 12) The step of forming the cap film includes
Catalytic activation treatment of the upper surface of the wiring exposed from the surface of the first insulating film;
The method for manufacturing a semiconductor device according to appendix 10 or 11, further comprising: forming the cap film only on the upper surface by an electroless plating method.

（付記１３）前記触媒活性化処理では、Ｐｄ，Ｐｔ，Ｉｒ，Ｍｏから選ばれた少なくとも１種の金属イオンを含有する触媒活性液を用いることを特徴とする付記１２に記載の半導体装置の製造方法。   (Additional remark 13) The said catalyst activation process uses the catalyst active liquid containing the at least 1 sort (s) of metal ion chosen from Pd, Pt, Ir, and Mo, The manufacture of the semiconductor device of Additional remark 12 characterized by the above-mentioned. Method.

（付記１４）前記キャップ膜の前記難拡散性の金属は、Ｎｉ，Ｎｉ−Ｐ，Ｎｉ−Ｗ，Ｎｉ−Ｂ，Ｎｉ−Ｗ−Ｐ，Ｎｉ−Ｗ−Ｂ，Ｃｏ，Ｃｏ−Ｐ，Ｃｏ−Ｗ，Ｃｏ−Ｂ，Ｃｏ−Ｗ−Ｐ，Ｃｏ−Ｗ−Ｂから選ばれた少なくとも１種であることを特徴とする付記１０〜１３のいずれか１項に記載の半導体装置の製造方法。   (Supplementary Note 14) The hard-to-diffuse metal of the cap film is Ni, Ni-P, Ni-W, Ni-B, Ni-WP, Ni-WB, Co, Co-P, Co- 14. The method of manufacturing a semiconductor device according to any one of appendices 10 to 13, wherein the method is at least one selected from W, Co-B, Co-WP, and Co-WB.

（付記１５）前記第１の絶縁膜を形成した後、前記配線を形成する前に、前記第１の絶縁膜上に無機材料からなる第２の絶縁膜を形成する工程を更に含むことを特徴とする付記９〜１２のいずれか１項に記載の半導体装置の製造方法。   (Supplementary Note 15) The method further includes the step of forming a second insulating film made of an inorganic material on the first insulating film after forming the first insulating film and before forming the wiring. The method for manufacturing a semiconductor device according to any one of appendices 9 to 12.

（付記１６）有機材料からなる第１の絶縁膜と、
前記第１の絶縁膜上に無機材料からなる第２の絶縁膜を形成する工程と、
前記第１の絶縁膜内に、Ｃｕを含有する導電材料からなる配線を形成する工程と、
前記配線の上面上に、前記第１の絶縁膜に対してＣｕよりも難拡散性の金属を含有する導電材料からなるキャップ膜を形成する工程と
を含むことを特徴とする半導体装置の製造方法。 (Supplementary Note 16) a first insulating film made of an organic material;
Forming a second insulating film made of an inorganic material on the first insulating film;
Forming a wiring made of a conductive material containing Cu in the first insulating film;
Forming a cap film made of a conductive material containing a metal that is less diffusible than Cu with respect to the first insulating film on the upper surface of the wiring. .

（付記１７）前記キャップ膜を形成する工程は、
前記第２の絶縁膜の表面から露出する前記配線の前記上面を触媒活性化処理する工程と、
無電解メッキ法により前記上面上のみに前記キャップ膜を形成する工程と
を含むことを特徴とする付記１６に記載の半導体装置の製造方法。 (Supplementary Note 17) The step of forming the cap film includes:
Catalytic activation treatment of the upper surface of the wiring exposed from the surface of the second insulating film;
The method of manufacturing a semiconductor device according to appendix 16, further comprising: forming the cap film only on the upper surface by an electroless plating method.

（付記１８）前記触媒活性化処理では、Ｐｄ，Ｐｔ，Ｉｒ，Ｍｏから選ばれた少なくとも１種の金属イオンを含有する触媒活性液を用いることを特徴とする付記１７に記載の半導体装置の製造方法。   (Additional remark 18) The said catalyst activation process uses the catalyst active liquid containing the at least 1 sort (s) of metal ion selected from Pd, Pt, Ir, and Mo, The manufacturing of the semiconductor device of Additional remark 17 characterized by the above-mentioned. Method.

（付記１９）前記キャップ膜の前記難拡散性の金属は、Ｎｉ，Ｎｉ−Ｐ，Ｎｉ−Ｗ，Ｎｉ−Ｂ，Ｎｉ−Ｗ−Ｐ，Ｎｉ−Ｗ−Ｂ，Ｃｏ，Ｃｏ−Ｐ，Ｃｏ−Ｗ，Ｃｏ−Ｂ，Ｃｏ−Ｗ−Ｐ，Ｃｏ−Ｗ−Ｂから選ばれた少なくとも１種であることを特徴とする付記１６〜１８のいずれか１項に記載の半導体装置の製造方法。   (Supplementary Note 19) The hardly diffusible metal of the cap film is Ni, Ni-P, Ni-W, Ni-B, Ni-WP, Ni-WB, Co, Co-P, Co- 19. The method of manufacturing a semiconductor device according to any one of appendices 16 to 18, wherein the method is at least one selected from W, Co-B, Co-WP, and Co-WB.

１，２ ベアチップ
１ａ，２ａ 上層配線層
３，１５ 接続プラグ
４ａ，２１ａ，３１ａ，１０１，１０３，１１２ 配線
４ｂ，２１ｂ，３１ｂ 接続プラグ
５，２２，３２，１０２ キャップメタル膜
６，２１，３１ 第１の配線層
７ 第２の配線層
８ パッド電極
１０ 樹脂基板
１０ａ 有機絶縁膜
１１，１４ 有機絶縁膜
１１ａ，２４ａ 配線溝
１２ バリア下地膜
１３ Ｃｕ材料
２３ 無機絶縁膜
２４ｂ ビア孔
１１１ 配線パターン 1, 2 Bare chips 1a, 2a Upper wiring layers 3, 15 Connection plugs 4a, 21a, 31a, 101, 103, 112 Wirings 4b, 21b, 31b Connection plugs 5, 22, 32, 102 Cap metal films 6, 21, 31 1 wiring layer 7 second wiring layer 8 pad electrode 10 resin substrate 10a organic insulating films 11 and 14 organic insulating films 11a and 24a wiring trench 12 barrier base film 13 Cu material 23 inorganic insulating film 24b via hole 111 wiring pattern

Claims (7)

有機材料からなる第１の絶縁膜と、
前記第１の絶縁膜内に形成された、Ｃｕを含有する導電材料からなる配線と
を含み、
前記配線は、配線幅及び配線間隔が１μｍ〜２μｍであり、その上面が前記第１の絶縁膜の表面から上方に突出しており、
前記上面上に、前記第１の絶縁膜に対してＣｕよりも難拡散性の金属を含有する導電材料からなるキャップ膜が形成されており、
前記キャップ膜の配線幅方向の中央部位における前記第１の絶縁膜の表面からの高さが２５ｎｍ以上３００ｎｍ以下とされていることを特徴とする半導体装置。 A first insulating film made of an organic material;
A wiring made of a conductive material containing Cu formed in the first insulating film,
The wiring has a wiring width and a wiring interval of 1 μm to 2 μm, and its upper surface protrudes upward from the surface of the first insulating film,
A cap film made of a conductive material containing a metal that is less diffusible than Cu with respect to the first insulating film is formed on the upper surface,
A semiconductor device, wherein a height from a surface of the first insulating film at a central portion in the wiring width direction of the cap film is 25 nm or more and 300 nm or less. 前記配線は、前記上面の配線幅方向の中央部位が端部位よりも厚く形成されていることを特徴とする請求項１に記載の半導体装置。   The semiconductor device according to claim 1, wherein the wiring is formed such that a central portion of the upper surface in the wiring width direction is thicker than an end portion. 有機材料からなる第１の絶縁膜と、
前記第１の絶縁膜内に形成された、Ｃｕを含有する導電材料からなる配線と、
前記配線間における前記第１の絶縁膜上に形成された、無機材料からなる第２の絶縁膜と
を含み、
前記配線は、配線幅及び配線間隔が１μｍ〜２μｍであり、その上面が前記第２の絶縁膜の表面から突出しており、
前記上面上に、前記第１の絶縁膜に対してＣｕよりも難拡散性の金属を含有する導電材料からなるキャップ膜が形成されており、
前記キャップ膜の配線幅方向の中央部位における前記第２の絶縁膜の表面からの高さが１５ｎｍ以上３００ｎｍ以下とされていることを特徴とする請求項１又は２に記載の半導体装置。 A first insulating film made of an organic material;
A wiring made of a conductive material containing Cu formed in the first insulating film;
A second insulating film made of an inorganic material, formed on the first insulating film between the wirings,
The wiring has a wiring width and a wiring interval of 1 μm to 2 μm, and its upper surface protrudes from the surface of the second insulating film,
A cap film made of a conductive material containing a metal that is less diffusible than Cu with respect to the first insulating film is formed on the upper surface,
3. The semiconductor device according to claim 1, wherein a height from a surface of the second insulating film at a central portion in the wiring width direction of the cap film is set to 15 nm or more and 300 nm or less. 有機材料からなる第１の絶縁膜を形成する工程と、
前記第１の絶縁膜内に、Ｃｕを含有する導電材料からなり、配線幅及び配線間隔が１μｍ〜２μｍであり、上面が前記第１の絶縁膜の表面から上方に突出する形状に配線を形成する工程と、
前記上面上に、前記第１の絶縁膜に対してＣｕよりも難拡散性の金属を含有する導電材料からなるキャップ膜を形成する工程と
を含み、
前記キャップ膜の配線幅方向の中央部位における前記第１の絶縁膜の表面からの高さが２５ｎｍ以上３００ｎｍ以下とされることを特徴とする半導体装置の製造方法。 Forming a first insulating film made of an organic material;
The first insulating film is made of a conductive material containing Cu, has a wiring width and a wiring interval of 1 μm to 2 μm, and has an upper surface protruding upward from the surface of the first insulating film. And a process of
Forming a cap film made of a conductive material containing a metal that is less diffusible than Cu with respect to the first insulating film on the upper surface,
A method of manufacturing a semiconductor device, wherein a height from a surface of the first insulating film at a central portion in the wiring width direction of the cap film is set to 25 nm or more and 300 nm or less. 前記配線は、前記上面の配線幅方向の中央部位が端部位よりも厚く形成されることを特徴とする請求項４に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 4, wherein the wiring is formed such that a central portion of the upper surface in the wiring width direction is thicker than an end portion. 前記キャップ膜を形成する工程は、
前記第１の絶縁膜の表面から露出する前記配線の前記上面を触媒活性化処理する工程と、
無電解メッキ法により前記上面上のみに前記キャップ膜を形成する工程と
を含むことを特徴とする請求項４又は５に記載の半導体装置の製造方法。 The step of forming the cap film includes:
Catalytic activation treatment of the upper surface of the wiring exposed from the surface of the first insulating film;
The method of manufacturing a semiconductor device according to claim 4, further comprising: forming the cap film only on the upper surface by an electroless plating method. 有機材料からなる第１の絶縁膜と、
前記第１の絶縁膜上に無機材料からなる第２の絶縁膜を形成する工程と、
前記第１の絶縁膜内に、配線幅及び配線間隔が１μｍ〜２μｍであり、Ｃｕを含有する導電材料からなる配線を形成する工程と、
前記配線の上面上に、前記第１の絶縁膜に対してＣｕよりも難拡散性の金属を含有する導電材料からなるキャップ膜を形成する工程と
を含み、
前記配線は、上面が前記第２の絶縁膜の表面から上方に突出する形状に形成され、
前記キャップ膜の配線幅方向の中央部位における前記第２の絶縁膜の表面からの高さが１５ｎｍ以上３００ｎｍ以下とされることを特徴とする半導体装置の製造方法。 A first insulating film made of an organic material;
Forming a second insulating film made of an inorganic material on the first insulating film;
Forming a wiring made of a conductive material having a wiring width and a wiring interval of 1 μm to 2 μm in the first insulating film, and containing Cu;
Forming a cap film made of a conductive material containing a metal that is less diffusible than Cu with respect to the first insulating film on the upper surface of the wiring, and
The wiring is formed in a shape whose upper surface protrudes upward from the surface of the second insulating film,
A method of manufacturing a semiconductor device, wherein a height from a surface of the second insulating film at a central portion in the wiring width direction of the cap film is set to 15 nm or more and 300 nm or less.
JP2011002432A 2011-01-07 2011-01-07 Semiconductor device and manufacturing method thereof Expired - Fee Related JP5824808B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011002432A JP5824808B2 (en) 2011-01-07 2011-01-07 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011002432A JP5824808B2 (en) 2011-01-07 2011-01-07 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2012146752A JP2012146752A (en) 2012-08-02
JP5824808B2 true JP5824808B2 (en) 2015-12-02

Family

ID=46790052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011002432A Expired - Fee Related JP5824808B2 (en) 2011-01-07 2011-01-07 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5824808B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6741063B2 (en) * 2016-03-25 2020-08-19 日立化成株式会社 Organic interposer and method for manufacturing organic interposer

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332422A (en) * 2002-05-13 2003-11-21 Sony Corp Semiconductor device and its manufacturing method
JP3647853B1 (en) * 2003-10-24 2005-05-18 沖電気工業株式会社 Wiring structure of semiconductor device and manufacturing method thereof
JP2006041453A (en) * 2004-06-22 2006-02-09 Ebara Corp Method and apparatus for wiring formation
JP2006156592A (en) * 2004-11-26 2006-06-15 Oki Electric Ind Co Ltd Method for manufacturing semiconductor device
JP4878518B2 (en) * 2006-07-28 2012-02-15 ルネサスエレクトロニクス株式会社 Semiconductor device and manufacturing method thereof
JP2009158657A (en) * 2007-12-26 2009-07-16 Renesas Technology Corp Wiring structure and wiring method thereof

Also Published As

Publication number Publication date
JP2012146752A (en) 2012-08-02

Similar Documents

Publication Publication Date Title
US7416974B2 (en) Method of manufacturing semiconductor device, and semiconductor device
US20170110369A1 (en) Electronic device and method for producing same
KR20070096016A (en) Interconnect structures with bond-pads and methods of forming bump sites on bond-pads
JPWO2018163913A1 (en) Method of manufacturing contact pad, method of manufacturing semiconductor device using the same, and semiconductor device
US9263326B2 (en) Interconnection structure and method of forming the same
JP2021093530A (en) Interposer, semiconductor package and method of manufacturing interposer
JP2004335998A (en) Metal wiring forming method of semiconductor element
JP5388478B2 (en) Semiconductor device
JP5824808B2 (en) Semiconductor device and manufacturing method thereof
KR20150116137A (en) Semicoductor device having through eleectrode capped by self-aligned protective layer
JP5938920B2 (en) Manufacturing method of semiconductor device
JP5891753B2 (en) Manufacturing method of semiconductor device
WO2014128793A1 (en) Semiconductor device and method of producing same
JP5720381B2 (en) Manufacturing method of semiconductor device
TWI783464B (en) Semiconductor structure and method of forming the same
WO2022142308A1 (en) Semiconductor structure and forming method therefor
KR100467815B1 (en) Semiconductor device and fabrication method thereof
JP2000277608A (en) Manufacture of semiconductor device
JPH08153690A (en) Semiconductor device, manufacture of semiconductor device and wiring formation
JP2004273593A (en) Semiconductor device and its fabricating process
JP2012204495A (en) Semiconductor device manufacturing method
KR100835428B1 (en) Method for fabricating a semiconductor including a fuse
KR101161665B1 (en) Method for forming multi layer metal wiring of semiconductor device
KR20110078186A (en) Method for fabricating system in package
KR20080047666A (en) Method for fabricating a semiconductor including a fuse

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140812

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141010

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150721

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150915

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150928

R150 Certificate of patent or registration of utility model

Ref document number: 5824808

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees