JP5820525B2 - 仮想計算機のスケジュールシステム及びその方法 - Google Patents
仮想計算機のスケジュールシステム及びその方法 Download PDFInfo
- Publication number
- JP5820525B2 JP5820525B2 JP2014507165A JP2014507165A JP5820525B2 JP 5820525 B2 JP5820525 B2 JP 5820525B2 JP 2014507165 A JP2014507165 A JP 2014507165A JP 2014507165 A JP2014507165 A JP 2014507165A JP 5820525 B2 JP5820525 B2 JP 5820525B2
- Authority
- JP
- Japan
- Prior art keywords
- virtual machine
- priority
- priority group
- schedule
- identifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
- G06F9/4887—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues involving deadlines, e.g. rate based, periodic
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
- Computer And Data Communications (AREA)
- Debugging And Monitoring (AREA)
Description
図1は本発明の実施形態の仮想マシンのスケジュール制御の全体構成図である。仮想マシンのスケジュール制御は、一つの仮想化システム1及び一つ端末2及び外部ネットワーク3から構成される。仮想化システム1は、1台の計算機で構成されている。計算機100は、メモリ101、プロセッサ102、記憶装置103、及び外部通信インタフェース104を備える。メモリ101内には、ホストオペレーティングシステム400(図中、ホストOSと略記)、VMスケジューラ制御プログラム300、及び、一つまたは複数の仮想マシン環境200(図中、VMと略記)が保持される。ホストOS400内には仮想化プログラム401が保持される。
図2は本発明の実施形態のVM内スケジュール管理テーブル301の構成を示す図である。VM内スケジュール管理テーブル301は、VM内スケジュール212とVMスケジューラ制御プログラム300内に保持され、計算機100内に作成されているVM200−AやVM200−Bの各VM200のAP211のスケジュール情報を保持する。
図3は本発明の実施形態のVM管理テーブル302の構成を示す図である。VM管理テーブル302は、仮想化プログラム401がVM200を実行するために用いる。
図4は本発明の実施形態のタイマ−管理テーブル303の構成を示す図である。タイマ−管理テーブル303は、VM200のゲストOS213が実行するAP211の中で実行優先度グループ「L1」に属しているAP211のタイマ−登録を仮想化プログラム401で行うために必要なテーブルである。「L1」のグループのAP211はリアルタイム性が必要なアプリケーションである。そのため、VM200のゲストOS213ではなく、ホストOS400の仮想化プログラム401で処理を行う。「L1」のグループに属しているAP211のタイマ−登録を、VM内スケジュール212が通知IF214を介してタイマ−イベント管理プログラム307に通知する。
図5は本発明の実施形態の割り込み管理テーブル304の構成を示す図である。仮想化システムにおいては前記AP211のリアルタイム性を保証するにはVM200が処理する割り込み数を制限する必要がある。後述する割り込み管理プログラム308によって管理される。
図6Aは本発明の実施形態の通知IF214の処理概要である。図6Bは、通知フォーマット500の構成を示す。優先度グループの最初のAP211の開始と最後のAP211の終了の際に通知フォーマット500にAP211の情報を格納し(503)、VMスケジューラ制御プログラム300に通知する(502)。通知によってホストOS400の仮想化プログラム401がVM200の実行順序を決定する。外部通信IF104からの割り込みとタイマ−イベントは仮想化プログラム401が処理し、VMスケジューラ制御プログラム300に通知する。VMスケジューラ制御プログラム300はVM管理テーブル302の優先度識別子3202に「L1」を設定し、Quota3208を設定し、通知IF214でVM200に通知する(501)。
図7は本発明の実施形態のVM内スケジュール212のフローチャートである。ホストOS400及びプロセッサ102は、VMスケジューラ制御プログラム300及びVM200を計算機100のメモリ101内に展開すると、VM200の処理を開始する。VM200が処理を始めるとゲストOS213の処理を始め、VM内スケジュール212の処理を始める。
図8は本発明の実施形態の図7に示した終了処理(1035)のフローチャートである。VM内スケジュール212は、VM内スケジュール管理テーブル301の優先度レベル識別子3104が優先度グループ内にあるAP211すべてを、ゲストOS213が起動するアプリケーションとしてVM内スケジュール212に登録する。
図9は本発明の実施形態の仮想化システム1の全体フローチャートである。仮想化システム1の全体処理は、VMスケジューラ制御プログラム300の起動処理及び、VMデッドライン管理プログラム306、タイマ−イベント管理プログラム307、割り込み管理プログラム308より成り立つ。
図10は本発明の実施形態のVMデッドライン管理プログラム306のフローチャートである。VM200のVM内スケジュール212から通知があれば(S301のY)、通知IF214からの通信フォーマット500の開始終了情報5005を読み取る(S302)。
図11は本発明の実施形態の実行VM選択(図10のS318)のフローチャートである。ホストOS400がプロセッサ102で処理するVM200を選択する。VM管理テーブル302から、優先度3202が「L1」のVM識別子3201を検索する(S401)。「L1」優先度を格納しているVM識別子3201がない場合(S401のY)、ランタイム3207が最小であるVM識別子3201と一致するVM内スケジュール管理テーブル301内のVM識別子3101の周期3102を読み込む(S402)。ホストOS400の時刻とTimestamp3209との差が周期3102の長さ以上、即ち、周期デッドライン以上であれば(S403のY)、VM識別子3201に対応する優先度識別子3202に最高優先度「L1」を格納する(S404)。優先度識別子3202から最優先度を持つVM識別子3201を検索する(S405)。
図12は本発明の実施形態のタイマ−イベント管理プログラム(307)のフローチャートである。タイマ−イベントの通知を待つ(S501)。VM200内のVM内スケジュール212からの通知の場合(S502のY)、通知フォーマット500の優先度レベル5003を読み込み(S503)。優先度レベルが「L1」であれば(S504)、タイマ−管理テーブル303に優先度レベルを設定し、ホストOS400のタイマ−イベントとして登録する(S505)。
図13は本発明の実施形態の外部イベント処理(図12のS512、図15のS821)のフローチャートである。外部イベントは、ホストOS400からVMスケジューラ制御プログラム300に通知される。外部イベントには通知先のVM200の情報が格納されている。
図14は本発明の実施形態のQuota管理処理(図10のS341)のフローチャートである。VM管理テーブル302のQuota3208が「0」以外のVM識別子3201を選択する。VM識別子3201に関するQuota3208を読み込む(S701)。ホストOS400の時刻とTimestamp3209の差がQuota3208を超過した場合(S702のY)、前記VM識別子3201に関する優先度識別子3202に元優先度識別子3210、即ち「0」を格納する(S711)。
図15は本発明の実施形態の割り込み管理プログラム(308)のフローチャートである。VM内スケジュール管理テーブル301を読み込み、割り込み管理テーブル304の項目3401から3404に情報を設定し、デッドライン許容値3405にはdefault値の「10」を格納し、1つ割り込み処理時間3406には「0.1」を格納する(S801)。割り込み数臨界値3407には、デッドライン許容値3405を1つ割り込み処理時間3406で割った数に「10」を引いた数を格納する(S802)。1つ割り込み処理時間3406割った数に「10」を引くことで、1つ割り込み処理時間3406の処理時間の誤差によって発生する臨界値誤差に対する余裕値が設定される。
Claims (8)
- プロセッサとメモリを備え、前記メモリに格納されたホストOSおよび仮想計算機を前記プロセッサで実行する計算機システムにおける仮想計算機のスケジュール方法であって、
前記仮想計算機上に設けた仮想計算機内スケジュール処理部が、
前記仮想計算機上で動作するアプリケーションの優先度に従って優先度グループを作成し、
通知手段が、
前記優先度グループの動作開始と終了の通知を受け、前記優先度グループの動作開始と終了を前記ホストOSへ通知し、
仮想計算機スケジューラ制御部が、
前記優先度グループの動作開始と終了から、前記優先度グループを実行する仮想計算機の処理優先度を決定することを特徴とする仮想計算機のスケジュール方法。 - 前記通知手段は、前記優先度グループの先頭アプリケーションの実行と最後尾アプリケーションの実行により前記優先度グループの動作開始と終了の通知を受けることを特徴とする請求項1に記載の仮想計算機のスケジュール方法。
- 前記仮想計算機スケジューラ制御部は、前記優先度グループの動作開始と終了から前記優先度グループの処理時間を求め、前記優先度グループの処理時間を基に、前記優先度グループを実行する仮想計算機の処理優先度を決定することを特徴とする請求項2に記載の仮想計算機のスケジュール方法。
- 前記仮想計算機スケジューラ制御部に設けた割り込み管理部は、仮想計算機毎に外部装置からの割り込み数を制限することによって、仮想計算機で実行されるアプリケーションが予め定められたデッドラインまでに処理されるリアルタイム性を保証する制御を行うことを特徴とする請求項2に記載の仮想計算機のスケジュール方法。
- プロセッサとメモリを備え、前記メモリに格納されたホストOSおよび仮想計算機を前記プロセッサで実行する仮想計算機のスケジュールシステムであって、
前記仮想計算上で動作するアプリケーションの優先度に従って優先度グループを作成する仮想計算機内スケジュール処理部と、
前記優先度グループの動作開始と終了の通知を受け、前記優先度グループの動作開始と終了を前記ホストOSへ通知する通知手段と、
前記優先度グループの動作開始と終了から前記優先度グループの処理時間を求め、前記優先度グループの処理時間を基に、前記優先度グループを実行する仮想計算機の処理優先度を決定する仮想計算機スケジューラ制御部を備えることを特徴とする仮想計算機のスケジュールシステム。 - 前記通知手段は、前記優先度グループの先頭アプリケーションの実行と最後尾アプリケーションの実行により前記優先度グループの動作開始と終了の通知を受けることを特徴とする請求項5に記載の仮想計算機のスケジュールシステム。
- 前記仮想計算機スケジューラ制御部は、前記優先度グループの動作開始と終了から前記優先度グループの処理時間を求め、前記優先度グループの処理時間を基に、前記優先度グループを実行する仮想計算機の処理優先度を決定することを特徴とする請求項6に記載の仮想計算機のスケジュールシステム。
- 前記仮想計算機スケジューラ制御部に、仮想計算機毎に外部装置からの割り込み数を制限する割り込み管理部を設け、仮想計算機で実行されるアプリケーションが予め定められたデッドラインまでに処理されるリアルタイム性を保証する制御を行うことを特徴とする請求項6に記載の仮想計算機のスケジュールシステム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2012/058295 WO2013145199A1 (ja) | 2012-03-29 | 2012-03-29 | 仮想計算機のスケジュール方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2013145199A1 JPWO2013145199A1 (ja) | 2015-08-03 |
JP5820525B2 true JP5820525B2 (ja) | 2015-11-24 |
Family
ID=49258563
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014507165A Expired - Fee Related JP5820525B2 (ja) | 2012-03-29 | 2012-03-29 | 仮想計算機のスケジュールシステム及びその方法 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP2833264B1 (ja) |
JP (1) | JP5820525B2 (ja) |
ES (1) | ES2802173T3 (ja) |
WO (1) | WO2013145199A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20200233702A1 (en) * | 2017-03-21 | 2020-07-23 | Mitsubishi Electric Corporation | Control apparatus and computer readable medium |
JP7000088B2 (ja) | 2017-09-15 | 2022-01-19 | 株式会社東芝 | 通知制御装置、通知制御方法及びプログラム |
KR102251451B1 (ko) | 2018-05-07 | 2021-05-12 | 미쓰비시덴키 가부시키가이샤 | 정보 처리 장치, 튜닝 방법 및 기록 매체에 저장된 튜닝 프로그램 |
US11249803B2 (en) * | 2019-03-11 | 2022-02-15 | Nec Corporation | Usecase specification and runtime execution |
CN110308991B (zh) * | 2019-06-21 | 2020-06-19 | 长沙学院 | 一种基于随机任务的数据中心节能优化方法及*** |
JP7350694B2 (ja) * | 2020-06-25 | 2023-09-26 | Kddi株式会社 | 制御装置、情報処理装置、情報処理制御方法及びコンピュータプログラム |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7136800B1 (en) * | 2002-10-18 | 2006-11-14 | Microsoft Corporation | Allocation of processor resources in an emulated computing environment |
US20060294238A1 (en) * | 2002-12-16 | 2006-12-28 | Naik Vijay K | Policy-based hierarchical management of shared resources in a grid environment |
US7415708B2 (en) * | 2003-06-26 | 2008-08-19 | Intel Corporation | Virtual machine management using processor state information |
JP3920818B2 (ja) * | 2003-07-22 | 2007-05-30 | 株式会社東芝 | スケジューリング方法および情報処理システム |
US7765543B1 (en) * | 2003-12-17 | 2010-07-27 | Vmware, Inc. | Selective descheduling of idling guests running on a host computer system |
US7707578B1 (en) * | 2004-12-16 | 2010-04-27 | Vmware, Inc. | Mechanism for scheduling execution of threads for fair resource allocation in a multi-threaded and/or multi-core processing system |
US8621458B2 (en) * | 2004-12-21 | 2013-12-31 | Microsoft Corporation | Systems and methods for exposing processor topology for virtual machines |
US8145760B2 (en) * | 2006-07-24 | 2012-03-27 | Northwestern University | Methods and systems for automatic inference and adaptation of virtualized computing environments |
FR2937439B1 (fr) * | 2008-10-17 | 2012-04-20 | Commissariat Energie Atomique | Procede d'execution deterministe et de synchronisation d'un systeme de traitement de l'information comportant plusieurs coeurs de traitement executant des taches systemes. |
US8019861B2 (en) * | 2009-01-29 | 2011-09-13 | Vmware, Inc. | Speculative virtual machine resource scheduling |
US8365178B2 (en) * | 2009-10-02 | 2013-01-29 | Red Hat Israel, Ltd. | Prioritizing scheduling of virtual machines by recalculating priority numbers for each virtual machine based on the interaction of users with the virtual machines |
US8489789B2 (en) * | 2010-02-05 | 2013-07-16 | Advanced Micro Devices, Inc. | Interrupt virtualization |
JP5458998B2 (ja) | 2010-03-19 | 2014-04-02 | 富士通株式会社 | 仮想マシンシステムおよび仮想マシン管理方法 |
-
2012
- 2012-03-29 WO PCT/JP2012/058295 patent/WO2013145199A1/ja active Application Filing
- 2012-03-29 JP JP2014507165A patent/JP5820525B2/ja not_active Expired - Fee Related
- 2012-03-29 EP EP12872541.3A patent/EP2833264B1/en active Active
- 2012-03-29 ES ES12872541T patent/ES2802173T3/es active Active
Also Published As
Publication number | Publication date |
---|---|
EP2833264A1 (en) | 2015-02-04 |
ES2802173T3 (es) | 2021-01-15 |
WO2013145199A1 (ja) | 2013-10-03 |
JPWO2013145199A1 (ja) | 2015-08-03 |
EP2833264B1 (en) | 2020-06-24 |
EP2833264A4 (en) | 2016-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5820525B2 (ja) | 仮想計算機のスケジュールシステム及びその方法 | |
JP6294586B2 (ja) | 命令スレッドを組み合わせた実行の管理システムおよび管理方法 | |
JP4606142B2 (ja) | スケジューリング方法、スケジューリング装置およびマルチプロセッサシステム | |
JP5466568B2 (ja) | 資源管理方法、資源管理プログラム、および、資源管理装置 | |
JP6383518B2 (ja) | 仮想マシンモニター及び仮想マシンモニターのスケジューリング方法 | |
JP5458998B2 (ja) | 仮想マシンシステムおよび仮想マシン管理方法 | |
KR101332840B1 (ko) | 병렬 컴퓨팅 프레임워크 기반의 클러스터 시스템, 호스트 노드, 계산 노드 및 어플리케이션 실행 방법 | |
JP6246603B2 (ja) | タスクスケジューラ機構、オペレーティングシステム及びマルチプロセッサシステム | |
JP4345630B2 (ja) | 情報処理装置、割り込み処理制御方法、並びにコンピュータ・プログラム | |
KR101680109B1 (ko) | 복수 코어 장치 및 그의 로드 조정 방법 | |
JP2010271930A (ja) | マルチコアプロセッサシステム | |
US8892819B2 (en) | Multi-core system and external input/output bus control method | |
JP2008257572A (ja) | 論理区画に動的に資源割り当てを行うストレージシステム及びストレージシステムの論理分割方法 | |
JP2020009403A (ja) | 産業用サーバのマイクロカーネルアーキテクチャの制御システム及び産業用サーバ | |
CN103793255A (zh) | 可配置的多主模式多os内核实时操作***架构与启动方法 | |
KR20070090649A (ko) | 멀티 코어 시스템에서 협력적 스케줄링을 제공하는 장치 및방법 | |
JP2009223842A (ja) | 仮想計算機制御プログラム及び仮想計算機システム | |
JP5178778B2 (ja) | 仮想計算機およびcpu割り当て方法 | |
JP2007164421A (ja) | 並列処理装置及び並列処理方法及び並列処理プログラム | |
CN114816777A (zh) | 命令处理装置、方法、电子设备以及计算机可读存储介质 | |
CN108845969B (zh) | 适用于不完全对称多处理微控制器的操作控制方法及操作*** | |
KR101332839B1 (ko) | 병렬 컴퓨팅 프레임워크 기반 클러스터 시스템의 호스트 노드 및 메모리 관리 방법 | |
Saranya et al. | An implementation of partitioned scheduling scheme for hard real-time tasks in multicore linux with fair share for linux tasks | |
Walters et al. | Enabling interactive jobs in virtualized data centers | |
JP2011209846A (ja) | マルチプロセッサシステムとそのタスク割り当て方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150512 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150624 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150915 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151002 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5820525 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |