JP5803895B2

JP5803895B2 - 伝送装置

Info

Publication number: JP5803895B2
Application number: JP2012282516A
Authority: JP
Inventors: 宣明松平; 茂樹大塚; 浩伸秋田; 啓史山本
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2012-12-26
Filing date: 2012-12-26
Publication date: 2015-11-04
Anticipated expiration: 2032-12-26
Also published as: JP2014127809A; US20140177739A1

Description

本発明は、ディファレンシャル伝送の通信規格を利用するものであって、複数個のノードが伝送線路に接続された通信形態を備えた伝送装置に関する。

米国のTelecommunications Industry Associationにより、マルチポイント接続が可能なＭＬＶＤＳ（Multi Low Voltage Differential Signaling）が提案されている。このＭＬＶＤＳの通信規格は非特許文献１に記載されており、この通信規格によれば、最高２５０Ｍｂｐｓで３２個のノードを接続して駆動可能となっている。しかし、上記規格においては、伝送線路にデータが存在しない区間、即ち、アイドル区間の検出が難しいという問題があり、以下この問題について説明する。

複数個のノードが伝送線路に接続された通信形態（マルチポイント接続形態）においては、何れのノードもデータを送信しないアイドル区間が存在する。このアイドル区間では、差動振幅が０Ｖであり、コモン電位が不定となる。このため、ノードのレシーバの出力が不定となり、データと誤認識する可能性がある。これを防ぐために、各ノードは、アイドル区間であることをバス電位から判定し、アイドル区間中は受信データをマスクする構成を備える必要がある。

ＴＩＡ／ＥＩＡ−８９９

非特許文献１によれば、入力閾値の異なる２種類のレシーバＴｙｐｅ１、Ｔｙｐｅ２が用意されている。Ｔｙｐｅ２のレシーバは、入力閾値が＋１００ｍＶのオフセットを持っているため、アイドル区間中はＬｏｗレベル信号を出力するので、誤動作を防止することができる。しかし、閾値のオフセットによりデータのＤｕｔｙが変調するため、ＤＣＤ(Duty Cycle Distortion)ジッタが増加し、通常通信時にエラーを発生する確率が高くなるという不具合がある。

また、アイドル区間を検出する代表的な回路として、スケルチ回路が知られている。スケルチ回路の一例として、ＵＳＢ２．０のスケルチ回路がある。このＵＳＢ２．０のスケルチ回路では、レシーバの受信できる最小差動振幅が１５０ｍＶであり、上記スケルチ回路は、１５０ｍＶ以上の差動振幅を検出したときにＬｏｗを出力し、信号を受信中であることを認識する。一方、上記スケルチ回路は、１００ｍＶ以下の差動振幅を検出したときには、ノイズであると判断して、Ｈｉｇｈを出力し、この間は受信データをマスクする。この構成の場合、差動振幅の上記閾値は、温度、電圧、プロセスバラつきなどの要因によって１００〜１５０ｍＶの範囲で変動することが許容されている。

このようなスケルチ回路をマルチポイント接続形態に適用した場合、差動振幅の最大閾値を５０ｍＶに小さくする必要がある。これは、ＰｏｉｎｔｔｏＰｏｉｎｔ接続のＵＳＢ２．０と異なり、マルチポイント接続の通信では、反射やノイズの影響が大きいことから、レシーバの入力閾値を５０ｍＶ程度まで小さくする必要があるためである。しかし、回路実装上、ＵＳＢ２．０と同程度の変動を許容する必要があるため、５０ｍＶの変動幅を考慮した場合、閾値の変動領域は０〜５０ｍＶとなってしまうため、ノイズレベルを規定することができない。このため、スケルチ回路をマルチポイント接続に適用することは困難であった。

本発明の目的は、ＭＬＶＤＳの通信規格を利用するものであって、アイドル区間を正確に検出することができる伝送装置を提供することにある。

請求項１の発明は、２本の伝送線路（２、３）と、ディファレンシャル伝送の通信規格を利用するものであって、前記２本の伝送線路間に並列に接続された複数個のノード（６）とを備え、前記ノードは、前記２本の伝送線路に接続された２個の入出力端子（１０、１１）と、前記２個の入出力端子（１０、１１）に接続された２個の出力端子（７ａ、７ｂ）を有するドライバと、前記２個の入出力端子（１０、１１）に接続された２個の入力端子（８ａ、８ｂ）を有するレシーバ（８）と、前記２個の入出力端子（１０、１１）とグランドＧＮＤとの各間に接続された抵抗（１２、１３）と、前記伝送線路（２、３）間の電圧と基準電圧とを比較し、前記伝送線路（２、３）がアイドル状態であるか通信状態であるかを判断するコンパレータ（９）と、前記伝送線路（２、３）間の電圧をドライバ７の出力コモンモード電圧に素早く引き込むプリチャージ回路（１６）と、前記伝送線路（２、３）間の電圧をグランドＧＮＤに素早く引き込むプリディスチャージ回路（１７）とを備えていることを特徴とする。

本発明の第１実施形態を示すノードの電気回路図電送装置の全体概略構成を示す電気的構成図タイムチャート本発明の第２実施形態を示す図１相当図図３相当図本発明の第３実施形態を示す図１相当図図３相当図

以下、本発明の第１実施形態について、図１ないし図３を参照して説明する。まず、図２は、本実施形態の伝送装置１の全体構成を概略的に示す電気的構成図である。伝送装置１は、ＭＬＶＤＳの通信規格で通信可能な構成であり、図２に示すように、２本の伝送線路２、３と、これら２本の伝送線路２、３の各終端間に接続された２個の終端抵抗４、５と、２本の伝送線路２、３間に並列に接続された複数個のノード６とを備えている。

各ノード６は、図１に示すように、ドライバ７と、レシーバ８と、コンパレータ９とを備えている。ドライバ７の２個の出力端子７ａ、７ｂは入出力端子１０、１１に接続され、これら入出力端子１０、１１は上記２本の伝送線路２、３に接続される。レシーバ８の２個の入力端子８ａ、８ｂは入出力端子１０、１１に接続される。

入出力端子１０、１１とグランドＧＮＤとの各間には、プルダウン抵抗１２、１３が接続される。プルダウン抵抗１２、１３は、ノード６のドライバ７の出力インピーダンスに比べて十分大きい抵抗値を持つ抵抗である。これにより、ドライバ７が動作中（ドライバ７がデータを送信しているとき）は、伝送線路２、３のコモンモード電圧はドライバ７の出力コモンモード電圧Ｖｏｓ（例えば１．２５Ｖ）になる。そして、ドライバ７が非動作中（ドライバ７がデータを送信していないとき、即ち、アイドル区間のとき）は、伝送線路２、３間の電圧（バス電圧）はグランド電位（０Ｖ）となる。

入出力端子１０、１１間には、２個の抵抗１４、１５の直列回路が接続されている。２個の抵抗１４、１５の中間接続点がコンパレータ９の一方（＋）の入力端子に接続される。コンパレータ９の他方（−）の入力端子には、ノード６の内部で生成した基準電圧Ｖｉｄｌｅ（例えば０．５Ｖ）が入力される。この構成の場合、コンパレータ９は、入出力端子１０、１１（伝送線路２、３）間のコモンモード電圧と基準電圧Ｖｉｄｌｅを比較し、伝送線路２、３がアイドル状態（アイドル区間）であるか、それとも通信状態であるかを判断する。具体的には、コンパレータ９は、バスのコモンモード電圧が基準電圧Ｖｉｄｌｅよりも低いときに、アイドル状態であると判断し、バスのコモンモード電圧が基準電圧Ｖｉｄｌｅよりも高いときに、通信状態であると判断するように構成されている。

次に、上記構成の作用について図３も参照して説明する。図３に示す区間１は、図２に示す例えば上から１番目のノード６のドライバ７がデータを送信している送信時であり、図３に示す区間２は、伝送線路２、３のアイドル状態（アイドル区間）時であり、図３に示す区間３は、図２に示す例えば上から２番目のノード６のドライバ７がデータを送信している送信時である。

図３に示す区間１（１番目のノード６のドライバ７の送信時）においては、バスのコモンモード電圧がドライバ７の出力コモンモード電圧Ｖｏｓになるから、バスのコモンモード電圧が基準電圧Ｖｉｄｌｅよりも高くなり、コンパレータ９は伝送線路２、３が通信状態であると判断する。この後、図３に示す区間２（伝送線路２、３のアイドル状態時）になると、バス電圧がグランド電位となるから、バスのコモンモード電圧が基準電圧Ｖｉｄｌｅよりも低くなり、コンパレータ９は伝送線路２、３がアイドル状態であると判断する。続いて、図３に示す区間３（２番目のノード６のドライバ７の送信時）になると、バスのコモンモード電圧がドライバ７の出力コモンモード電圧Ｖｏｓになるから、バスのコモンモード電圧が基準電圧Ｖｉｄｌｅよりも高くなり、コンパレータ９は伝送線路２、３が通信状態であると判断する。尚、図３において、伝送線路２、３の通信状態時のデータ信号の差動振幅は、５０ｍＶ以上となる。

このような構成の本実施形態によれば、アイドル状態時の伝送線路２、３のコモンモード電圧（バス電圧）をグランド電位に規定するように構成したので、伝送線路２、３がアイドル状態であるか通信状態であるかの判断を正確かつ確実に行うことができ、従来構成のＤＣＤジッタの大きいＴｙｐｅ２レシーバを使用する必要がなくなるから、ノイズ耐性の大きい通信形態を実現することができる。

尚、上記実施形態では、アイドル状態時の伝送線路２、３のバス電圧をプルダウン抵抗１２、１３を使用してグランド電位に固定したが、これに代えて、プルアップ抵抗を使用して電源電圧ＶＤＤ（例えば３．３Ｖ）に固定しても良い。

図４及び図５は、本発明の第２実施形態を示すものである。尚、第１実施形態と同一構成には、同一符号を付している。ドライバやプルダウン抵抗の電圧引き込み時間が長くなるような場合、通信効率が悪化するおそれがある。これを解消するために、第２実施形態では、ドライバやプルダウン抵抗の電圧引き込み時間を短縮する回路構成を備えた。

具体的には、図４に示すように、各ノード６に、プリチャージ回路１６とプリディスチャージ回路１７を設けた。プリチャージ回路１６は、スイッチ付きボルテージフォロアで構成されており、オペアンプ１８と、オペアンプ１８の出力端子と入出力端子１０、１１間に接続されたスイッチ１９、２０とを備える。オペアンプ１８の一方（＋）の入力端子にはドライバ７の出力コモンモード電圧Ｖｏｓが入力され、オペアンプ１８の他方（−）の入力端子はオペアンプ１８の出力端子に接続されている。プリチャージ回路１６は、スイッチ１９、２０がオンされると、入出力端子１０、１１（伝送線路２、３）間の電圧をドライバ７の出力コモンモード電圧Ｖｏｓに素早く引き込む。

プリディスチャージ回路１７は、スイッチ付きの低抵抗で構成されており、入出力端子１０とグランドＧＮＤとの間に接続されたスイッチ２１及び抵抗２２からなる直列回路と、入出力端子１１とグランドＧＮＤとの間に接続されたスイッチ２３及び抵抗２４からなる直列回路とを備える。抵抗２２、２４の抵抗値は、前記プルダウン抵抗１２、１３の抵抗値よりも低い。プリディスチャージ回路１７は、スイッチ２１、２３がオンされると、入出力端子１０、１１（伝送線路２、３）間の電圧をグランドＧＮＤに素早く引き込む。

次に、上記構成の作用について図５も参照して説明する。まず、図５（ａ）は、プリチャージ回路１６とプリディスチャージ回路１７を備えていない構成において、ノード６の個数が多かったり、伝送線路２、３の配線長が長かったりして配線容量が大きかったために、ドライバ７やプルダウン抵抗１２、１３の電圧引き込み時間が長くなった動作を示す。

これに対して、図５（ｂ）は、プリチャージ回路１６とプリディスチャージ回路１７を備えた第２実施形態の動作状態を示す。尚、ノード６の個数及び伝送線路２、３の配線長は同じに設定している。図５に示す区間１は、図２中の上から１番目のノード６のドライバ７がデータを送信している送信時であり、図５に示す区間２は、伝送線路２、３のアイドル状態時であり、図５示す区間３は、図２中の上から２番目のノード６のドライバ７がデータを送信している送信時である。

更に、図５（ｂ）において、時間区間ｔ１の間、プリディスチャージ回路１７のスイッチ２１、２３をオンし、時間区間ｔ２の間、プリチャージ回路１６のスイッチ１９、２０をオンしている。

上述した以外の第２実施形態の構成は、第１実施形態と同じ構成となっている。従って、第２実施形態においても、第１実施形態とほぼ同じ作用効果を得ることができる。特に、第２実施形態によれば、プリチャージ回路１６及びプリディスチャージ回路１７を備えたので、図５（ｂ）に示すように、ノードの数が多かったり、配線長が長くて配線容量が大きかった場合であっても、ドライバやプルダウン抵抗の電圧引き込み時間を短縮することができ、通信効率を良好にすることができる。

尚、上記第２実施形態では、アイドル状態時の伝送線路２、３のバス電圧をプルダウン抵抗１２、１３を使用してグランド電位に固定したが、これに代えて、プルアップ抵抗を使用して電源電圧ＶＤＤに固定しても良い。このように構成した場合、プリディスチャージ回路１７は、バス電圧を電源電圧ＶＤＤに素早く引き込む構成（スイッチ付きの低抵抗）とすれば良い。

図６及び図７は、本発明の第３実施形態を示すものである。尚、第１実施形態と同一構成には、同一符号を付している。第３実施形態では、通常信号送信時には到達しない電圧レベルを利用することで、Partial networkを実現している。ここで、Partial network とは、伝送線路２、３に接続された複数のノード６の中の一部のノード６をスリープ（パワーダウン）させておき、残りのノード６間でデータの送受信を行う通信形態のことである。

具体的には、図６に示すように、各ノード６に、ウェイクアップ用のコンパレータ２５と、ウェイクアップ信号発生回路２６とを設けた。コンパレータ２５の一方（＋）の入力端子は、２個の抵抗１４、１５の中間接続点に接続される。コンパレータ２５の他方（−）の入力端子には、通常信号送信時には到達しない電圧レベルの第２の基準電圧Ｖｗａｋｅ（ノード６内で生成した電圧、図７参照）を入力している。コンパレータ２５は、第２の基準電圧Ｖｗａｋｅと、入出力端子１０、１１（伝送線路２、３）間のコモンモード電圧（バス電圧）とを比較し、通常信号送信時には到達しない電圧レベルのウェイクアップ信号（図７中の区間５参照）を受信したか否かを判断する。ウェイクアップ信号発生回路２６は、上記ウェイクアップ信号を発生させるものであり、入出力端子１０、１１（伝送線路２、３）と電源電圧ＶＤＤとの各間に接続されたウェイクアップ信号用のＰＭＯＳ２７、２８を備える。

次に、上記構成の作用、即ち、Partial networkの動作について図７も参照して説明する。尚、本実施形態では、ドライバ７の出力コモンモード電圧Ｖｏｓを、１／２ＶＤＤよりも低い電圧値に設定することで、通常信号送信時にバス電圧が第２の基準電圧Ｖｗａｋｅを超えないようにマージンを増やしている。また、ウェイクアップ信号用のＰＭＯＳ２７、２８は、オンされたときに、バス電圧を電源電圧ＶＤＤに引き込むことができるような十分大きなサイズとなっている。

まず、図７に示す区間１は、図２中の上から例えば１番目のノード６のドライバ７がデータを送信している送信時であり、この区間１で上記１番目のノード６が、図２中の上から例えば２番目のノード６をスリープさせるコマンドを送信したとする。すると、上記スリープコマンドを受信して上記２番目のノード６がスリープする。その結果、図７に示す区間３では、上記２番目のノード６がスリープし、他のノード６の間でデータの送受信が行われる。ここで、上記２番目のノード６は、スリープしているが、ウェイクアップ用のコンパレータ２だけは起動していてバス電圧をモニターしている。

この後、図７に示す区間５において、スリープしていないノード６の中のいずれか１つのノード６が、ウェイクアップ信号を送信する、具体的には、ウェイクアップ信号発生回路２６のＰＭＯＳ２７、２８をオンすることにより、伝送線路２、３のバス電圧を電源電圧ＶＤＤに設定する。尚、図７において、時間区間ｔ３はＰＭＯＳ２７、２８をオンしている時間である。そして、上記したようにバス電圧が電源電圧ＶＤＤに上昇すると、スリープ中のノード６のコンパレータ２５は、バス電圧が第２の基準電圧Ｖｗａｋｅよりも高くなったことを検知して、ウェイクアップ信号を受信したと判断する。これにより、スリープ中のノード６は、ウェイクアップして通常動作に戻る。この後、図７に示す区間６においては、全てのノード６が送受信する通信状態になる。

上述した以外の第３実施形態の構成は、第１実施形態と同じ構成となっている。従って、第３実施形態においても、第１実施形態とほぼ同じ作用効果を得ることができる。特に、第３実施形態によれば、ノード６に、ウェイクアップ用のコンパレータ２５と、ウェイクアップ信号発生回路２６とを設け、通常信号送信時には到達しない電圧レベルをウェイクアップ信号として利用するように構成したので、Partial networkを実現することができる。そして、このようにPartial neworkを実現することにより、動作に関係の無いノード６をスリープさせることができ、低消費電力化を実現することができる。

尚、上記第３実施形態では、アイドル状態時の伝送線路２、３のバス電圧をプルダウン抵抗１２、１３を使用してグランド電位に固定したが、これに代えて、プルアップ抵抗を使用して電源電圧ＶＤＤに固定しても良い。このように構成した場合、ウェイクアップ信号の電位をグランド電位（または電源電圧ＶＤＤよりも高い電位）に設定することが好ましい。

また、第３実施形態では、第１実施形態のノード６に、ウェイクアップ用のコンパレータ２５と、ウェイクアップ信号発生回路２６とを設けるように構成したが、これに限られるものではなく、第２実施形態のノード６に、ウェイクアップ用のコンパレータ２５と、ウェイクアップ信号発生回路２６とを設けるように構成しても良い。

図面中、１は伝送装置、２、３は伝送線路、４、５は終端抵抗、６はノード、７はドライバ、８はレシーバ、９はコンパレータ、１０、１１は入出力端子、１２、１３はプルダウン抵抗、１４、１５は抵抗、１６はプリチャージ回路、１７はプリディスチャージ回路、１８はオペアンプ、１９、２０はスイッチ、２１はスイッチ、２２は抵抗、２３はスイッチ、２４は抵抗、２５はコンパレータ、２６はウェイクアップ信号発生回路、２７、２８はＰＭＯＳを示す。

Claims

２本の伝送線路（２、３）と、
ディファレンシャル伝送の通信規格を利用するものであって、前記２本の伝送線路間に並列に接続された複数個のノード（６）とを備え、
前記ノード（６）は、前記２本の伝送線路に接続された２個の入出力端子（１０、１１）と、
前記２個の入出力端子（１０、１１）に接続された２個の出力端子（７ａ、７ｂ）を有するドライバと、
前記２個の入出力端子（１０、１１）に接続された２個の入力端子（８ａ、８ｂ）を有するレシーバ（８）と、
前記２個の入出力端子（１０、１１）とグランドＧＮＤとの各間に接続された抵抗（１２、１３）と、
前記伝送線路（２、３）間の電圧と基準電圧とを比較し、前記伝送線路（２、３）がアイドル状態であるか通信状態であるかを判断するコンパレータ（９）と、
前記伝送線路（２、３）間の電圧をドライバ７の出力コモンモード電圧に素早く引き込むプリチャージ回路（１６）と、
前記伝送線路（２、３）間の電圧をグランドＧＮＤに素早く引き込むプリディスチャージ回路（１７）とを備えていることを特徴とする伝送装置。
前記ノード（６）は、第２の基準電圧Ｖｗａｋｅと、前記伝送線路（２、３）間の電圧とを比較し、通常信号送信時には到達しない電圧レベルのウェイクアップ信号を受信したか否かを判断するコンパレータ（２５）と、前記ウェイクアップ信号を発生させるウェイクアップ信号発生回路（２６）とを備えたことを特徴とする請求項１記載の伝送装置。