JP5802507B2 - Pll回路 - Google Patents
Pll回路 Download PDFInfo
- Publication number
- JP5802507B2 JP5802507B2 JP2011216446A JP2011216446A JP5802507B2 JP 5802507 B2 JP5802507 B2 JP 5802507B2 JP 2011216446 A JP2011216446 A JP 2011216446A JP 2011216446 A JP2011216446 A JP 2011216446A JP 5802507 B2 JP5802507 B2 JP 5802507B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- reference signal
- pll circuit
- circuit
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
[PLL回路の全体構成]
まず第1実施形態について説明する。図1は、本実施形態に係るPLL回路9の構成図である。本図に示すようにPLL回路9は、正弦波生成部1、ADコンバータ2、チャージポンプ制御回路(以下、「CP制御回路」と称する)3、チャージポンプ4、ローパスフィルタ5、電圧制御発振回路6、およびゼロクロス信号生成回路7を有している。
次に、CP制御回路3の構成等についてより詳細に説明する。図3は、CP制御回路3の構成図である。本図に示すようにCP制御回路3は、電流量調節回路31、パルス信号生成回路32、目標波形生成回路33、およびコンパレータ34を有している。
次に、CP制御回路3の動作についてより詳細に説明する。電流量調節回路31は、差分信号が表す差分値D1に応じて、調節信号SELを生成する。より具体的には、差分値D1の絶対値が大きいほどチャージポンプ4での電流量が増大するように、調節信号SELが生成される。一例としては、差分値D1の絶対値(或いはこれに所定係数を乗じた値)が、チャージポンプ4での電流量となるように、調節信号SELが生成される。調節信号SELは、差分値D1の絶対値が出来るだけ速やかに小さくなるように、適切に生成されることが望ましい。
次に、第2実施形態について説明する。なお第2実施形態は、差分値を算出するタイミングに関する点を除き、基本的に第1実施形態と同様である。以下の説明では、第1実施形態と異なる部分の説明に重点をおき、共通する部分については説明を省略することがある。
次に、第3実施形態について説明する。なお第3実施形態は、PC制御回路3の構成や動作に関する点を除き、基本的に第1実施形態と同様である。以下の説明では、第1実施形態と異なる部分の説明に重点をおき、共通する部分については説明を省略することがある。
次に、第4実施形態について説明する。なお第4実施形態は、PC制御回路3の構成や動作に関する点を除き、基本的に第1実施形態と同様である。以下の説明では、第1実施形態と異なる部分の説明に重点をおき、共通する部分については説明を省略することがある。
次に、第5実施形態について説明する。なお第5実施形態は、参照信号Srefの移動平均を用いるようにした点を除き、基本的に第4実施形態と同様である。以下の説明では、第4実施形態と異なる部分の説明に重点をおき、共通する部分については説明を省略することがある。
上述した通り各実施形態に係るPLL回路9は、流出または流入の出力電流を出力するものであって、パルス信号(流出のオン/オフを切替えるパルス信号UP、および、流入のオン/オフを切替えるパルス信号DN)に応じて出力電流のオン/オフが切替えられるチャージポンプ4と、周期性を有する多値の参照信号Sref(正弦波のアナログ信号がAD変換された信号)に応じてパルス信号UPおよびパルス信号DNを生成する、パルス生成回路32と、を備えており、チャージポンプ4の出力電流に応じた出力クロック信号Soutを生成する。更にPLL回路9は、参照信号Srefに応じて前記出力電流がオンである電流量を調節する、電流量調節回路31をも備えている。
2 ADコンバータ
3 チャージポンプ制御回路
31 電流量調節回路
32 パルス生成回路
33 目標波形生成回路
34 コンパレータ
36 積分回路
37 移動平均算出回路
4 チャージポンプ
5 ローパスフィルタ
6 電圧制御発振回路
7 ゼロクロス信号生成回路
T1〜T8 トランジスタ
Claims (7)
- 流出または流入の出力電流を出力するものであって、パルス信号に応じて前記出力電流のオン/オフが切替えられるチャージポンプと、
周期性を有する多値の参照信号に応じて前記パルス信号を生成するパルス信号生成部と、を備え、
前記出力電流に応じた出力クロック信号を生成するPLL回路であって、
前記参照信号に応じて前記出力電流がオンであるときの電流量を調整する電流量調整部を備え、
前記パルス信号生成部は、前記参照信号の値と前記参照信号の目標波形を表す目標波形信号の値との差分値の符号に応じて、前記パルス信号として、前記流出のオン/オフを切替えるUP信号、及び前記流入のオン/オフを切替えるDN信号を生成し、
前記電流量調整部は、前記差分値の絶対値に応じて調整信号を生成することで前記電流量を調整し、前記差分値の絶対値が大きいほど、前記電流量が大きくなるように前記電流量の調整を行うことを特徴とするPLL回路。 - 前記参照信号は、正弦波を表すデジタル信号であることを特徴とする請求項1に記載のPLL回路。
- 前記チャージポンプの出力側に設けられたローパスフィルタと、
前記ローパスフィルタの出力電圧に応じた周波数のクロック信号を前記出力クロック信号として生成する電圧制御発振回路と、
を備えたことを特徴とする請求項1又は請求項2に記載のPLL回路。 - 前記電流量調整部は、前記参照信号の積分値に応じて、前記電流量を調整することを特徴とする請求項3に記載のPLL回路。
- 前記参照信号がゼロクロスとなるべきタイミングであるゼロクロスタイミングを特定する請求項3に記載のPLL回路であって、
前記電流量調整部は、前記ゼロクロスタイミングにおける前記参照信号の値とゼロとの差分値に応じて、前記電流量を調整することを特徴とするPLL回路。 - 前記参照信号に対して移動平均の算出処理を施す移動平均算出回路を備えたことを特徴とする請求項1〜請求項5のいずれか1項に記載のPLL回路。
- 前記参照信号に対してバンドパスのフィルタ処理を施すバンドパスフィルタを備えたことを特徴とする請求項1〜請求項6のいずれか1項に記載のPLL回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011216446A JP5802507B2 (ja) | 2011-09-30 | 2011-09-30 | Pll回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011216446A JP5802507B2 (ja) | 2011-09-30 | 2011-09-30 | Pll回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013077966A JP2013077966A (ja) | 2013-04-25 |
JP5802507B2 true JP5802507B2 (ja) | 2015-10-28 |
Family
ID=48481133
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011216446A Expired - Fee Related JP5802507B2 (ja) | 2011-09-30 | 2011-09-30 | Pll回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5802507B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6535254B2 (ja) * | 2015-09-02 | 2019-06-26 | ルネサスエレクトロニクス株式会社 | Pll回路、半導体装置、電子制御ユニット及びpll回路の制御方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3338748B2 (ja) * | 1996-01-30 | 2002-10-28 | 日本電気株式会社 | Pll周波数シンセサイザ |
JP2005149698A (ja) * | 2003-10-24 | 2005-06-09 | Matsushita Electric Ind Co Ltd | クロック信号生成装置、情報記録媒体を用いてクロック信号を生成する装置、集積回路、クロック信号生成方法および情報記録媒体を用いてクロック信号を生成する方法 |
JP2009038468A (ja) * | 2007-07-31 | 2009-02-19 | Sony Corp | 電流制御回路および電流制御装置 |
-
2011
- 2011-09-30 JP JP2011216446A patent/JP5802507B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013077966A (ja) | 2013-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2018125791A (ja) | Cdr回路及び受信回路 | |
JP5783098B2 (ja) | Pll回路、pll回路の制御方法、及びデジタル回路 | |
KR102469786B1 (ko) | 인젝션 고정 발진기 및 이를 포함하는 반도체 장치 | |
CN102959868B (zh) | 累加器型n分数锁相环频率合成器及其控制方法 | |
US8780974B2 (en) | Digital PLL circuit and communication device | |
WO2020220714A1 (zh) | 一种锁相回路电路及数字运算*** | |
JP2012199815A (ja) | デジタルpll回路及びクロック生成方法 | |
JP2017143398A (ja) | Pll回路および電子回路 | |
KR102376745B1 (ko) | 위상 고정 루프 및 그것의 동작 방법 | |
JP5802507B2 (ja) | Pll回路 | |
US20150109029A1 (en) | Method and apparatus for generating a digital signal of tunable frequency and frequency synthesizer employing same | |
JP2010206344A (ja) | ディザ処理型クロック発生器 | |
JP2019047209A (ja) | 周波数ロック回路及びクロックデータリカバリ回路 | |
JP2014095550A (ja) | 周波数検出装置およびそれを用いた周波数検知型センサ | |
JP2008028830A (ja) | 位相比較信号処理回路 | |
JP2015222918A (ja) | フラクショナルpll回路 | |
JP5579099B2 (ja) | クロック生成装置及びDLL(DigitalLockedLoop)回路及びクロック生成方法 | |
US11824548B2 (en) | Pulse generator for injection locked oscillator | |
WO2018094893A1 (zh) | 一种信号幅度的校准方法及装置、计算机存储介质 | |
JP2009515488A (ja) | 拡散スペクトラムクロック発生装置としての非線形フィードバック制御ループ | |
JP7040141B2 (ja) | 逓倍クロック生成回路 | |
JP2013012917A (ja) | クロック生成回路、クロック生成方法および半導体集積回路 | |
JP2012165036A (ja) | スペクトラム拡散クロックジェネレータ | |
US8248122B2 (en) | Digital PLL circuit and method of controlling the same | |
Zhang et al. | SSC tracking analysis and a deeper-SSC estimator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140926 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150507 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150703 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20150703 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150804 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150831 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5802507 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |