JP5802014B2 - Signal processing apparatus and signal processing method - Google Patents
Signal processing apparatus and signal processing method Download PDFInfo
- Publication number
- JP5802014B2 JP5802014B2 JP2011005462A JP2011005462A JP5802014B2 JP 5802014 B2 JP5802014 B2 JP 5802014B2 JP 2011005462 A JP2011005462 A JP 2011005462A JP 2011005462 A JP2011005462 A JP 2011005462A JP 5802014 B2 JP5802014 B2 JP 5802014B2
- Authority
- JP
- Japan
- Prior art keywords
- signal processing
- stream
- internal state
- processing
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003672 processing method Methods 0.000 title claims 4
- 238000000034 method Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Images
Landscapes
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
Description
本発明は、リアルタイムに複数のストリームの信号処理を行う信号処理装置等に関するものである。 The present invention relates to a signal processing apparatus that performs signal processing of a plurality of streams in real time.
従来、リアルタイムに複数のストリームの信号処理を行う装置（特許文献１参照）や、ＦＰＧＡ（Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）などで回路構成を切り替えて使用する場合に、各構成の内部状態を保存する装置（特許文献２参照）等が開発されている。 2. Description of the Related Art Conventionally, a device that performs signal processing of a plurality of streams in real time (see Patent Document 1), and a device that stores an internal state of each component when the circuit configuration is switched using an FPGA (Field-Programmable Gate Array) or the like (See Patent Document 2) and the like have been developed.
しかしながら、従来の信号処理装置においては、複数ストリームの時分割処理を行う場合、各ストリームの中断、再開に備えて、回路の内部状態をストリームごとに保存する機能が必要であるが、このような場合、メモリへの内部状態の書き込み、読み出しのオーバーヘッドにより、処理の効率が低下するという課題があった。 However, in the conventional signal processing apparatus, when performing time-sharing processing of a plurality of streams, a function for storing the internal state of the circuit for each stream is necessary in preparation for suspension and resumption of each stream. In this case, there is a problem that the processing efficiency is reduced due to the overhead of writing and reading the internal state into the memory.
本第一の発明の信号処理装置は、複数のストリームを受け付けるストリーム受付手段と、ストリーム受付手段が受け付けた複数のストリームを信号処理する信号処理手段と、ストリーム受付手段が受け付けた複数のストリームを時分割で切り替えて信号処理するように信号処理手段に指示する制御手段と、信号処理手段が信号処理した結果を出力する出力手段とを具備する信号処理装置である。 The signal processing apparatus according to the first aspect of the present invention includes a stream receiving unit that receives a plurality of streams, a signal processing unit that performs signal processing on the plurality of streams received by the stream receiving unit, and a plurality of streams received by the stream receiving unit. The signal processing apparatus includes a control unit that instructs the signal processing unit to perform signal processing by switching in division, and an output unit that outputs a result of signal processing performed by the signal processing unit.
このような構成により、複数のストリームをリアルタイムに処理することができる。 With such a configuration, a plurality of streams can be processed in real time.
また、本第二の発明の信号処理装置は、第一の発明に対して、ストリームの信号処理に関する情報である内部状態を保存し得る複数の保存手段をさらに具備し、制御手段は、時分割で、一のストリームの信号処理を中断し、他のストリームの信号処理を行うように信号処理手段に指示する場合に、一のストリームの信号処理に関する内部状態を複数の保存手段のうちの一の保存手段に保存し、一のストリームの信号処理を再開する場合に、一の保存手段に保存した内部状態を復元し、信号処理手段は、制御手段の指示に従って、一のストリームの信号処理を再開する場合に、制御手段が復元した内部状態を利用して一にストリームの信号処理を続行する信号処理装置である。 The signal processing apparatus according to the second aspect of the present invention further comprises a plurality of storage means capable of storing an internal state, which is information relating to stream signal processing, with respect to the first invention. When the signal processing unit is instructed to interrupt the signal processing of one stream and perform the signal processing of the other stream, the internal state relating to the signal processing of the one stream is set to one of the plurality of storage units. When the signal processing is saved in the storage means and the signal processing of one stream is resumed, the internal state saved in the one storage means is restored, and the signal processing means resumes the signal processing of one stream according to the instruction of the control means. In this case, the signal processing apparatus continues the signal processing of the stream by using the internal state restored by the control means.
このような構成により、内部状態を保存しながら、複数のストリームをリアルタイムに処理することができる。 With such a configuration, it is possible to process a plurality of streams in real time while preserving the internal state.
また、本第三の発明の信号処理装置は、第二の発明に対して、保存手段は、ストリームの数だけ存在し、制御手段は、一のストリームの信号処理に関する内部状態をストリームに対応する一の保存手段に保存する信号処理装置である。 Further, in the signal processing device of the third invention, in contrast to the second invention, there are as many storage means as the number of streams, and the control means corresponds to the internal state relating to the signal processing of one stream to the stream. This is a signal processing device for storing in one storage means.
このような構成により、処理の中断、再開に掛かるオーバーヘッドを軽減することができる。 With such a configuration, it is possible to reduce overhead required for interruption and resumption of processing.
また、本第四の発明の信号処理装置は、第二または第三の発明に対して、制御手段は、一のストリームの内部状態のうち、予め決められた復元に必要な１以上の内部状態のみを一の保存手段に保存する信号処理装置である。 In the signal processing device according to the fourth aspect of the present invention, in contrast to the second or third aspect of the invention, the control means includes one or more internal states necessary for a predetermined restoration among the internal states of one stream. Is a signal processing apparatus that stores only the data in one storage means.
このような構成により、保存する内部状態の容量を削減することができる。 With such a configuration, the capacity of the internal state to be saved can be reduced.
本発明による信号処理装置等によれば、効率よく、複数ストリームの時分割処理を行うことができる。 According to the signal processing apparatus and the like according to the present invention, it is possible to efficiently perform time division processing of a plurality of streams.
以下、本発明による信号処理装置等の実施形態について図面を参照して説明する。なお、実施の形態において同じ符号を付した構成要素は同様の動作を行うので、再度の説明を省略する場合がある。 Hereinafter, embodiments of a signal processing apparatus and the like according to the present invention will be described with reference to the drawings. In addition, since the component which attached | subjected the same code | symbol in embodiment performs the same operation | movement, description may be abbreviate | omitted again.
（実施の形態）
図１は、本実施の形態による信号処理装置のブロック図である。信号処理装置１は、ストリーム受付手段１１、制御手段１２、信号処理手段１３、保存手段１４、出力手段１５を備える。
(Embodiment)
FIG. 1 is a block diagram of a signal processing apparatus according to this embodiment. The
ストリーム受付手段１１は、複数のストリームを受け付ける。ストリームとは、ストリーム信号のことであり、例えば、テレビ信号や、映像信号、音声信号、動画などである。また、ストリーム受付手段１１は、通常、受け付けたストリームを任意の保存用メモリに保存する。 The stream receiving unit 11 receives a plurality of streams. A stream is a stream signal, for example, a television signal, a video signal, an audio signal, a moving image, or the like. In addition, the stream reception unit 11 normally stores the received stream in an arbitrary storage memory.
ストリーム受付手段１１は、通常、ＩＣ等の集積回路で実現され得る。 The stream receiving means 11 can be usually realized by an integrated circuit such as an IC.
制御手段１２は、後述の信号処理手段１３に対して、複数のストリームを時分割で切り替えて信号処理する旨を指示する。ここで、信号処理の対象となるストリームは、ストリーム受付手段１１が受け付けたストリームである。また、信号処理とは、テレビ信号や映像信号などの様々な信号を、数値的に処理することである。信号処理は、例えば、高画質化や、フォーマット変換、解像度変換などである。
The control unit 12 instructs the
高画質化とは、ビットレートの低い音声、映像等を、ビットレートの高い音声、映像等に変換することや、フレームレートの低い映像等を、フレームレートの高い映像等に変換することなどである。また、フォーマット変換とは、一の音声、映像等の形式（フォーマット）を、他の音声、映像等の形式に変換することなどである。また、解像度変換とは、低い解像度の映像を高い解像度の映像に変換することや、高い解像度の画像を低い解像度の画像に変換することなどである。 High image quality means converting low-bit-rate audio, video, etc. to high-bit-rate audio, video, etc., converting low-frame-rate video, etc., to high-frame-rate video, etc. is there. Also, format conversion refers to converting a format (format) of one sound, video, or the like into another audio, video, or the like format. The resolution conversion includes converting a low-resolution video into a high-resolution video, converting a high-resolution image into a low-resolution image, and the like.
また、制御手段１２は、信号処理手段１３が制御手段１２からの指示に従い、一のストリームの信号処理を中断し、他のストリームの信号処理を開始する際に、中断直後の信号処理手段１３の内部状態を、後述の複数の保存手段１４のうちの一の保存手段１４に保存する。「開始」には、「再開」の意味も含まれる。内部状態を保存する保存手段１４は、通常、入力手段１１が受け付けるストリームごとに予め決められている。つまり、入力手段１１が受け付けるストリームに対して、信号処理手段１３の内部状態を保存する保存手段１４が対応付けられているということである。例えば、入力手段１１が受け付けるストリームがＡ、Ｂの２つであり、信号処理装置１が保存手段ａと保存手段ｂを備えている場合、制御手段１２は、ストリームＡを信号処理したときの信号処理手段１３の内部状態を保存手段ａに保存し、ストリームＢを信号処理したときの信号処理手段１３の内部状態を保存手段ｂに保存する。なお、ストリームと保存手段１４との対応関係は、通常、制御手段１２が保持しているものとする。
Further, the control means 12, when the signal processing means 13 interrupts the signal processing of one stream and starts the signal processing of another stream in accordance with the instruction from the control means 12, The internal state is stored in one
また、制御手段１２は、内部状態の保存の際には、予め決められた復元に必要な１以上の内部状態のみを一の保存手段１４に保存する。例えば、信号処理手段１３の内部状態が４ビットのビット列で表現される場合であって、信号処理手段１３が信号処理を行っている間、２ビット目と４ビット目のみが変化する場合、制御手段１２は、変化しない１ビット目と３ビット目は保存せず、変化する２ビット目と４ビット目のみを保存手段１４に保存する。
In addition, when storing the internal state, the control unit 12 stores only one or more internal states necessary for a predetermined restoration in the
また、制御手段１２は、信号処理手段１３が制御手段１２からの指示に従い、一のストリームの信号処理を中断し、他のストリームの信号処理を開始する際に、保存手段１４に保存されている内部状態を、信号処理手段１３に対して復元する。例えば、上記のような場合、制御手段１２は、保存手段１４から２ビット目と４ビット目の内部状態を取得し、信号処理手段１３の内部状態を表現するビット列の２ビット目と４ビット目に上書きする。
The control means 12 is stored in the storage means 14 when the signal processing means 13 interrupts signal processing of one stream and starts signal processing of another stream in accordance with an instruction from the control means 12. The internal state is restored to the signal processing means 13. For example, in the above case, the control unit 12 acquires the internal state of the second and fourth bits from the
制御手段１２は、通常、ＩＣ等の集積回路で実現され得るが、ソフトウェアで実現してもよい。 The control means 12 can be usually realized by an integrated circuit such as an IC, but may be realized by software.
信号処理手段１３は、制御手段１２の指示に従い、複数のストリームの信号処理を行う。ここで、信号処理を行うストリームは、ストリーム受付手段１１が受け付けたストリームである。また、信号処理手段１３は、一のストリームの信号処理を開始する際は、制御手段１２が復元した内部状態を利用して、信号処理を開始する。そして、信号処理手段１３は、ストリームを信号処理した結果を、任意の保存用メモリに保存する。
The signal processing means 13 performs signal processing of a plurality of streams in accordance with instructions from the control means 12. Here, the stream on which signal processing is performed is the stream received by the stream receiving unit 11. In addition, when starting signal processing of one stream, the
信号処理手段１３は、通常、ＩＣ等の集積回路で実現され得るが、ソフトウェアで実現してもよい。 The signal processing means 13 can be usually realized by an integrated circuit such as an IC, but may be realized by software.
保存手段１４は、信号処理手段１３の内部状態を保存し得る。また、保存手段１４は、通常、受付手段１１が受け付けるストリームの数だけ存在し得るものとする。例えば、受付手段１１が受け付けるストリームの数が２つである場合、保存手段１４は２つ存在する。また、受付手段１１が受け付けるストリームの数が３つである場合、保存手段１４は３つ存在する。
The
保存手段１４は、通常、ＩＣ等の集積回路で実現され得る。
The
出力手段１５は、信号処理手段１３が信号処理した結果を出力する。出力手段１５は、通常、ＩＣ等の集積回路で実現され得る。 The output means 15 outputs the result of signal processing by the signal processing means 13. The output means 15 can be usually realized by an integrated circuit such as an IC.
（具体例１）
本具体例において、信号処理回路の内部状態を２つの内部状態保存回路に保存しながら、時分割で、２つのストリームの信号処理を行う信号処理装置について説明する。図２は、本具体例における信号処理装置の構成例を示す図である。信号処理装置２は、入力処理回路２１１、２１２、信号保存用メモリ２２０、制御回路２３０、切替回路２４０、信号処理回路２５０、内部状態保存回路２６１、２６２、出力処理回路２７１、２７２を備える。また、制御回路２３０は、入力用キュー２３１０と、出力用キュー２３２１、２３２２を備える。なお、入力処理回路２１１、２１２は、図１のストリーム受付手段１１に相当する。制御回路２３０と切替回路２４０は、図１の制御手段１２に相当する。信号処理回路２５０は、図１の信号処理手段１３に相当する。内部状態保存回路２６１、２６２は、図１の保存手段１４に相当する。出力処理回路２７１、２７２は、図１の出力手段１５に相当する。
(Specific example 1)
In this specific example, a signal processing apparatus that performs signal processing of two streams in a time-division manner while storing the internal state of the signal processing circuit in two internal state storage circuits will be described. FIG. 2 is a diagram illustrating a configuration example of the signal processing device according to the present specific example. The signal processing device 2 includes input processing circuits 211 and 212, a
入力処理回路２１１、２１２には、信号処理の対象となるストリームが入力される。なお、入力処理回路２１１、２１２に入力されたストリームを、以下、入力ストリームとする。信号保存用メモリ２２０には、入力ストリームや、信号処理回路２５０が入力ストリームを信号処理した結果である信号処理結果などが保存される。制御回路２３０は、切替回路２４０、信号処理回路２５０、出力処理回路２７１、２７２の制御を行う。切替回路２４０は、信号処理回路２５０と内部状態保存回路２６１、２６２の接続の切り替えを行う。信号処理回路２５０は、制御回路２３０からの制御信号に応じて、入力ストリームの信号処理を行う。内部状態保存回路２６１、２６２には、信号処理回路２５０の内部状態が保存される。出力処理回路２７１、２７２は、信号処理結果を出力する。
The input processing circuits 211 and 212 are input with a stream to be subjected to signal processing. The streams input to the input processing circuits 211 and 212 are hereinafter referred to as input streams. In the
入力処理回路２１１、２１２にストリームが入力されると、入力処理回路２１１、２１２は、入力ストリームを信号保存用メモリ２２０に保存する。このとき、入力処理回路２１１、２１２は、信号処理回路２５０が処理する処理単位ごとに保存する。処理単位は、通常、フィールドである。保存が完了すると、入力処理回路２１１、２１２は、処理リクエスト信号と、入力ストリーム保存アドレスと、入力処理回路識別ＩＤとを、制御回路２３０に送信する。処理リクエスト信号とは、信号処理の要求を示す制御信号である。また、入力ストリーム保存アドレスとは、入力ストリームの信号保存用メモリ２２０上の保存場所を示すアドレスである。また、入力処理回路識別ＩＤとは、入力処理回路２１１、２１２のそれぞれに割り振られたＩＤである。なお、入力処理回路２１１、２１２は、処理単位ごとに入力ストリームを保存するため、保存された処理単位ごとの入力ストリーム保存アドレスを、制御回路２３０に送信する。
When a stream is input to the input processing circuits 211 and 212, the input processing circuits 211 and 212 store the input stream in the
制御回路２３０は、処理リクエスト信号と、入力ストリーム保存アドレスと、入力処理回路識別ＩＤを、入力処理回路２１１、２１２から受信する。そして、制御回路２３０は、受信したこれらを、入力用キュー２３１０に保存する。
The
次に、制御回路２３０は、信号処理回路２５０が信号処理を行っていないか否かを判断する。そして、信号処理回路２５０が信号処理を行っていない場合、制御回路２３０は、入力用キュー２３１０に保存されている先頭のリクエストを実行するための制御を行う。具体的には、制御回路２３０は、入力処理回路識別ＩＤを切替回路２４０に送信し、処理開始信号と、入力ストリーム保存アドレスとを、信号処理回路２５０に送信する。なお、処理開始信号とは、信号処理の開始を示す制御信号である。また、信号処理を行っていないか否かの判断は、信号処理を行っていないことを示す制御信号である非処理中信号を、信号処理回路２５０が出力しているか否かで判断する。
Next, the
また、制御回路２３０は、処理完了信号と、処理結果保存アドレスとを、信号処理回路２５０から受信する。処理完了信号とは、信号処理の完了を示す制御信号である。また、処理結果保存アドレスとは、信号処理結果の信号保存用メモリ２２０上の保存場所を示すアドレスである。そして、制御回路２３０は、受信した処理結果保存アドレスを、出力用キュー２３２１、２３２２に保存する。
In addition, the
また、制御回路２３０は、出力リクエスト信号を、出力処理回路２７１、２７２から受信する。出力リクエスト信号とは、信号処理結果の出力の要求を示す制御信号である。そして、制御回路２３０は、出力リクエスト信号を受信すると、出力用キュー２３２１、２３２２のいずれかに保存されている処理結果保存アドレスを、出力処理回路２７１、２７２のいずれかに送信する。具体的には、制御回路２３０は、出力処理回路識別ＩＤに応じて出力用キュー２３２１、２３２２のいずれかを選択し、選択した出力用キューから処理結果保存アドレスを読み出し、当該処理結果保存アドレスを、出力処理回路識別ＩＤにより識別される出力処理回路２７１、２７２のいずれかに送信する。なお、出力処理回路識別ＩＤとは、出力処理回路２７１、２７２のそれぞれに割り振られたＩＤである。
In addition, the
切替回路２４０は、入力処理回路識別ＩＤを、制御回路２３０から受信する。そして、入力処理回路識別ＩＤにより識別される入力処理回路に対応する内部状態保存回路２６１、２６２のいずれかと、信号処理回路２５０との接続の切り替えを行う。例えば、入力処理回路識別ＩＤが入力処理回路２１１を識別するものである場合、切替回路２４０は、内部状態保存回路２６１と、信号処理回路２５０とを接続する。また、例えば、入力処理回路識別ＩＤが入力処理回路２１２を識別するものである場合、切替回路２４０は、内部状態保存回路２６２と、信号処理回路２５０とを接続する。なお、入力処理回路に対応する内部状態保存回路は、通常、予め決められている。また、この対応関係は、通常、切替回路２４０が保持しているが、制御回路２３０が保持していてもよい。また、内部状態保存回路２６１、２６２には、信号処理回路２５０の内部状態が保存される。そして、切替回路２４０は、信号処理回路２５０と接続した内部状態保存回路２６１、２６２のいずれかに保存されている信号処理回路２５０の内部状態を読み出し、信号処理回路２５０に送信する。
The
信号処理回路２５０は、処理開始信号と、入力ストリーム保存アドレスとを、制御回路２３０から受信する。また、信号処理回路２５０は、内部状態を切替回路２４０から受信し、自身の内部状態として上書きする。そして、信号処理回路２５０は、受信した入力ストリーム保存アドレスで示される信号保存用メモリ２２０上の保存場所に保存されている入力ストリームを読み出し、信号処理を開始する。なお、信号処理を開始し、信号処理を行っている間、信号処理回路２５０は、処理中信号を制御回路２３０に送信する。処理中信号とは、信号処理を行っていることを示す制御信号である。
The
また、信号処理回路２５０は、信号処理が完了すると、切替回路２４０を介して、接続されている内部状態保存回路２６１、２６２のいずれかに、自身の内部状態を保存する。このとき、信号処理回路２５０の内部状態の一部は、常に初期値に戻るため、信号処理回路２５０は、初期値に戻らない内部状態のみを保存する。これにより、内部状態保存回路２６１、２６２に保存するデータ量を削減することができる。また、信号処理回路２５０は、信号処理結果を、信号保存用メモリ２２０に保存する。そして、信号処理回路２５０は、処理結果保存アドレスと、非処理中信号とを、制御回路２３０に送信する。なお、信号処理回路２５０は、信号処理を行っていない間は、非処理中信号を制御回路２３０に送信し続ける。
Further, when the signal processing is completed, the
出力処理回路２７１、２７２は、出力リクエスト信号を、制御回路２３０に送信する。そして、出力処理回路２７１、２７２は、当該出力リクエスト信号に応じた処理結果保存アドレスを制御回路２３０から受信する。そして、出力処理回路２７１、２７２は、当該処理結果保存アドレスにより示される信号保存用メモリ２２０上の保存場所に保存されている信号処理結果を読み出し、出力フォーマットに応じて出力する。出力フォーマットは、通常、制御回路２３０からの制御信号により指示される。
The
（具体例２）
本具体例において、信号処理回路の内部状態を３つの内部状態保存回路に保存しながら、時分割で、３つのストリームの信号処理を行う信号処理装置について説明する。図３は、本具体例における信号処理装置の構成例を示す図である。信号処理装置３は、入力処理回路３１１、３１２、３１３、信号保存用メモリ３２０、制御回路３３０、切替回路３４０、３４１、信号処理回路３５０、３５１、内部状態保存回路３６１、３６２、３６３、出力処理回路３７１、３７２、３７３を備える。また、制御回路３３０は、入力用キュー３３１０と、出力用キュー３３２１、３３２２、３３２３を備える。なお、入力処理回路３１１、３１２、３１３は、図１のストリーム受付手段１１に相当する。制御回路３３０と切替回路３４０、３４１は、図１の制御手段１２に相当する。信号処理回路３５０、３５１は、図１の信号処理手段１３に相当する。内部状態保存回路３６１、３６２、３６３は、図１の保存手段１４に相当する。出力処理回路３７１、３７２、３７３は、図１の出力手段１５に相当する。
(Specific example 2)
In this specific example, a signal processing apparatus that performs signal processing of three streams in a time-division manner while storing the internal state of the signal processing circuit in three internal state storage circuits will be described. FIG. 3 is a diagram illustrating a configuration example of the signal processing device according to the present specific example. The signal processing device 3 includes
入力処理回路３１１、３１２、３１３には、信号処理の対象となるストリームが入力される。信号保存用メモリ３２０には、入力ストリームや、信号処理結果などが保存される。制御回路３３０は、切替回路３４０、３４１、信号処理回路３５０、３５１、出力処理回路３７１、３７２、３７３の制御を行う。切替回路３４０、３４１は、信号処理回路３５０、３５１と内部状態保存回路３６１、３６２、３６３の接続の切り替えを行う。信号処理回路３５０、３５１は、制御回路３３０からの制御信号に応じて、入力ストリームの信号処理を行う。内部状態保存回路３６１、３６２、３６３には、信号処理回路３５０、３５１の内部状態が保存される。出力処理回路３７１、３７２、３７３は、信号処理結果を出力する。
The
入力処理回路３１１、３１２、３１３にストリームが入力されると、入力処理回路３１１、３１２、３１３は、入力ストリームを信号保存用メモリ３２０に保存する。このとき、入力処理回路３１１、３１２、３１３は、信号処理回路３５０、３５１が処理する処理単位ごとに保存する。保存が完了すると、入力処理回路３１１、３１２、３１３は、処理リクエスト信号と、入力ストリーム保存アドレスと、入力処理回路識別ＩＤとを、制御回路３３０に送信する。なお、入力処理回路３１１、３１２、３１３は、処理単位ごとに入力ストリームを保存するため、保存された処理単位ごとの入力ストリーム保存アドレスを、制御回路３３０に送信する。
When a stream is input to the
制御回路３３０は、処理リクエスト信号と、入力ストリーム保存アドレスと、入力処理回路識別ＩＤを、入力処理回路３１１、３１２、３１３から受信する。そして、制御回路３３０は、受信したこれらを、入力用キュー３３１０に保存する。
The
次に、制御回路３３０は、信号処理回路３５０、３５１のいずれかが信号処理を行っていないか否かを判断する。そして、信号処理回路３５０、３５１のいずれかが信号処理を行っていない場合、制御回路３３０は、入力用キュー３３１０に保存されている先頭のリクエストを実行するための制御を行う。具体的には、制御回路３３０は、入力処理回路識別ＩＤを切替回路３４０、３４１のいずれかに送信し、処理開始信号と、入力ストリーム保存アドレスとを、信号処理回路３５０、３５１のいずれかに送信する。なお、入力処理回路識別ＩＤの送信は、信号処理を行っていない信号処理回路に接続されている切替回路に対して行う。また、処理開始信号と、入力ストリーム保存アドレスとの送信は、信号処理を行っていない信号処理回路に対して行う。また、信号処理を行っていないか否かの判断は、非処理中信号を、信号処理回路３５０、３５１のいずれかが出力しているか否かで判断する。信号処理回路３５０、３５１の両方が非処理中信号を出力している場合、制御回路３３０は、通常、処理開始信号等を信号処理回路３５０に送信する。なお、この場合、制御回路３３０は、処理開始信号等を信号処理回路３５１に送信してもよい。
Next, the
また、制御回路３３０は、処理完了信号と、処理結果保存アドレスとを、信号処理回路３５０、３５１から受信する。そして、制御回路２３０は、受信した処理結果保存アドレスを、出力用キュー３３２１、３３２２、３３２３に保存する。
Further, the
また、制御回路３３０は、出力リクエスト信号を、出力処理回路３７１、３７２、３７３から受信する。そして、制御回路３３０は、出力リクエスト信号を受信すると、出力用キュー３３２１、３３２２、３２２３のいずれかに保存されている処理結果保存アドレスを、出力処理回路３７１、３７２、３７３のいずれかに送信する。具体的には、制御回路３３０は、出力処理回路識別ＩＤに応じて出力用キュー３３２１、３３２２、３３２３のいずれかを選択し、選択した出力用キューから処理結果保存アドレスを読み出し、当該処理結果保存アドレスを、出力処理回路識別ＩＤにより識別される出力処理回路３７１、３７２、３７３のいずれかに送信する。
Further, the
切替回路３４０、３４１は、入力処理回路識別ＩＤを、制御回路３３０から受信する。そして、入力処理回路識別ＩＤにより識別される入力処理回路に対応する内部状態保存回路３６１、３６２、３６３のいずれかと、信号処理回路３５０、３５１のいずれかとの接続の切り替えを行う。例えば、入力処理回路識別ＩＤが入力処理回路３１１を識別するものである場合、切替回路３４０、３４１は、内部状態保存回路３６１と、信号処理回路３５０、３５１のいずれかとを接続する。また、例えば、入力処理回路識別ＩＤが入力処理回路３１２を識別するものである場合、切替回路３４０、３４１は、内部状態保存回路３６２と、信号処理回路３５０、３５１のいずれかとを接続する。また、例えば、入力処理回路識別ＩＤが入力処理回路３１３を識別するものである場合、切替回路３４０、３４１は、内部状態保存回路３６３と、信号処理回路３５０、３５１のいずれかとを接続する。なお、入力処理回路に対応する内部状態保存回路は、通常、予め決められている。また、この対応関係は、通常、切替回路３４０、３４１が保持しているが、制御回路３３０が保持していてもよい。また、内部状態保存回路３６１、３６２、３６３には、信号処理回路３５０、３５１の内部状態が保存される。そして、切替回路３４０、３４１は、信号処理回路３５０、３５１と接続した内部状態保存回路３６１、３６２、３６３のいずれかに保存されている信号処理回路３５０、３５１の内部状態を読み出し、信号処理回路３５０、３５１に送信する。
The switching
信号処理回路３５０、３５１は、処理開始信号と、入力ストリーム保存アドレスとを、制御回路３３０から受信する。また、信号処理回路３５０、３５１は、内部状態を切替回路３４０、３４１から受信し、自身の内部状態内部状態として上書きする。そして、信号処理回路３５０、３５１は、受信した入力ストリーム保存アドレスで示される信号保存用メモリ３２０上の保存場所に保存されている入力ストリームを読み出し、信号処理を開始する。なお、信号処理を開始し、信号処理を行っている間、信号処理回路３５０、３５１は、処理中信号を制御回路３３０に送信する。
The
また、信号処理回路３５０、３５１は、信号処理が完了すると、切替回路３４０、３４１を介して、接続されている内部状態保存回路３６１、３６２、３６３のいずれかに、自身の内部状態を保存する。このとき、信号処理回路３５０、３５１の内部状態の一部は、常に初期値に戻るため、信号処理回路３５０は、初期値に戻らない内部状態のみを保存する。これにより、内部状態保存回路３６１、３６２、３６３に保存するデータ量を削減することができる。また、信号処理回路３５０、３５１は、信号処理結果を、信号保存用メモリ３２０に保存する。そして、信号処理回路３５０、３５１は、処理結果保存アドレスと、非処理中信号とを、制御回路３３０に送信する。なお、信号処理回路３５０、３５１は、信号処理を行っていない間は、非処理中信号を制御回路３３０に送信し続ける。
When the signal processing is completed, the
出力処理回路３７１、３７２、３７３は、出力リクエスト信号を、制御回路３３０に送信する。そして、出力処理回路３７１、３７２、３７３は、当該出力リクエスト信号に応じた処理結果保存アドレスを制御回路３３０から受信する。そして、出力処理回路３７１、３７２、３７３は、当該処理結果保存アドレスにより示される信号保存用メモリ３２０上の保存場所に保存されている信号処理結果を読み出し、出力フォーマットに応じて出力する。出力フォーマットは、通常、制御回路３３０からの制御信号により指示される。
The
以上のように、本実施の形態による信号処理装置は、入力ストリームと同数の内部状態保存回路を備える。このような構成により、信号処理回路の内部状態をメモリに保存する場合に比べ、処理の中断・再開のオーバーヘッドの低減化を図ることができ、より効率よく信号処理が行える。 As described above, the signal processing apparatus according to the present embodiment includes the same number of internal state storage circuits as input streams. With such a configuration, compared with the case where the internal state of the signal processing circuit is stored in a memory, the overhead of interruption / resumption of processing can be reduced, and signal processing can be performed more efficiently.
また、本実施の形態による信号処理装置は、入力ストリームと同数の入力処理回路を備えるが、これらは１つであってもよい。つまり、信号処理装置に対して、信号処理の対象となるストリームが、シリアルに入力されてもよい。 In addition, the signal processing apparatus according to the present embodiment includes the same number of input processing circuits as input streams, but there may be only one. That is, a stream that is a signal processing target may be serially input to the signal processing device.
また、上記実施の形態において、各処理または各機能は、単一の装置によって集中処理されることによって実現されてもよいし、あるいは、複数の装置によって分散処理されることによって実現されてもよい。 In the above embodiment, each process or each function may be realized by centralized processing by a single device, or may be realized by distributed processing by a plurality of devices. .
また、上記実施の形態において、各構成要素は専用のハードウェアにより構成されてもよいし、あるいは、ソフトウェアにより実現可能な構成要素については、プログラムを実行することによって実現されてもよい。例えば、ハードディスクや半導体メモリ等の記録媒体に記録されたソフトウェア・プログラムをＣＰＵ等のプログラム実行部が読み出して実行することによって、各構成要素が実現され得る。 Moreover, in the said embodiment, each component may be comprised by exclusive hardware, or about the component realizable by software, it may implement | achieve by running a program. For example, each component can be realized by a program execution unit such as a CPU reading and executing a software program recorded on a recording medium such as a hard disk or a semiconductor memory.
本発明は、以上の実施の形態に限定されることなく、種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることは言うまでもない。 The present invention is not limited to the above-described embodiments, and various modifications are possible, and it goes without saying that these are also included in the scope of the present invention.
以上のように、本発明にかかる信号処理装置は、効率よく、複数ストリームの時分割処理を行うことができるという効果を有し、テレビジョン装置等として有用である。 As described above, the signal processing device according to the present invention has an effect that it can efficiently perform time-sharing processing of a plurality of streams, and is useful as a television device or the like.
１、２、３ 信号処理装置
１１ ストリーム受付手段
１２ 制御手段
１３ 信号処理手段
１４ 保存手段
１５ 出力手段
２１１、２１２、３１１、３１２、３１３ 入力処理回路
２２０、３２０ 信号保存用メモリ
２３０、３３０ 制御回路
２４０、３４０、３４１ 切替回路
２５０、３５０、３５１ 信号処理回路
２６１、２６２、３６１、３６２、３６３ 内部状態保存回路
２７１、２７２、３７１、３７２、３７３ 出力処理回路
２３１０、３３１０ 入力用キュー
２３２１、２３２２、３３２１、３３２２、３３２３ 出力用キュー
1, 2, 3 Signal processing device 11 Stream receiving means 12 Control means 13 Signal processing means 14 Storage means 15 Output means 211, 212, 311, 312, 313
Claims (4)
複数のストリームを受け付けるストリーム受付手段と、
前記ストリーム受付手段が受け付けた複数のストリームを信号処理する信号処理手段と、
前記ストリーム受付手段が受け付けた複数のストリームを時分割で切り替えて信号処理するように前記信号処理手段に指示する制御手段と、
前記信号処理手段が信号処理した結果を出力する出力手段とを具備し、
前記制御手段は、
時分割で、一のストリームの信号処理を中断し、他のストリームの信号処理を行うように前記信号処理手段に指示する場合に、当該一のストリームの信号処理に関する当該信号処理手段の内部状態のうち、前記信号処理手段が信号処理を行っている間に変化する内部状態の一部のみを前記複数の保存手段のうちの一の保存手段に保存し、前記信号処理手段が信号処理を行っている間に変化しない内部状態の一部は保存手段に保存せず、当該一のストリームの信号処理を再開する場合に、当該一の保存手段に保存した前記内部状態の一部を、前記信号処理手段が前記一のストリームの信号処理に利用する内部状態に上書きし、内部状態を復元し、
前記信号処理手段は、
前記制御手段の指示に従って、前記一のストリームの信号処理を再開する場合に、前記制御手段が復元した前記内部状態を利用して当該一のストリームの信号処理を続行する信号処理装置。 A plurality of storage means capable of storing an internal state that is information relating to signal processing of the stream;
Stream receiving means for receiving a plurality of streams;
Signal processing means for performing signal processing on the plurality of streams received by the stream receiving means;
Control means for instructing the signal processing means to perform signal processing by switching the plurality of streams received by the stream receiving means in a time-sharing manner;
Output means for outputting the result of signal processing by the signal processing means,
The control means includes
When the signal processing means is instructed to interrupt the signal processing of one stream and perform the signal processing of another stream in time division, the internal state of the signal processing means related to the signal processing of the one stream Of these, only a part of the internal state that changes while the signal processing means performs signal processing is stored in one of the plurality of storage means, and the signal processing means performs signal processing. When the signal processing of the one stream is resumed without storing a part of the internal state that does not change during the period, the signal processing is performed on the part of the internal state stored in the one storage unit. The means overwrites the internal state used for signal processing of the one stream , restores the internal state ,
The signal processing means includes
A signal processing device that continues signal processing of the one stream using the internal state restored by the control means when the signal processing of the one stream is resumed according to an instruction of the control means.
前記ストリームの数だけ存在し、
前記制御手段は、
前記内部状態の一部を保存する場合に、前記一のストリームの信号処理に関する内部状態のうち、前記信号処理手段が信号処理を行っている間に変化する内部状態の一部のみを当該一のストリームに対応する一の保存手段に保存する請求項１記載の信号処理装置。 The storage means includes
There are as many as the number of streams,
The control means includes
In the case of storing a part of the internal state , only a part of the internal state that changes while the signal processing means is performing signal processing among the internal states related to signal processing of the one stream. The signal processing apparatus according to claim 1, wherein the signal processing apparatus stores the data in one storage unit corresponding to the stream.
ストリーム受付手段と、信号処理手段と、制御手段と、出力手段とを用いて行われる信号処理方法であって、
前記ストリーム受付手段が、
複数のストリームを受け付けるストリーム受付ステップと、
前記信号処理手段が、
前記ストリーム受付手段が受け付けた複数のストリームを信号処理する信号処理ステップと、
前記制御手段が、
前記ストリーム受付手段が受け付けた複数のストリームを時分割で切り替えて信号処理するように前記信号処理手段に指示する制御ステップと、
前記出力手段が、
前記信号処理手段が信号処理した結果を出力する出力ステップとを具備し、
前記制御ステップでは、
前記制御手段が、
時分割で、一のストリームの信号処理を中断し、他のストリームの信号処理を行うように前記信号処理手段に指示する場合に、当該一のストリームの信号処理に関する内部状態のうち、前記信号処理手段が信号処理を行っている間に変化する内部状態の一部のみを前記複数の保存手段のうちの一の保存手段に保存し、前記信号処理手段が信号処理を行っている間に変化しない内部状態の一部は保存手段に保存せず、当該一のストリームの信号処理を再開する場合に、当該一の保存手段に保存した前記内部状態の一部を、前記信号処理手段が前記一のストリームの信号処理に利用する内部状態に上書きし、内部状態を復元し、
前記信号処理ステップでは、
前記出力手段が、
前記制御手段の指示に従って、前記一のストリームの信号処理を再開する場合に、前記制御手段が復元した前記内部状態を利用して当該一のストリームの信号処理を続行する信号処理方法。 A plurality of storage means capable of storing an internal state that is information relating to signal processing of the stream;
A signal processing method performed using a stream receiving means, a signal processing means, a control means, and an output means,
The stream receiving means is
A stream reception step for receiving a plurality of streams;
The signal processing means is
A signal processing step of performing signal processing on the plurality of streams received by the stream receiving means;
The control means is
A control step for instructing the signal processing means to perform signal processing by switching the plurality of streams received by the stream receiving means in a time-sharing manner;
The output means is
An output step of outputting a result of signal processing by the signal processing means,
In the control step,
The control means is
In time division, interrupt the signal processing of one stream, when instructing the signal processing unit to perform signal processing of the other streams, of the internal states for the signal processing of the first stream, the signal processing Only a part of the internal state that changes while the means is performing signal processing is stored in one of the plurality of storage means, and does not change while the signal processing means is performing signal processing. A part of the internal state is not stored in the storage unit, and when the signal processing of the one stream is resumed, the signal processing unit stores the part of the internal state stored in the one storage unit . Overwrite the internal state used for signal processing of the stream, restore the internal state ,
In the signal processing step,
The output means is
A signal processing method of continuing signal processing of the one stream by using the internal state restored by the control unit when resuming signal processing of the one stream in accordance with an instruction of the control unit.
前記ストリームの数だけ存在し、
前記制御ステップでは、
前記制御手段が、
前記内部状態の一部を保存する場合に、前記一のストリームの信号処理に関する内部状態のうち、前記信号処理手段が信号処理を行っている間に変化する内部状態の一部のみを当該一のストリームに対応する一の保存手段に保存する請求項３記載の信号処理方法。 The storage means includes
There are as many as the number of streams,
In the control step,
The control means is
In the case of storing a part of the internal state , only a part of the internal state that changes while the signal processing means is performing signal processing among the internal states related to signal processing of the one stream. 4. The signal processing method according to claim 3, wherein the signal is stored in one storage unit corresponding to the stream.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011005462A JP5802014B2 (en) | 2011-01-14 | 2011-01-14 | Signal processing apparatus and signal processing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011005462A JP5802014B2 (en) | 2011-01-14 | 2011-01-14 | Signal processing apparatus and signal processing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012147343A JP2012147343A (en) | 2012-08-02 |
| JP5802014B2 true JP5802014B2 (en) | 2015-10-28 |
Family
ID=46790430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011005462A Expired - Fee Related JP5802014B2 (en) | 2011-01-14 | 2011-01-14 | Signal processing apparatus and signal processing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5802014B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7234494B2 (en) | 2018-01-19 | 2023-03-08 | 株式会社ニコン | Joining device and joining method |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4208116B2 (en) * | 2001-08-06 | 2009-01-14 | パナソニック株式会社 | Decoding device, decoding method, decoding program, and decoding program recording medium |
| US7327789B2 (en) * | 2001-08-06 | 2008-02-05 | Matsushita Electric Industrial Co., Ltd. | Decoding apparatus, decoding method, decoding program, and decoding program storage medium |
| JP2004086451A (en) * | 2002-08-26 | 2004-03-18 | Matsushita Electric Ind Co Ltd | Semiconductor integrated circuit |
| JP2007048222A (en) * | 2005-08-12 | 2007-02-22 | Synology Inc | Portable device and automatic backup method thereof |
| JP2009111932A (en) * | 2007-10-31 | 2009-05-21 | Panasonic Corp | Moving image decoding device |
| JP5506250B2 (en) * | 2009-06-05 | 2014-05-28 | キヤノン株式会社 | Stream decoding apparatus and stream decoding method |
-
2011
- 2011-01-14 JP JP2011005462A patent/JP5802014B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012147343A (en) | 2012-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7627697B2 (en) | Device using multiple DMA controllers for transferring data between a storage device and multiple processing units | |
| JP5438371B2 (en) | Image processing apparatus and image processing method | |
| JP3802521B2 (en) | Encoding apparatus, encoding control method, and encoding control program | |
| JP4640989B2 (en) | Image processing apparatus and image processing control method | |
| JP2008271075A (en) | Electronic device, electronic camera, and data transfer program | |
| EP1576813B1 (en) | Video viewing system and method | |
| JP5802014B2 (en) | Signal processing apparatus and signal processing method | |
| JP2007199815A (en) | Memory control device and memory control method | |
| US20060179180A1 (en) | Signal processing apparatus, signal processing system and signal processing method | |
| EP2183663B1 (en) | Mass storage system with improved usage of buffer capacity | |
| US20040073649A1 (en) | Stream data processing apparatus | |
| KR20170085213A (en) | Multi-Channel Ultra High Definition AV Contents Capture and Playback System and Method for Indepentent Operations per Channel | |
| JP5404294B2 (en) | Data arithmetic device control circuit and data arithmetic device | |
| JP2006285300A (en) | Signal transfer device and signal transfer method | |
| JP5765728B2 (en) | Integrated circuit and signal processing method | |
| US20080091438A1 (en) | Audio signal decoder and resource access control method | |
| JP5548443B2 (en) | Image processing apparatus and control method thereof | |
| US9336557B2 (en) | Apparatus and methods for processing of media signals | |
| US11895407B2 (en) | Imaging device and imaging method | |
| JP5673937B2 (en) | Signal processing apparatus and signal processing method | |
| US7925753B2 (en) | Stream data processing apparatus | |
| JP2005062997A (en) | Data transfer controller, disk recorder, and data transfer control method | |
| JP2008054005A (en) | Image processing apparatus | |
| JP2009104529A (en) | Information processor, recording device of moving image with sound, and information processing method | |
| JP2013055464A (en) | Network control device, display device and network control method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131224 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140911 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141001 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141125 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150410 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150619 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150630 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150817 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150828 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5802014 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |