JP5800985B2 - 低ノイズ発振器 - Google Patents

Description

本発明は、ＲＦ発振器に関し、更に特定すれば、低レベルの位相ノイズを有するＲＦ発振器に関するものである。

従来技術

当技術分野では周知のように、低ノイズ発振器には、ナビゲーション、レーダ、および通信システムというように、広範囲の用途がある。同様に当技術分野では周知のように、トランジスタ発振器では、トランジスタからの１／ｆノイズが発振器の位相ノイズを著しく劣化させる場合がある。低ノイズ発振器を製造するために用いられる１つの技法は、低位相ノイズを有するデバイスに対して発振器のトランジスタを遮蔽する(screen)ことである。これは、時間がかかり、費用もかかり、そして場合によっては歩留まりが予測不可能になる可能性がある。１ｋＨｚよりも遙かに低い１／ｆノイズを有するＲＦトランジスタを得ることが望ましいが、一般には非実用的と見なされている。更に特定すると、ＲＦ発振器の位相ノイズは、多くのシステムの性能を妨げる主要な要因になっている。時間ベース関連属性(time based related attribute)は、短期安定性またはアラン分散である。発振器における位相ノイズの基礎的なメカニズムは、深く理解されており、文献に記載されている。一例は、"A simple model of feedback oscillator noise spectrum"（フィードバック発振器のノイズ・スペクトルの単純なモデル）, Proc. IEEE, vol. 54, pp.329-330, Feb. 1966と題するD.B.Leesonによる文献において、D.B.Leesonによって記述されているモデルである。この発振器モデルは一般に「Leesonのモデル」と呼ばれている。発振器の位相ノイズを低減するために多くの技法が採用されているが、一般に、これらの技法は、フィードバック回路において使用するトランジスタの１／ｆ位相ノイズを低減すること、または共振器のＱを増大することに関するものである。

位相ノイズは、そのスペクトル固有性(properties)によって記述されることが多い。例えば、位相ノイズは１／ｆ^ｎ特性(characteristic)を有し、ｎは整数である。発振回路については、ｎは通常０から３まで変動する。"A simple model of feedback oscillator noise spectrum"（フィードバック発振器のノイズ・スペクトルの単純なモデル）, Proc. IEEE, vol. 54, pp.329-330, Feb. 1966と題する論文においてD.B.Leesonによって記載されているように、デバイスが高Ｑ発振回路に埋め込まれたときに１／ｆ位相ノイズが１／ｆ^３位相ノイズに変換されるように、共振器帯域幅内における電子ノイズを増大させる。この変換が暗示するのは、共振器の帯域幅内における位相ノイズを大きく増大させるということである。したがって、生ずる位相ノイズを少なくするには、１／ｆ位相ノイズが少ないトランジスタ、またはＱが高い共振器が必要となる。具体的には、ＲＦトランジスタの１／ｆ位相ノイズは、発振信号の中心共振周波数からの小さなオフセット周波数(offset frequency)における位相ノイズに関係する。例えば、１ＧＨｚ発振器における１／ｆ位相ノイズに言及するときは、１／ｆ期間は、１ＧＨｚ出力からオフセットされたときに１／ｆスペクトル形状を有するノイズに該当する。トランジスタの１／ｆ位相ノイズは一般に材料および表面欠陥に帰するが、正確なメカニズムはよく分かっていない。

１／ｆ位相ノイズの根源(origin)は、トランジスタの実際の１／ｆ電圧ノイズと関連する可能性があるが、変換の具体的なメカニズムもよく分かっていない。バイポーラ・トランジスタにおいて１／ｆ電圧ノイズを１／ｆ位相ノイズに変換する１つのメカニズムは、コレクタ電極とベース制御電極との間における１／ｆ電圧ノイズから生ずるコレクタ−ベース間容量の変調(modulation)である。電界効果トランジスタにおいて１／ｆ電圧ノイズを１／ｆ位相ノイズに変換する同様のメカニズムは、ソース電極とゲート制御電極との間における１／ｆノイズから生ずるソース−ベース間容量の変調である。非常に低い１／ｆ位相ノイズを有するＲＦトランジスタを得ることは、ＲＦ性能と１／ｆノイズとの間での折り合いのために非常に難しい。

"Guidelines for Designing BJT Amplifier with Low 1/f AM and PM noise"（低１／ｆＡＭおよびＰＭノイズを有するＢＪＴ増幅器の設計指針）,IEEE Transactions on Ultrasonics, Ferroelectronics and Frequency Control, Vol. 44, No. 2, March 1997と題する論文においてEva S. Ferre-Pikal, Fred L. Wallsによって、増幅器の１／ｆ位相ノイズを低周波数電圧変動と関係付ける分析が紹介された。コレクタ−ベース間容量の変調が、１／ｆ電圧ノイズを１／ｆ位相ノイズに変換する手段として提案された。

"Reduction of Phase Noise in Linear HBT Amplifiers Using Low-Frequency Active Feedback"（低周波能動フィードバックを用いた線形ＨＢＴ増幅器における位相ノイズの低減）by Eva S. Ferre-Pikal, IEEE Transactions on Circuits and Systems, Vol. 51, No. 8, August 2004と題する論文において、著者は、計装増幅器(instrumentation amplifier)の使用によって、通常にバイアスされた(conventionally biased)ＲＦトランジスタを安定させる試みを行った。この計装増幅器は、従来のトポロジで構成された。トランジスタのバイアス点の安定を高めると、１／ｆ位相ノイズを抑制できるという証拠があった。しかしながら、このトポロジは、様々な抵抗成分も潜在的なノイズ源として混入させ、ノイズ抑制には限界があった。これらのデバイスは、低位相ノイズ発振器には埋め込まれず、関係付けられることもなかった。

１／ｆ位相ノイズを含む位相ノイズが非常に低いＲＦ発振器を提供することが求められている。加えて、温度およびプロセス変動によるＲＦ電力変動を最小限に抑えることも望ましい。

本開示によれば、発振器を提供する。この発振器は、（Ａ）出力電極において発振出力信号を生成するトランジスタと、（Ｂ）トランジスタにバイアス信号を生成するバイアス回路であって、トランジスタの出力電極に結合されている増幅器を含む、バイアス回路と、（Ｃ）増幅器の出力とトランジスタの制御電極との間に結合され、増幅器によって供給されるバイアス信号を発振信号から分離する回路とを有する。

一実施形態では、第１フィードバック・ループを有する発振回路を提供する。この発振回路は、トランジスタの出力電極に結合されている入力と、トランジスタの制御電極に結合されている出力とを有する共振回路を備えている。この発振回路は、差動増幅器と、この差動増幅器の第１入力に結合されている基準電圧とを備えているバイアス制御フィードバック・ループを備えている。差動増幅器の第２入力は、トランジスタの出力電極に結合されている。差動増幅器の出力は、トランジスタの制御電極に結合されている。第２フィードバック・ループが、トランジスタの出力電極とトランジスタの制御電極との間に結合されている。

一実施形態では、第２フィードバック・ループは、トランジスタの出力電極とトランジスタの制御電極との間に直列に結合されている抵抗器とキャパシタとを備えている。
一実施形態では、ＲＦ遮断回路が、トランジスタの出力電極と、差動増幅器の第１入力との間に直列に接続されており、抵抗器およびキャパシタが、直列接続されている１対の発振周波数遮断回路間のノードと、トランジスタの制御電極との間に直列に結合されている。

一実施形態では、追加の１対の整合および遮断回路が、トランジスタの出力電極とトランジスタの制御電極との間に、共振回路を介して直列に結合されている。
第２フィードバック・ループは、位相ノイズ抑制回路であり、追加の出力電極−制御電極フィードバックを設け、バイアシング制御ループにおいてより高い周波数のＡＣ信号の利得を低減し位相をシフトする機能を果たし、差動増幅器バイアス制御ループの帯域の外側になる、トランジスタの出力電極−制御電極における変動を低減する。また、第２ループは、発振ループにおけるＲＦ利得に作用し、限界コレクタ−ベース・バイアス電圧を安定させる。

一実施形態では、発振回路を提供する。この発振回路は、トランジスタと、トランジスタの出力電極において、望ましくない１／ｆ電圧ノイズと関連する望ましくない位相ノイズとを有する出力発振周波数信号を生成する再生フィードバック・ループと、トランジスタの出力電極と制御電極との間に結合され、出力ノードにおける１／ｆ電圧ノイズと関連する望ましくない位相ノイズとを抑制する負フィードバック・ループと、出力電極と制御電極との間に結合され、トランジスタの動作を安定させるため、そして負フィードバック・ループにおける中間周波数を制御電極から遠ざけてトランジスタの出力ノードに結合するために、発振周波数にフィードバック・ループを設ける回路とを有する。

このような構成によって、バイアシングおよび低周波数変調を能動的に制御することによって、発振器の位相ノイズを低減する。本発明は、１／ｆトランジスタ位相ノイズを低減し発振器の１／ｆ^ｎ位相ノイズを改善するために新規のトポロジを用いる。ここで、ｎは０から３までの範囲に及ぶ整数である。本技法は、広い部類の発振器に適用可能である。

本開示の１つ以上の実施形態の詳細は、添付図面および以下の説明において明記されている。本開示のその他の特徴、目的、および利点は、その記載および図面ならびに特許請求の範囲から明らかになろう。

図１は、本開示の一実施形態による発振器である。 図２は、本開示の一実施形態による発振器である。

これより図１を参照すると、発振器１０が示されている。この発振器は、トランジスタＱ１、トランジスタＱ１の出力電極、ここではコレクタ電極と、トランジスタＱ１の制御電極、ここではベース電極との間に結合されている共振回路１２、およびトランジスタＱ１のｄｃバイアス回路１４を含む。ｄｃバイアス回路１４は、電圧生成回路１６と、差動増幅器１８とを含む。差動増幅器１８は、固定基準電圧に結合されている第１入力（反転（−）入力）と、電圧生成回路１６に結合されている第２入力（非反転（＋））とを有する。このような電圧生成回路は、差動増幅器１８の第２入力（非反転（＋））において、トランジスタＱ１の出力電極（コレクタ）を通過する電流Ｉｃに関係がある電圧を生成する。差動増幅器１８は、更に、トランジスタＱ１の制御電極（ベース）に結合されている出力２０を有する。電圧源Ｖ１は、電圧生成回路１４の１つの端子２２に結合されている１つの電位（＋）と、電圧生成回路１４の第２端子２４に結合されている第２電位（−）とを有する。電圧生成回路１４の第３端子２６は、差動増幅器１８の第２入力（非反転（＋））に結合されている。電圧生成回路１４は、第１電位と差動増幅器の第２入力（非反転（＋））との間に結合されている第１抵抗器Ｒ４と、トランジスタＱ１のもう１つの電極（エミッタ）と第２電位（即ち、端子２４）との間にある第２抵抗器Ｒ５とを含む。インダクタＬ１が、差動増幅器１８の第２入力（非反転入力（＋））とトランジスタＱ１の出力電極（コレクタ）との間に結合されている。キャパシタＣ３が、差動増幅器１８の第１入力（反転（−））と差動増幅器１８の出力２０との間に結合されている。第３抵抗器Ｒ３および第４抵抗器Ｒ６が、ノード３０に結合されている。このようなノード３０は、キャパシタＣ４を介して第２電位（即ち、端子２４）に結合されており、第３抵抗器Ｒ３は、差動増幅器１８の出力２０とノード３０との間に結合されており、第４抵抗器Ｒ６は、ノード３０とトランジスタＱ１の制御電極（ベース電極）との間に結合されている。固定電圧は、電源Ｖ１の第１および第２電位間に結合されている抵抗器Ｒ１およびＲ２によって構成されている抵抗分圧器３４によって、ノード３２において生成される電圧である。

より詳細には、トランジスタＱ１は発振トランジスタである。差動増幅器１８は、低１／ｆ電圧ノイズ固有性を有するように選択されている。抵抗器Ｒ７は、典型的な５０オームという値を有するＲＦ負荷抵抗器である。インダクタＬ１は、ＲＦ分離のために用いられ、分散伝送線の形態を取ることもできる。容量Ｃ１は、発振周波数において非常に低い抵抗を有するバイパス・キャパシタである。２ポート・デバイスは、共振フィードバック回路１２であり、集中エレメント(lumped element)ＬＣ、ＳＡＷのような音響共振器、あるいは伝送線または誘電体共振器のような分散共振器とすることができる。２ポートは、バラクタ・ダイオードのような、発振周波数を同調させる手段を含むこともできる。

ここで、差動増幅器１８は、発振トランジスタＱ１をバイアスし、安定させるために用いられている。トランジスタＱ１は、バイポーラ・デバイスとして示されているが、ＦＥＴであってもよい。その場合、制御電極はゲート電極となり、コレクタおよびエミッタ電極は、ソースおよびドレイン電極となる。半導体材料は、シリコン、ＧａＡｓ、ＧａＮ、またはその他の半導体材料とするとよい。

バイアシングは、低１／ｆ電圧ノイズを有する差動増幅器を差動増幅器１８として用いることによって行われる。例えば、典型的な１／ｆ電圧ノイズ切片(intercept)が１０Ｈｚ未満である市販の差動増幅器が入手可能である。Ｒ１およびＲ２の分圧器によって形成され更に低い１／ｆ電圧ノイズを有する基準電圧が、反転入力として用いられ、ＲＦトランジスタのコレクタ電流に比例する電圧が、非反転入力として用いられる。フィードバック経路からのＲ４−Ｌ１ノードにおける電圧が、低周波数におけるトランジスタＱ１の１８０度位相シフトのために、正の差動増幅器入力に印加される。実際には、増幅器１９の正入力（非反転入力（＋））は負のフィードバック経路になり、ノード３２における基準電圧が、オペアンプへの負入力として共通に用いられるものに印加される。差動増幅器１８からの出力２０は、ＲＦトランジスタＱ１への入力（ここでは、エミッタ）をバイアスするための電圧を供給するために用いられる。抵抗器Ｒ３、Ｒ６、およびキャパシタＣ４は、ＲＦ信号をバイアシング機能から分離する役割を果たし、更に位相ノイズを抑制する機能を果たす。追加のキャパシタＣ３は、位相シフト素子として作用し、適当な位相マージンを確保し、非常に高い差動電圧利得によってノイズ・プロセスが再生されないことを確保する。このバイアシング構成は、差動増幅器１８の非反転入力（＋）の電圧が、反転入力（−）の電圧に本質的に等しくなることを確保する。反転入力（−）におけるノイズはノイズが非常に低いノード３２における基準電圧から派生されるので、非反転入力（＋）におけるノイズも同様に静穏(quiet)である。したがって、ＲＦトランジスタＱ１のコレクタ電流Ｉｃにおけるいずれのノイズも、バイアシング回路１４によって検知され、そのノイズを補償するためにＲＦトランジスタＱ１のベースにおける電圧を調節する。ＲＦトランジスタＱ１のコレクタに常時存在するノイズは、基本的にこのトランジスタＱ１のベースに遡って転移させられる。しかしながら、トランジスタＱ１は、コレクタからベース電極までに電圧利得を有するので、電圧ノイズはこの電圧利得によって同様に低減される。コレクタ−ベース間容量の変調に関連しバイアシング回路の帯域幅内におけるノイズ・プロセスも同様に低減される。抵抗器Ｒ５は、発振回路を安定させるために、追加の負のフィードバックを設ける。

バイアシング回路はＤＣまで及ぶので、発振周波数も、ＲＦトランジスタの温度変動およびパラメータ変動に対して安定になる。この回路は、ディスクリート・デバイスで、または集積回路として実現することができる。

これより図２を参照すると、発振器１０’は、ここではＲＦ発振出力信号を生成し、出力トランジスタ構成ＱＡ’ を有することが示されている（ここでは、図示のように、ベース電極が互いに接続され、コレクタ電極がノードＡにおいて互いに接続されている１対のトランジスタＱ１Ａ’およびＱ２Ａ’で構成されており、トランジスタＱ１Ａ’のエミッタ電極は抵抗器Ｒ６Ａ’を介して接地に接続され、トランジスタＱ２Ａ’のエミッタ電極は抵抗器Ｒ６Ｂ’を介して接地に接続されている）。

差動増幅器１８’を有するＤＣバイアス制御ループ１１’が設けられている。差動増幅器１８’には、図示のように、ノードＢにおいて分圧器（図示のように、電源電圧＋Ｖと接地との間に直列に接続されている抵抗器Ｒ１’およびＲ２’で構成されている）によって生成され差動増幅器１８’の反転入力（＋）に供給される基準電圧と、トランジスタＱ１Ａ’およびＱ２Ａ’のコレクタ電極において生成され差動増幅器１８’の非反転入力（−）に、直列接続されているインピーダンス整合およびＲＦ遮断エレメント、ここでは、例えば、それぞれ、インダクタＬ１’およびＬ２’を介して供給される電圧とが供給される。差動増幅器１８’は、低１／ｆ電圧ノイズ固有性を有するように選択されている。ノードＢと差動増幅器１８’の出力との間には、図示のように、抵抗器Ｒ９’および分路キャパシタＣ３’が配置されている。差動増幅器１８’の出力は、図示のように、１対のトランジスタＱ１Ａ’およびＱ２Ａ’のベース電極に、１対の直列接続されている抵抗器Ｒ３’およびＲ５’を介して供給され、ＤＣバイアス制御ループ１１’を完成させる。尚、抵抗器Ｒ３’およびＲ５’は一緒にノードＣに接続されており、このようなノードＣは、抵抗器Ｒ８’を介して接地に、そして抵抗器Ｒ７’を介して共振回路１２’の出力に接続されていることを注記しておく。尚、抵抗器Ｒ４’およびキャパシタＣ１’は、一緒にノードＤに接続されており、電圧源＋Ｖと接地との間に直列に接続されていることに留意されたい。

発振周波数、ここではＲＦ周波数のフィードバック・ループ１７’が設けられている。発振周波数フィードバック・ループ１７’は、１対のトランジスタＱ１Ａ’およびＱ２Ａ’の出力が供給される電力分割器１５’、１対の直列インダクタＬ３’およびＬ４’（ならびに図示のように、接地と、１対のインダクタＬ３’およびＬ４’に接続されているノードＥとの間に接続されているキャパシタＣ４’）、１対のトランジスタＱ１Ａ’およびＱ２Ａ’の出力（１対のトランジスタＱ１Ａ’およびＱ２Ａ’のコレクタ電極）に結合されている入力を有する共振回路１２’、および共振回路１２’の出力を１対のトランジスタＱ１Ａ’およびＱ２Ａ’のベース電極に、キャパシタＣ５’を介して接続し、発振周波数フィードバック・ループ１７’を完成させる抵抗器Ｒ７’を含む。電力分割器１５’の第２出力は、図示のように、発振器１０’の出力を供給する。１対の直列インダクタＬ３’およびＬ４’ならびにキャパシタＣ４’は、フィードバック・ループ１７’に適正な正の（再生）位相シフトを与える。１対のトランジスタＱ１Ａ’およびＱ２Ａ’はＲＦ利得を付与し、抵抗器Ｒ６Ａ’およびＲ６Ｂ’はエミッタ・フィードバックおよび利得安定化を行う。

抵抗器Ｒ７’およびＲ８’は、ＲＦ電力レベルを多少低下させるだけでなく、Ｑ１Ａ’およびＱ２Ａ’の制御電極（ベース）に現れるインピーダンスを制御する。共振器１２’は、低位相ノイズ信号の生成には理想的でない、共振周波数から外れたインピーダンスを有する場合があり、抵抗器Ｒ７’およびＲ８’はこのインピーダンスを制御する。ＲＦ遮断構造、ここではインダクタＬ１’は、電圧源＋ＶからのＲＦ分離および差動増幅器１８’の非反転入力からのＲＦ分離のために用いられ、分散伝送線の形態をなすこともできる。キャパシタＣ１’は、発振ＲＦ周波数において非常に低いリアクタンスを有し、これによってあらゆるＲＦエネルギを接地に導くパイバス・キャパシタである。

共振回路１２’は、２ポートであり、例えば、集中エレメントＬＣ、ＳＡＷのような音響共振器、あるいは伝送線または誘電体共振器のような分散共振器とすることができる。２ポートは、例えば、バラクタ・ダイオードのような、発振周波数を同調する手段を含むことができる。

差動増幅器１８’は、発振トランジスタＱ１Ａ’およびＱ１Ｂ’をバイアスし安定させるために用いられる。あるいは、トランジスタＱ１Ｂ’および抵抗器Ｒ６Ｂ’を取り除き、もっと単純であるが、コストが低い発振器を生産するのでもよい。トランジスタＱ１Ａ’およびＱ１Ｂ’を、ここではＱ１’と呼ぶ。抵抗器Ｒ６Ａ’およびＲ６Ｂ’を、ここではＲ６’と呼ぶ。トランジスタＱ１’は、バイポーラ・デバイスとして示されているが、ＦＥＴであってもよい。半導体材料は、シリコン、ＧａＡｓ、ＧａＮ、またはその他の半導体材料とするとよい。

デバイスＱ１’Ｒ５’、Ｌ１’、およびＬ２’を組み合わせて、トランジスタＱ１’のベースからコレクタまで低周波利得およびＲＦ利得の双方を得る。電力分割器１５’は、ＲＦ電力の一部をＲＦ出力に導き、ＲＦ電力の一部をインダクタＬ３’に導く。電力分割器１５’は、周知の電力分割器であればいずれでもよく、ここでは、例えば、NY, BrooklynのMini Circuits社のモデルHPQ-05である。インダクタＬ３’、キャパシタＣ４’、およびインダクタＬ４’は、ＲＦ電力の位相を共振器１２’内にシフトする。共振器１２’は、クリスタル、ＳＡＷ、空洞、またはＭＥＭＳ共振器のような、Ｑが高い２ポート・デバイスであり、バラクタ・ダイオードによるような、共振器を同調する手段を含むとよい。抵抗器Ｒ７’およびＲ８’は、ループ１７’を通る利得全体が約３ｄＢになるように、トランジスタＱ１のベース電極へのＲＦ電力を減少させる。加えて、抵抗器Ｒ７’およびＲ８’は、共振器のピーク振幅からオフセットされているが、なおも発振器１０’の位相ノイズ・スペクトル全体において対象となる周波数においてトランジスタＱ１’のベース制御電極に現れるインピーダンスを安定させる。

低１／ｆ電圧ノイズを有する差動増幅器を作動増幅器１８’として用いることによって、バイアシングを行う。例えば、MA, NorwoodのAnalog Devices社が製造する、典型的な１／ｆ電圧ノイズ切片(intercept)が１０Ｈｚ未満であるOP27のような、市販の差動増幅器が入手可能である。

ノードＢにおいてＲ１’およびＲ２’によって形成され更に低い１／ｆ電圧ノイズを有する基準電圧が、差動増幅器１８’の反転入力として用いられ、ＲＦトランジスタＱ１’のコレクタ電流に比例する電圧が、非反転入力として用いられる。Ｒ４’−Ｌ４’ノードにおけるフィードバック経路１１からの電圧は、低周波数におけるトランジスタＱ１’の１８０°位相シフトのために、正の差動増幅器１８’の入力に印加される。実際には、増幅器１８’の非反転（正）入力は負のフィードバック経路１１’になり、ノードＢにおける基準電圧は、演算増幅器１８’への反転（負）入力として共通に用いられるものに印加される。差動増幅器１８’からの出力は、ＲＦトランジスタＱ１’への入力をバイアスするための電圧を供給するために用いられる。抵抗器Ｒ３’は、ＲＦ信号をＤＣバイアシング機能から分離する役割を果たす。抵抗器Ｒ５’によって、トランジスタＱ１’の制御信号をトランジスタＱ１’のベース電極に印加することが可能になる。

つまり、以上で説明したように、２つのフィードバック・ループがある。すなわち、（１）正の再生フィードバック・ループであるフィードバック・ループ１７’であり、このループ１７’は、所望の発振周波数信号、ここでは発振器１０’のＲＦ出力信号を生成するが、トランジスタＱ１’のコレクタ電極において、望ましくない電圧ノイズおよび関連する不要な位相ノイズを含む。（２）トランジスタＱ１’のコレクタにおける不要な１／ｆ電圧ノイズおよび関連する不要な位相ノイズを抑制するための負の再生フィードバック・ループ１１’であり、トランジスタＱ１’のコレクタ電極およびベース制御電極は、フィードバック・ループ１１’および１７’双方において共有されている。差動増幅器１８’の出力は、ノードＤにおける電圧はノードＢにおける電圧とほぼ同一となるように、トランジスタＱ１’のベース制御電極において十分なＤＣ電圧を供給する。加えて、ノードＢにおける非常に低いノイズ電圧が、１／ｆノイズ電圧を含んで、ノードＤに反映される。インダクタＬ１’およびＬ２’は低周波信号にとってほぼ短絡回路になるので、トランジスタＱ１’のコレクタにおける電圧は、１／ｆ電圧ノイズが際立つ(significant)限界周波数(critical frequency)を含む低周波数では非常に低い電圧ノイズを有する。フィードバック・ループ１１’は、トランジスタＱ１’のコレクタにおいて電流を生成するが、この電流は、トランジスタＱ１’の固有コレクタ・ノイズ電流と大きさが等しく位相が逆になる。このノイズは、フィードバック・ループ１１’によって、トランジスタＱ１’のベース制御電極に移される。トランジスタＱ１’における低周波ノイズは、フィードバック・ループ１１’の作用によって抑制される。トランジスタＱ１’は、ベース制御電極からコレクタ電極まで電圧利得を有することができる。この電圧利得は、約Ｒ４’／（１／ｇｍ＋Ｒ６’）となり、ここでｇｍはトランジスタＱ１’のトランスコンダクタンスである。フィードバック・ループ１１’はノードＤにおける電圧を制御しこれによって低周波数に対するトランジスタＱ１’のコレクタ電圧を制御するので、トランジスタＱ１’のベース制御電極においてフィードバック・ループ１１’によって生成される信号は、Ｑ１’の低周波利得の比率だけ減少する。ここでコレクタ電極の電圧ノイズが抑制され、ベース電極の電圧ノイズもＱ１’の低周波電圧利得によって低減されるので、全コレクタ−ベース電圧ノイズはフィードバック・ループ１１’によって低減される。このノイズ低減はＤＣまで及び、フィードバック・ループ１１’がなければ１／ｆ電圧ノイズが際立つ限界領域を含む。トランジスタの位相ノイズは、コレクタ−ベース電圧ノイズによる影響を受けることが知られているので、１／ｆ位相ノイズを含むＱ１’の低周波位相ノイズはフィードバック・ループ１１’によって低減される。しかしながら、フィードバック・ループ１１’には中間周波数があり、この中間周波数では、フィードバック・ループ１１’だけの効果では、トランジスタＱ１’の電圧ノイズ、したがって位相ノイズが増大する。これらの中間周波数があると、ＲＦ発振周波数の位相ノイズ・フロアにおいて反映され、典型的な値は１０ｋＨｚから４０ＭＨｚまでの範囲に及ぶ。６０度以上というような、大きな位相マージンがＤＣバイアス・ループ１１’には必要となる。位相マージンが６０度よりも少ないと、位相ノイズが増幅され、位相マージンが少ない領域において位相ノイズが増大する。位相マージンが少ない程、ＲＦ発振信号の位相ノイズ・フロアにおける位相ノイズの領域が高くなる。

位相マージンを改善するために、追加の発振周波数負フィードバック・ループ１５’が設けられ、トランジスタＱ１’のコレクタ電極における位相ノイズを抑制する。この追加の発振周波数フィードバック・ループ１５’は、位相ノイズ抑制回路であり、抵抗器Ｒ５’ならびにキャパシタＣ２’および抵抗器Ｒ１０’を含む。この追加のループ１５’は、トランジスタＱ１’のコレクタ−ベース・ノイズ電圧における電圧ノイズ低減によって、ＲＦループ１７’における位相ノイズを抑制する。

キャパシタＣ２’および抵抗器Ｒ１０’は、ノードＦとノードＣとの間に直列に接続されている。前述の中間周波数において、抵抗器Ｒ１０’およびキャパシタＣ２’は低インピーダンスを有し、フィードバック・ループ１１’と経路を共有する。抵抗器Ｒ１０’およびキャパシタＣ２’は、トランジスタＱ１’によって生成されたはずの量だけ、フィードバック・ループ１１’の利得を低減する。抵抗器Ｒ１０’およびキャパシタＣ２’は、ハイ・パス・フィルタとして作用し、前述の中間周波数において、トランジスタＱ１’を迂回する経路１９’を通って、フィードバック・ループ１１’の制御信号の一部を分路させる（即ち、ループ１１’から離れ、したがって制御電極から離れ、直接コレクタ電極に向かわせる）。抵抗器Ｒ５’は、キャパシタＣ２’と共に、トランジスタＱ１’のコレクタ電極におけるインダクタＬ１’およびＬ２’の接合点（ノードＦ）からトランジスタＱ１’のベース電極まで、コレクタ−ベースＲＦフィードバックを追加的に設ける。つまり、この追加的な位相ノイズ抑制回路フィードバック・ループ１５’は、図示のように、トランジスタＱ１’のコレクタ電極から始まり、インダクタＬ２’を通り、抵抗器Ｒ１０’、キャパシタＣ２’を通り、抵抗器Ｒ５’を通り、トランジスタＱ１’のコレクタ電極に戻る。このフィードバックは、トランジスタＱ１’のベースとコレクタとの間における１８０度位相シフトのため、負フィードバックとなる。キャパシタＣ２’は、ＲＦバイパス・キャパシタとなるように選択され、バイアシング制御ループにおいて中間周波数信号の利得を低減し、位相をシフトする役割を果たす。加えて、キャパシタＣ２’は、差動増幅器１８’のＤＣバイアス制御ループ１１’の帯域幅の外側となる、トランジスタＱ１’のコレクタ電極からベース電極への電圧ノイズを低減する。このＤＣバイアシング構成は、差動増幅器１８’の非反転入力の電圧が、このような差動増幅器１８’の反転入力の電圧と本質的に等しくなることを確保する。反転入力における１／ｆ電圧ノイズは、１／ｆ電圧ノイズが非常に低いノードＢにおける基準電圧から派生されるので、非反転入力における１／ｆ電圧ノイズも同様に静穏である。したがって、ＲＦトランジスタＱ１’のコレクタ電流におけるいずれの１／ｆ電圧ノイズも、ＤＣフィードバック・バイアシング・回路１１’によって検知され、ＲＦトランジスタＱ１’のベースに現れる電圧は、その電圧ノイズを補償するように調節される。位相ノイズは、常時ＲＦトランジスタＱ１’のコレクタに現れ、基本的に当該トランジスタＱ１’のベースに遡って転移させられる。しかしながら、トランジスタＱ１’はベースからコレクタまで電圧利得を有するので、１／ｆ電圧ノイズも同様にこの電圧利得によって低減される。コレクタ−ベース容量の変調に関連し、ＤＣバイアシング回路１１’の帯域幅以内における位相ノイズ・プロセスは、比例的に減少する。抵抗器Ｒ５’は、発振回路１０’を安定させるための追加の負フィードバックを設ける。キャパシタＣ２’は、ＤＣが追加の発振周波数フィードバック・ループ１５を通過するのを妨げるＲＦバイパス・キャパシタとなるように選択される。抵抗器Ｒ５’およびＲ１０’は、トランジスタＱ１’のコレクタ電極からトランジスタＱ１’の制御電極へのＲＦフィードバック経路を設け、ＲＦ周波数フィードバック・ループ１７’を迂回して(around)約３ｄＢの利得を付与するように選択される。キャパシタＣ２’、Ｒ５’、およびＲ１０’が一緒になって、ＤＣバイアシング・ループ１１’の利得および位相マージンに作用する(affect)ことによって、ＤＣバイアシング制御の効果に影響を及ぼす。低周波ループ利得および位相特性のコンピュータ分析によって、適正な値に至る洞察が得られるが、非線形な効果も回路の挙動に影響を及ぼす。具体的には、キャパシタＣ２’、Ｒ５’、およびＲ１０’（即ち、追加の発振周波数位相ノイズ抑制回路フィードバック・ループ１５’）は、ＲＦ発振信号の位相ノイズ・フロアに影響を及ぼす。位相ノイズ・フロアは、共振回路１２’の３ｄＢ帯域外側にある、ＲＦ発振周波数からの周波数オフセットの領域である。追加の位相ノイズ抑制回路フィードバック・ループ１５’は、中間周波数においてＱ１’における位相ノイズを改善するために、ＤＣ制御ループ１１’において追加の位相マージンを与える。また、追加の位相ノイズ抑制回路フィードバック・ループ１５’は、Ｑ１’のコレクタ−ベース電圧を安定させるように機能し、Ｑ１’の位相ノイズが更に抑制される結果となる。追加の位相ノイズ抑制回路フィードバック・ループ１５’がないと、トランジスタＱ１’の位相ノイズは、中間周波数において劇的に増大する。更に、トランジスタＱ１’のベースに向かうノードＣにおける中間周波数、ならびにキャパシタＣ２’およびＲ１０を通過するノードＣにおける中間周波数は、トランジスタＱ１’のコレクタ電極において互いに相殺し合う結果に繋がる。つまり、抵抗器Ｒ５’、Ｒ３’、Ｒ１０’およびキャパシタＣ２’を有する回路は、前述のように、トランジスタＱ１’のコレクタに現れる発振出力周波数信号における位相ノイズを抑制する。抵抗器Ｒ３’は、生成されノードＣに現れる発振信号から、増幅器１８’によって供給されるバイアス信号を分離する。

バイアシング回路１１’はＤＣまで及ぶので、発振周波数はこのためＲＦトランジスタの温度変動およびパラメータ変動に対して安定する。回路１０’は、ディスクリート・デバイスで実現することができ、または集積回路として実現することができる。

このように、発振回路１０’は、トランジスタＱ１’の出力電極において、望ましくない１／ｆ電圧ノイズおよび関連する望ましくない位相ノイズを有する出力発振周波数信号を生成するために、再生フィードバック・ループ１７’を含む。負フィードバック・ループ１１’は、出力電極において１／ｆ電圧ノイズおよび関連する望ましくない位相ノイズを抑制するために、トランジスタＱ１’の出力電極と制御電極との間に結合されている。キャパシタＣ２‘およびＲ１０’ならびにＲ５’を有する回路が、フィードバック・ループ１５’を発振周波数に設けトランジスタＱ１’の動作を安定させるために出力電極と制御電極との間に結合されており、負フィードバック・ループ１１’における中間周波数を制御電極から遠ざけてトランジスタＱ１’の出力電極に結合するために、キャパシタＣ２’およびＲ１０’を有する経路１９’を含む。抵抗器Ｒ３’、Ｒ５’、Ｒ１０’およびキャパシタＣ２’を有するこの回路は、発振器における位相ノイズを抑制する。

ここでは約４５０ＭＨｚの電力分割器１５’の出力の発振周波数を生成するための、発振回路１０’におけるエレメントに対する１組の値の例は、次の通りである。
＋Ｖ ＝１０ボルト
Ｒ１’＝３８３オーム
Ｒ２’＝８４５オーム
Ｒ３’＝５１０オーム
Ｒ４’＝７５オーム
Ｒ５’＝４００オーム
Ｒ６Ａ’＝５オーム
Ｒ６Ｂ’＝５オーム
Ｒ７’＝２０オーム
Ｒ８’＝１００オーム
Ｃ１’＝１００ｐＦ
Ｃ２’＝０．０５μＦ
Ｃ３’＝１０００ｐＦ
Ｃ４’＝１０ｐＦ
Ｌ１’＝３９０ｎＨ
Ｌ２’＝５ｎＨ
Ｌ３’＝１５ｎＨ
Ｌ４’＝１５ｎＨ
ここで認められてしかるべきことは、本開示による発振器が、（Ａ）出力電極において発振出力信号を生成するトランジスタと、（Ｂ）トランジスタにバイアス信号を生成するバイアス回路であって、トランジスタの出力電極に結合されている増幅器を含む、バイアス回路と、（Ｃ）増幅器の出力とトランジスタの制御電極との間に結合され、増幅器によって供給されるバイアス信号を発振出力信号から分離する回路とを含むことである。また、この発振器は、以下の特徴も含んでもよい。バイアス回路は、（ａ）増幅器を備えており、この増幅器が、（ｉ）出力ノードに結合されている入力と、（ｉｉ）制御電極に結合され、制御電極においてバイアス信号を供給する出力とを備えている。

尚、ここで認められてしかるべきは、本開示による発振器が、代わりに、（Ａ）出力電極において発振出力信号を生成するトランジスタと、（Ｂ）トランジスタの出力電極とトランジスタの制御電極との間に結合されている共振回路と、（Ｃ）トランジスタの制御電極においてバイアス信号を生成するｄｃバイアス回路であって、（ｉ）電圧生成回路と、（ｉｉ）差動増幅器であって、（ａ）第１基準電極に結合されている第１入力と、（ｂ）電圧生成回路に結合されている第２入力であって、電圧生成回路が、トランジスタの電極を通過する電流に関係する電圧を差動増幅器の第２入力に生成する、第２入力と、（ｃ）バイアス信号を供給する出力と、電圧生成回路が、基準電圧と差動増幅器の第２入力との間に結合されている第１抵抗器を含み、（ｄ）差動増幅器の第２入力とトランジスタの出力電極との間に結合されているインダクタと、（ｅ）差動増幅器の第１入力とトランジスタの出力電極との間に結合されているインダクタとを有する、差動増幅器とを備えている、バイアス回路と、（Ｄ）増幅器の出力とトランジスタの制御電極との間に結合され、増幅器によって供給されるバイアス信号を発振信号から分離する回路であって、（１）第１抵抗器と、（２）ノードにおいて第１抵抗器に接続されている第２抵抗器と、（３）第１抵抗器が差動増幅器の出力とノードとの間に結合されており、（４）第２抵抗器がノードとトランジスタの制御電極との間に結合されており、（５）ノードと基準電位との間に結合されているキャパシタとを備えている、回路とを含むことである。

更にここで認められてしかるべきは、本開示による発振器が、代わりに、（Ａ）トランジスタと、（Ｂ）トランジスタの出力電極とトランジスタの制御電極との間に結合されている共振回路と、（Ｃ）トランジスタにバイアス信号を生成するｄｃバイアス回路であって、（ｉ）電圧生成回路と、（ｉｉ）差動増幅器であって、（ａ）第１入力と、（ｂ）電圧生成回路に結合されている第２入力であって、電圧生成回路が、トランジスタの出力電極を通過する電流に関係する電圧を差動増幅器の第２入力において生成する、第２入力と、（ｃ）バイアス信号を供給する出力とを有する、差動増幅器とを備えている、ｄｃバイス回路と、（Ｄ）回路であって、（ａ）第１抵抗器と、（ｂ）ノードにおいて第１抵抗器に接続されている第２抵抗器と、（ｃ）第１抵抗器が差動増幅器の出力とノードとの間に結合されており、（ｄ）第２抵抗器が、ノードとトランジスタの制御電極との間に結合されており、（ｅ）ノードと基準電位との間に結合されているキャパシタとを備えている回路とを含むことである。また、この発振器は、以下の特徴の内１つ以上を含んでもよい。すなわち、前述のノードと差動増幅器の第１入力との間に結合されている第２キャパシタ、電圧生成回路の１つの端子に結合されている１つの電位を有し、基準電位が電圧源の第２電位である電圧源、ならびに、電圧生成回路の１つの端子に結合されている１つの電位を有し、基準電位が電圧源の第２電位である電圧源である。

ここで認められてしかるべきは、本開示による発振器が、代わりに、トランジスタと、第１フィードバック・ループであって、トランジスタの出力電極に結合されている入力と、トランジスタの制御電極に結合されている出力とを有する共振回路を備えている、第１フィードバック・ループと、バイアス制御フィードバック・ループであって、差動増幅器と、差動増幅器の第１入力に結合されている基準電圧と、差動増幅器の第２入力がトランジスタの出力電極に結合されており、差動増幅器の出力がトランジスタの制御電極に結合されており、トランジスタの出力電極とトランジスタの制御電極との間に結合されている第２フィードバック・ループとを含むことである。また、この発振器は、以下の特徴の内１つ以上を含んでもよい。すなわち、第２フィードバック・ループは、トランジスタの出力電極とトランジスタの制御電極との間に直列に結合されている抵抗器とキャパシタとを備えている。差動増幅器の第１入力とトランジスタの制御電極との間に直列に接続されている、発振周波数遮断回路の１対のインダクタ。トランジスタの出力電極とトランジスタの制御電極との間に、共振回路を介して、直列に結合されている追加の１対の発振周波数遮断回路。差動増幅器の出力は、第１抵抗器と直列接続されている第２抵抗器とを介してトランジスタの制御電極に結合されており、第１および第２抵抗器が、ノードに接続されており、第２フィードバック・ループが、ノートとトランジスタの出力との間に接続されている。第２フィードバック・ループが、ノードとトランジスタの出力電極との間に結合されているキャパシタを含む。第２フィードバック・ループが、キャパシタとトランジスタの出力電極との間に結合されている発振周波数遮断回路を含む。キャパシタと、トランジスタの出力と差動増幅器の第１入力との間に直列に接続されている１対の発振周波数遮断回路とを含み、第１および第２トランジスタ間のノードが、直列接続されている１対のインダクタ間のノードにキャパシタを介して結合されている。

認められてしかるべきは、本開示による発振器は、代わりに、トランジスタと、このトランジスタの出力電極において、望ましくない電圧ノイズと関連する望ましくない位相ノイズとを有する出力発振周波数信号を生成する再生フィードバック・ループと、トランジスタの出力電極と制御電極との間に結合され、出力ノードにおける電圧ノイズと関連する望ましくない位相ノイズとを抑制する負フィードバック・ループと、出力電極と制御電極との間に結合され、トランジスタの動作を安定させるため、そして負フィードバック・ループにおける中間周波数を制御電極から遠ざけてトランジスタの出力ノードに結合するために、発振周波数にフィードバック・ループを設ける回路とを含むことである。また、この発振器は、負フィードバック・ループとトランジスタの出力電極との間に直列に結合されている抵抗器とキャパシタとを含んでもよい。

注記してしかるべきは、本開示による発振器は、代わりに、トランジスタと、トランジスタの出力電極に結合されている入力と、トランジスタの制御電極に結合されている出力とを有する共振器と、バイアス制御フィードバック・ループであって、差動増幅器と、差動増幅器の第１入力に結合されている基準電圧とを備えており、差動増幅器の第２入力がトランジスタの出力電極に結合されている、バイアス制御フィードバック・ループと、差動増幅器の出力に結合されている回路であって、差動増幅器の出力とトランジスタの制御電極との間に結合されている第１抵抗器と、第２抵抗器と、第２抵抗器に直列に結合されているキャパシタとを備えており、第２抵抗器および直列結合されているキャパシタが、差動増幅器の出力とトランジスタの出力電極との間に直列に接続されている、回路とを含むことである。

認められてしかるべきは、本開示による発振器は、代わりに、トランジスタと、このトランジスタの出力電極に結合されている入力と、トランジスタの出力電極に結合されている出力とを有する共振回路と、バイアス制御フィードバック・ループであって、差動増幅器と、差動増幅器の第１入力に結合されている基準電圧とを備えており、差動増幅器の第２入力がトランジスタの出力電極に結合されている、バイアス制御フィードバック・ループと、差動増幅器の出力に結合されている回路であって、差動増幅器の出力とトランジスタの制御電極との間に結合されている抵抗器と、キャパシタとを備えており、キャパシタが差動増幅器の出力とトランジスタの出力電極との間に接続されている、回路と含むことである。また、この発振器は、以下の特徴の内１つ以上を含んでもよい。すなわち、前述の回路は、最初に述べた抵抗器にノードにおいて直列に結合されている第２抵抗器を含み、前述のキャパシタは、前述のノードと出力電極との間に結合されている。前述のキャパシタに直列に結合されている第３抵抗器を含み、このキャパシタおよび第３抵抗器は、前述のノードと出力電極との間に直列に結合されている。

以上、本発明の多数の実施形態について説明した。しかしながら、本発明の主旨および範囲から逸脱することなく種々の変更を行ってもよいことは言うまでもない。例えば、本発明は、クリスタル、ＳＡＷ、ＬＣ、およびマイクロ波共振発振器に応用し、ディスクリート部品によってまたは集積回路デバイスとして実現することができる。加えて、インダクタおよびキャパシタは、マイクロ波周波数で使用するためのマイクロストリップ伝送線のような、機能が同等の分散エレメントと置き換えることもできる。更に、抵抗器Ｒ１０’を取り除いてもよい（即ち、Ｒ１０’＝０）。したがって、他の実施形態も以下の請求項の範囲に該当することとする。

Claims (10)

1. 発振器であって、
   （Ａ）トランジスタと、
   （Ｂ）前記トランジスタの制御電極とトランジスタの出力電極との間に結合された共振回路と、
   （Ｃ）前記トランジスタにバイアス信号を生成するバイアス回路であって、前記バイアス回路が、
   前記トランジスタの出力電極に結合されている増幅器と、
   前記増幅器の出力と前記トランジスタの制御電極との間に直列に結合された一対の抵抗器と、
   を含む、バイアス回路と、
   （Ｄ）前記トランジスタの出力電極と前記バイアス回路のノードとの間に直列に結合されたキャパシタと追加の抵抗器を有する発振器の動作を安定させるための回路と、
   を備えている、発振器。
2. 発振器であって、
   （Ａ）トランジスタと、
   （Ｂ）前記トランジスタの出力電極と前記トランジスタの制御電極との間に結合されている共振回路と、
   （Ｃ）前記トランジスタにバイアス信号を生成するｄｃバイアス回路であって、
   （ｉ）電圧生成回路と、
   （ｉｉ）差動増幅器であって、
   （ａ）第１入力と、
   （ｂ）前記電圧生成回路に結合されている第２入力であって、前記電圧生成回路が、前記トランジスタの出力電極を通過する電流に関係する電圧を、前記差動増幅器の第２入力において生成する、第２入力と、
   （ｃ）出力と、
   を有する、差動増幅器と、
   （ｉｉｉ）回路であって、
   （ａ）第１抵抗器と、
   （ｂ）ノードにおいて前記第１抵抗器に接続されている第２抵抗器と、
   （ｃ）前記第１抵抗器が前記差動増幅器の出力と前記ノードとの間に結合されており、
   （ｄ）前記第２抵抗器が、バイアス信号を提供するために前記ノードと前記トランジスタの制御電極との間に結合されている、回路と、
   を備えたｄｃバイアス回路と、
   （Ｄ）トランジスタの出力電極とバイアス回路のノードとの間に直列に結合されたキャパシタと、第３抵抗器と、を有する発振器の動作を安定させるための回路と、
   を備えている、発振器。
3. 前記第３抵抗器とキャパシタとを有する回路が、位相ノイズを抑制するように選択された容量と抵抗を有することを特徴とする請求項２記載の発振器。
4. 発振器であって、
   トランジスタと、
   第１フィードバック・ループであって、前記トランジスタの出力電極に結合されている入力と、前記トランジスタの制御電極に結合されている出力とを有する共振回路を備えている、第１フィードバック・ループと、
   バイアス制御フィードバック・ループであって、
   差動増幅器と、
   前記差動増幅器の第１入力に結合されている基準電圧とを備えており、
   前記差動増幅器の第２入力が前記トランジスタの出力電極に結合されており、
   前記差動増幅器の出力が前記トランジスタの制御電極に結合されている、
   バイアス制御フィードバック・ループと、
   発振器の位相ノイズを抑制するために前記トランジスタの出力電極と前記トランジスタの制御電極との間に結合されている第２フィードバック・ループと、
   を備え、
   前記第２フィードバック・ループが、前記トランジスタの出力電極と前記トランジスタの制御電極との間に直列に結合されている抵抗器およびキャパシタとを備え、
   前記トランジスタの出力電極と、前記差動増幅器の第１入力との間に直列に接続されている１対のインダクタを有する発振周波数遮断回路を包含する、
   ことを特徴とする、発振器。
5. 請求項４記載の発振器であって、前記トランジスタの出力電極と前記トランジスタの制御電極との間に、前記共振回路を介して、直列に結合されている追加の１対の発振周波数遮断回路を含む、発振器。
6. 発振器であって、
   トランジスタと、
   第１フィードバック・ループであって、前記トランジスタの出力電極に結合されている入力と、前記トランジスタの制御電極に結合されている出力とを有する共振回路を備えている、第１フィードバック・ループと、
   バイアス制御フィードバック・ループであって、
   差動増幅器と、
   前記差動増幅器の第１入力に結合されている基準電圧とを備えており、
   前記差動増幅器の第２入力が前記トランジスタの出力電極に結合されている、
   バイアス制御フィードバック・ループと、
   発振器の位相ノイズを抑制するために前記トランジスタの出力電極と前記トランジスタの制御電極との間に結合されている第２フィードバック・ループと、
   を備え、
   前記差動増幅器の出力が、第１抵抗器と直列接続されている第２抵抗器とを介して前記トランジスタの制御電極に結合されており、前記第１および第２抵抗器が、ノードに接続されており、前記第２フィードバック・ループが、前記ノードと前記トランジスタの出力との間に接続され、
   第２フィードバック・ループが、キャパシタと前記トランジスタの出力電極との間に結合されている発振周波数遮断回路を含み、前記第２フィードバック・ループが、前記ノードと前記トランジスタの出力電極との間に結合されているキャパシタを含む、
   ことを特徴とする、発振器。
7. 発振器であって、
   トランジスタと、
   第１フィードバック・ループであって、前記トランジスタの出力電極に結合されている入力と、前記トランジスタの制御電極に結合されている出力とを有する共振回路を備えている、第１フィードバック・ループと、
   バイアス制御フィードバック・ループであって、
   差動増幅器と、
   前記差動増幅器の第１入力に結合されている基準電圧とを備えており、
   前記差動増幅器の第２入力が前記トランジスタの出力電極に結合されている、
   バイアス制御フィードバック・ループと、
   発振器の位相ノイズを抑制するために前記トランジスタの出力電極と前記トランジスタの制御電極との間に結合されている第２フィードバック・ループと、
   を備え、
   前記差動増幅器の出力が、第１抵抗器と直列接続されている第２抵抗器とを介して前記トランジスタの制御電極に結合されており、前記第１および第２抵抗器が、ノードに接続されており、前記第２フィードバック・ループが、前記ノードと前記トランジスタの出力との間に接続され、
   キャパシタと、前記トランジスタの出力と前記差動増幅器の第１入力との間に直列に接続されている１対の発振周波数遮断回路とを含み、前記第１および第２トランジスタ間のノードが、前記直列接続されている１対のインダクタ間のノードに前記キャパシタを介して結合されている、
   ことを特徴とする、発振器。
8. 発振器であって、
   トランジスタと、
   前記トランジスタの出力電極に結合されている入力と前記トランジスタの制御電極に結合されている出力とを有する共振器と、
   バイアス制御フィードバック・ループであって、
   差動増幅器と、
   前記差動増幅器の第１入力に結合されている基準電圧と、を備えており、
   前記差動増幅器の第２入力が前記トランジスタの出力電極に結合され、
   前記トランジスタの制御電極と前記差動増幅器の出力との間に直列に結合された第２抵抗器及び第１抵抗器と、
   を備えるバイアス制御フィードバック・ループと、
   ノードに結合されている回路であって、ノードの間に結合されている第３抵抗器と、を備える回路と、
   前記第３抵抗器に直列に結合されているキャパシタと、
   を備えており、
   前記第３抵抗器および直列結合されているキャパシタが、前記ノードと前記トランジスタの出力電極との間に直列に接続されている、
   ことを特徴とする、発振器。
9. 発振器であって、
   トランジスタと、
   前記トランジスタの出力電極に結合されている入力と前記トランジスタの制御電極に結合されている出力とを有する共振回路と、
   差動増幅器と、
   前記差動増幅器の第１入力に結合されている基準電圧と、を有し、
   前記差動増幅器の第２入力が前記トランジスタの出力電極に結合され、
   前記差動増幅器の出力に結合されている回路であって、
   第１抵抗器と、
   第２抵抗器と、を有し、
   前記第１抵抗器と第２抵抗器が前記差動増幅器の出力と前記トランジスタの制御電極との間に直列に結合され、
   キャパシタと、
   第３抵抗器と、
   を有し、
   前記キャパシタ及び直列に結合された第３抵抗器が、第１抵抗器と第２抵抗器との間のノードと、前記トランジスタの出力電極との間に接続されている、
   ことを特徴とする発振器。
10. トランジスタと、
    第１の回路と、
    第２の回路と、
    第３の回路と、
    を有し、
    前記第１の回路が、トランジスタの出力電極に結合された入力と、トランジスタの制御電極に結合された出力とを備えた共振回路からなり、
    前記第２の回路が、
    トランジスタの出力電極に結合された差動増幅器と、
    前記差動増幅器の出力とトランジスタの制御電極との間に直列に結合された第１抵抗器及び第２抵抗器と、を備え、
    前記第１抵抗器及び第２抵抗器が第２の回路のノードに接続され、
    前記第３の回路が、
    ノードと、トランジスタの出力電極との間に結合され、
    第３抵抗器と、
    前記第３抵抗器に直列に結合されたキャパシタと、を備え、
    前記第３抵抗器および直列に結合されたキャパシタとが、ノードとトランジスタの出力電極との間に結合される、
    ことを特徴とする発振器。

Images