JP5799794B2 - 非可逆回路素子 - Google Patents
非可逆回路素子 Download PDFInfo
- Publication number
- JP5799794B2 JP5799794B2 JP2011277770A JP2011277770A JP5799794B2 JP 5799794 B2 JP5799794 B2 JP 5799794B2 JP 2011277770 A JP2011277770 A JP 2011277770A JP 2011277770 A JP2011277770 A JP 2011277770A JP 5799794 B2 JP5799794 B2 JP 5799794B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- center electrode
- conductor
- wiring
- output port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Non-Reversible Transmitting Devices (AREA)
Description
永久磁石と、
前記永久磁石により直流磁界が印加されるマイクロ波用磁性体と、
前記マイクロ波用磁性体に、互いに電気的に絶縁状態で交差して配置された少なくとも二つの中心電極と、
共振周波数整合用容量素子と、
前記中心電極、前記共振周波数整合用容量素子を接続するための配線導体が表面に形成された回路基板と、
を備え、
前記回路基板の表面に形成された少なくとも二つの配線導体と対向する浮き導体が前記回路基板の内部に形成されており、前記少なくとも二つの配線導体と前記浮き導体との間に容量が形成されていること、
を特徴とする。
永久磁石と、
前記永久磁石により直流磁界が印加されるマイクロ波用磁性体と、
前記マイクロ波用磁性体に、互いに電気的に絶縁状態で交差して配置された少なくとも二つの中心電極と、
共振周波数整合用容量素子と、
前記中心電極、前記共振周波数整合用容量素子を接続するための配線導体が表面及び内部に形成された回路基板と、
を備え、
前記回路基板の表面に形成された少なくとも一つの配線導体と前記回路基板の内部に形成された少なくとも一つの配線導体との間に浮き導体が形成されており、前記二つの配線導体と前記浮き導体との間に容量が形成されていること、
を特徴とする。
永久磁石と、
前記永久磁石により直流磁界が印加されるマイクロ波用磁性体と、
前記マイクロ波用磁性体に、互いに電気的に絶縁状態で交差して配置された少なくとも二つの中心電極と、
共振周波数整合用容量素子と、
前記中心電極、前記共振周波数整合用容量素子を接続するための配線導体が表面及び内部に形成された回路基板と、
を備え、
前記回路基板の表面に形成された少なくとも一つの配線導体と前記回路基板の内部に形成された少なくとも一つの配線導体とが互いに対向して容量が形成されていること、
を特徴とする。
が設計値よりも太くなるとそのインダクタンス値が小さくなり、同時に配線導体と浮き導体又は他の配線導体との間に形成される容量値は大きくなる。配線導体のインダクタンス値が小さくなるとアイソレーションの中心周波数は高くなり、容量値が大きくなるとアイソレーションの中心周波数は低くなる。
第1実施例である2ポート型アイソレータは図1(A)に示す基本的な等価回路にて構成されている。即ち、図示しない永久磁石により直流磁界が印加されるフェライト32と、該フェライト32に互いに電気的に絶縁状態で交差して配置された第1中心電極35(インダクタンスL1)及び第2中心電極36(インダクタンスL2)とを備えている。第1中心電極35は、一端が入力ポートP1に接続され、他端が出力ポートP2に接続されている。第2中心電極36は、一端が出力ポートP2に接続され、他端がグランドポートP3に接続されている。入力ポートP1と出力ポートP2との間に終端抵抗Rが第1中心電極35と並列に接続され、入力ポートP1と出力ポートP2との間に共振周波数を整合させる整合用コンデンサC1が接続され、出力ポートP2とグランドポートP3との間に共振周波数を整合させる整合用コンデンサC2が接続されている。
目36i、中継用電極36j、3ターン目36kがフェライト32の表面にそれぞれ形成されている。3ターン目36kの下端部はフェライト32の下面に形成した接続用電極36lに接続されている。
Lx=Lx1+Lx2
Cx=Cx1・Cx2/(Cx1+Cx2)
第2実施例である2ポート型アイソレータは、図7及び図8に示すように、回路基板20の上面に形成した配線導体22と対向する配線導体21’を回路基板20の内部に形成したものであり、内部の配線導体21’はビアホール導体29e,29fを介して上面の配線導体21と接続されている。即ち、内部の配線導体21’は第1中心電極35の一端(入力ポートP1)とコンデンサC1とを接続している。本第2実施例の他の構成は前記第1実施例と同様である。
りである。
第3実施例である2ポート型アイソレータは、図9に示すように、回路基板20の上面に形成した配線導体22と内部に形成した配線導体21との間に浮き導体28を形成したものである。他の構成は前記第1実施例と同様である。配線導体21,22がインダクタンスLx1,Lx2を有し、配線導体22と浮き導体28との間に容量Cx1が形成され、配線導体21と浮き導体28との間に容量Cx2が形成されることになる。インダクタンスLx1,Lx2及び容量Cx(Cx1,Cx2)の作用効果は前記第1実施例で説明したとおりである。
なお、本発明に係る非可逆回路素子は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
21,22…配線導体
27,28…浮き導体
30…フェライト・磁石素子
32…フェライト
35…第1中心電極
36…第2中心電極
41…永久磁石
P1…入力ポート
P2…出力ポート
P3…グランドポート
R…終端抵抗
C1,C2…コンデンサ
Claims (6)
- 永久磁石と、
前記永久磁石により直流磁界が印加されるマイクロ波用磁性体と、
前記マイクロ波用磁性体に、互いに電気的に絶縁状態で交差して配置された少なくとも二つの中心電極と、
共振周波数整合用容量素子と、
前記中心電極、前記共振周波数整合用容量素子を接続するための配線導体が表面に形成された回路基板と、
を備え、
前記回路基板の表面に形成された少なくとも二つの配線導体と対向する浮き導体が前記回路基板の内部に形成されており、前記少なくとも二つの配線導体と前記浮き導体との間に容量が形成されていること、
を特徴とする非可逆回路素子。 - 永久磁石と、
前記永久磁石により直流磁界が印加されるマイクロ波用磁性体と、
前記マイクロ波用磁性体に、互いに電気的に絶縁状態で交差して配置された少なくとも二つの中心電極と、
共振周波数整合用容量素子と、
前記中心電極、前記共振周波数整合用容量素子を接続するための配線導体が表面及び内部に形成された回路基板と、
を備え、
前記回路基板の表面に形成された少なくとも一つの配線導体と前記回路基板の内部に形成された少なくとも一つの配線導体との間に浮き導体が形成されており、前記二つの配線導体と前記浮き導体との間に容量が形成されていること、
を特徴とする非可逆回路素子。 - 前記マイクロ波用磁性体に、互いに電気的に絶縁状態で交差して配置された第1中心電極と第2中心電極とを備え、
前記第1中心電極は、一端が入力ポートに接続され、他端が出力ポートに接続され、
前記第2中心電極は、一端が出力ポートに接続され、他端がグランドポートに接続され、
前記入力ポートと前記出力ポートとの間に終端抵抗が接続され、
前記共振周波数整合用容量素子は前記入力ポートと前記出力ポートとの間に接続されており、
前記配線導体と前記浮き導体との間に形成された容量は前記入力ポートと前記出力ポートとの間に接続されていること、
を特徴とする請求項1又は請求項2に記載の非可逆回路素子。 - 前記浮き導体の幅が前記配線導体の幅よりも大きいこと、を特徴とする請求項1ないし請求項3のいずれかに記載の非可逆回路素子。
- 永久磁石と、
前記永久磁石により直流磁界が印加されるマイクロ波用磁性体と、
前記マイクロ波用磁性体に、互いに電気的に絶縁状態で交差して配置された少なくとも二つの中心電極と、
共振周波数整合用容量素子と、
前記中心電極、前記共振周波数整合用容量素子を接続するための配線導体が表面及び内部に形成された回路基板と、
を備え、
前記回路基板の表面に形成された少なくとも一つの配線導体と前記回路基板の内部に形成された少なくとも一つの配線導体とが互いに対向して容量が形成されていること、
を特徴とする非可逆回路素子。 - 前記マイクロ波用磁性体に、互いに電気的に絶縁状態で交差して配置された第1中心電極と第2中心電極とを備え、
前記第1中心電極は、一端が入力ポートに接続され、他端が出力ポートに接続され、
前記第2中心電極は、一端が出力ポートに接続され、他端がグランドポートに接続され、
前記入力ポートと前記出力ポートとの間に終端抵抗が接続され、
前記共振周波数整合用容量素子は前記入力ポートと前記出力ポートとの間に接続されており、
回路基板の表面及び内部に形成された前記配線導体の間に形成された容量は前記入力ポートと前記出力ポートとの間に接続されていること、
を特徴とする請求項5に記載の非可逆回路素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011277770A JP5799794B2 (ja) | 2011-12-20 | 2011-12-20 | 非可逆回路素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011277770A JP5799794B2 (ja) | 2011-12-20 | 2011-12-20 | 非可逆回路素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013131790A JP2013131790A (ja) | 2013-07-04 |
JP5799794B2 true JP5799794B2 (ja) | 2015-10-28 |
Family
ID=48909063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011277770A Expired - Fee Related JP5799794B2 (ja) | 2011-12-20 | 2011-12-20 | 非可逆回路素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5799794B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000332422A (ja) * | 1999-05-20 | 2000-11-30 | Sony Corp | 多層回路基板及びその製造方法 |
JP2004193904A (ja) * | 2002-12-10 | 2004-07-08 | Murata Mfg Co Ltd | 2ポート型アイソレータ、2ポート型アイソレータの製造方法および通信装置 |
JP5573178B2 (ja) * | 2010-01-15 | 2014-08-20 | 株式会社村田製作所 | 非可逆回路素子 |
-
2011
- 2011-12-20 JP JP2011277770A patent/JP5799794B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013131790A (ja) | 2013-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5158146B2 (ja) | 非可逆回路素子 | |
JP5418682B2 (ja) | 非可逆回路素子 | |
EP2383835A2 (en) | Non-reciprocal circuit element | |
JP4665786B2 (ja) | 非可逆回路素子及び通信装置 | |
JP4155342B1 (ja) | 非可逆回路素子 | |
JP5423814B2 (ja) | 回路モジュール | |
JP4858542B2 (ja) | 非可逆回路素子 | |
WO2015029680A1 (ja) | アイソレータ | |
JP5799794B2 (ja) | 非可逆回路素子 | |
JP5573178B2 (ja) | 非可逆回路素子 | |
JP4548383B2 (ja) | 非可逆回路素子及び通信装置 | |
JP2011055222A (ja) | 非可逆回路素子 | |
JP5168011B2 (ja) | 非可逆回路素子 | |
JP5098813B2 (ja) | 非可逆回路素子及び複合電子部品 | |
JP5136322B2 (ja) | 非可逆回路素子 | |
JP5672413B2 (ja) | 非可逆回路素子 | |
JP4929488B2 (ja) | 非可逆回路素子 | |
JP4915366B2 (ja) | 非可逆回路素子 | |
JP2012138719A (ja) | 非可逆回路素子及びフェライト・磁石素子 | |
JP5652116B2 (ja) | 非可逆回路素子 | |
JP5527331B2 (ja) | 回路モジュール | |
JP2010141658A (ja) | 非可逆回路素子 | |
JP2012231202A (ja) | 非可逆回路素子及びフェライト・磁石素子 | |
JP2010081394A (ja) | 非可逆回路素子及びその製造方法 | |
JP2013162197A (ja) | 非可逆回路素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140919 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150410 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150519 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150709 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20150709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150728 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150810 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5799794 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |