JP5799261B2

JP5799261B2 - 誘導負荷駆動装置

Info

Publication number: JP5799261B2
Application number: JP2012553466A
Authority: JP
Inventors: 大治郎有澤; 真紗子山田
Original assignee: Panasonic Intellectual Property Management Co Ltd
Current assignee: Panasonic Intellectual Property Management Co Ltd
Priority date: 2011-01-20
Filing date: 2011-05-19
Publication date: 2015-10-21
Anticipated expiration: 2031-05-19
Also published as: JPWO2012098593A1; US20130147278A1; WO2012098593A1; US9209738B2

Description

本発明は、ステッピングモータ等の誘導負荷を駆動する誘導負荷駆動装置に関する。

光ディスク装置に用いられるステッピングモータ等の誘導負荷を駆動する方法として、マイクロステップ駆動方法が用いられている。マイクロステップ駆動方法は、複数の誘導負荷に流す電流量の比率を細かく変化させ、ロータの回転角度を高精度に制御するものである。

また、近年、ノートパソコン等の光ディスク装置を内蔵する機器の小型化に応じて光ディスク装置の小型化が求められており、それに合わせてステッピングモータにおいても小型化が要望されている。例えば、特許文献１に示されるように、光ディスク装置には光ピックアップを移動させる小型のステッピングモータや青色レーザを含む３波長レーザを用いた光ディスク装置の球面収差補正用レンズを移動させるさらに小型のステッピングモータ等が内蔵されている。このようなステッピングモータは、上記のように小型化が要求されるため、ステッピングモータの誘導負荷（コイル）の巻き数などの制限により一般的なステッピングモータよりインダクタンスが低くなるため、低インダクタンスの誘導負荷に供給する電流を安定して駆動する必要が生じる。

ここで、このようなマイクロステップ駆動のために使用される誘導負荷駆動装置が従来から知られている（例えば特許文献２および３参照）。まず、特許文献２の構成について説明する。図７は従来の誘導負荷駆動装置の一例を示す概略回路図である。図７に示すように特許文献２の誘導負荷駆動装置においては、発振器１０８で生成された信号をＰＷＭ（Pulse Width Modulation）制御におけるキャリア周波数として用い、４つのスイッチング素子を用いて誘導負荷１０１（コイルＡ，Ｂ）に双方向に電流を流すことが可能なＨブリッジ回路１０２，１０３に流れる導通電流を電流検出回路１０５で検出してフィードバックしている。電流検出回路１０５は、Ｈブリッジ回路１０２，１０３とグランドとの間に設けられた検出抵抗ＲＳ１，ＲＳ２に印加される電圧として検出される。そして、ＰＷＭ信号生成回路１０４は、電流検出回路１０５で検出された電流に基づく電圧値と最大電流設定信号の電圧レベルとを比較して、その結果に応じてＰＷＭ駆動波形の信号を生成し、Ｈブリッジ回路１０２，１０３のオンまたはオフを切り替えている。

次に、特許文献３の構成について説明する。図８は従来の誘導負荷駆動装置の他の例を示す概略回路図である。特許文献３の誘導負荷駆動装置においては、Ｈブリッジ回路において誘導負荷２０２に直列に検出抵抗２０１が接続されており、誘導負荷２０２を流れる電流を検出している。この検出された電流は、誘導負荷に流れる平均電流として増幅器２０３を通じて抵抗Ｒ１，Ｒ２により電圧に変換された後、誤差増幅器２０４において基準電圧Ｖｒｅｆとの誤差を増幅した上で、比較器２０５，２０６でキャリア周波数となる三角波と比較することによりフィードバック制御を行っている。

特開２００７−８７５４１号公報特開２００８−７２８７６号公報特開平１１−２１５８８５号公報

しかしながら、特許文献２の構成においては、電流検出回路は誘導負過に流れる電流が予め設定されている最大値に達するか否かのみを比較して制御するよう構成されており、Ｈブリッジ回路のオフ時の電流値または電流の最小値に関しては比較制御を行っていない。そもそも、Ｈブリッジ回路１０２，１０３のオフ時にはＨブリッジ回路１０２，１０３内で電流が還流したり、Ｈブリッジ回路１０２，１０３に設けられたダイオードで電源側へ電流が戻ったりするため、Ｈブリッジ回路１０２，１０３とグランドとの間に設けられた抵抗ＲＳ１，ＲＳ２には、電流が流れず、誘導負荷に流れる電流を検出することができない。このように、Ｈブリッジ回路のオフ時の電流が検出できないため、オフ時間の制御を行うことができない。すなわち、特許文献２の構成においては、発振器の出力する信号波形に基づいてＨブリッジ回路をオフ動作させている。従って、誘導負荷の時定数が低い小型のステッピングモータにこのような誘導負荷駆動回路を適用すると、電流の変化が急峻になるため、電流リプルが大きくなってしまい、平均電流にばらつきが生じる問題がある。このような平均電流のばらつきが生じると、特に複数の誘導負荷を用いるような光ディスク装置において、正確な位置制御や低速での円滑な回転駆動が困難となる問題がある。また、ＰＷＭ波形を生成するための回路構成が複雑であり、回路規模を小さくすることができないという問題もある。

同様に、特許文献３の構成においては、予め定められた三角波に基づいてＨブリッジ回路のオンまたはオフ動作が制御されるため、誘導負荷の時定数が低い小型のステッピングモータに適用すると電流リプルが大きくなってしまったり、電流が発振してしまう問題がある。発振防止のためにローパスフィルタを設けたり、基準となる三角波を高周波かつ高精度に生成すると、回路規模が大きくなってしまう。

特に、従来においては、誘導負荷のサイズがそれほど小さくなかったため、誘導負荷の時定数が駆動周波数に対して十分大きく、電流リプルが誘導負荷の駆動に与える影響が小さかった。しかしながら、上述したとおり、誘導負荷のサイズの小型化、高速化が進んできたことにより、誘導負荷のインダクタンスが時定数に対して相対的に小さくなり、電流リプルが誘導負荷の駆動に与える影響が大きくなってきており上記問題が顕在化している。

図９は従来の誘導負荷駆動装置の問題点を説明するための制御信号に対する電流波形を示す図である。例えば、図９に示すように、誘導負荷に流す電流の指令値が当該誘導負荷の飽和電流に近い値であることにより制御信号のデューティ比が大きくなると、オフ期間において電流の単位時間あたりの減少量が大きくなるため電流の急激な変化が生じる。しかし、従来の構成においてはこのようなオフ期間においては制御を行っていないため、当該電流の急激な変化がそのまま出力されてしまい、電流リプルが大きくなる。あるいは、オン期間において電流の単位時間あたりの増大量が小さく電流の指令値に達しない状態でオフ期間となってしまい、電流波形が歪んでしまう。このように、高精度な電流制御が行えない。

本発明は、このような従来の課題を解決するものであり、簡単な構成で時定数が低い誘導負荷に対しても電流リプルを低減させることができる誘導負荷駆動装置を提供することを目的とする。

本発明に係る誘導負荷駆動装置は、誘導負荷の一端および他端にそれぞれ２つずつ接続された４つのスイッチング素子を有し、第１の電源部と前記第１の電源部とは異なる電圧の第２の電源部との間に接続されたＨブリッジ回路と、前記誘導負荷に流す導通電流の方向に応じて、前記誘導負荷の一端および他端のうちの一方に接続された２つのスイッチング素子を排他的にオンした状態で固定し、前記誘導負荷の一端および他端のうちの他方に接続された２つのスイッチング素子を前記誘導負荷に流れる導通電流に基づいて排他的にオンするようにスイッチングするための制御信号を生成する制御信号生成回路とを備え、前記制御信号生成回路は、前記導通電流が予め設定された前記導通電流の基準値未満となった場合、前記導通電流が前記導通電流の基準値未満となったときから所定の第１遅延時間経過後に、前記誘導負荷の一端および他端のうちの他方に接続された２つのスイッチング素子を前記導通電流が増加するように排他的にオンし、前記導通電流が予め設定された前記導通電流の基準値以上となった場合、当該導通電流が前記導通電流の基準値以上となったときから所定の第２遅延時間経過後に、前記誘導負荷の一端および他端のうちの他方に接続された２つのスイッチング素子を前記導通電流が減少するように排他的にオンするよう構成されている。

上記構成によれば、誘導負荷の両端が何れも第２の電源部に接続されることにより、誘導負荷に流れる導通電流が経時的に減少するようにＨブリッジ回路をスイッチングしている場合（還流状態）において、当該導通電流をその基準値と比較し、基準値未満と判定された場合には、当該判定後所定の第１遅延時間経過後に誘導負荷に流れる導通電流が増加する方向にＨブリッジ回路をスイッチングし、導通電流を第１の電源部および第２の電源部に接続して当該導通電流が経時的に増大するようにＨブリッジ回路をスイッチングしている場合（付勢状態）において、当該導通電流をその基準値と比較し、基準値以上と判定された場合には、当該判定後所定の第２遅延時間経過後に誘導負荷に流れる導通電流が減少する方向にＨブリッジ回路をスイッチングする。このように、誘導負荷に流れる導通電流に応じてＨブリッジ回路のオン動作およびオフ動作を行うため、誘導負荷の時定数に拘らず電流リプルを低減させることができる。また、キャリア周波数を用いる必要がなくなるため、回路構成もより簡単となる。従って、簡単な構成で時定数が低い誘導負荷に対しても電流リプルを低減させることができる。

前記Ｈブリッジ回路は、主端子の一方が前記第１の電源部に接続され、主端子の他方が前記誘導負荷の一端に接続された第１のスイッチング素子と、主端子の一方が前記第１の電源部とは異なる電圧の第２の電源部に接続され、主端子の他方が前記誘導負荷の一端に接続された第２のスイッチング素子と、主端子の一方が前記第１の電源部に接続され、主端子の他方が前記誘導負荷の他端に接続された第３のスイッチング素子と、主端子の一方が前記第２の電源部に接続され、主端子の他方が前記誘導負荷の他端に接続された第４のスイッチング素子とを有し、前記制御信号生成回路は、前記誘導負荷に流す導通電流を前記誘導負荷の一端から他端へ向かう第１方向および前記誘導負荷の他端から一端へ向かう第２方向の何れかに切り替えるための方向指示信号と、前記誘導負荷に流す導通電流の基準値を前記第２の電源部の電圧（基準電圧）を基準として設定するための電流指令信号とが入力され、前記方向指示信号および前記電流指令信号に基づいて、前記第１のスイッチング素子および前記第２のスイッチング素子を排他的にオンさせることにより前記誘導負荷の一端を前記第１の電源部または前記第２の電源部に接続させる第１制御信号を生成して前記第１のスイッチング素子および前記第２のスイッチング素子の制御端子に出力し且つ前記第３のスイッチング素子および前記第４のスイッチング素子を排他的にオンさせることにより前記誘導負荷の他端を前記第１の電源部または前記第２の電源部に接続させる第２制御信号を生成して前記第３のスイッチング素子および前記第４のスイッチング素子の制御端子に出力するよう構成されており、前記制御信号生成回路は、前記方向指示信号が前記第１方向を示す場合に、前記誘導負荷の他端を前記第２の電源部に接続させるような信号を前記第２制御信号として出力するとともに、前記誘導負荷に流れる導通電流に基づく値（以下、第１電流検出値）を検出して前記導通電流の基準値と比較し、前記第１電流検出値が前記導通電流の基準値未満となった場合、当該第１電流検出値が前記導通電流の基準値未満となったときから所定の第１遅延時間経過後に前記誘導負荷の一端を前記第１の電源部に接続させるような信号を前記第１制御信号として出力し、前記第１電流検出値が前記導通電流の基準値以上となった場合、当該第１電流検出値が前記導通電流の基準値以上となったときから所定の第２遅延時間経過後に前記誘導負荷の一端を前記第２の電源部に接続させるような信号を前記第１制御信号として出力し、前記方向指示信号が前記第２方向を示す場合に、前記誘導負荷の一端を前記第２の電源部に接続させるような信号を前記第１制御信号として出力するとともに、前記誘導負荷に流れる導通電流に基づく値（以下、第２電流検出値）を検出して前記導通電流の基準値と比較し、前記第２電流検出値が前記導通電流の基準値未満となった場合、当該第２電流検出値が前記導通電流の基準値未満となったときから所定の第１遅延時間経過後に前記誘導負荷の他端を前記第１の電源部に接続させるような信号を前記第２制御信号として出力し、前記第２電流検出値が前記導通電流の基準値以上となった場合、当該第２電流検出値が前記導通電流の基準値以上となったときから所定の第２遅延時間経過後に前記誘導負荷の他端を前記第２の電源部に接続させるような信号を前記第２制御信号として出力するよう構成されている。これにより、導通電流が流れる方向に応じて基準電圧である第２の電源部と接続される誘導負荷の一端および他端のうちの一方とを接続するような固定信号が生成されるとともに、誘導負荷に流れる導通電流に基づく値に応じて誘導負荷の一端および他端のうちの他方を第１の電源部および第２の電源部のいずれか一方と接続するような制御信号が生成されるため、誘導負荷に流れる導通電流に応じてＨブリッジ回路のオン動作およびオフ動作を行うための制御信号を容易に生成することができる。

前記導通電流の基準値は、前記基準電圧を基準として前記第４のスイッチング素子に印加される電圧であり、前記第２電流検出値は、前記基準電圧を基準として前記第２のスイッチング素子に印加される電圧であってもよい。これにより、第１電流検出値および第２電流検出値として検出される対象となるスイッチング素子のオン抵抗を予め調べておくことにより誘導負荷に流れる導通電流を容易に検出することができるため、余分な検出抵抗をＨブリッジ回路に設けることなく付勢状態および還流状態の何れの状態においても導通電流の検出を有効に行うことができる。

前記Ｈブリッジ回路は、前記第２のスイッチング素子の主端子の一方が前記第２の電源部に第１検出抵抗素子を介して接続され、前記第４のスイッチング素子の主端子の一方が前記第２の電源部に第２検出抵抗素子を介して接続されるように構成されており、前記導通電流の基準値は、前記基準電圧を基準とした所定の電圧であり、前記第１電流検出値は、その電圧が前記基準電圧である電源部を基準とした前記第４のスイッチング素子と前記第２検出抵抗素子との間の電圧であり、前記第２電流検出値は、その電圧が前記基準電圧である電源部を基準とした前記第２のスイッチング素子と前記第１検出抵抗素子との間の電圧であってもよい。これにより、還流状態においても対応する検出抵抗素子に導通電流が流れるため、付勢状態および還流状態の何れの状態においても導通電流の検出を有効に行うことができる。

前記制御信号生成回路は、前記第１電流検出値と前記導通電流の基準値とを比較する第１のコンパレータと、前記第２電流検出値と前記導通電流の基準値とを比較する第２のコンパレータと、前記方向指示信号が前記第１方向を示す場合に、前記第１のコンパレータの出力に応じて前記第１電流検出値が前記導通電流の基準値以上である場合に前記誘導負荷の一端を前記第２の電源部に接続させ、前記第１電流検出値が前記導通電流の基準値未満である場合に前記誘導負荷の一端を前記第１の電源部に接続させるような信号を第１比較出力信号として出力するとともに、前記誘導負荷の他端を前記第２の電源部に接続させるような固定信号を第２比較出力信号として出力し、前記方向指示信号が前記第２方向を示す場合に、前記誘導負荷の一端を前記第２の電源部に接続させるような固定信号を前記第１比較出力信号として出力するとともに前記第２のコンパレータの出力に応じて前記第２電流検出値が前記導通電流の基準値以上である場合に前記誘導負荷の他端を前記第２の電源部に接続させ、前記第２電流検出値が前記導通電流の基準値未満である場合に前記誘導負荷の他端を前記第１の電源部に接続させるような信号を前記第２比較出力信号として出力する信号選択部とを有する比較部と、前記第１比較出力信号および前記第２比較出力信号のそれぞれにおいて前記第１および第２電流検出値が前記導通電流の基準値未満となったときの状態変化を前記第１遅延時間遅延させ、前記第１および第２電流検出値が前記導通電流の基準値以上となったときの状態変化を前記第２遅延時間遅延させて前記第１制御信号および前記第２制御信号をそれぞれ生成する遅延部とを備えていてもよい。

また、前記制御信号生成回路は、前記第１電流検出値および前記第２電流検出値が入力され、前記方向指示信号が前記第１方向を示す場合に前記第１電流検出値を出力し、前記方向指示信号が前記第２方向を示す場合に前記第２電流検出値を出力する検出値選択部と、前記検出値選択部で選択された前記第１または第２電流検出値と前記導通電流の基準値とを比較するコンパレータと、前記方向指示信号が前記第１方向を示す場合に、前記コンパレータの出力に応じて前記第１電流検出値が前記導通電流の基準値以上である場合に前記誘導負荷の一端を前記第２の電源部に接続させ、前記第１電流検出値が前記導通電流の基準値未満である場合に前記誘導負荷の一端を前記第１の電源部に接続させるような信号を第１比較出力信号として出力するとともに前記誘導負荷の他端を前記第２の電源部に接続するような固定信号を第２比較出力信号として出力し、前記方向指示信号が前記第２方向を示す場合に、前記誘導負荷の一端を前記第２の電源部に接続するような固定信号を前記第１比較出力信号として出力するとともに前記コンパレータの出力に応じて前記第２電流検出値が前記導通電流の基準値以上である場合に前記誘導負荷の他端を前記第２の電源部に接続させ、前記第２電流検出値が前記導通電流の基準値未満である場合に前記誘導負荷の他端を前記第１の電源部に接続させるような信号を前記第２比較信号として出力する信号選択部とを有する比較部と、前記第１比較出力信号および前記第２比較出力信号のそれぞれにおいて前記第１および第２電流検出値が前記導通電流の基準値未満となったときの状態変化を前記第１遅延時間遅延させ、前記第１および第２電流検出値が前記導通電流の基準値以上となったときの状態変化を前記第２遅延時間遅延させて前記第１制御信号および前記第２制御信号をそれぞれ生成する遅延部とを備えていてもよい。

これにより、Ｈブリッジ回路を構成する４つのスイッチング素子のうち、誘導負荷に流れる導通電流の方向が同じ場合には１つの制御信号で排他的にオンする２つのスイッチング素子をスイッチングすることにより容易に付勢状態および還流状態の切り替えを行うことができる。

前記制御信号生成回路は、前記第１遅延時間および前記第２遅延時間をそれぞれ変更可能に構成されていてもよい。これにより、導通電流の基準値（指令値）に応じて各遅延時間をそれぞれ調整することができ、導通電流の出力波形をより適正に調整することができる。

本発明の上記目的、他の目的、特徴、及び利点は、添付図面参照の下、以下の好適な実施態様の詳細な説明から明らかにされる。

本発明は以上に説明したように構成され、簡単な構成で時定数が低い誘導負荷に対しても電流リプルを低減させることができるという効果を奏する。

図１は本発明の第１実施形態に係る誘導負荷駆動装置の概略構成を示す回路図である。図２は図１に示す誘導負荷駆動装置における比較部の概略構成を示す回路図である。図３は図１に示す誘導負荷駆動装置において方向指示信号ＤＩＲが第１方向を示す信号である場合の各信号の波形を示す図である。図４は図１に示す誘導負荷駆動装置において方向指示信号ＤＩＲが第２方向を示す信号である場合の各信号の波形を示す図である。図５は本発明の第１実施形態に係る誘導負荷駆動装置の変形例における比較部の概略構成を示す回路図である。図６は本発明の第２実施形態に係る誘導負荷駆動装置の概略構成を示す回路図である。図７は従来の誘導負荷駆動装置の一例を示す概略回路図である。図８は従来の誘導負荷駆動装置の他の例を示す概略回路図である。図９は従来の誘導負荷駆動装置の問題点を説明するための制御信号に対する電流波形を示す図である。

以下、本発明の実施の形態を、図面を参照しながら説明する。なお、以下では全ての図を通じて同一または相当する要素には同一の参照符号を付して、その重複する説明を省略する。

＜第１実施形態＞
まず、本発明の第１実施形態に係る誘導負荷駆動装置について説明する。図１は、本発明の第１実施形態に係る誘導負荷駆動装置の概略構成を示す回路図である。

図１に示すように、本実施形態における誘導負荷駆動装置１は、コイル等の誘導負荷５に双方向へ電流を流すためのＨブリッジ回路１０と、Ｈブリッジ回路１０のスイッチングを制御する制御信号を生成する制御信号生成回路２０とを備えている。Ｈブリッジ回路１０は、所定の電圧を生じる第１の電源部３と第１の電源部３とは異なる電圧を生じる第２の電源部４との間に設けられ、第１の電源部３から誘導負荷５を介して第２の電源部４へ電流が流れるように構成されている。本実施形態において、第１の電源部３は第２の電源部４より高い電圧を生じる電源部であり、第２の電源部４はグランドである。

Ｈブリッジ回路１０は、誘導負荷５の一端５Ａおよび他端５Ｂにそれぞれ２つずつ接続された４つのスイッチング素子１１〜１４を有している。具体的には、Ｈブリッジ回路１０は、主端子の一方が第１の電源部３に接続され、主端子の他方が誘導負荷５の一端５Ａに接続された第１のスイッチング素子１１と、主端子の一方が第２の電源部４に接続され、主端子の他方が誘導負荷５の一端５Ａに接続された第２のスイッチング素子１２と、主端子の一方が第１の電源部３に接続され、主端子の他方が誘導負荷５の他端５Ｂに接続された第３のスイッチング素子１３と、主端子の一方が第２の電源部４に接続され、主端子の他方が誘導負荷５の他端５Ｂに接続された第４のスイッチング素子１４とを有している。本実施形態において、第１および第３のスイッチング素子１１，１３はＰ型ＭＯＳトランジスタで構成され、第２および第４のスイッチング素子１２，１４はＮ型ＭＯＳトランジスタで構成されている。

制御信号生成回路２０は、誘導負荷５に流す導通電流の方向に応じて、誘導負荷５の一端５Ａおよび他端５Ｂのうちの一方に接続された２つのスイッチング素子を排他的にオンした状態で固定し、誘導負荷５の一端５Ａおよび他端５Ｂのうちの他方に接続された２つのスイッチング素子を誘導負荷５に流れる導通電流に基づいて排他的にオンするようにスイッチングするための制御信号ＣＯＮＴ１，ＣＯＮＴ２を生成するよう構成されている。より詳しくは、制御信号生成回路２０は、誘導負荷５に流す導通電流を誘導負荷５の一端５Ａ（第１および第２のスイッチング素子１１，１２側）から他端５Ｂ（第３および第４のスイッチング素子１３，１４側）へ向かう第１方向および誘導負荷５の他端５Ｂから一端５Ａへ向かう第２方向の何れかに切り替えるための方向指示信号ＤＩＲと、誘導負荷５に流す導通電流の基準値ＲＥＦを設定するための電流指令値ＴＱとが入力され、方向指示信号ＤＩＲおよび電流指令値ＴＱに基づいて第１のスイッチング素子１１および第２のスイッチング素子１２を排他的にオンさせることにより誘導負荷５の一端５Ａを第１の電源部３または第２の電源部４に接続させる第１制御信号ＣＯＮＴ１と第３のスイッチング素子１３および第４のスイッチング素子１４を排他的にオンさせることにより誘導負荷５の他端５Ｂを第１の電源部３または第２の電源部４に接続させる第２制御信号ＣＯＮＴ２とを生成するよう構成されている。制御信号生成回路２０は、第１制御信号ＣＯＮＴ１を第１のスイッチング素子１１および第２のスイッチング素子１２の制御端子に出力し、第２制御信号ＣＯＮＴ２を第３のスイッチング素子１３および第４のスイッチング素子１４の制御端子に出力する。

本実施形態において、第１制御信号ＣＯＮＴ１は、第１の電圧レベルＬと当該第１の電圧レベルＬより高い第２の電圧レベルＨとをとり得る信号である。第１制御信号ＣＯＮＴ１が第１の電圧レベルＬである場合、Ｐ型ＭＯＳトランジスタである第１のスイッチング素子１１がオンしかつＮ型ＭＯＳトランジスタである第２のスイッチング素子１２がオフするような信号となる。また、第１制御信号ＣＯＮＴ１が第２の電圧レベルＨである場合、第１のスイッチング素子１１がオフしかつ第２のスイッチング素子１２がオンするような信号となる。このような第１制御信号ＣＯＮＴ１により、第１および第２のスイッチング素子１１，１２は、排他的にオンし、第１のスイッチング素子１１がオンしかつ第２のスイッチング素子１２がオフする（第１制御信号ＣＯＮＴ１が第１の電圧レベルＬとなる）ことで誘導負荷５の一端５Ａが第１の電源部３に接続され、第１のスイッチング素子１１がオフしかつ第２のスイッチング素子１２がオンする（第１制御信号ＣＯＮＴ１が第２の電圧レベルＨとなる）ことで誘導負荷５の一端５Ａが第２の電源部４に接続される。

同様に、第２制御信号ＣＯＮＴ２は、第１の電圧レベルＬと当該第１の電圧レベルＬより高い第２の電圧レベルＨとをとり得る信号である。第２制御信号ＣＯＮＴ２が第１の電圧レベルＬである場合、Ｐ型ＭＯＳトランジスタである第３のスイッチング素子１３がオンしかつＮ型ＭＯＳトランジスタである第４のスイッチング素子１４がオフするような信号となる。また、第２制御信号ＣＯＮＴ２が第２の電圧レベルＨである場合、第３のスイッチング素子１３がオフしかつ第４のスイッチング素子１４がオンするような信号となる。このような第２制御信号ＣＯＮＴ２により、第３および第４のスイッチング素子１３，１４は、排他的にオンし、第３のスイッチング素子１３がオンしかつ第４のスイッチング素子１３がオフする（第２制御信号ＣＯＮＴ２が第１の電圧レベルＬとなる）ことで誘導負荷の他端５Ｂが第１の電源部３に接続され、第３のスイッチング素子１３がオフしかつ第４のスイッチング素子１４がオンする（第２制御信号ＣＯＮＴ２が第２の電圧レベルＨとなる）ことで誘導負荷５の他端５Ｂが第２の電源部４に接続される。

Ｈブリッジ回路１０において、第１のスイッチング素子１１と第４のスイッチング素子１４とがオンし、第２のスイッチング素子１２と第３のスイッチング素子１３とがオフすると、第１の電源部３、第１のスイッチング素子１１、誘導負荷５、第４のスイッチング素子１４および第２の電源部４の順で電流が流れる。これにより、誘導負荷５の第１方向に導通電流が流れ、しかも誘導負荷５に流れる導通電流の電流量が時間経過とともに増大する付勢状態となる。この付勢状態から第１のスイッチング素子１１をオフし、第２のスイッチング素子１２をオンすると、第２のスイッチング素子１２、誘導負荷５および第４のスイッチング素子１４を含むループ内で電流が還流する還流状態となる。還流状態においては、誘導負荷５に流れる導通電流は、付勢状態における方向と同じ方向（第１方向）を保持しつつ当該誘導負荷に流れる電流量が時間経過とともに減少する。

同様に、Ｈブリッジ回路１０において、第２のスイッチング素子１２と第３のスイッチング素子１３とがオンし、第１のスイッチング素子１１と第４のスイッチング素子１４とがオフすると、第１の電源部３、第３のスイッチング素子１３、誘導負荷５、第２のスイッチング素子１２および第２の電源部４の順で電流が流れる。これにより、誘導負荷５の第２方向に導通電流が流れ、しかも誘導負荷５に流れる導通電流の電流量が時間経過とともに増大する付勢状態となる。この付勢状態から第３のスイッチング素子１３をオフし、第４のスイッチング素子１４をオンすると、第２のスイッチング素子１２、誘導負荷５および第４のスイッチング素子１４を含むループ内で電流が還流する還流状態となる。還流状態においては、誘導負荷５に流れる導通電流は、付勢状態における方向と同じ方向（第２方向）を保持しつつ当該誘導負荷に流れる電流量が時間経過とともに減少する。

以上より、第１制御信号ＣＯＮＴ１の電圧レベルが第１の電圧レベルＬでありかつ第２制御信号ＣＯＮＴ２の電圧レベルが第２の電圧レベルＨである場合に、誘導負荷５に流れる導通電流が第１方向の付勢状態となり、当該第１方向の付勢状態から第１制御信号ＣＯＮＴ１および第２制御信号ＣＯＮＴ２の電圧レベルがともに第２の電圧レベルＨとなるように切り替えることで、誘導負荷５に流れる導通電流が第１方向の還流状態となる。また、第１制御信号ＣＯＮＴ１の電圧レベルが第２の電圧レベルＨでありかつ第２制御信号ＣＯＮＴ２の電圧レベルが第１の電圧レベルＬである場合に、誘導負荷５に流れる導通電流が第２方向の付勢状態となり、当該第２方向の付勢状態から第１制御信号ＣＯＮＴ１および第２制御信号ＣＯＮＴ２がともに第２の電圧レベルＨとなるように切り替えることで、誘導負荷５に流れる導通電流が第２方向の還流状態となる。

ここで、制御信号生成回路２０は、導通電流が予め設定された導通電流の基準値ＲＥＦ未満となった場合、導通電流が導通電流の基準値ＲＥＦ未満となったときから所定の第１遅延時間Ｔ１経過後に、誘導負荷５の一端５Ａおよび他端５Ｂのうちの制御信号が固定されていない側に接続された２つのスイッチング素子を前記導通電流が増加するように排他的にオンし、前記導通電流が予め設定された前記導通電流の基準値以上となった場合、当該導通電流が前記導通電流の基準値以上となったときから所定の第２遅延時間経過後に、前記誘導負荷の一端および他端のうちの制御信号が固定されていない側に接続された２つのスイッチング素子を導通電流が減少するように排他的にオンするよう構成されている。

そのために、制御信号生成回路２０は、第１方向および第２方向のそれぞれについて誘導負荷５に流れる導通電流に基づく電圧値（それぞれ第１電流検出値ＶＯＵＴ１、第２電流検出値ＶＯＵＴ２とする）を検出するよう構成されている。そして、制御信号生成回路２０は、方向指示信号ＤＩＲが第１方向を示す場合に、誘導負荷５の他端５Ｂを第２の電源部４に接続させる（第３のスイッチング素子１３をオフしかつ第４のスイッチング素子１４をオンする）ような信号を第２制御信号ＣＯＮＴ２として出力するとともに、第１電流検出値ＶＯＵＴ１を検出して導通電流の基準値ＲＥＦと比較し、第１電流検出値ＶＯＵＴ１が導通電流の基準値（後述する指令電圧ＲＥＦ）未満となった場合、当該第１電流検出値ＶＯＵＴ１が導通電流の基準値ＲＥＦ未満となったときから所定の第１遅延時間Ｔ１経過後に誘導負荷５の一端５Ａを第１の電源部３に接続させる（第１のスイッチング素子１１をオンしかつ第２のスイッチング素子１２をオフする）ような信号を第１制御信号ＣＯＮＴ１として出力し、第１電流検出値ＶＯＵＴ１が導通電流の基準値ＲＥＦ以上となった場合、当該第１電流検出値ＶＯＵＴ１が導通電流の基準値ＲＥＦ以上となったときから所定の第２遅延時間Ｔ２経過後に誘導負荷５の一端５Ａを第２の電源部４に接続させる（第２のスイッチング素子１２をオンしかつ第１のスイッチング素子１１をオフする）ような信号を第１制御信号ＣＯＮＴ１として出力する。

すなわち、制御信号生成回路２０は、方向指示信号ＤＩＲが第１方向を示す場合に、第３のスイッチング素子１３をオフしかつ第４のスイッチング素子１４をオンした状態で、第１電流検出値ＶＯＵＴ１として検出される誘導負荷５の導通電流に応じて第１のスイッチング素子１１および第２のスイッチング素子１２のオンまたはオフを切り替えることにより、第１方向の付勢状態（第１のスイッチング素子１１がオンかつ第２のスイッチング素子１２がオフ）および第１方向の還流状態（第１のスイッチング素子１１がオフかつ第２のスイッチング素子１２がオン）が切り替えられる。

第１のスイッチング素子１１および第２のスイッチング素子１２のオンまたはオフを第１電流検出値ＶＯＵＴ１に応じて切り替える際、導通電流の基準値ＲＥＦ以上または当該基準値未満となった場合にすぐにスイッチングを行うと導通電流波形が発振してしまうおそれがある。そこで、本実施形態において、制御信号生成回路２０は、第１方向の還流状態において第１電流検出器ＶＯＵＴ１が導通電流の基準値ＲＥＦ未満となってから第１遅延時間Ｔ１後に第１のスイッチング素子１１をオンしかつ第２のスイッチング素子１２をオフしている。これにより、導通電流が基準値ＲＥＦを第１遅延時間Ｔ１だけアンダーシュートしてから当該導通電流が増加するようにスイッチングされる（付勢状態に移行する）。同様に、制御信号生成回路２０は、第１方向の付勢状態において第１電流検出値ＶＯＵＴ１が導通電流の基準値ＲＥＦ以上となってから第２遅延時間Ｔ２後に第２のスイッチング素子１２をオンしかつ第１のスイッチング素子１１をオフしている。これにより、導通電流が基準値ＲＥＦを第２遅延時間Ｔ２分だけオーバーシュートしてから当該導通電流が減少するようにスイッチングされる（還流状態に移行する）。

同様に、制御信号生成回路２０は、方向指示信号ＤＩＲが第２方向を示す場合に、誘導負荷５の一端５Ａを第２の電源部４に接続させる（第１のスイッチング素子１１をオフしかつ第２のスイッチング素子１２をオンする）ような信号を第１制御信号ＣＯＮＴ１として出力するとともに、第２電流検出値ＶＯＵＴ２を検出して導通電流の基準値ＲＥＦと比較し、第２電流検出値ＶＯＵＴ２が導通電流の基準値ＲＥＦ未満となった場合、当該第２電流検出値ＶＯＵＴ２が導通電流の基準値ＲＥＦ未満となったときから所定の第１遅延時間Ｔ１経過後に誘導負荷５の他端５Ｂを第１の電源部３に接続する（第３のスイッチング素子１３をオンしかつ第４のスイッチング素子１４はオフする）ような信号を第２制御信号ＣＯＮＴ２として出力し、第２電流検出値ＶＯＵＴ２が導通電流の基準値ＲＥＦ以上となった場合、当該第２電流検出値ＶＯＵＴ２が導通電流の基準値ＲＥＦ以上となったときから所定の第２遅延時間Ｔ２経過後に誘導負荷５の他端５Ｂを第２の電源部４に接続する（第４のスイッチング素子１４をオンしかつ第３のスイッチング素子１３はオフする）ような信号を第２制御信号ＣＯＮＴ２として出力する。

すなわち、制御信号生成回路２０は、方向指示信号ＤＩＲが第２方向を示す場合に、第１のスイッチング素子１１をオフしかつ第２のスイッチング素子１２をオンした状態で、第２電流検出値ＶＯＵＴ２として検出される誘導負荷５の導通電流に応じて第３のスイッチング素子１３および第４のスイッチング素子１４のオンまたはオフを切り替えることにより、第２方向の付勢状態（第３のスイッチング素子１３がオンかつ第４のスイッチング素子１４がオフ）および第２方向の還流状態（第３のスイッチング素子１３がオフかつ第４のスイッチング素子１４がオン）が切り替えられる。

また、第３のスイッチング素子１３および第４のスイッチング素子１４のオンまたはオフを第２電流検出値ＶＯＵＴ２に応じて切り替える際においても、導通電流波形が発振するのを防止するために、制御信号生成回路２０は、第２方向の還流状態において第２電流検出器ＶＯＵＴ２が導通電流の基準値ＲＥＦ未満となってから第１遅延時間Ｔ１後に第３のスイッチング素子１３をオンしかつ第４のスイッチング素子１４をオフしている。これにより、導通電流が基準値ＲＥＦを第１遅延時間Ｔ１だけアンダーシュートしてから当該導通電流が増加するようにスイッチングされる（付勢状態に移行する）。同様に、制御信号生成回路２０は、第２方向の付勢状態において第２電流検出値ＶＯＵＴ２が導通電流の基準値ＲＥＦ以上となってから第２遅延時間Ｔ２後に第４のスイッチング素子１２をオンしかつ第３のスイッチング素子１３をオフしている。これにより、導通電流が基準値ＲＥＦを第２遅延時間Ｔ２分だけオーバーシュートしてから当該導通電流が減少するようにスイッチングされる（還流状態に移行する）。

上記構成によれば、誘導負荷５の両端が何れも第２の電源部４に接続されることにより、誘導負荷５に流れる導通電流が経時的に減少するようにＨブリッジ回路１０をスイッチングしている場合（還流状態）において、当該導通電流をその基準値ＲＥＦと比較し、基準値ＲＥＦ未満と判定された場合には、当該判定後所定の第１遅延時間Ｔ１経過後に誘導負荷５に流れる導通電流が増加する方向にＨブリッジ回路１０をスイッチングし、誘導負荷５を第１の電源部３および第２の電源部４に接続して当該導通電流が経時的に増大するようにＨブリッジ回路１０をスイッチングしている場合（付勢状態）において、当該導通電流をその基準値ＲＥＦと比較し、基準値ＲＥＦ以上と判定された場合には、当該判定後所定の第２遅延時間Ｔ２経過後に誘導負荷５に流れる導通電流が減少する方向にＨブリッジ回路１０をスイッチングする。

このように、誘導負荷５に流れる導通電流に応じてＨブリッジ回路１０のオン動作およびオフ動作を行うため、誘導負荷５の時定数に拘らず電流リプルを低減させることができる。従って、微小電流から飽和電流に至るまでの広い範囲で誘導負荷５に流れる電流のリプル幅を小さくすることができる。特に、光ディスク装置に搭載させる小型のステッピングモータをマイクロステップ駆動により駆動する場合に、ステッピングモータの異なる相間における平均電流のばらつきが改善される。これにより、ステッピングモータにより駆動される記録ヘッド等の被駆動部の位置制御（停止制御）を高精度に行ったり、低速回転における滑らかな回転を実現したりすることができる。

また、キャリア周波数を用いる必要がなく、回路構成もより簡単となる。さらに、導通電流が流れる方向に応じて基準電圧である第２の電源部４と接続される誘導負荷５の一端５Ａおよび他端５Ｂのうちの一方とを接続するような固定信号が生成されるとともに、誘導負荷５に流れる導通電流に基づく値に応じて誘導負荷５の一端５Ａおよび他端５Ｂのうちの他方を第１の電源部３および第２の電源部４のいずれか一方と接続するような制御信号が生成されるため、誘導負荷５に流れる導通電流に応じてＨブリッジ回路１０のオン動作およびオフ動作を行うための制御信号を容易に生成することができる。従って、集積回路および基板上の部品数が削減でき、安価な誘導負荷駆動装置を提供することができる。

以下、制御信号生成回路２０の構成についてより詳しく説明する。図１に示すように、制御信号生成回路２０は、第１電流検出値ＶＯＵＴ１および第２電流検出値ＶＯＵＴ２を導通電流の基準値ＲＥＦと比較して方向指示信号ＤＩＲに応じた第１比較出力信号ＣＯＭＰ１および第２比較出力信号ＣＯＭＰ２を出力する比較部２１と、第１比較出力信号ＣＯＭＰ１および第２比較出力信号ＣＯＭＰ２のそれぞれにおいて第１および第２電流検出値ＶＯＵＴ１，ＶＯＵＴ２が導通電流の基準値ＲＥＦ未満となったときの状態変化（第２の電圧レベルＨから第１の電圧レベルＬへの状態変化）を第１遅延時間Ｔ１遅延させ、第１および第２電流検出値ＶＯＵＴ１，ＶＯＵＴ２が導通電流の基準値ＲＥＦ以上となったときの状態変化（第１の電圧レベルＬから第２の電圧レベルＨへの状態変化）を第２遅延時間Ｔ２遅延させて第１制御信号ＣＯＮＴ１および第２制御信号ＣＯＮＴ２をそれぞれ生成する遅延部２２とを有している。さらに、制御信号生成回路２０は、外部からの電流指令値ＴＱを基準電源部（グランド）６の電圧（基準電圧）を基準とする電圧（指令電圧）に変換し、導通電流の基準値ＲＥＦを出力する指令電圧生成部２３とを有している。

指令電圧生成部２３は、電流指令値ＴＱで示される電流値と対応する検出抵抗値（スイッチング素子のオン抵抗値）との積（電圧値）を基準値ＲＥＦに設定する。なお、電流指令値ＴＱは、アナログ信号であってもデジタル信号であってもよい。また、本実施形態の構成においては、導通電流の方向によって検出抵抗が変わる。すなわち、第１方向においては第４のスイッチング素子１４のオン抵抗が検出抵抗となり、第２方向においては第２のスイッチング素子１２のオン抵抗が検出抵抗となるため、第２のスイッチング素子１２と第４のスイッチング素子１４のオン抵抗値が異なる場合が生じ得る。そこで、このようなオン抵抗値の相違が無視できないような場合には、指令電圧生成部２３に、導通電流の方向に応じて基準値ＲＥＦを補正する機能を設けたり、それぞれ別個の（複数の）指令電圧生成部を設けることとしてもよい。

本実施形態においては、第１電流検出値ＶＯＵＴ１は、第１のスイッチング素子１１および第４のスイッチング素子１４のうち、その電圧が指令電圧を設定する基準電圧（グランド電圧）である第２の電源部４に接続された第４のスイッチング素子１４に印加され、当該基準電圧（グランド電圧）を基準とする電圧である。言い換えると、第１電流検出値ＶＯＵＴ１は、第２の電源部４の電圧を基準とした第３のスイッチング素子１３と第４のスイッチング素子１４との間の電圧である。導通電流が第１方向に流れる場合、付勢状態および還流状態の何れにおいても第４のスイッチング素子１４に電流が流れる。すなわち、導通電流と当該導通電流が流れる第４のスイッチング素子１４のオン抵抗との積が第１電流検出値ＶＯＵＴ１となる。従って、第４のスイッチング素子１４のオン抵抗を予め調べておくことにより、誘導負荷５に流れる導通電流が第１方向である場合に、第１電流検出値ＶＯＵＴ１を検出することで、誘導負荷５に流れる導通電流を適正に検出可能である。

また、第２電流検出値ＶＯＵＴ２は、第２のスイッチング素子１２および第３のスイッチング素子１３のうち、その電圧が基準電圧（グランド電圧）である第２の電源部４に接続された第２のスイッチング素子１２に印加され、当該基準電圧（グランド電圧）を基準とする電圧である。言い換えると、第２電流検出値ＶＯＵＴ２は、第２の電源部４を基準とした第１のスイッチング素子１１と第２のスイッチング素子１２との間の電圧である。導通電流が第２方向に流れる場合、付勢状態および還流状態の何れにおいても第２のスイッチング素子１２に電流が流れる。すなわち、導通電流と当該導通電流が流れる第２のスイッチング素子１２のオン抵抗との積が第２電流検出値ＶＯＵＴ２となる。従って、第２のスイッチング素子１２のオン抵抗を予め調べておくことにより、誘導負荷５に流れる導通電流が第２方向である場合に、第２電流検出値ＶＯＵＴを検出することで、誘導負荷５に流れる導通電流を適正に検出可能である。

このように、第２のスイッチング素子１２および第４のスイッチング素子１４のオン抵抗を、スイッチング素子のサイズから予測する等によって予め調べておくことにより誘導負荷５に流れる導通電流を容易に検出することができるため、余分な検出抵抗をＨブリッジ回路１０に設けることなく付勢状態および還流状態の何れの状態においても導通電流の検出を有効に行うことができる。

さらに、誘導負荷５に第１方向に電流が流れる場合は付勢状態および還流状態の何れの場合でも第４のスイッチング素子１４はオンとなっているため、第４のスイッチング素子１４の誘導負荷５と接続される側の電圧は、第２の電源部４より高い電圧となる。従って、制御信号生成回路２０は、この電圧を第１電流検出値ＶＯＵＴ１として検出し、これに基づいてスイッチング制御することにより、誘導負荷５の第１方向に流れる導通電流を適切に制御することができる。同様に、誘導負荷５に第２方向に電流が流れる場合は付勢状態および還流状態の何れの場合でも第２のスイッチング素子１２はオンとなっているため、第２のスイッチング素子１２の誘導負荷５と接続される側の電圧は、第２電源部４より高い電圧となる。従って、制御信号生成回路２０は、この電圧を第２電流検出値ＶＯＵＴ２として検出し、これに基づいてスイッチング制御することにより、誘導負荷５の第２方向に流れる導通電流を適切に制御することができる。

図２は図１に示す誘導負荷駆動装置における比較部の概略構成を示す回路図である。図２に示すように、本実施形態の比較部２１は、第１電流検出値ＶＯＵＴと導通電流の基準値ＲＥＦとを比較する第１のコンパレータ２１１と、第２電流検出値ＶＯＵＴ２と導通電流の基準値ＲＥＦとを比較する第２のコンパレータ２１２とを有している。さらに、比較部２１は、第１のコンパレータ２１１の出力信号と所定の電圧レベル（ここでは第１の電圧レベルＬより高い第２の電圧レベルＨ）に固定された固定信号ＳＣとが入力され、方向指示信号ＤＩＲに応じて第１のコンパレータ２１１の出力信号および固定信号ＳＣの何れかを選択して第１比較出力信号ＣＯＭＰ１を出力する第１のマルチプレクサ回路２１３と、第２のコンパレータ２１２の出力信号と所定の電圧レベル（ここでは第２の電圧レベルＨ）に固定された固定信号ＳＣとが入力され、方向指示信号ＤＩＲに応じて第２のコンパレータ２１２の出力信号および固定信号ＳＣの何れかを選択して第２比較出力信号ＣＯＭＰ２を出力する第２のマルチプレクサ回路２１４とを有している。

第１のマルチプレクサ回路２１３と第２のマルチプレクサ回路２１４とは信号選択部２１５を構成している。具体的には、信号選択部２１５は、方向指示信号ＤＩＲが第１方向を示す場合に、第１のコンパレータ２１１の出力に応じて第１電流検出値ＶＯＵＴ１が導通電流の基準値ＲＥＦ以上である場合に誘導負荷５の一端５Ａを第２の電源部４に接続させ、第１電流検出値ＶＯＵＴが導通電流の基準値ＲＥＦ未満である場合に誘導負荷５の一端５Ａを第１の電源部３に接続させるような信号を第１比較出力信号ＣＯＭＰ１として出力するとともに、誘導負荷５の他端５Ｂを第２の電源部４に接続させるような固定信号ＳＣを第２比較出力信号ＣＯＭＰ２として出力するよう構成されている。

また、信号選択部２１５は、方向指示信号ＤＩＲが第２方向を示す場合に、誘導負荷５の一端５Ａを第２の電源部４に接続させるような固定信号ＳＣを第１比較出力信号ＣＯＭＰ１として出力するとともに第２のコンパレータ２１２の出力に応じて第２電流検出値ＶＯＵＴ２が導通電流の基準値ＲＥＦ以上である場合に前誘導負荷５の他端５Ｂを第２の電源部４に接続させ、第２電流検出値ＶＯＵＴ２が導通電流の基準値ＲＥＦ未満である場合に誘導負荷５の他端５Ｂを第１の電源部３に接続させるような信号を第２比較出力信号ＣＯＭＰ２として出力するよう構成されている。

これにより、Ｈブリッジ回路１０を構成する４つのスイッチング素子１１，１２，１３，１４のうち、誘導負荷５に流れる導通電流の方向が同じ場合には１つの制御信号で排他的にオンする２つのスイッチング素子をスイッチングすることにより容易に付勢状態および還流状態の切り替えを行うことができる。

なお、上記「排他的にオンする」とは、該当する２つのスイッチング素子の何れか一方のみがオンし得る構成を意味するものであり、後述するようにデッドタイムを設ける場合等、２つのスイッチング素子の両方がオフする場合を排除するものではない。

図３および図４は図１に示す誘導負荷駆動装置の各信号の波形を示す図である。図３は方向指示信号ＤＩＲが第１方向を示す信号である場合の波形を示し、図４は方向指示信号ＤＩＲが第２方向を示す信号である場合の波形を示している。また、図３（ａ）および図４（ａ）は導通電流の基準値ＲＥＦが誘導負荷５の飽和電流の半分の値よりも小さい微小電流である場合の波形を示し、図３（ｂ）および図４（ｂ）は導通電流の基準値ＲＥＦが誘導負荷５の飽和電流の半分の値である場合の波形を示し、図３（ｃ）および図４（ｃ）は導通電流の基準値ＲＥＦが誘導負荷５の飽和電流の半分の値よりも大きい飽和電流近傍の電流である場合の波形を示している。

図２〜図４に示すように、本実施形態の比較部２１においては、第１電流検出値ＶＯＵＴ１および第２電流検出値ＶＯＵＴ２がそれぞれ第１のコンパレータ２１１および第２のコンパレータ２１２の非反転入力端子に入力され、導通電流の基準値ＲＥＦが第１のコンパレータ２１１および第２のコンパレータ２１２の反転入力端子に入力される。第１のコンパレータ２１１は、第１電流検出値ＶＯＵＴ１が導通電流の基準値ＲＥＦ未満の場合に第１の電圧レベルＬを出力し、導通電流の基準値ＲＥＦ以上の場合に第１の電圧レベルＬより高い第２の電圧レベルＨを出力する。

同様に、第２のコンパレータ２１２は、第２電流検出値ＶＯＵＴ２が導通電流の基準値ＲＥＦ未満の場合に第１の電圧レベルＬを出力し、導通電流の基準値ＲＥＦ以上の場合に第１の電圧レベルＬより高い第２の電圧レベルＨを出力する。第１のマルチプレクサ回路２１３には、「０」番と「１」番の入力端子が設けられており、第１のコンパレータ２１１の出力信号が「０」番の入力端子に入力され、常時第２の電圧レベルＨを出力する固定信号ＳＣが「１」番の入力端子に入力される。同様に、第２のマルチプレクサ回路２１４にも、「０」番と「１」番の入力端子が設けられており、第２のコンパレータ２１２の出力信号が「１」番の入力端子に入力され、常時第２の電圧レベルＨを出力する固定信号ＳＣが「０」番の入力端子に入力される。

第１のマルチプレクサ回路２１３および第２のマルチプレクサ回路２１４には各マルチプレクサ回路２１３，２１４から出力する信号を定める方向指示信号ＤＩＲが入力される。方向指示信号ＤＩＲは、「０」および「１」の２値を取りうる信号として構成されており、誘導負荷５の第１方向に電流を流す場合を「０」、第２方向に電流を流す場合を「１」として設定している。そして、第１および第２のマルチプレクサ回路２１３，２１４は、方向指示信号ＤＩＲが示す値（「０」または「１」）に対応する入力端子「０」または「１」に入力された信号を出力する。

例えば、方向指示信号ＤＩＲが第１方向を示す「０」値である場合、第１のマルチプレクサ回路２１３は「０」番の入力端子に入力された第１のコンパレータ２１１の出力信号を出力し、第２のマルチプレクサ回路２１４は「０」番の入力端子に入力された固定信号ＳＣを出力する。また、方向指示信号ＤＩＲが第２方向を示す「１」値である場合、第１のマルチプレクサ回路２１３は「１」番の入力端子に入力された固定信号ＳＣを出力し、第２のマルチプレクサ回路２１４は「１」番の入力端子に入力された第２のコンパレータ２１２の出力信号を出力する。このようにして第１のマルチプレクサ回路２１３から出力される信号が第１比較出力信号ＣＯＭＰ１として出力され、第２のマルチプレクサ回路２１４から出力される信号が第２比較出力信号ＣＯＭＰ２として出力される。

従って、図３に示すように、方向指示信号ＤＩＲが第１方向を示す「０」値である場合、第１比較出力信号ＣＯＭＰ１は、第１電流検出値ＶＯＵＴ１と導通電流の基準値ＲＥＦとの比較結果に応じた信号波形となり、第２比較出力信号ＣＯＭＰ２は、第２の電圧レベルＨに固定された信号波形となる。また、図４に示すように、方向指示信号ＤＩＲが第２方向を示す「１」値である場合、第１比較出力信号ＣＯＭＰ１は、第２の電圧レベルＨに固定された信号波形となり、第２比較出力信号ＣＯＭＰ２は、第２電流検出値ＶＯＵＴ２と導通電流の基準値ＲＥＦとの比較結果に応じた信号波形となる。

第１比較出力信号ＣＯＭＰ１および第２比較出力信号ＣＯＭＰ２は、遅延部２２に入力される。遅延部２２は、信号の状態変化に応じて当該状態変化が第１遅延時間Ｔ１または第２遅延時間Ｔ２だけ遅延した信号を出力する。

以下、具体的に説明する。まず、方向指示信号ＤＩＲが第１方向を示す「０」値である場合について図３を用いて説明する。この場合、図３に示すように、遅延部２２は、状態変化の生じ得る第１比較出力信号ＣＯＭＰ１の状態変化時が遅延した信号を第１制御信号ＣＯＮＴ１として出力する。この場合、第２比較出力信号ＣＯＭＰ２は状態変化しない固定信号ＳＣであるため、遅延部２２は、第２比較出力信号ＣＯＭＰ２と同じ波形の信号を第２制御信号ＣＯＮＴ２として出力する。

図３（ａ）を例に各信号の出力波形および対応するＨブリッジ回路１０の動作について説明する。第１電流検出値ＶＯＵＴ１が導通電流の基準値ＲＥＦ以上である場合には、第１比較出力信号ＣＯＭＰ１の出力が第２の電圧レベルＨであることから、第１制御信号ＣＯＮＴ１も第２の電圧レベルＨを出力するとともに、第２の制御信号ＣＯＮＴ２は固定信号ＳＣに基づいて第２の電圧レベルＨを出力するため、第２のスイッチング素子１２および第４のスイッチング素子１４がオンし、第１のスイッチング素子１１および第３のスイッチング素子１３がオフした第１方向の還流状態となっている。この状態においては、第１の電源部３から電流が供給されないため、誘導負荷５を流れる電流は経時的に減少する。従って、第１電流検出値ＶＯＵＴ１も経時的に減少する。

第１電流検出値ＶＯＵＴ１の値が導通電流の基準値ＲＥＦ未満となると、第１比較出力信号ＣＯＭＰ１が第２の電圧レベルＨから第１の電圧レベルＬへ状態変化する。しかし、第１制御信号ＣＯＮＴ１は第１比較出力信号ＣＯＭＰ１における第２の電圧レベルＨから第１の電圧レベルＬへの状態変化から第１遅延時間Ｔ１経過した後に第２の電圧レベルＨから第１の電圧レベルＬへと状態変化するため、第１制御信号ＣＯＮＴ１は、第１比較出力信号ＣＯＭＰ１の状態変化から第１遅延時間Ｔ１までの間は第２の電圧レベルＨを保持する。従って、第１電流検出値ＶＯＵＴ１が導通電流の基準値ＲＥＦを下回っても第１方向の還流状態が継続し、第１電流検出値ＶＯＵＴ１が導通電流の基準値ＲＥＦに対してアンダーシュートする。

第１比較出力信号ＣＯＭＰ１の上記状態変化から第１遅延時間Ｔ１経過後、第１制御信号ＣＯＮＴ１が第２の電圧レベルＨから第１の電圧レベルＬへ状態変化する。これにより、第１のスイッチング素子１１がオフからオンに切り替えられ、第２のスイッチング素子１２がオンからオフに切り替えられて、第１方向の付勢状態に遷移する。この状態においては、第１の電源部３から電流が供給されるため、誘導負荷５を流れる電流は経時的に増大する。従って、第１電流検出値ＶＯＵＴ１も経時的に増大する。

その後、第１電流検出値ＶＯＵＴ１の値が導通電流の基準値ＲＥＦ以上となると、第１比較信号ＣＯＭＰ１が第１の電圧レベルＬから第２の電圧レベルＨへ状態変化する。しかし、第１制御信号ＣＯＮＴ１は第１比較出力信号ＣＯＭＰ１における第１の電圧レベルＬから第２の電圧レベルＨへの状態変化から第２遅延時間Ｔ２経過した後に第１の電圧レベルＬから第２の電圧レベルＨへと状態変化するため、第１制御信号ＣＯＮＴ１は、第１比較出力信号ＣＯＭＰ１の状態変化から第２遅延時間Ｔ２までの間は第１の電圧レベルＬを保持する。従って、第１電流検出値ＶＯＵＴ１が導通電流の基準値ＲＥＦを上回っても第１方向の付勢状態が継続し、第１電流検出値ＶＯＵＴ１が導通電流の基準値ＲＥＦに対してオーバーシュートする。

第１比較出力信号ＣＯＭＰ１の上記状態変化から第２遅延時間Ｔ２経過後、第１制御信号ＣＯＮＴ１が第１の電圧レベルＬから第２の電圧レベルＨへ状態変化する。これにより、第１のスイッチング素子１１がオンからオフに切り替えられ、第２のスイッチング素子１２がオフからオンに切り替えられて、第１方向の還流状態に遷移する。以降、方向指示信号ＤＩＲが変化しない限り、上記のとおりの第１のスイッチング素子１１および第２のスイッチング素子１２のスイッチング動作が繰り返される。このときの第１電流検出値ＶＯＵＴ１の波形が誘導負荷５に流れる導通電流の波形となる。

第１遅延時間Ｔ１および第２遅延時間Ｔ２は、誘導負荷５のインダクタンスおよび抵抗成分とスイッチング素子のオン抵抗とで決まる時定数に対して数１０分の１から数１０００分の１程度に設定することにより、導通電流の基準値ＲＥＦ（電流指令値ＴＱ）に拘わらず導通電流のリプル幅を効果的に抑えることができる。

なお、第１制御信号ＣＯＮＴ１により第１および第２のスイッチング素子１１，１２を排他的にオンする際に、第１および第２のスイッチング素子１１，１２が同時にオンする状態が生じるのを確実に防止するために、第１および第２のスイッチング素子１１，１２のスイッチングの際に、必ず両方のスイッチング素子がオフとなる期間（デッドタイム）を設けることとしてもよい。具体的には、第１制御信号ＣＯＮＴ１が第１のスイッチング素子１１と第２のスイッチング素子１２とに向けて分岐する分岐点と第１のスイッチング素子１１または第２のスイッチング素子１２との間に第２の遅延部（例えば遅延素子または遅延回路等）を別途設けることにより実現可能である。上記遅延部２２との違いは、上記遅延部２２においては第１のスイッチング素子１１および第２のスイッチング素子１２の何れに入力される第１制御信号ＣＯＮＴ１においても信号が遅延されるのに対し、第２の遅延部においては第１のスイッチング素子１１および第２のスイッチング素子１２のうちの何れか一方に入力される第１制御信号ＣＯＮＴ１についてのみ信号が遅延されることである。同様に、第３および第４のスイッチング素子１３，１４のスイッチングの際に、必ず両方のスイッチング素子がオフとなる期間（デッドタイム）を設けることとしてもよい。

図３（ａ）〜図３（ｃ）に示すように、導通電流の基準値ＲＥＦが変化しても各信号の状態変化は同様である。ただし、誘導負荷５に流れる導通電流の単位時間あたりの変化量（すなわち第１電流検出値ＶＯＵＴ１の傾き）は、オンしているスイッチング素子のオン抵抗と誘導負荷５のインダクタンスおよび抵抗成分とによる時定数により変化する。例えば、図３（ｂ）に示すように、誘導負荷５の飽和電流の半分の値を導通電流の基準値ＲＥＦとすると、誘導負荷５の飽和電流の半分の値が誘導負荷５に流れるように導通電流の基準値ＲＥＦを設定した場合には付勢状態における導通電流の単位時間あたりの変化量（増加量）と還流状態における導通電流の単位時間あたりの変化量（減少量）とが略同じとなる。また、図３（ａ）に示すように誘導負荷５の飽和電流の半分の値より小さい値を導通電流の基準値ＲＥＦとした場合には付勢状態における導通電流の単位時間あたりの変化量（増加量）が還流状態における導通電流の単位時間あたりの変化量（減少量）に比べて大きくなる。これにより、第１制御信号ＣＯＮＴ１が第２の電圧レベルＨである割合（デューティ比）が図３（ｂ）の場合に比べて大きくなる。また、図３（ｃ）に示すように誘導負荷５の飽和電流の半分の値より大きい値を導通電流の基準値ＲＥＦとした場合には還流状態における導通電流の単位時間当たりの変化量（減少量）が付勢状態における導通電流の単位時間あたりの変化量（増加量）に比べて大きくなる。これにより、第１の制御信号ＣＯＮＴ１が第２の電圧レベルＨである割合（デューティ比）が図３（ｂ）の場合に比べて小さくなる。

ここで、本実施形態においては、図３に示すように、第１遅延時間Ｔ１および第２遅延時間Ｔ２は同じ時間として設定している。従って、図３（ａ）に示すように、誘導負荷５の飽和電流の半分の値より小さい値を導通電流の基準値ＲＥＦとしている場合には、付勢状態における導通電流の基準値ＲＥＦからのオーバーシュート量が還流状態における導通電流の基準値ＲＥＦからのアンダーシュート量よりも多くなる。また、図３（ｃ）に示すように、誘導負荷５の飽和電流の半分の値より大きい値を導通電流の基準値ＲＥＦとしている場合には、還流状態における導通電流の基準値ＲＥＦからのアンダーシュート量が付勢状態における導通電流の基準値ＲＥＦからのオーバーシュート量よりも多くなる。なお、図３（ｂ）に示すように、誘導負荷５の飽和電流の半分の値を導通電流の基準値ＲＥＦとしている場合には、アンダーシュート量およびオーバーシュート量が等しくなり、付勢状態および還流状態の切り替わりの周期が他の場合に比べて最も短くなる。

そこで、例えば、遅延部２２を、第１遅延時間Ｔ１および第２遅延時間Ｔ２をそれぞれ変更可能に構成してもよい。例えば、遅延部２２は、Ｄフリップフロップ回路等の所定のクロック信号に応じて出力を切り替える回路により構成され、当該クロック信号の周波数を変更可能に構成してもよい。このように、誘導負荷５とスイッチング素子とによる時定数および／または電流指令値ＴＱ（導通電流の基準値ＲＥＦ）に応じて遅延部２２においてクロック信号の周波数を変更することにより、第１遅延時間Ｔ１および第２遅延時間Ｔ２をそれぞれ変更可能に構成することができる。

また、電流指令値ＴＱが予め決まっている場合には、第１遅延時間Ｔ１および第２遅延時間Ｔ２を異なる時間に予め設定しておいてもよい。例えば、遅延部２２は第１遅延時間Ｔ１の間、入力された信号を遅らせる第１遅延素子および第２遅延時間Ｔ２の間、入力された信号を遅らせる第２遅延素子と、第１および第２比較出力信号ＣＯＭＰ１，ＣＯＭＰ２を第１遅延素子および第２遅延素子の何れかに入力させる切替スイッチとを有し、第１電流検出値ＶＯＵＴ１または第２電流検出値ＶＯＵＴ２が導通電流の基準値ＲＥＦ以上である場合に第１比較出力信号ＣＯＭＰ１または第２比較出力信号ＣＯＭＰ２を第１遅延素子に入力させ、第１電流検出値ＶＯＵＴ１または第２電流検出値ＶＯＵＴ２が導通電流の基準値ＲＥＦ未満である場合に第１比較出力信号ＣＯＭＰ１または第２比較出力信号ＣＯＭＰ２を第２遅延素子に入力させることとしてもよい。このように、第１遅延素子および第２遅延素子の遅延成分を異ならせることにより、第１遅延時間Ｔ１と第２遅延時間Ｔ２とを異ならせることができる。

以上のように、飽和電流と導通電流の基準値（指令値）ＲＥＦとの関係が予め分かっている場合には、導通電流の基準値ＲＥＦに応じて各遅延時間Ｔ１，Ｔ２をそれぞれ調整することにより、導通電流の出力波形をより適正に調整することができる。

具体的には、導通電流の基準値ＲＥＦが図３（ａ）に示すような微小電流の場合（飽和電流の半分の値未満の場合も同様）には、付勢状態における遅延時間（すなわち第２遅延時間Ｔ２）を還流状態における遅延時間（すなわち第１遅延時間Ｔ１）に対して短く設定する（Ｔ１＞Ｔ２）と、付勢状態におけるオーバーシュート量が抑えられ、電流リプルの抑制に対して有効である。

また、導通電流の基準値ＲＥＦが図３（ｃ）に示すような飽和電流付近の場合（飽和電流の半分の値以上の場合も同様）には、還流状態における遅延時間（すなわち第１遅延時間Ｔ１）を付勢状態における遅延時間（すなわち第２遅延時間Ｔ２）に対して短く設定する（Ｔ１≦Ｔ２）と、還流状態におけるアンダーシュート量が抑えられ、電流リプルの抑制に対して有効である。

ただし、アンダーシュート量およびオーバーシュート量を抑え過ぎるとスイッチング周期が短くなり発振状態となり導通電流の値が安定しない場合があるため、遅延時間Ｔ１，Ｔ２の設定は、出力される導通電流の値の安定性を勘案して決定される。

次に、方向指示信号ＤＩＲが第２方向を示す「１」値である場合について図４を用いて説明する。方向指示信号ＤＩＲが第２方向を示す「１」値である場合、遅延部２２は、状態変化の生じ得る第２比較出力信号ＣＯＭＰ２の状態変化時が遅延した信号を第２制御信号ＣＯＮＴ２として出力する。この場合、第１比較出力信号ＣＯＭＰ１は状態変化しない固定信号ＳＣであるため、遅延部２２は、第１比較出力信号ＣＯＭＰ１と同じ波形の信号を第１制御信号ＣＯＮＴ１として出力する。

図４（ａ）に示す各信号の出力波形および対応するＨブリッジ回路１０の動作については、図３（ａ）に関する上記説明および図３（ａ）の信号波形において、第１電流検出値ＶＯＵＴ１、第１制御信号ＣＯＮＴ１および第１比較出力信号ＣＯＭＰ１と第２電流検出値ＶＯＵＴ２、第２制御信号ＣＯＮＴ２および第２比較出力信号ＣＯＭＰ２とを入れ替え、第１のスイッチング素子１１および第２のスイッチング素子１２と第３のスイッチング素子１３および第４のスイッチング素子１４との関係を入れ替えたものとなる。従って、この場合の第２電流検出値ＶＯＵＴ２の波形が誘導負荷５に流れる導通電流の波形となる。図４（ｂ）および図４（ｃ）においても同様である。

なお、本実施形態においては、固定信号ＳＣを第２の電圧レベルＨとしたが、第１の電源部３側のスイッチング素子（第１のスイッチング素子１１または第３のスイッチング素子１３）をオフし、第２の電源部４側のスイッチング素子（第２のスイッチング素子１２または第４のスイッチング素子１４）をオンする信号である限りこれに限られず、例えば第１の電圧レベルＬとしてもよい。同様に、上記したような制御が行える限り、第１および第２制御信号ＣＯＮＴ１，ＣＯＮＴ２、第１および第２比較出力信号ＣＯＭＰ１，ＣＯＭＰ２の電圧レベルを反転した信号を用いてもよい。

また、本実施形態のＨブリッジ回路１０においては、第１の電源部３側のスイッチング素子（第１のスイッチング素子１１および第３のスイッチング素子１３）をＰ型のＭＯＳトランジスタとし、第２の電源部４側のスイッチング素子（第２のスイッチング素子１２および第４のスイッチング素子１４）をＮ型のＭＯＳトランジスタとしたが、上記したような制御が行える限りこれに限定されない。例えば、第１の電源部３側のスイッチング素子をＮ型のトランジスタとし、第２の電源部４側のスイッチング素子をＰ型のトランジスタとしてもよい。ただし、この場合はＰ型ＭＯＳトランジスタのゲート端子において電圧レベルをシフトして電源電圧より高い電圧とすることにより極性をＮ型に置き換え、Ｎ型ＭＯＳトランジスタのゲート端子において電圧レベルをシフトしてグランドより低い電圧とすることにより極性をＰ型に置き換えることにより、使用することができる。また、スイッチング素子としてはＰ型またはＮ型のＭＯＳトランジスタ以外のトランジスタ（例えばＤＭＯＳトランジスタおよびＭＯＳトランジスタ以外のＦＥＴ等）により構成することができる。さらに、導通電流を検出する箇所（本実施形態においては第２のスイッチング素子１２および第４のスイッチング素子１４）以外のトランジスタは例えばＩＧＢＴ等のバイポーラトランジスタであってもよい。

また、本実施形態においては、第１の電源部３側のスイッチング素子と第２の電源部４側のスイッチング素子とで極性（Ｐ型またはＮ型）を変えることにより、１つの制御信号で第１の電源部３側のスイッチング素子と第２の電源部４側のスイッチング素子との間で排他的にオン動作させることとしているが、すべてのスイッチング素子をＮ型またはＰ型のトランジスタとして構成し、第１の電源部３側のスイッチング素子と第２の電源部４側のスイッチング素子との間で排他的にオン動作するような制御信号を生成する（例えば第１制御信号ＣＯＮＴ１および第２制御信号ＣＯＮＴ２をそれぞれ２つに分岐させてそのうちの一方にインバータを入れる等）こととしてもよい。

また、遅延部２２は、第１比較出力信号ＣＯＭＰ１および第２比較出力信号ＣＯＭＰ２の状態変化を所定時間遅延させることができる限り、どのような構成であってもよい。例えば、遅延部２２は、上述したようなクロック信号に基づいて信号を遅延させる遅延回路であってもよいし、バッファ等の遅延素子であってもよい。また、誘導負荷駆動装置を構成する各素子が有する遅延成分を利用することとしてもよい。また、本実施形態においては第１遅延時間Ｔ１と第２遅延時間Ｔ２と２つの遅延時間に分けて説明したが、第１遅延時間Ｔ１と第２遅延時間Ｔ２とは同じ時間であってもよい。すなわち、遅延部２２は、第１比較出力信号ＣＯＭＰ１および第２比較出力信号ＣＯＭＰ２に対して少なくとも１つの遅延成分を有していればよい。

また、比較部２１のコンパレータ２１１，２１２としてヒステリシス特性を有するコンパレータを用いることとしてもよい。これによりコンパレータ２１１，２１２の出力が入力信号の状態変化に対して遅延して変化するため、別途遅延部を設けないこととしたり、遅延部２２の遅延時間を短く（遅延素子を小さく）したりすることができる。

また、本実施形態においては、第１の電源部３が第２の電源部４に比べて高い電圧となるように設定しているが、第１の電源部３が第２の電源部４に比べて低い電圧となる（例えば第１の電源部３をグランドとし、第２の電源部４を電源電圧とする）ように設定してもよい。この場合においては、導通電流の基準値ＲＥＦを第２の電源部４の電圧（電源電圧）を基準として設定し、第２の電源部４側のスイッチング素子のオン抵抗と当該スイッチング素子を流れる電流との積により第２の電源部４の電圧から降下した電圧を電流検出値ＶＯＵＴ１，ＶＯＵＴ２として検出する。言い換えると、本実施形態においては、第２の電源部４の電圧（グランド電圧）である基準電源部６を基準として導通電流の基準値ＲＥＦを生成しているが、これに限られず、例えば導通電流の基準値ＲＥＦを第１の電源部３の電圧（例えば電源電圧）を基準として設定し、第１の電源部３側のスイッチング素子のオン抵抗と当該スイッチング素子を流れる電流との積により第１の電源部３の電圧から降下した電圧を電流検出値ＶＯＵＴ１，ＶＯＵＴ２として検出しても本実施形態と同様の効果を得ることができる。

＜第１実施形態の変形例＞
次に、本発明の第１実施形態に係る誘導負荷駆動装置における変形例について説明する。本変形例の誘導負荷駆動装置が第１実施形態と異なる点は、第１実施形態における比較部２１の構成（図２）が異なることである。図５は本発明の第１実施形態に係る誘導負荷駆動装置の変形例における比較部の概略構成を示す回路図である。本変形例において第１実施形態と同様の構成については同じ符号を付し説明を省略する。本変形例においても誘導負荷駆動装置の全体構成（図１）および出力波形（図３および図４）は第１実施形態と同様である。本変形例における比較部２１Ｂは、コンパレータを１つだけ用いた構成である。

本変形例における比較部２１Ｂは、第１電流検出値ＶＯＵＴ１および第２電流検出値ＶＯＵＴ２が入力され、方向指示信号ＤＩＲが第１方向を示す場合に第１電流検出値ＶＯＵＴ１を出力し、方向指示信号ＤＩＲが第２方向を示す場合に第２電流検出値ＶＯＵＴ２を出力する検出値選択部２１６を有している。さらに、比較部２１Ｂは、検出値選択部２１６で選択された第１電流検出値ＶＯＵＴ１または第２電流検出値ＶＯＵＴ２と導通電流の基準値ＲＥＦとを比較するコンパレータ２１７を有している。すなわち、本変形例の比較部２１Ｂは、方向指示信号ＤＩＲに応じて予め必要な電流検出値ＶＯＵＴ１，ＶＯＵＴ２を選択しておき、電流駆動に必要な電流検出値ＶＯＵＴ１，ＶＯＵＴ２のみを導通電流の基準値ＲＥＦと比較するよう構成されている。

さらに、比較部２１Ｂは、コンパレータ２１７の出力信号と所定の電圧レベル（ここでは第１の電圧レベルＬより高い第２の電圧レベルＨ）に固定された固定信号ＳＣとが入力され、方向指示信号ＤＩＲに応じてコンパレータ２１７の出力信号および固定信号ＳＣの何れかを選択して第１比較出力信号ＣＯＭＰ１を出力する第１のマルチプレクサ回路２１８と、コンパレータ２１７の出力信号と所定の電圧レベル（ここでは第２の電圧レベルＨ）に固定された固定信号ＳＣとが入力され、方向指示信号ＤＩＲに応じてコンパレータ２１７の出力信号および固定信号ＳＣの何れかを選択して第２比較出力信号ＣＯＭＰ２を出力する第２のマルチプレクサ回路２１９とを有している。

第１のマルチプレクサ回路２１８と第２のマルチプレクサ回路２１９とは信号選択部２２０を構成している。具体的には、信号選択部２２０は、方向指示信号ＤＩＲが第１方向を示す場合に、コンパレータ２１７の出力に応じて第１電流検出値ＶＯＵＴ１が導通電流の基準値ＲＥＦ以上である場合に誘導負荷５の一端５Ａを第２の電源部４に接続させ、第１電流検出値ＶＯＵＴ１が導通電流の基準値ＲＥＦ未満である場合に誘導負荷５の一端５Ａを第１の電源部３に接続させるような信号を第１比較出力信号ＣＯＭＰ１として出力するとともに誘導負荷５の他端５Ｂを第２の電源部４に接続するような固定信号ＳＣを第２比較出力信号ＣＯＭＰ２として出力するよう構成されている。

また、信号選択部２２０は、方向指示信号ＤＩＲが第２方向を示す場合に、誘導負荷５の一端５Ａを第２の電源部４に接続するような固定信号ＳＣを第１比較出力信号ＣＯＭＰ１として出力するとともにコンパレータ２１７の出力に応じて第２電流検出値ＣＯＭＰ２が導通電流の基準値ＲＥＦ以上である場合に誘導負荷５の他端を第２の電源部４に接続させ、第２電流検出値ＶＯＵＴ２が導通電流の基準値ＲＥＦ未満である場合に誘導負荷５の他端５Ｂを第１の電源部３に接続させるような信号を第２制御信号ＣＯＭＰ２として出力するよう構成されている。

本変形例によっても、Ｈブリッジ回路１０を構成する４つのスイッチング素子１１，１２，１３，１４のうち、誘導負荷５に流れる導通電流の方向が同じ場合には１つの制御信号で排他的にオンする２つのスイッチング素子をスイッチングすることにより容易に付勢状態および還流状態の切り替えを行うことができる。

＜第２実施形態＞
次に、本発明の第２実施形態に係る誘導負荷駆動装置について説明する。図６は本発明の第２実施形態に係る誘導負荷駆動装置の概略構成を示す回路図である。本実施形態において第１実施形態と同様の構成については同じ符号を付し説明を省略する。本実施形態の誘導負荷駆動装置１Ｂが第１実施形態と異なる点は、Ｈブリッジ回路１０Ｂにおいて、第２のスイッチング素子１２の主端子の一方が第２の電源部４に第１検出抵抗素子１５を介して接続され、第４のスイッチング素子１４の主端子の一方が第２の電源部４に第２検出抵抗素子１６を介して接続されるように構成されていることである。

このとき、導通電流の基準値ＲＥＦを第２の電源部４の電圧（グランド電圧）の電圧を基準電圧とした電圧（指令電圧）に設定し、制御信号生成回路２０は、第１電流検出値ＶＯＵＴ１として、その電圧が当該基準電圧である第２の電源部４を基準とした第４のスイッチング素子１４と第２検出抵抗素子１６との間の電圧を検出し、第２電流検出値ＶＯＵＴ２として、その電圧が基準電圧である第２の電源部４を基準とした第２のスイッチング素子１２と第１検出抵抗素子１５との間の電圧を検出するように構成されている。

このように構成することにより、還流状態においても対応する検出抵抗素子１５，１６に導通電流が流れるため、付勢状態および還流状態の何れの状態においても導通電流の検出を有効に行うことができる。

なお、本実施形態においてもスイッチング素子はＭＯＳトランジスタに限定されないが、とりわけ、本実施形態においては、スイッチング素子のオン抵抗を必要としないため、すべてのスイッチング素子をバイポーラトランジスタで構成することも可能である。また、本実施形態においても、導通電流の基準値ＲＥＦを第１の電源部３の電圧（例えば電源電圧）を基準として設定してもよいし、第１の電源部３が第２の電源部４に比べて低い電圧となるように設定してもよい。

以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内で種々の改良、変更、修正が可能である。例えば、複数の上記実施形態および変形例における各構成要素を任意に組み合わせることとしてもよい。なお、本発明における「スイッチング素子の主端子の一方が第１の電源部３（または第２の電源部４）に接続される」とは、両者が直接的に接続されるだけでなく間接的に接続される態様をも含むものである。すなわち、第１のスイッチング素子１１および第３のスイッチング素子１３と第１の電源部３とは、第１実施形態のように直接的に接続されてもよいし、（例えば何らかの素子を介して）間接的に接続されてもよい。また、第２のスイッチング素子１２および第４のスイッチング素子１４と第２の電源部４とは、第１実施形態のように直接的に接続されてもよいし、第２実施形態のように（例えば何らかの素子を介して）間接的に接続されてもよい。

上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。

本発明の誘導負荷駆動装置は、簡単な構成で時定数が低い誘導負荷に対しても電流リプルを低減させるために有用である。

１，１Ｂ誘導負荷駆動装置
３第１の電源部
４第２の電源部
５誘導負荷
５Ａ誘導負荷の一端
５Ｂ誘導負荷の他端
６基準電源部
１０，１０ＢＨブリッジ回路
１１第１のスイッチング素子
１２第２のスイッチング素子
１３第３のスイッチング素子
１４第４のスイッチング素子
１５第１検出抵抗素子
１６第２検出抵抗素子
２０制御信号生成回路
２１，２１Ｂ比較部
２２遅延部
２３指令電圧生成部
２１１第１のコンパレータ
２１２第２のコンパレータ
２１３第１のマルチプレクサ回路
２１４第２のマルチプレクサ回路
２１５信号選択部
２１６検出値選択部
２１７コンパレータ
２１８第１のマルチプレクサ回路
２１９第２のマルチプレクサ回路
２２０信号選択部

Claims

誘導負荷の一端および他端にそれぞれ２つずつ接続された４つのスイッチング素子を有し、第１の電源部と前記第１の電源部とは異なる電圧の第２の電源部との間に接続されたＨブリッジ回路と、
前記誘導負荷に流す導通電流の方向に応じて、前記誘導負荷の一端および他端のうちの一方に接続された２つのスイッチング素子を排他的にオンした状態で固定し、前記誘導負荷の一端および他端のうちの他方に接続された２つのスイッチング素子を前記誘導負荷に流れる導通電流に基づいて排他的にオンするようにスイッチングするための制御信号を生成する制御信号生成回路とを備え、
前記制御信号生成回路は、前記導通電流が予め設定された前記導通電流の基準値未満となった場合、前記導通電流が前記導通電流の基準値未満となったときから所定の第１遅延時間経過後に、前記誘導負荷の一端および他端のうちの他方に接続された２つのスイッチング素子を前記導通電流が増加するように排他的にオンし、前記導通電流が予め設定された前記導通電流の基準値以上となった場合、当該導通電流が前記導通電流の基準値以上となったときから所定の第２遅延時間経過後に、前記誘導負荷の一端および他端のうちの他方に接続された２つのスイッチング素子を前記導通電流が減少するように排他的にオンするよう構成されており、
前記Ｈブリッジ回路は、主端子の一方が前記第１の電源部に接続され、主端子の他方が前記誘導負荷の一端に接続された第１のスイッチング素子と、主端子の一方が前記第１の電源部とは異なる電圧の第２の電源部に接続され、主端子の他方が前記誘導負荷の一端に接続された第２のスイッチング素子と、主端子の一方が前記第１の電源部に接続され、主端子の他方が前記誘導負荷の他端に接続された第３のスイッチング素子と、主端子の一方が前記第２の電源部に接続され、主端子の他方が前記誘導負荷の他端に接続された第４のスイッチング素子とを有し、
前記制御信号生成回路は、前記誘導負荷に流す導通電流を前記誘導負荷の一端から他端へ向かう第１方向および前記誘導負荷の他端から一端へ向かう第２方向の何れかに切り替えるための方向指示信号と、前記誘導負荷に流す導通電流の基準値を前記第２の電源部の電圧（基準電圧）を基準として設定するための電流指令信号とが入力され、前記方向指示信号および前記電流指令信号に基づいて、前記第１のスイッチング素子および前記第２のスイッチング素子を排他的にオンさせることにより前記誘導負荷の一端を前記第１の電源部または前記第２の電源部に接続させる第１制御信号を生成して前記第１のスイッチング素子および前記第２のスイッチング素子の制御端子に出力し且つ前記第３のスイッチング素子および前記第４のスイッチング素子を排他的にオンさせることにより前記誘導負荷の他端を前記第１の電源部または前記第２の電源部に接続させる第２制御信号を生成して前記第３のスイッチング素子および前記第４のスイッチング素子の制御端子に出力するよう構成されており、
前記制御信号生成回路は、
前記方向指示信号が前記第１方向を示す場合に、前記誘導負荷の他端を前記第２の電源部に接続させるような信号を前記第２制御信号として出力するとともに、前記誘導負荷に流れる導通電流に基づく値（以下、第１電流検出値）を検出して前記導通電流の基準値と比較し、前記第１電流検出値が前記導通電流の基準値未満となった場合、当該第１電流検出値が前記導通電流の基準値未満となったときから所定の第１遅延時間経過後に前記誘導負荷の一端を前記第１の電源部に接続させるような信号を前記第１制御信号として出力し、前記第１電流検出値が前記導通電流の基準値以上となった場合、当該第１電流検出値が前記導通電流の基準値以上となったときから所定の第２遅延時間経過後に前記誘導負荷の一端を前記第２の電源部に接続させるような信号を前記第１制御信号として出力し、
前記方向指示信号が前記第２方向を示す場合に、前記誘導負荷の一端を前記第２の電源部に接続させるような信号を前記第１制御信号として出力するとともに、前記誘導負荷に流れる導通電流に基づく値（以下、第２電流検出値）を検出して前記導通電流の基準値と比較し、前記第２電流検出値が前記導通電流の基準値未満となった場合、当該第２電流検出値が前記導通電流の基準値未満となったときから所定の第１遅延時間経過後に前記誘導負荷の他端を前記第１の電源部に接続させるような信号を前記第２制御信号として出力し、前記第２電流検出値が前記導通電流の基準値以上となった場合、当該第２電流検出値が前記導通電流の基準値以上となったときから所定の第２遅延時間経過後に前記誘導負荷の他端を前記第２の電源部に接続させるような信号を前記第２制御信号として出力するよう構成されている、誘導負荷駆動装置。
前記第１電流検出値は、前記基準電圧を基準として前記第４のスイッチング素子に印加される電圧であり、
前記第２電流検出値は、前記基準電圧を基準として前記第２のスイッチング素子に印加される電圧である、請求項１に記載の誘導負荷駆動装置。
前記Ｈブリッジ回路は、前記第２のスイッチング素子の主端子の一方が前記第２の電源部に第１検出抵抗素子を介して接続され、前記第４のスイッチング素子の主端子の一方が前記第２の電源部に第２検出抵抗素子を介して接続されるように構成されており、
前記第１電流検出値は、前記基準電圧を基準とした前記第４のスイッチング素子と前記第２検出抵抗素子との間の電圧であり、
前記第２電流検出値は、前記基準電圧を基準とした前記第２のスイッチング素子と前記第１検出抵抗素子との間の電圧である、請求項１に記載の誘導負荷駆動装置。
前記制御信号生成回路は、
前記第１電流検出値と前記導通電流の基準値とを比較する第１のコンパレータと、前記第２電流検出値と前記導通電流の基準値とを比較する第２のコンパレータと、前記方向指示信号が前記第１方向を示す場合に、前記第１のコンパレータの出力に応じて前記第１電流検出値が前記導通電流の基準値以上である場合に前記誘導負荷の一端を前記第２の電源部に接続させ、前記第１電流検出値が前記導通電流の基準値未満である場合に前記誘導負荷の一端を前記第１の電源部に接続させるような信号を第１比較出力信号として出力するとともに、前記誘導負荷の他端を前記第２の電源部に接続させるような固定信号を第２比較出力信号として出力し、前記方向指示信号が前記第２方向を示す場合に、前記誘導負荷の一端を前記第２の電源部に接続させるような固定信号を前記第１比較出力信号として出力するとともに前記第２のコンパレータの出力に応じて前記第２電流検出値が前記導通電流の基準値以上である場合に前記誘導負荷の他端を前記第２の電源部に接続させ、前記第２電流検出値が前記導通電流の基準値未満である場合に前記誘導負荷の他端を前記第１の電源部に接続させるような信号を前記第２比較出力信号として出力する信号選択部とを有する比較部と、
前記第１比較出力信号および前記第２比較出力信号のそれぞれにおいて前記第１および第２電流検出値が前記導通電流の基準値未満となったときの状態変化を前記第１遅延時間遅延させ、前記第１および第２電流検出値が前記導通電流の基準値以上となったときの状態変化を前記第２遅延時間遅延させて前記第１制御信号および前記第２制御信号をそれぞれ生成する遅延部とを備えている、請求項１に記載の誘導負荷駆動装置。
前記制御信号生成回路は、
前記第１電流検出値および前記第２電流検出値が入力され、前記方向指示信号が前記第１方向を示す場合に前記第１電流検出値を出力し、前記方向指示信号が前記第２方向を示す場合に前記第２電流検出値を出力する検出値選択部と、前記検出値選択部で選択された前記第１または第２電流検出値と前記導通電流の基準値とを比較するコンパレータと、前記方向指示信号が前記第１方向を示す場合に、前記コンパレータの出力に応じて前記第１電流検出値が前記導通電流の基準値以上である場合に前記誘導負荷の一端を前記第２の電源部に接続させ、前記第１電流検出値が前記導通電流の基準値未満である場合に前記誘導負荷の一端を前記第１の電源部に接続させるような信号を第１比較出力信号として出力するとともに前記誘導負荷の他端を前記第２の電源部に接続するような固定信号を第２比較出力信号として出力し、前記方向指示信号が前記第２方向を示す場合に、前記誘導負荷の一端を前記第２の電源部に接続するような固定信号を前記第１比較出力信号として出力するとともに前記コンパレータの出力に応じて前記第２電流検出値が前記導通電流の基準値以上である場合に前記誘導負荷の他端を前記第２の電源部に接続させ、前記第２電流検出値が前記導通電流の基準値未満である場合に前記誘導負荷の他端を前記第１の電源部に接続させるような信号を前記第２比較出力信号として出力する信号選択部とを有する比較部と、
前記第１比較出力信号および前記第２比較出力信号のそれぞれにおいて前記第１および第２電流検出値が前記導通電流の基準値未満となったときの状態変化を前記第１遅延時間遅延させ、前記第１および第２電流検出値が前記導通電流の基準値以上となったときの状態変化を前記第２遅延時間遅延させて前記第１制御信号および前記第２制御信号をそれぞれ生成する遅延部とを備えている、請求項１に記載の誘導負荷駆動装置。
前記制御信号生成回路は、前記第１遅延時間および前記第２遅延時間をそれぞれ変更可能に構成されている、請求項１に記載の誘導負荷駆動装置。