JP5794741B2 - 乱数発生器 - Google Patents
乱数発生器 Download PDFInfo
- Publication number
- JP5794741B2 JP5794741B2 JP2012541117A JP2012541117A JP5794741B2 JP 5794741 B2 JP5794741 B2 JP 5794741B2 JP 2012541117 A JP2012541117 A JP 2012541117A JP 2012541117 A JP2012541117 A JP 2012541117A JP 5794741 B2 JP5794741 B2 JP 5794741B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- flip
- output
- flops
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/588—Random number generators, i.e. based on natural stochastic processes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/582—Pseudo-random number generators
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
- Tests Of Electronic Circuits (AREA)
- Measuring Or Testing Involving Enzymes Or Micro-Organisms (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
130A D型フリップフロップA
140 サンプリング回路
200A ビット源A
Claims (23)
- 乱数を発生させるためのシステムであって、
各々が特性を含む複数の情報源であって、各情報源の特性がいずれの他の情報源の特性とも異なり、前記情報源の少なくとも1つは、第1のクロックに応答して疑似ランダム数を生成するように構成された疑似ランダム数発生器と、前記疑似ランダム数発生器の出力及び第2のクロックの出力に応答して前記情報源の出力値を生成する出力デバイスとを含む、前記複数の情報源と、
前記複数の情報源の各々に結合され、1つ又はそれよりも多くのサンプリング間隔で該複数の情報源の各々の出力をサンプリングする1つ又はそれよりも多くのサンプリングデバイスと、
を含み、
サンプル値が、前記情報源の各々からそれに結合された前記1つ又はそれよりも多くのサンプリングデバイスによって前記1つ又はそれよりも多くのサンプリング間隔で取り込まれ、実質的な乱数を表す出力が、該1つ又はそれよりも多くのサンプリング間隔で取り込まれた該サンプル値に基づいて判断される、
ことを特徴とするシステム。 - 前記複数の情報源の各々の前記特性は、該複数の情報源の各々が情報を収集又は供給する周波数を含むことを特徴とする請求項1に記載のシステム。
- 前記複数の情報源の各々の前記特性は、該複数の情報源の各々が情報を収集又は供給する位相を含むことを特徴とする請求項1に記載のシステム。
- 前記複数の情報源の各々の前記特性は、該複数の情報源の各々が情報を収集又は供給する時間を含むことを特徴とする請求項1に記載のシステム。
- 前記複数の情報源の各々の前記特性は、該複数の情報源の各々が情報を収集又は供給する場所を含むことを特徴とする請求項1に記載のシステム。
- 前記複数の情報源の各々の前記特性は、該複数の情報源の各々が情報を収集又は供給する電圧を含むことを特徴とする請求項1に記載のシステム。
- 前記複数の情報源の各々の前記特性は、情報を収集又は供給するのに該複数の情報源の各々によって使用される方法を含むことを特徴とする請求項1に記載のシステム。
- 前記複数の情報源の各々の前記特性は、情報を収集又は供給するのに該複数の情報源の各々によって使用される同じ測定の態様を含むことを特徴とする請求項1に記載のシステム。
- 前記複数の情報源の少なくとも1つが、ゲート遅延、相対位相、又は応答時間のうちの少なくとも1つの測定に基づいて情報を収集又は供給することを特徴とする請求項1に記載のシステム。
- 前記1つ又はそれよりも多くのサンプリングデバイスの少なくとも1つが、フリップフロップを含むことを特徴とする請求項1に記載のシステム。
- ステータス信号が、システムが正しく機能しているか否かを判断するために出力されることを特徴とする請求項1に記載のシステム。
- 乱数を発生させるためのシステムであって、
各々が複数のサイクルを含む複数の発振器であって、該複数の発振器の各々が、該複数の発振器の別のものが作動する周波数又は位相とは異なる周波数又は位相で作動する前記複数の発振器と、
各々が前記複数の発振器のうちの1つに結合された複数の擬似ランダム発生器であって、該複数の擬似ランダム発生器の各々が、それに結合された該発振器の前記複数のサイクルの各々で変化する状態を含み、かつ該複数の擬似ランダム発生器の各々が、該状態の変化とは独立して変化する擬似ランダム出力を含む前記複数の擬似ランダム発生器と、
前記複数の発振器の1つに結合されたクロック信号を各々が含み、かつ前記複数の擬似ランダム発生器のうちの1つの前記擬似ランダム出力に結合された有効化信号を各々が含む複数の第1のフリップフロップであって、該複数の第1のフリップフロップの各々の状態が、それに結合された該発振器の前記複数のサイクルの各々で、該複数の第1のフリップフロップの各々の該有効化信号がアサートされた場合に変化し、かつ該複数の第1のフリップフロップの各々の該状態が、それに結合された該発振器の該複数のサイクルの各々で、該複数の第1のフリップフロップの各々の該有効化信号がアサート解除された場合に変化しない前記複数の第1のフリップフロップと、
複数の第2のフリップフロップであって、該複数の第2のフリップフロップの各々の入力が、前記複数の第1のフリップフロップの1つに結合され、かつ該複数の第2のフリップフロップの各々のクロック入力が、前記複数の発振器の1つに結合される前記複数の第2のフリップフロップと、
を含み、
第1の信号をそれに結合された前記発振器から受け取ると、前記複数の擬似ランダム発生器の各々が、それに結合された前記複数の第1のフリップフロップの各々の前記有効化信号に前記擬似ランダム出力を出力し、該複数の第1のフリップフロップの各々が、それに結合された前記複数の第2のフリップフロップの各々の前記入力に該複数の第1のフリップフロップの各々の前記状態を示す値を出力し、かつ第2の信号をそれに結合された該発振器から受け取ると、該複数の第2のフリップフロップの各々が、それに結合された該複数の第1のフリップフロップの各々によって出力された該値に基づいて第2の値を出力し、
更に、実質的にランダムな出力が、前記複数の第2のフリップフロップの各々によってそれに結合された前記複数の発振器のうちの発振器によって判断された時間に出力された前記第2の値に基づいて判断される、
ことを特徴とするシステム。 - 前記複数の発振器の各々が、周期的発振器又は非周期的発振器を含むことを特徴とする請求項12に記載のシステム。
- 前記複数の発振器の各々が、前記複数の擬似ランダム発生器の1つ、前記複数の第1のフリップフロップの1つ、又は前記複数の第2のフリップフロップの1つだけに結合されることを特徴とする請求項12に記載のシステム。
- 前記複数の第1のフリップフロップは、複数のトグル型フリップフロップを含むことを特徴とする請求項12に記載のシステム。
- 前記複数の第2のフリップフロップは、複数のD型フリップフロップを含むことを特徴とする請求項12に記載のシステム。
- 前記複数の擬似乱数発生器の少なくとも1つが、それに結合された前記発振器を変調することを特徴とする請求項12に記載のシステム。
- 乱数を発生させる方法であって、
コンピュータに、
複数の情報源を1つ又はそれよりも多くのサンプリング間隔でサンプリングして複数のサンプル値を取得する段階であって、各情報源が特性を含み、各情報源の特性がいずれの他の情報源の特性とも異なり、前記情報源の少なくとも1つは、第1のクロックに応答して疑似ランダム数を生成するように構成された疑似ランダム数発生器と、前記疑似ランダム数発生器の出力及び第2のクロックの出力に応答して前記情報源の出力値を生成する出力デバイスとを含む、前記取得する段階と、
前記1つ又はそれよりも多くのサンプリング間隔で得られた前記複数のサンプル値に基づいて実質的な乱数を表す出力を判断する段階と、
を実行させることを含むことを特徴とする方法。 - 各情報源の前記特性は、各情報源が情報を収集又は供給する周波数、各情報源が情報を収集又は供給する位相、各情報源が情報を収集又は供給する時間、各情報源が情報を収集又は供給する場所、各情報源が情報を収集又は供給する電圧、情報を収集又は供給するのに各情報源によって使用される方法、又は情報を収集又は供給するのに該情報源の各々によって使用される同じ測定の態様のうちの少なくとも1つを含むことを特徴とする請求項18に記載の方法。
- 前記複数の情報源の少なくとも1つが、ゲート遅延、相対位相、又は応答時間のうちの少なくとも1つに基づいていることを特徴とする請求項18に記載の方法。
- 乱数を発生させるためのシステムであって、
複数の情報源を1つ又はそれよりも多くのサンプリング間隔でサンプリングして複数のサンプル値を取得するための手段であって、各情報源が、特性を含み、各情報源の特性が、いずれの他の情報源の特性とも異なり、前記情報源の少なくとも1つは、第1のクロックに応答して疑似ランダム数を生成するように構成された疑似ランダム数発生器と、前記疑似ランダム数発生器の出力及び第2のクロックの出力に応答して前記情報源の出力値を生成する出力デバイスとを含む、前記取得するための手段と、
前記1つ又はそれよりも多くのサンプリング間隔で得られた前記複数のサンプル値に基づいて実質的な乱数を表す出力を判断するための手段と、
を含むことを特徴とするシステム。 - 各情報源の前記特性は、各情報源が情報を収集又は供給する周波数、各情報源が情報を収集又は供給する位相、各情報源が情報を収集又は供給する時間、各情報源が情報を収集又は供給する場所、各情報源が情報を収集又は供給する電圧、情報を収集又は供給するのに各情報源によって使用される方法、又は情報を収集又は供給するのに該情報源の各々によって使用される同じ測定の態様のうちの少なくとも1つを含むことを特徴とする請求項21に記載のシステム。
- 前記複数の情報源の少なくとも1つが、ゲート遅延、相対位相、又は応答時間のうちの少なくとも1つに基づいていることを特徴とする請求項21に記載のシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US26462509P | 2009-11-25 | 2009-11-25 | |
US61/264,625 | 2009-11-25 | ||
PCT/US2010/057245 WO2011102866A2 (en) | 2009-11-25 | 2010-11-18 | Random number generator |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013512466A JP2013512466A (ja) | 2013-04-11 |
JP5794741B2 true JP5794741B2 (ja) | 2015-10-14 |
Family
ID=44483518
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012541117A Active JP5794741B2 (ja) | 2009-11-25 | 2010-11-18 | 乱数発生器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9513872B2 (ja) |
JP (1) | JP5794741B2 (ja) |
CA (1) | CA2781608C (ja) |
WO (1) | WO2011102866A2 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014160660A1 (en) | 2013-03-27 | 2014-10-02 | Ixia | Methods, systems, and computer readable media for emulating virtualization resources |
US9846568B2 (en) * | 2013-05-23 | 2017-12-19 | Synopsys, Inc. | System and method for dynamic tuning feedback control for random number generator |
US9524299B2 (en) | 2013-08-12 | 2016-12-20 | Ixia | Methods, systems, and computer readable media for modeling a workload |
US9465583B2 (en) * | 2013-10-04 | 2016-10-11 | International Business Machines Corporation | Random number generation using a network of mobile devices |
RO130722A2 (ro) * | 2014-04-10 | 2015-11-27 | Ixia, A California Corporation | Metodă şi sistem pentru implementare hardware a pachetelor de date uniform amestecate |
US9507616B1 (en) | 2015-06-24 | 2016-11-29 | Ixia | Methods, systems, and computer readable media for emulating computer processing usage patterns on a virtual machine |
DE102016119750B4 (de) * | 2015-10-26 | 2022-01-13 | Infineon Technologies Ag | Vorrichtungen und Verfahren zur Mehrkanalabtastung |
US11023207B1 (en) | 2016-02-24 | 2021-06-01 | Agency For Science, Technology And Research | True random number generator and system comprising the same |
US20170302444A1 (en) * | 2016-04-19 | 2017-10-19 | Phillip H. Gillaspy | System and methods for keyed communications channel encryption and decryption |
US10140095B2 (en) * | 2016-08-19 | 2018-11-27 | Oracle International Corporation | Collecting entropy from diverse sources |
TWI694707B (zh) * | 2016-10-03 | 2020-05-21 | 日商日本電氣股份有限公司 | 通信裝置、通信方法、通信系統及記錄媒體 |
KR101920190B1 (ko) * | 2016-11-22 | 2019-02-08 | 한국인터넷진흥원 | 임의의 ip 생성 방법 및 그 장치 |
US10168994B2 (en) * | 2017-04-11 | 2019-01-01 | Intel Corporation | Random number generator including entropy source |
CN108509180B (zh) * | 2018-04-13 | 2021-04-06 | 太原理工大学 | 一种基于二输入异或门低功耗随机数产生装置 |
CN110928523B (zh) * | 2019-12-04 | 2021-11-19 | 中体彩科技发展有限公司 | 用于彩票行业的随机数获取方法及*** |
US10761809B1 (en) * | 2020-03-12 | 2020-09-01 | Katholieke Universiteit Leuven | Random number generator |
US11188306B1 (en) * | 2020-08-18 | 2021-11-30 | Nuvoton Technology Corporation | Distributed random-number generator |
US11323354B1 (en) | 2020-10-09 | 2022-05-03 | Keysight Technologies, Inc. | Methods, systems, and computer readable media for network testing using switch emulation |
US11483227B2 (en) | 2020-10-13 | 2022-10-25 | Keysight Technologies, Inc. | Methods, systems and computer readable media for active queue management |
US11601120B2 (en) | 2021-02-03 | 2023-03-07 | Nuvoton Technology Corporation | Attack-resistant ring oscillators and random-number generators |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3761696A (en) * | 1972-02-16 | 1973-09-25 | Signetics Corp | Random integer generator and method |
US5222142A (en) * | 1992-06-22 | 1993-06-22 | Hughes Aircraft Company | Sequence generator |
US5706218A (en) * | 1996-05-15 | 1998-01-06 | Intel Corporation | Random number generator |
FR2788614B1 (fr) * | 1999-01-18 | 2001-02-23 | St Microelectronics Sa | Circuit et procede de generation de nombre aleatoire |
US6253223B1 (en) * | 1999-06-08 | 2001-06-26 | General Instrument Corporation | Robust random number generator |
JP3604674B2 (ja) * | 2001-09-26 | 2004-12-22 | 株式会社東芝 | 乱数生成回路 |
US7028059B2 (en) * | 2002-06-24 | 2006-04-11 | Sun Microsystems, Inc. | Apparatus and method for random number generation |
WO2004017191A1 (ja) * | 2002-08-14 | 2004-02-26 | Institute For Advanced Studies Co., Ltd. | 乱数生成装置及び乱数生成方法 |
JP4288057B2 (ja) * | 2002-11-15 | 2009-07-01 | 三洋電機株式会社 | 乱数生成装置 |
JP3732188B2 (ja) * | 2003-03-31 | 2006-01-05 | Necマイクロシステム株式会社 | 擬似乱数発生回路 |
JP4248950B2 (ja) * | 2003-06-24 | 2009-04-02 | 株式会社ルネサステクノロジ | 乱数発生装置 |
WO2005114386A1 (ja) * | 2004-05-24 | 2005-12-01 | Leisure Electronics Technology Co., Ltd. | 乱数取出し方法及びこれを用いた乱数生成装置 |
DE102004037814B4 (de) * | 2004-08-04 | 2010-12-16 | Infineon Technologies Ag | Vorrichtung und Verfahren zum Erzeugen einer Folge von Zahlen |
DE102004047425B4 (de) | 2004-09-28 | 2007-06-21 | Micronas Gmbh | Zufallszahlengenerator sowie Verfahren zur Erzeugung von Zufallszahlen |
US20070180009A1 (en) * | 2005-03-30 | 2007-08-02 | Impinj, Inc. | RFID tag with random number generator having a noise-based input |
US7233212B2 (en) * | 2005-03-31 | 2007-06-19 | International Business Machines Corporation | Oscillator array with row and column control |
US7890561B2 (en) * | 2005-08-16 | 2011-02-15 | International Business Machines Corporation | Random number generator |
GB0603523D0 (en) * | 2006-02-22 | 2006-04-05 | Qinetiq Ltd | Apparatus and method for generating random numbers |
US9116764B2 (en) * | 2007-04-17 | 2015-08-25 | Conversant Intellectual Property Management Inc. | Balanced pseudo-random binary sequence generator |
US8805905B2 (en) * | 2007-09-18 | 2014-08-12 | Seagate Technology Llc | On-line randomness test for restart random number generators |
DE102008003946A1 (de) * | 2008-01-11 | 2009-07-23 | Micronas Gmbh | Schaltung und Verfahren zur Generierung einer echten, schaltungsspezifischen und zeitinvarianten Zufallszahl |
US20090204656A1 (en) * | 2008-02-13 | 2009-08-13 | Infineon Technologies Ag | Pseudo random number generator and method for generating a pseudo random number bit sequence |
US20100281088A1 (en) * | 2009-04-29 | 2010-11-04 | Psigenics Corporation | Integrated true random number generator |
-
2010
- 2010-11-18 CA CA2781608A patent/CA2781608C/en active Active
- 2010-11-18 WO PCT/US2010/057245 patent/WO2011102866A2/en active Application Filing
- 2010-11-18 JP JP2012541117A patent/JP5794741B2/ja active Active
- 2010-11-18 US US13/511,405 patent/US9513872B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
WO2011102866A2 (en) | 2011-08-25 |
US20130013657A1 (en) | 2013-01-10 |
WO2011102866A3 (en) | 2014-03-20 |
JP2013512466A (ja) | 2013-04-11 |
CA2781608A1 (en) | 2011-08-25 |
US9513872B2 (en) | 2016-12-06 |
CA2781608C (en) | 2018-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5794741B2 (ja) | 乱数発生器 | |
Golic | New methods for digital generation and postprocessing of random data | |
Bakiri et al. | Survey on hardware implementation of random number generators on FPGA: Theory and experimental analyses | |
Sunar et al. | A provably secure true random number generator with built-in tolerance to active attacks | |
US6954770B1 (en) | Random number generator | |
Kalanadhabhatta et al. | PUF-based secure chaotic random number generator design methodology | |
Panda et al. | Modified dual-CLCG method and its VLSI architecture for pseudorandom bit generation | |
KR20100127789A (ko) | 디지털 제어 오실레이터를 기반으로한 디지털 난수 생성기 | |
US9465585B2 (en) | Method for detecting a correlation | |
Tuncer et al. | Random number generation with LFSR based stream cipher algorithms | |
Masoodi et al. | An analysis of linear feedback shift registers in stream ciphers | |
JP5165755B2 (ja) | 有限体演算を用いる暗号学的乱数発生器 | |
Sewak et al. | FPGA implementation of 16 bit BBS and LFSR PN sequence generator: A comparative study | |
Durga et al. | Design and synthesis of lfsr based random number generator | |
Soucarros et al. | Influence of the temperature on true random number generators | |
US20090327381A1 (en) | True random number generator | |
Gupta et al. | Coupled variable‐input LCG and clock divider‐based large period pseudo‐random bit generator on FPGA | |
Güneysu | True random number generation in block memories of reconfigurable devices | |
Simka et al. | Model of a true random number generator aimed at cryptographic applications | |
Tsoi et al. | High performance physical random number generator | |
Moghadam et al. | Designing a random number generator with novel parallel LFSR substructure for key stream ciphers | |
Harrison et al. | A true random number generator based on a chaotic Jerk system | |
Ergün | Modeling and analysis of chaos-modulated dual oscillator-based random number generators | |
CN110045947B (zh) | 一种随机数发生单元与装置 | |
Brent | Fast and reliable random number generators for scientific computing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141125 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150225 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150324 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150427 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150521 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150715 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150810 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5794741 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |